JP2010278309A - Method of manufacturing circuit board and method of manufacturing circuit device - Google Patents

Method of manufacturing circuit board and method of manufacturing circuit device Download PDF

Info

Publication number
JP2010278309A
JP2010278309A JP2009130654A JP2009130654A JP2010278309A JP 2010278309 A JP2010278309 A JP 2010278309A JP 2009130654 A JP2009130654 A JP 2009130654A JP 2009130654 A JP2009130654 A JP 2009130654A JP 2010278309 A JP2010278309 A JP 2010278309A
Authority
JP
Japan
Prior art keywords
groove
substrate
circuit board
manufacturing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009130654A
Other languages
Japanese (ja)
Inventor
Masahiko Mizutani
雅彦 水谷
Haruhiko Mori
晴彦 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009130654A priority Critical patent/JP2010278309A/en
Publication of JP2010278309A publication Critical patent/JP2010278309A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a circuit board in which bur formation is suppressed and a method of manufacturing a circuit device. <P>SOLUTION: In the method of manufacturing the circuit board, a separation region 34 is formed which cuts a region where grooves formed to separate the board intersect. When a first groove 30 and a second groove 32 are formed on an upper surface of the board 10, burs which are hardly removed are formed at the place where the first groove 30 and second groove 32 intersect. The place where those grooves intersect is partially removed to be taken away from the board 10 together with the part where the formed burs need to be removed. Eventually, no conductive bur is left on the board 10 to prevent short-circuiting due to burs. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、上面に複数の回路素子が実装される回路基板の製造方法および回路装置の製造方法に関する。   The present invention relates to a circuit board manufacturing method and a circuit device manufacturing method in which a plurality of circuit elements are mounted on an upper surface.

回路基板上に実装された回路素子から成る回路装置を形成する場合、一枚の大型の基板の上面に多数個のユニットを構成する導電パターンを構成して、導電パターンに回路素子を接続した後に、各ユニットを分離する方法が従来から採用されている(下記特許文献1参照)。   When forming a circuit device composed of circuit elements mounted on a circuit board, after forming a conductive pattern constituting a large number of units on the upper surface of a single large board and connecting the circuit elements to the conductive pattern, A method of separating each unit has been conventionally employed (see Patent Document 1 below).

図8を参照して、従来の回路装置の製造方法を説明する。図8(A)、図8(B)および図8(C)は、各工程を示す断面図である。   A conventional method for manufacturing a circuit device will be described with reference to FIG. FIG. 8A, FIG. 8B, and FIG. 8C are cross-sectional views showing each step.

図8(A)を参照して、先ず、基板100の上面に多数個のユニット106を構成する導電パターン104を形成し、各ユニット106の境界に第1溝108および第2溝110を設ける。   With reference to FIG. 8A, first, conductive patterns 104 constituting a large number of units 106 are formed on the upper surface of the substrate 100, and first grooves 108 and second grooves 110 are provided at the boundaries of the units 106.

基板100の平面的な大きさは多数個のユニット106が形成される程度であり、例えば厚みが1.5mm程度のアルミニウムから成る基板が採用される。この様な基板1000の上面は、フィラーが混入された樹脂材料から成る絶縁層102により被覆される。   The planar size of the substrate 100 is such that a large number of units 106 are formed. For example, a substrate made of aluminum having a thickness of about 1.5 mm is employed. The upper surface of such a substrate 1000 is covered with an insulating layer 102 made of a resin material mixed with a filler.

絶縁層102の上面には、厚みが数十μm程度の導電箔をエッチングすることにより所定形状にパターニングされた導電パターン104が形成されている。ここで、ユニット106とは、1つの回路装置を構成する単位要素のことであり、各ユニット106毎に同一の形状の導電パターン104が形成されている。ここでは図示されていないが、基板100には、マトリックス状に多数個のユニット106が配置される。   On the upper surface of the insulating layer 102, a conductive pattern 104 is formed which is patterned into a predetermined shape by etching a conductive foil having a thickness of about several tens of μm. Here, the unit 106 is a unit element constituting one circuit device, and the conductive pattern 104 having the same shape is formed for each unit 106. Although not shown here, a large number of units 106 are arranged on the substrate 100 in a matrix.

第1溝108は、各ユニット106の境界に沿って基板100の上面から形成された溝であり、V字型の断面形状を有する。基板100には、マトリックス状にユニット106が形成されているので、各ユニット106の間に設けられる第1溝108は格子状に形成される。ここで、基板100の厚みが1.5mmの場合、第1溝108の深さは0.6mm程度に形成されている。   The first groove 108 is a groove formed from the upper surface of the substrate 100 along the boundary of each unit 106 and has a V-shaped cross-sectional shape. Since the units 106 are formed in a matrix on the substrate 100, the first grooves 108 provided between the units 106 are formed in a lattice. Here, when the thickness of the substrate 100 is 1.5 mm, the depth of the first groove 108 is about 0.6 mm.

第2溝110は、第1溝108が形成される箇所に対応して、基板100の下面に設けられている。第2溝110の深さは、第1溝108と同様に形成されている。   The second groove 110 is provided on the lower surface of the substrate 100 corresponding to the location where the first groove 108 is formed. The depth of the second groove 110 is the same as that of the first groove 108.

上記した第1溝108および第2溝110は、高速で回転するカットソーを用いて、基板100を部分的に切削することにより形成される。   The first groove 108 and the second groove 110 described above are formed by partially cutting the substrate 100 using a cutting saw that rotates at high speed.

図8(B)を参照して、次に、各ユニット106の導電パターン104に回路素子112を電気的に接続する。ここで、回路素子112としては、トランジスタまたはIC等の半導体素子や、チップ抵抗やチップコンデンサ等のチップ素子が示されている。IC等の半導体素子は、金属細線を経由して導電パターン104と接続される。   Referring to FIG. 8B, next, the circuit element 112 is electrically connected to the conductive pattern 104 of each unit 106. Here, as the circuit element 112, a semiconductor element such as a transistor or an IC, or a chip element such as a chip resistor or a chip capacitor is shown. A semiconductor element such as an IC is connected to the conductive pattern 104 via a thin metal wire.

図8(C)を参照して、次に、第1溝108および第2溝110が設けられた箇所にて基板100を分割して、各ユニット106に分離する。第1溝108および第2溝110が設けられた領域では、基板100の厚みが局所的に薄くなっているので、この領域にて基板100は容易に分離できる。基板100の分離方法としては、両溝が設けられた箇所にて基板100を曲折して分離する方法、この箇所にて基板100をダイシングする方法等がある。   Referring to FIG. 8C, next, the substrate 100 is divided at locations where the first grooves 108 and the second grooves 110 are provided, and separated into the respective units 106. In the region where the first groove 108 and the second groove 110 are provided, the thickness of the substrate 100 is locally thinned, so that the substrate 100 can be easily separated in this region. As a method for separating the substrate 100, there are a method in which the substrate 100 is bent and separated at a location where both grooves are provided, a method in which the substrate 100 is diced at this location, and the like.

上記した分離の工程が終了した後は、導電パターン104から成るパッドにリードを固着し、封止樹脂やケース材を用いて回路素子112および基板100を封止して、回路装置が完成する。   After the above-described separation process is completed, a lead is fixed to a pad made of the conductive pattern 104, and the circuit element 112 and the substrate 100 are sealed using a sealing resin or a case material, thereby completing the circuit device.

上記した方法により回路装置を製造することにより、多数個の回路装置を効率的に製造することが可能となる。   By manufacturing the circuit device by the above-described method, a large number of circuit devices can be efficiently manufactured.

特開2003−318334号公報JP 2003-318334 A

しかしながら、上記した回路基板および回路装置の製造方法では、第1溝108および第2溝110を形成する際に、バリが発生してしまう問題があった。   However, the above-described circuit board and circuit device manufacturing method has a problem that burrs are generated when the first groove 108 and the second groove 110 are formed.

具体的には、図8(A)を参照して、基板100の上面にはユニット106がマトリックス状に配置されているので、基板100の上面には第1溝108が格子状に形成される。同様に、基板100の下面にも格子状に第2溝110が形成される。   Specifically, referring to FIG. 8A, since units 106 are arranged in a matrix on the upper surface of substrate 100, first grooves 108 are formed in a lattice pattern on the upper surface of substrate 100. . Similarly, the second grooves 110 are also formed in a lattice shape on the lower surface of the substrate 100.

しかしながら、図9の画像に示すように、基板100の上面に形成される第1溝108同士が交差する部分でバリが発生する。この図では、紙面上で縦方向に第1溝108Aが形成され、紙面上にて横方向に第1溝108Bが形成されており、第1溝108Aと第1溝108Bが交差する箇所でバリが大量に発生している。ここで、バリが発生する箇所は白抜きの矢印にて指し示している。   However, as shown in the image of FIG. 9, burrs are generated at portions where the first grooves 108 formed on the upper surface of the substrate 100 intersect. In this figure, the first groove 108A is formed in the vertical direction on the paper surface, the first groove 108B is formed in the horizontal direction on the paper surface, and the first groove 108A and the first groove 108B cross each other. Has occurred in large quantities. Here, the locations where burrs occur are indicated by white arrows.

第1溝108同士が交差する箇所にてバリが発生する原因は、縦方向に第1溝108Aを形成した後に、横方向に交差する第1溝108Bを形成すると、両溝が交差する箇所にて、基板100を構成する金属材料の一部が、第1溝108Aの内側にはみ出て付着するからである。   The reason that burrs occur at the location where the first grooves 108 intersect is that when the first groove 108A is formed in the vertical direction and then the first groove 108B that intersects in the horizontal direction is formed, the location where both grooves intersect is formed. This is because a part of the metal material constituting the substrate 100 protrudes and adheres to the inside of the first groove 108A.

このバリの除去方法として、空気などの気体や水などの液体を高圧にてバリに対して噴射する方法がある。しかしながら、このバリと基板100との密着強度は非常に高いので、この方法によっても全てのバリを基板100から除去することは困難であった。   As a method of removing this burr, there is a method of injecting a gas such as air or a liquid such as water to the burr at a high pressure. However, since the adhesion strength between the burr and the substrate 100 is very high, it is difficult to remove all the burr from the substrate 100 even by this method.

この様に、アルミ等の金属から成る導電性のバリが発生すると、後の工程で基板に組み込まれる導電パターンや回路素子にバリが付着することにより、ショートが発生してしまう恐れがある。   As described above, when conductive burrs made of metal such as aluminum are generated, there is a possibility that the burrs adhere to conductive patterns and circuit elements incorporated in the substrate in a later process, thereby causing a short circuit.

本発明は上記した問題を鑑みてなされ、本発明の目的は、分離用の溝を形成することにより発生するバリの基板への残存を抑制する回路基板の製造方法および回路装置の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a circuit board and a method for manufacturing a circuit device that suppress the remaining of burrs generated on the substrate by forming a separation groove. There is to do.

本発明の回路基板の製造方法は、複数の導電パターンから構成されるユニットがマトリックス状に形成された基板を用意する工程と、前記基板の一主面に、各前記ユニットの境界に沿って互いに直交する第1溝および第2溝を設ける工程と、前記第1溝および前記第2溝が設けられた箇所にて、前記基板を各前記ユニット毎に分離する工程と、を備え、前記基板の前記第1溝と第2溝とが交差する箇所を部分的に除去することにより除去領域を設けることを特徴とする。   The method for manufacturing a circuit board according to the present invention includes a step of preparing a substrate in which units composed of a plurality of conductive patterns are formed in a matrix, and a main surface of the substrate, along a boundary between the units. A step of providing orthogonal first and second grooves, and a step of separating the substrate for each of the units at a position where the first groove and the second groove are provided. A removal region is provided by partially removing a portion where the first groove and the second groove intersect.

本発明では、基板の上面にマトリックス状に形成されるユニットを分離するために、分離用の第1溝および第2溝を基板の上面に格子状に設けている。そして、第1溝と第2溝が交差する箇所の金属基板を部分的に除去して除去領域を設けている。この様にすることで、第1溝と第2溝とが交差する箇所にてバリが発生しても、この箇所と共にバリを基板から分離することが可能となる。従って、導電性のバリが基板に残存することによるショートの発生が抑制される。   In the present invention, in order to separate the units formed in a matrix on the upper surface of the substrate, the first and second grooves for separation are provided in a lattice shape on the upper surface of the substrate. And the metal substrate of the location where a 1st groove | channel and a 2nd groove | channel cross | intersect is partially removed, and the removal area | region is provided. By doing so, even if burrs are generated at a location where the first groove and the second groove intersect, it is possible to separate the burrs from the substrate together with this location. Therefore, the occurrence of a short circuit due to the conductive burrs remaining on the substrate is suppressed.

更に、上記した除去領域の形成は、分離用の溝を形成する前に行っても良い。除去領域を形成した後に分離用の第1溝および第2溝を形成すれば、これらの溝が交差しないので、バリの発生が防止され、更にバリが発生したとしてもその量は極めて少なくなる。   Furthermore, the above-described removal region may be formed before the separation groove is formed. If the first groove and the second groove for separation are formed after the removal region is formed, these grooves do not intersect with each other, so that generation of burrs is prevented and even if burrs are generated, the amount thereof is extremely reduced.

本発明の回路基板の製造方法および回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された平面図であり、(C)は断面図である。It is a figure which shows the manufacturing method of the circuit board of this invention, and the manufacturing method of a circuit apparatus, (A) is a top view, (B) is the expanded top view, (C) is sectional drawing. 本発明の回路基板の製造方法および回路装置の製造方法を示す図であり、(A)は斜視図であり、(B)は斜視図であり、(C)は拡大された斜視図であり、(D)は断面図である。It is a figure which shows the manufacturing method of the circuit board of this invention, and the manufacturing method of a circuit device, (A) is a perspective view, (B) is a perspective view, (C) is an enlarged perspective view, (D) is a sectional view. 本発明の回路基板の製造方法および回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。It is a figure which shows the manufacturing method of the circuit board of this invention, and the manufacturing method of a circuit apparatus, (A) is sectional drawing, (B) is a top view. 本発明の回路基板の製造方法および回路装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the circuit board of this invention, and the manufacturing method of a circuit device. 本発明の回路基板の製造方法および回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は断面図である。It is a figure which shows the manufacturing method of the circuit board of this invention, and the manufacturing method of a circuit apparatus, (A) is sectional drawing, (B) is sectional drawing. 本発明により製造される発光モジュールの構成を示す図であり、(A)は平面図であり、(B)および(C)は断面図である。It is a figure which shows the structure of the light emitting module manufactured by this invention, (A) is a top view, (B) and (C) are sectional drawings. 本発明により製造される混成集積回路装置の構成を示す図であり、(A)は斜視図であり、(B)は断面図である。It is a figure which shows the structure of the hybrid integrated circuit device manufactured by this invention, (A) is a perspective view, (B) is sectional drawing. 背景技術の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。It is a figure which shows the manufacturing method of the circuit device of background art, (A)-(C) is sectional drawing. 背景技術にて発生する金属バリを示す画像である。It is an image which shows the metal burr | flash which generate | occur | produces in background art.

<第1の実施の形態:回路基板および回路装置の製造方法>
本実施の形態では、図1から図5を参照して、回路基板および回路装置の製造方法を説明する。
<First Embodiment: Circuit Board and Circuit Device Manufacturing Method>
In the present embodiment, a method for manufacturing a circuit board and a circuit device will be described with reference to FIGS.

図1を参照して、先ず、アルミニウムや銅等の金属から成る基板10を用意する。図1(A)は基板10を示す平面図であり、図1(B)は基板10を拡大して部分的に示す平面図であり、(C)は基板10の断面図である。   Referring to FIG. 1, first, a substrate 10 made of a metal such as aluminum or copper is prepared. 1A is a plan view showing the substrate 10, FIG. 1B is an enlarged plan view partially showing the substrate 10, and FIG. 1C is a cross-sectional view of the substrate 10.

図1(A)を参照して、基板10の平面視での大きさは、例えば縦×横=20cm×40cm程度であり、この基板は数十個〜数百個程度の回路装置の材料となる。ここでは、1つの回路装置となる領域をユニット16と称している。   Referring to FIG. 1A, the size of the substrate 10 in plan view is, for example, about vertical × horizontal = 20 cm × 40 cm, and the substrate is composed of several tens to several hundreds of circuit device materials. Become. Here, a region that becomes one circuit device is referred to as a unit 16.

ユニット16は、基板10の上面にマトリックス状に配置されている。そして、各ユニット16同士の間には、縦方向のダイシングライン12と、横方向のダイシングライン14が規程されている。基板10に分離用の溝を形成する工程では、基板10の上面および/または下面に、ダイシングライン12およびダイシングライン14に沿って分離用の溝が形成される。これらのダイシングライン12、14に沿って基板10はユニット16毎に分離される。   The units 16 are arranged in a matrix on the upper surface of the substrate 10. A vertical dicing line 12 and a horizontal dicing line 14 are defined between the units 16. In the step of forming the separation groove on the substrate 10, the separation groove is formed along the dicing line 12 and the dicing line 14 on the upper surface and / or the lower surface of the substrate 10. The substrate 10 is separated into units 16 along these dicing lines 12 and 14.

図1(B)を参照して、各ユニット16の上面には、所定形状にパターニングされた複数個の導電パターン24が形成されている。各ユニット16には同一形状の導電パターン24が形成される。導電パターン24の形状は、各ユニット16に組み込まれる回路の種類によって異なる。ここでは一例として、複数個のLEDを接続するための導電パターン24が示されている。   Referring to FIG. 1B, a plurality of conductive patterns 24 patterned in a predetermined shape are formed on the upper surface of each unit 16. Each unit 16 is formed with a conductive pattern 24 having the same shape. The shape of the conductive pattern 24 differs depending on the type of circuit incorporated in each unit 16. Here, as an example, a conductive pattern 24 for connecting a plurality of LEDs is shown.

図1(C)を参照して、基板10の材料としてアルミニウムが採用された場合、基板10の上面はアルマイト処理により形成された酸化膜18(Al2O3)により被覆される。同様に、基板10の下面もアルマイト処理により形成された酸化膜20により被覆される。酸化膜18、20は、基板10の材料であるアルミニウムよりも耐摩耗性および耐食性に優れた材料である。従って、酸化膜18、20により基板10の上下両主面を被覆することで、基板10自体の耐摩耗性および耐食性が向上される。また、基板10の厚みは1.5mm程度であり、上記した各酸化膜の厚さは5μm〜10μm程度である。   Referring to FIG. 1C, when aluminum is adopted as the material of the substrate 10, the upper surface of the substrate 10 is covered with an oxide film 18 (Al2O3) formed by alumite treatment. Similarly, the lower surface of the substrate 10 is also covered with an oxide film 20 formed by alumite treatment. The oxide films 18 and 20 are materials that are more excellent in wear resistance and corrosion resistance than aluminum, which is the material of the substrate 10. Therefore, by covering the upper and lower main surfaces of the substrate 10 with the oxide films 18 and 20, the wear resistance and corrosion resistance of the substrate 10 itself are improved. The thickness of the substrate 10 is about 1.5 mm, and the thickness of each oxide film is about 5 μm to 10 μm.

絶縁膜22は、基板10の上面全域を覆うように形成されており、粒状のアルミナやシリカ等のフィラーが高充填されたエポキシ樹脂等の樹脂材料から成る。フィラーが含有されることにより、絶縁膜22の熱抵抗が低減されると共に、絶縁膜22の熱膨張係数が基板10に近似した値となる。絶縁膜22の厚みは、例えば50μm程度である
導電パターン24は、厚みが50μm程度の銅を主材料とする金属膜を、所定形状にウェットエッチングすることにより形成される。更にまた、後に回路素子と接続される箇所を除外して、絶縁膜22の上面および導電パターン24は全面的にソルダーレジストにより被覆される。
The insulating film 22 is formed so as to cover the entire upper surface of the substrate 10 and is made of a resin material such as an epoxy resin that is highly filled with a filler such as granular alumina or silica. By containing the filler, the thermal resistance of the insulating film 22 is reduced, and the thermal expansion coefficient of the insulating film 22 becomes a value approximate to that of the substrate 10. The thickness of the insulating film 22 is, for example, about 50 μm. The conductive pattern 24 is formed by wet-etching a metal film mainly made of copper having a thickness of about 50 μm into a predetermined shape. Furthermore, the upper surface of the insulating film 22 and the conductive pattern 24 are entirely covered with a solder resist, except for locations that are connected to circuit elements later.

図2を参照して、次に、ダイシングラインに沿って基板10に分離用の溝を形成する。図2(A)は本工程を示す斜視図であり、図2(B)は分離用の溝が形成された後の基板10を示す斜視図であり、図2(C)は拡大された断面図であり、図2(D)は溝を形成している状態を示す断面図である。   Referring to FIG. 2, next, a separation groove is formed in the substrate 10 along the dicing line. 2A is a perspective view showing this step, FIG. 2B is a perspective view showing the substrate 10 after a separation groove is formed, and FIG. 2C is an enlarged cross-sectional view. FIG. 2D is a cross-sectional view showing a state where grooves are formed.

図2(A)を参照して、本工程では、高速で回転しつつ紙面上にて右方向に移動するカットソー26を用いて、ダイシングライン14に沿って基板10の上面を部分的に研削する。具体的には、カットソー26により、アルミニウムから成る基板10、酸化膜18、絶縁膜22が溝状に除去される。また、絶縁膜22の上面にソルダーレジストが形成されている場合は、基板10と共にソルダーレジストも研削される。尚、各ユニットを構成する導電パターンは、ダイシングライン12、14により囲まれる部分よりも内側に形成されているので、本工程の切削加工により導電パターンは切除されない。   Referring to FIG. 2A, in this step, the upper surface of the substrate 10 is partially ground along the dicing line 14 using a cut saw 26 that rotates at a high speed and moves rightward on the paper surface. . Specifically, the substrate 10 made of aluminum, the oxide film 18 and the insulating film 22 are removed in a groove shape by the cut saw 26. Further, when the solder resist is formed on the upper surface of the insulating film 22, the solder resist is ground together with the substrate 10. In addition, since the conductive pattern which comprises each unit is formed inside the part enclosed by the dicing lines 12 and 14, a conductive pattern is not cut off by the cutting process of this process.

カットソー26の周囲(先端)に設けられたブレードの断面形状は三角形形状を呈しているので、カットソー26により形成される溝も三角形形状となる。しかしながら、本工程にて形成される溝の断面形状は他の形状でも良く、例えばU字形状でも良いし、四角形形状でも良い。   Since the cross-sectional shape of the blade provided at the periphery (tip) of the cut saw 26 has a triangular shape, the groove formed by the cut saw 26 also has a triangular shape. However, the cross-sectional shape of the groove formed in this step may be another shape, for example, a U-shape or a square shape.

カットソー26が回転する方向は、図2(A)にて矢印にて示す方向である。即ち、カットソー26の下側外周の進行方向が、カットソーの進行方向(紙面上にて右方向)と同じ方向となっている。換言すると、カットソー26に設けられたブレードの、カットソー26の下半分に於ける移動方向は、カットソー26自体の進行方向と同じ方向と成っている。この様にすることで、カットソー26による基板10の研削に伴い発生するバリの量が低減される。   The direction in which the cut saw 26 rotates is the direction indicated by the arrow in FIG. That is, the traveling direction of the lower outer periphery of the cut saw 26 is the same as the traveling direction of the cut saw (the right direction on the paper surface). In other words, the moving direction of the blade provided in the cut saw 26 in the lower half of the cut saw 26 is the same as the traveling direction of the cut saw 26 itself. By doing so, the amount of burrs generated when the substrate 10 is ground by the cut saw 26 is reduced.

同様に、ダイシングライン14に直交するダイシングライン12に沿ってカットソー26による研削が行われる。即ち、ダイシングライン14に沿って溝を形成した後に、基板10を90度回転させて、カットソー26による溝の形成を再び行う。   Similarly, grinding by the cut saw 26 is performed along the dicing line 12 orthogonal to the dicing line 14. That is, after forming the groove along the dicing line 14, the substrate 10 is rotated 90 degrees, and the groove is formed again by the cut saw 26.

更にここでは、基板10の下面からも、カットソー28を用いた研削加工が行われる。具体的には、基板10の上面の場合と同様に、予め規定されたダイシングライン12およびダイシングライン14に沿って、高速で回転するカットソー28により基板10を下面から研削加工して分離用の溝を形成する。カットソー28による研削加工により、基板10と酸化膜20が部分的に除去されて分離用の溝が形成される。   Further, here, grinding is performed from the lower surface of the substrate 10 using the cut saw 28. Specifically, as in the case of the upper surface of the substrate 10, the substrate 10 is ground from the lower surface by a cut saw 28 that rotates at high speed along the dicing line 12 and the dicing line 14 defined in advance, so that a separation groove is formed. Form. The substrate 10 and the oxide film 20 are partially removed by grinding with the cut saw 28 to form a separation groove.

また、カットソー28の回転方向は図2(A)にて矢印で示すとおりである。具体的には、カットソー28の周囲に設けられたブレードの、カットソー28の上半分に於ける移動方向は、カットソー28自体が研削時に移動する方向(紙面上にて右方向)と同じ方向である。   Further, the rotation direction of the cut saw 28 is as indicated by an arrow in FIG. Specifically, the movement direction of the blade provided around the cut saw 28 in the upper half of the cut saw 28 is the same as the direction in which the cut saw 28 itself moves during grinding (rightward on the paper surface). .

図2(B)に、上記したカットソーを用いた研削加工により各溝が形成された基板10を示す。基板10の上面からは第1溝30および第2溝32が格子状に形成されており、基板10の下面からは第3溝46および第4溝48が形成されている。ここで、第1溝30と第3溝46とは、図2(A)に示すダイシングライン12に沿って、平面視で重畳して配置される。更に、第2溝32と第4溝48とは、図2(A)に示すダイシングライン14に沿って、平面視で重畳して配置される。   FIG. 2B shows the substrate 10 in which each groove is formed by grinding using the above-described cut saw. A first groove 30 and a second groove 32 are formed in a lattice shape from the upper surface of the substrate 10, and a third groove 46 and a fourth groove 48 are formed from the lower surface of the substrate 10. Here, the first groove 30 and the third groove 46 are arranged so as to overlap in a plan view along the dicing line 12 shown in FIG. Furthermore, the second groove 32 and the fourth groove 48 are arranged so as to overlap in a plan view along the dicing line 14 shown in FIG.

ここで、上記説明では、基板10の上面に第1溝30および第2溝32を格子状に設け、下面に第3溝46および第4溝48を格子状に設けたが、何れか一方の面のみに分離用の溝を設けても良い。即ち、基板10の上面のみに第1溝30および第2溝32を設け、基板10の下面は平坦なままでよい。更には、基板10の下面のみに第3溝46および第4溝48を設け、上面は平坦なままでよい。   Here, in the above description, the first groove 30 and the second groove 32 are provided in a lattice shape on the upper surface of the substrate 10, and the third groove 46 and the fourth groove 48 are provided in a lattice shape on the lower surface. A separation groove may be provided only on the surface. That is, the first groove 30 and the second groove 32 are provided only on the upper surface of the substrate 10, and the lower surface of the substrate 10 may remain flat. Furthermore, the third groove 46 and the fourth groove 48 may be provided only on the lower surface of the substrate 10, and the upper surface may remain flat.

更にまた、基板10の上面に設けられる溝(第1溝30および第2溝32)の深さと、下面に設けられる溝(第3溝46および第4溝48)の深さは、同じでも良いし、どちらか一方が相対的に深く形成されても良い。   Furthermore, the depths of the grooves (first groove 30 and second groove 32) provided on the upper surface of the substrate 10 and the depths of the grooves (third groove 46 and fourth groove 48) provided on the lower surface may be the same. However, either one may be formed relatively deep.

一般的に、金属の中でも粘性が高いアルミニウムに対して上記のような研削加工を施すと、研削面に多量のバリが発生する傾向にある。本工程では、アルマイト処理された基板10に対して研削加工を行うことで、発生するバリの量を低減させている。   In general, when the above-described grinding is performed on aluminum, which has high viscosity among metals, a large amount of burrs tend to be generated on the ground surface. In this step, the amount of burrs generated is reduced by grinding the anodized substrate 10.

具体的には、図2(C)および図2(D)を参照して、アルミニウムから成る基板10の上面は、アルマイト処理により形成された厚みが数μm程度の酸化膜18により全面的に被覆されている。この酸化膜18(Al2O3)は、基板10自体を構成するアルミニウムよりも硬い材料である。従って、カットソーのブレード26Aにより基板10を研削しても、ブレード26Aにより研削される箇所近傍の基板10の上面は酸化膜18により被覆されて押圧されているので、この研削に伴うバリの発生が抑制されている。   Specifically, referring to FIGS. 2C and 2D, the upper surface of substrate 10 made of aluminum is entirely covered with oxide film 18 having a thickness of about several μm formed by anodizing. Has been. This oxide film 18 (Al 2 O 3) is a material harder than aluminum constituting the substrate 10 itself. Therefore, even if the substrate 10 is ground by the blade 26A of the cut-and-sew, since the upper surface of the substrate 10 in the vicinity of the portion to be ground by the blade 26A is covered with the oxide film 18 and pressed, the generation of burrs accompanying this grinding occurs. It is suppressed.

更に、基板10の下面も全面的に酸化膜20により被覆されているので、カットソーのブレード28Aによる研削を行っても、基板10の下面が酸化膜20により被覆されているので、研削に伴うバリの発生が抑制されている。   Further, since the lower surface of the substrate 10 is also entirely covered with the oxide film 20, even if grinding is performed with the blade 28A of the cut saw, the lower surface of the substrate 10 is covered with the oxide film 20, so Is suppressed.

上記したように、本形態では切削加工によるバリの発生は極力抑えられているが、それでも局所的にバリが発生する。具体的には、基板10の上面においては第1溝30と第2溝32とが交差する箇所にてバリが発生する。また、基板10の下面に於いては第3溝46と第4溝48とが交差する箇所にてバリが発生する。これらのバリをそのままにしておくとショートの原因となるので、次工程において基板10の一部分と共に除去される。   As described above, in this embodiment, generation of burrs due to cutting is suppressed as much as possible, but burrs are still generated locally. Specifically, on the upper surface of the substrate 10, burrs are generated at locations where the first grooves 30 and the second grooves 32 intersect. Further, on the lower surface of the substrate 10, a burr is generated at a location where the third groove 46 and the fourth groove 48 intersect. If these burrs are left as they are, they cause a short circuit and are removed together with a part of the substrate 10 in the next step.

図3を参照して、次に、基板10を部分的に除去して、先工程にて発生したバリを基板10から分離させる。図3(A)は本工程を示す断面図であり、図3(B)は本工程を経た後の基板10を部分的に示す平面図である。   Referring to FIG. 3, next, the substrate 10 is partially removed, and burrs generated in the previous process are separated from the substrate 10. FIG. 3A is a cross-sectional view showing this step, and FIG. 3B is a plan view partially showing the substrate 10 after this step.

図3(A)および図3(B)を参照して、基板10の上面にて第1溝30と第2溝32とが交差する箇所およびその付近の基板10を部分的に除去する。この除去方法としては、プレス金型を用いたプレス加工またはルーターを用いた切削加工がある。   Referring to FIGS. 3A and 3B, the substrate 10 in the vicinity of the location where the first groove 30 and the second groove 32 intersect on the upper surface of the substrate 10 and the vicinity thereof are partially removed. As this removal method, there is a press working using a press die or a cutting work using a router.

プレス加工により基板10を部分的に除去して除去領域34を設ける場合は、図3(B)に示す第1溝30と第2溝32とクロスする箇所およびその周辺部(除去領域34)を、プレス金型により打ち抜いて除去する。打ち抜く方向としては、除去領域34を上方から下方に向かって打ち抜いても良いし、除去領域34を下方から上方に向かって打ち抜いても良い。   When the removal region 34 is provided by partially removing the substrate 10 by press working, a portion crossing the first groove 30 and the second groove 32 and its peripheral portion (removal region 34) shown in FIG. Then, it is removed by punching with a press die. As the direction of punching, the removal region 34 may be punched from the top to the bottom, or the removal region 34 may be punched from the bottom to the top.

第1溝30と第2溝32とが交差する箇所ではバリが発生しているが、このバリも本工程では基板10の一部分と共に除去される。更に、基板10の裏面に設けられた第3溝46および第4溝48が交差する箇所でもバリが発生しているが、このバリも上記したプレス加工により基板10の除去部分と共に除去される。   A burr is generated at a location where the first groove 30 and the second groove 32 intersect, but this burr is also removed together with a part of the substrate 10 in this step. Further, burrs are also generated at the locations where the third grooves 46 and the fourth grooves 48 provided on the back surface of the substrate 10 intersect, and these burrs are also removed together with the removed portion of the substrate 10 by the above-described pressing.

除去領域34の形状は特に限定されないが、具体的な形状としては円形または四角形形状等の多角形が好適である。特に、除去領域34の形状として、第1溝30または第2溝と重なる位置に角部を有する四角形形状が採用されると、除去領域34を設けることにより形成される辺が直線形状となる。結果的に、製造される回路基板の平面視での形状が簡素化される。   The shape of the removal region 34 is not particularly limited, but a specific shape is preferably a polygon such as a circle or a rectangle. In particular, as the shape of the removal region 34, when a quadrilateral shape having a corner at a position overlapping the first groove 30 or the second groove is adopted, the side formed by providing the removal region 34 becomes a linear shape. As a result, the shape of the manufactured circuit board in plan view is simplified.

図3(B)を参照すると、除去領域34の形状としては、一部がユニットの内部に突出する菱形が採用されている。更に、除去領域34の菱形形状を構成する角部は、第1溝30または第2溝32と重なる位置に配置されている。除去領域34の内部に突出する部分は、導電パターンに接続される導線を、下面側に通過させるために設けられている。   Referring to FIG. 3 (B), the shape of the removal region 34 is a rhombus that partially protrudes into the unit. Further, the corners constituting the rhombus shape of the removal region 34 are arranged at positions overlapping the first groove 30 or the second groove 32. The portion projecting into the removal region 34 is provided to allow the conductive wire connected to the conductive pattern to pass through to the lower surface side.

ここで、上記の説明では、基板10に分離用の各溝を形成した後に、除去領域34を形成することでバリを除去したが、この順番を入れ替えても良い。即ち、溝同士が交差する場所の基板10を予め除去して除去領域34を設け、この後に基板10に対して分離用の各溝を形成しても良い。この様にすることで、図3(B)を参照して、第1溝30と第2溝とが交差することが無いので、バリの発生が抑制される。   Here, in the above description, the burrs are removed by forming the removal region 34 after each separation groove is formed in the substrate 10, but this order may be changed. That is, the substrate 10 where the grooves intersect each other may be removed in advance to provide the removal region 34, and then each separation groove may be formed in the substrate 10. By doing in this way, with reference to FIG. 3 (B), since the 1st groove | channel 30 and the 2nd groove | channel do not cross | intersect, generation | occurrence | production of a burr | flash is suppressed.

図4を参照して、次に、各ユニット16の導電パターン24に回路素子を接続する。ここでは、接続される回路素子としては、LEDが樹脂封止された発光装置40が採用されている。各発光装置40では、内蔵されたLEDと接続された接続端子が下面に露出しており、この接続端子は、基板10の上面に形成された導電パターン24と半田38を介して接続される。   Next, referring to FIG. 4, circuit elements are connected to the conductive pattern 24 of each unit 16. Here, as a circuit element to be connected, a light emitting device 40 in which an LED is sealed with resin is employed. In each light emitting device 40, the connection terminal connected to the built-in LED is exposed on the lower surface, and this connection terminal is connected to the conductive pattern 24 formed on the upper surface of the substrate 10 via the solder 38.

本実施の形態では、発光装置40等の回路素子が接続される箇所を除いてソルダーレジスト36が形成されている。即ち、発光装置40に接続される箇所以外では、導電パターン24および絶縁膜22はソルダーレジスト36により被覆されている。ソルダーレジスト36は、エポキシ樹脂等の樹脂材料を主体とする材料であり、ここでは発光装置40から発せられる光の反射率を高めるために白色を呈している。   In the present embodiment, the solder resist 36 is formed except for locations where circuit elements such as the light emitting device 40 are connected. That is, the conductive pattern 24 and the insulating film 22 are covered with the solder resist 36 except for the portion connected to the light emitting device 40. The solder resist 36 is a material mainly composed of a resin material such as an epoxy resin, and in this case, the solder resist 36 is white in order to increase the reflectance of light emitted from the light emitting device 40.

ここで、後に説明する混成集積回路が各ユニット16に組み込まれる場合は、MOSFET等のトランジスタ、IC等が金属細線を経由して導電パターン24と接続される。更に、チップ抵抗やチップコンデンサ等のチップ素子が半田を介して導電パターン24に固着される。   Here, when a hybrid integrated circuit described later is incorporated in each unit 16, a transistor such as a MOSFET, an IC, and the like are connected to the conductive pattern 24 via a thin metal wire. Furthermore, chip elements such as chip resistors and chip capacitors are fixed to the conductive pattern 24 via solder.

図5を参照して、次に、基板10を各ユニット16に分離する。各ユニット16の分離は、ユニット16同士の境界(溝が形成された箇所)にて基板10を曲折させることにより行う方法と、鋭利なカッターを使用した方法が考えられる。   Next, referring to FIG. 5, the substrate 10 is separated into each unit 16. The unit 16 can be separated by bending the substrate 10 at the boundary between the units 16 (where a groove is formed) or by using a sharp cutter.

図5(A)を参照して、基板10を曲折させることにより、個々のユニット16を分割する方法を説明する。この方法では、紙面上にて左側の第1溝30および第3溝46が形成された箇所が支点と成るように、基板10を折り曲げる。第1溝30および第3溝46が形成された箇所は、両溝が形成されていない厚み部分のみで連結されているので、この箇所で複数回折り曲げることにより、この連結部分から容易に基板10を分離することができる。また、基板10の上面に形成された電気回路が破壊されないように、曲折を行う際には基板10の側面を保持する。   With reference to FIG. 5A, a method of dividing each unit 16 by bending the substrate 10 will be described. In this method, the substrate 10 is bent so that a portion where the left first groove 30 and the third groove 46 are formed on the paper surface serves as a fulcrum. Since the place where the first groove 30 and the third groove 46 are formed is connected only by the thickness portion where both grooves are not formed, the substrate 10 can be easily removed from this connection portion by bending a plurality of times at this place. Can be separated. Further, the side surface of the substrate 10 is held when bending so that the electric circuit formed on the upper surface of the substrate 10 is not destroyed.

図5(B)を参照して、カッター44により、基板10の分割を行う方法を説明する。先端が鋭利に形成された円盤状のカッター44は、回転自在に支持部42に備えられている。そして、第1溝30にカッター44を押し当てながら支持部42を移動させることにより、第1溝30と第3溝46との間の基板10の残りの厚み部分を除去している。   With reference to FIG. 5B, a method for dividing the substrate 10 by the cutter 44 will be described. A disk-shaped cutter 44 having a sharp tip is provided on the support 42 so as to be rotatable. Then, the remaining thickness portion of the substrate 10 between the first groove 30 and the third groove 46 is removed by moving the support portion 42 while pressing the cutter 44 against the first groove 30.

また、上記したユニット16の分離は、図2(B)に示す第2溝32および第4溝48が形成された箇所に於いても行われる。更に、各ユニット16を分離する方法としては、上記した方法の他にも、レーザー照射、打ち抜き等が採用されても良い。   Further, the separation of the unit 16 described above is also performed at a location where the second groove 32 and the fourth groove 48 shown in FIG. 2B are formed. Furthermore, as a method for separating each unit 16, laser irradiation, punching, or the like may be adopted in addition to the above-described method.

上記した工程を経た各ユニット16は、そのまま製品としてユーザーに提供されても良いし、上面に形成された回路が封止されても良い。封止される場合は、トランスファーモールドやディッピングにより形成された封止樹脂により、各ユニット16が備える基板10の上面や側面が被覆される。また、上面をカバーするケース材による封止が行われても良い。   Each unit 16 that has undergone the above-described steps may be provided to the user as a product as it is, or a circuit formed on the upper surface may be sealed. In the case of sealing, the upper surface and side surfaces of the substrate 10 included in each unit 16 are covered with a sealing resin formed by transfer molding or dipping. Further, sealing with a case material covering the upper surface may be performed.

<第2の実施の形態:製造される回路装置の構成>
図6および図7を参照して、上記した製造方法により製造される回路装置の構成を説明する。製造される回路装置の一例として、図6を参照して発光モジュール50を説明し、図7を参照して混成集積回路装置60の構成を説明する。
<Second Embodiment: Configuration of Circuit Device to be Manufactured>
With reference to FIGS. 6 and 7, the configuration of the circuit device manufactured by the above-described manufacturing method will be described. As an example of the manufactured circuit device, the light emitting module 50 will be described with reference to FIG. 6, and the configuration of the hybrid integrated circuit device 60 will be described with reference to FIG.

図6を参照して、発光モジュール50の構成を説明する。図6(A)は発光モジュール50を示す平面図であり、図6(B)は図6(A)のB−B’線に於ける断面図であり、図6(C)は図6(A)のC−C’線に於ける断面図である。   The configuration of the light emitting module 50 will be described with reference to FIG. 6A is a plan view showing the light emitting module 50, FIG. 6B is a cross-sectional view taken along the line BB ′ of FIG. 6A, and FIG. 6C is FIG. It is sectional drawing in CC 'line of A).

これらの図を参照して、発光モジュール50は、回路基板52と、回路基板52の上面に形成された導電パターン24A−24Fと、これらの導電パターン24A−24Fに接続された発光装置40とを備えて構成されている。   Referring to these drawings, light emitting module 50 includes circuit board 52, conductive patterns 24A-24F formed on the upper surface of circuit board 52, and light emitting device 40 connected to these conductive patterns 24A-24F. It is prepared for.

回路基板52は、上記した製造方法により製造され、厚みが1.5mm程度のアルミニウム等の金属から成る。回路基板52の上面および下面は、アルマイト処理により形成された酸化膜18、20により被覆される。また、酸化膜18の上面は、フィラーを含む樹脂材料から成る絶縁膜22により被覆され、この絶縁膜22の上面に導電パターン24が形成されている。更に、発光装置40に接続される箇所以外の導電パターン24は、ソルダーレジスト36により被覆されている。   The circuit board 52 is manufactured by the above-described manufacturing method and is made of a metal such as aluminum having a thickness of about 1.5 mm. The upper and lower surfaces of the circuit board 52 are covered with oxide films 18 and 20 formed by anodizing. The upper surface of the oxide film 18 is covered with an insulating film 22 made of a resin material containing a filler, and a conductive pattern 24 is formed on the upper surface of the insulating film 22. Further, the conductive pattern 24 other than the portion connected to the light emitting device 40 is covered with a solder resist 36.

図6(A)を参照して、回路基板52の上面には、各々が分離された導電パターン24A−24Fが形成されており、これらの導電パターン24A−24Fは全体として外縁が円形を呈する様に配置されている。そして、隣接する導電パターン同士を橋渡しするように発光装置40が接続されている。このことにより、導電パターン24A−24Fを経由して、5つの発光装置40が直列に接続される。また、導電パターン24Aの一部は、ソルダーレジスト36により被覆されずに露出する端子部54Aとなっている。更に、導電パターン24Fの一部も露出して端子部54Bと成っている。端子部54A、54Bは外部の電源と接続される。   Referring to FIG. 6A, conductive patterns 24A-24F that are separated from each other are formed on the upper surface of circuit board 52, and these conductive patterns 24A-24F have a circular outer edge as a whole. Is arranged. The light emitting device 40 is connected so as to bridge adjacent conductive patterns. As a result, the five light emitting devices 40 are connected in series via the conductive patterns 24A-24F. Further, a part of the conductive pattern 24 </ b> A is a terminal portion 54 </ b> A that is exposed without being covered with the solder resist 36. Further, a part of the conductive pattern 24F is exposed to form a terminal portion 54B. Terminal portions 54A and 54B are connected to an external power source.

回路基板52の平面視での形状は、角部付近が面取りされた四角形形状を呈している。図6(A)を参照すると、回路基板52は、側面52A−52Hを備えている。側面52A、52C、52E、52Gは、図2に示したような分離用の溝を設けることにより形成された側面である。一方、側面52B、52D、52F、52Hは、図3(B)に示した打ち抜き加工またはルーター加工により形成された側面である。   The shape of the circuit board 52 in plan view has a quadrangular shape with chamfered corners. Referring to FIG. 6A, the circuit board 52 includes side surfaces 52A-52H. The side surfaces 52A, 52C, 52E, and 52G are side surfaces formed by providing separation grooves as shown in FIG. On the other hand, the side surfaces 52B, 52D, 52F, and 52H are side surfaces formed by the punching process or the router process shown in FIG.

また、側面52Hからは内側に矩形形状の切欠き部54が形成されており、この切欠き部54は、端子部54A、54Bに接続される導線を上面側から下面側に通過させるために用いられる。切欠き部54の側面は、プレス加工またはルーター加工により形成される。   In addition, a rectangular cutout 54 is formed on the inner side from the side surface 52H, and this cutout 54 is used to pass the conductive wire connected to the terminal portions 54A and 54B from the upper surface side to the lower surface side. It is done. The side surface of the notch 54 is formed by pressing or router processing.

図6(B)を参照して、側面52Aおよび側面52Eは傾斜面と備えた側面となる。具体的には、側面52Aは、回路基板52の上面から連続して外側に膨らむように傾斜する傾斜面55と、回路基板52の下面から連続して外側に膨らむように傾斜する傾斜面56とから構成されている。この構成は、側面52C、52E、52Gに関しても同様である。   Referring to FIG. 6B, side surface 52A and side surface 52E are side surfaces provided with an inclined surface. Specifically, the side surface 52A has an inclined surface 55 that inclines so as to bulge outward continuously from the upper surface of the circuit board 52, and an inclined surface 56 that inclines so as to bulge outward continuously from the lower surface of the circuit board 52. It is composed of This configuration is the same for the side surfaces 52C, 52E, and 52G.

図6(C)を参照して、側面52Bは、回路基板52の上面および下面に対して垂直な平坦面である。この構成は、側面52D、52F、52Hに関しても同様である。   With reference to FIG. 6C, the side surface 52 </ b> B is a flat surface perpendicular to the upper surface and the lower surface of the circuit board 52. This configuration is the same for the side surfaces 52D, 52F, and 52H.

上記した構成の発光モジュール50は、例えば懐中電灯等の照明器具に、照明源として組み込まれる。懐中電灯に採用される場合は、懐中電灯を構成する筐体の先端部に発光モジュール50が組み込まれる。そして、図6(A)に示す端子部54A、54Bは、内蔵された電池と接続される。また、端子部54A、54Bと電池とを接続される導線は切欠き部54を通過するように配置される。   The light emitting module 50 having the above-described configuration is incorporated as an illumination source in a lighting device such as a flashlight. When employed in a flashlight, the light emitting module 50 is incorporated at the front end of the casing constituting the flashlight. Terminal portions 54A and 54B shown in FIG. 6A are connected to a built-in battery. Further, the conductors connecting the terminal portions 54A, 54B and the battery are arranged so as to pass through the notch portion 54.

図7を参照して、混成集積回路装置60の構成を説明する。図7(A)は混成集積回路装置60を示す斜視図であり、図7(B)はその断面図である。   The configuration of the hybrid integrated circuit device 60 will be described with reference to FIG. FIG. 7A is a perspective view showing the hybrid integrated circuit device 60, and FIG. 7B is a sectional view thereof.

混成集積回路装置60は、回路基板52と、回路基板52の上面に形成された導電パターン24と、この導電パターン24に接続された回路素子62と、導電パターン24から成るパッドに接続されたリード64とを主に備えている。   The hybrid integrated circuit device 60 includes a circuit board 52, a conductive pattern 24 formed on the upper surface of the circuit board 52, a circuit element 62 connected to the conductive pattern 24, and leads connected to pads made of the conductive pattern 24. 64 is mainly provided.

図7(A)を参照して、回路基板52の平面視での形状は、上記と同様に、角部が切り取られた矩形形状である。即ち、主たる側面52A、52C、52E、52Gが矩形形状と成るように配置され、この矩形形状の角部を直線状に面取りするように側面52B、52D、52F、52Hが配置されている。   With reference to FIG. 7A, the shape of the circuit board 52 in plan view is a rectangular shape with corners cut off, as described above. That is, the main side surfaces 52A, 52C, 52E, and 52G are arranged so as to have a rectangular shape, and the side surfaces 52B, 52D, 52F, and 52H are arranged so that the corners of the rectangular shape are chamfered linearly.

図6を参照して説明したように、主たる側面52A、52C、52E、52Gは傾斜面から構成され、側面52B、52D、52F、52Hは回路基板52の上面に対して垂直な形状である。   As described with reference to FIG. 6, the main side surfaces 52 </ b> A, 52 </ b> C, 52 </ b> E, 52 </ b> G are formed of inclined surfaces, and the side surfaces 52 </ b> B, 52 </ b> D, 52 </ b> F, 52 </ b> H are perpendicular to the upper surface of the circuit board 52.

導電パターン24に接続される回路素子としては、トランジスタ、IC、チップコンデンサ、チップ抵抗等が多数個採用される。これらの回路素子62と導電パターン24との接続は、半田等の導電性接合材または金属細線が用いられる。   As circuit elements connected to the conductive pattern 24, a large number of transistors, ICs, chip capacitors, chip resistors, and the like are employed. The circuit element 62 and the conductive pattern 24 are connected using a conductive bonding material such as solder or a thin metal wire.

図7(B)を参照して、上記した構成の回路基板52の上面および側面は、封止樹脂58により被覆される。ここでは、回路素子62が駆動することにより発生した熱を回路基板52を経由して良好に外部に放出させるために、回路基板52の下面は封止樹脂58により被覆せずに外部に露出させている。しかしながら、装置全体の耐湿性を向上させるために、回路基板52の下面も封止樹脂58により被覆しても良い。   Referring to FIG. 7B, the upper surface and side surfaces of circuit board 52 having the above-described configuration are covered with sealing resin 58. Here, in order to release the heat generated by driving the circuit element 62 to the outside through the circuit board 52, the lower surface of the circuit board 52 is not covered with the sealing resin 58 and exposed to the outside. ing. However, the lower surface of the circuit board 52 may be covered with the sealing resin 58 in order to improve the moisture resistance of the entire apparatus.

10 基板
12 ダイシングライン
14 ダイシングライン
16 ユニット
18 酸化膜
20 酸化膜
22 絶縁膜
24、24A−24F 導電パターン
26 カットソー
26A ブレード
28 カットソー
28A ブレード
30 第1溝
32 第2溝
34 除去領域
36 ソルダーレジスト
38 半田
40 発光装置
40A、40B、40C、40D 発光装置
42 支持部
44 カッター
46 第3溝
48 第4溝
50 発光モジュール
52 回路基板
52A、52B、52C、52D、52E、52F、52G、52H 側面
54 切欠き部
54A、54B 端子部
55 傾斜面
56 傾斜面
58 封止樹脂
60 混成集積回路装置
62 回路素子
64 リード
10 substrate 12 dicing line 14 dicing line 16 unit 18 oxide film 20 oxide film 22 insulating films 24, 24A-24F conductive pattern 26 cut saw 26A blade 28 cut saw 28A blade 30 first groove 32 second groove 34 removal region 36 solder resist 38 solder 40 Light emitting device 40A, 40B, 40C, 40D Light emitting device 42 Support portion 44 Cutter 46 Third groove 48 Fourth groove 50 Light emitting module 52 Circuit board 52A, 52B, 52C, 52D, 52E, 52F, 52G, 52H Side face 54 Notch 54A, 54B Terminal 55 Inclined surface 56 Inclined surface 58 Sealing resin 60 Hybrid integrated circuit device 62 Circuit element 64 Lead

Claims (8)

複数の導電パターンから構成されるユニットがマトリックス状に形成された基板を用意する工程と、
前記基板の一主面に、各前記ユニットの境界に沿って互いに直交する第1溝および第2溝を設ける工程と、
前記第1溝および前記第2溝が設けられた箇所にて、前記基板を各前記ユニット毎に分離する工程と、を備え、
前記基板の前記第1溝と第2溝とが交差する箇所を部分的に除去することにより除去領域を設けることを特徴とする回路基板の製造方法。
A step of preparing a substrate on which units composed of a plurality of conductive patterns are formed in a matrix;
Providing a first groove and a second groove orthogonal to each other along a boundary of each unit on one main surface of the substrate;
Separating the substrate for each of the units at a location where the first groove and the second groove are provided, and
A method of manufacturing a circuit board, comprising: providing a removal region by partially removing a portion where the first groove and the second groove of the substrate intersect.
前記第1溝および前記第2溝を設ける工程では、
前記第1溝および前記第2溝に対応する前記基板の他主面に、第3溝および第4溝を設けることを特徴とする請求項1記載の回路基板の製造方法。
In the step of providing the first groove and the second groove,
2. The method for manufacturing a circuit board according to claim 1, wherein a third groove and a fourth groove are provided on the other main surface of the substrate corresponding to the first groove and the second groove.
前記除去領域の形状は、前記第1溝または前記第2溝に重なる位置に角部を備えた多角形形状であることを特徴とする請求項2記載の回路基板の製造方法。   3. The method for manufacturing a circuit board according to claim 2, wherein the shape of the removal region is a polygonal shape having a corner portion at a position overlapping the first groove or the second groove. 前記第1溝と前記第2溝とが交差する箇所および前記第3溝と前記第4溝とが交差する箇所ではバリが発生し、
前記除去領域を設ける際に、前記基板の除去される部分と共に前記バリを前記基板から分離することを特徴とする請求項3記載の回路基板の製造方法。
Burr occurs at the point where the first groove and the second groove intersect and the point where the third groove and the fourth groove intersect,
4. The method for manufacturing a circuit board according to claim 3, wherein when the removal region is provided, the burr is separated from the substrate together with a portion to be removed of the substrate.
前記除去領域は、プレス加工または切断加工により形成されることを特徴とする請求項4記載の回路基板の製造方法。   The circuit board manufacturing method according to claim 4, wherein the removal region is formed by pressing or cutting. 前記基板は、前記一主面および前記他主面が酸化膜により被覆されたアルミニウムを主体とする金属基板であり、
前記第1溝、前記第2溝、前記第3溝および前記第4溝は、高速で回転するダイシングソーにて前記基板を研削加工することにより形成されることを特徴とする請求項5記載の回路基板の製造方法。
The substrate is a metal substrate mainly composed of aluminum in which the one main surface and the other main surface are coated with an oxide film,
6. The first groove, the second groove, the third groove, and the fourth groove are formed by grinding the substrate with a dicing saw that rotates at a high speed. A method of manufacturing a circuit board.
前記ダイシングソーが前記基板を研削する際の、前記ダイシングソーに備えられたブレードの進行方向は、前記ダイシングソーの進行方向と同じ方向であることを特徴とする請求項6記載の回路基板の製造方法。   The circuit board manufacturing method according to claim 6, wherein when the dicing saw grinds the substrate, a traveling direction of a blade provided in the dicing saw is the same as a traveling direction of the dicing saw. Method. 請求項1から請求項7のいずれかに記載された回路基板の製造方法により製造された回路基板に回路素子を固着する工程を備えたことを特徴とする回路装置の製造方法。
A method for manufacturing a circuit device, comprising: a step of fixing a circuit element to a circuit board manufactured by the method for manufacturing a circuit board according to claim 1.
JP2009130654A 2009-05-29 2009-05-29 Method of manufacturing circuit board and method of manufacturing circuit device Pending JP2010278309A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009130654A JP2010278309A (en) 2009-05-29 2009-05-29 Method of manufacturing circuit board and method of manufacturing circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009130654A JP2010278309A (en) 2009-05-29 2009-05-29 Method of manufacturing circuit board and method of manufacturing circuit device

Publications (1)

Publication Number Publication Date
JP2010278309A true JP2010278309A (en) 2010-12-09

Family

ID=43424988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009130654A Pending JP2010278309A (en) 2009-05-29 2009-05-29 Method of manufacturing circuit board and method of manufacturing circuit device

Country Status (1)

Country Link
JP (1) JP2010278309A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569192B1 (en) 2013-01-14 2015-11-16 조기우 Method for manufacturing rigid-flexible printed circuit board
JP2016134538A (en) * 2015-01-21 2016-07-25 株式会社デンソー Multilayer substrate
AT522987A3 (en) * 2019-09-20 2021-04-15 KSG GmbH Method for producing a metallic insert and an arrangement for a printed circuit board, metallic insert and printed circuit board
JP7506713B2 (en) 2022-06-24 2024-06-26 日本特殊陶業株式会社 Wiring Board
US12023931B2 (en) 2020-07-31 2024-07-02 Canon Kabushiki Kaisha Liquid ejection head and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181060U (en) * 1981-05-14 1982-11-17
JPH0263614A (en) * 1988-08-31 1990-03-02 Fujikura Ltd Enamel substrate and its manufacture
JPH03252191A (en) * 1990-03-01 1991-11-11 Matsushita Electric Ind Co Ltd Metal base material insulating board
JP2005191149A (en) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd Method of manufacturing hybrid integrated circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181060U (en) * 1981-05-14 1982-11-17
JPH0263614A (en) * 1988-08-31 1990-03-02 Fujikura Ltd Enamel substrate and its manufacture
JPH03252191A (en) * 1990-03-01 1991-11-11 Matsushita Electric Ind Co Ltd Metal base material insulating board
JP2005191149A (en) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd Method of manufacturing hybrid integrated circuit device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569192B1 (en) 2013-01-14 2015-11-16 조기우 Method for manufacturing rigid-flexible printed circuit board
JP2016134538A (en) * 2015-01-21 2016-07-25 株式会社デンソー Multilayer substrate
AT522987A3 (en) * 2019-09-20 2021-04-15 KSG GmbH Method for producing a metallic insert and an arrangement for a printed circuit board, metallic insert and printed circuit board
AT522987B1 (en) * 2019-09-20 2021-12-15 KSG GmbH Process for producing a metallic insert and an arrangement for a printed circuit board, metallic insert and printed circuit board
US12023931B2 (en) 2020-07-31 2024-07-02 Canon Kabushiki Kaisha Liquid ejection head and manufacturing method thereof
JP7506713B2 (en) 2022-06-24 2024-06-26 日本特殊陶業株式会社 Wiring Board

Similar Documents

Publication Publication Date Title
JP5108496B2 (en) Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof
JP2008288285A (en) Cutting method of multilayer substrate, manufacturing method of semiconductor device, semiconductor device, light-emitting device, and backlight device
US20070226996A1 (en) Hybrid integrated circuit device and method of manufacturing the same
JP2014216622A (en) Method for manufacturing light-emitting device
CN205609512U (en) Semiconductor package
US10672697B2 (en) Wiring board and electronic package
JP2018061027A (en) Method for manufacturing light-emitting device
JP2005191149A (en) Method of manufacturing hybrid integrated circuit device
JP2010278309A (en) Method of manufacturing circuit board and method of manufacturing circuit device
JP2010232471A (en) Method for producing semiconductor device, and semiconductor device
CN103855058A (en) Apparatus and method for manufacturing electronic component
US8846422B2 (en) Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture
JP2011187659A (en) Semiconductor device and method of manufacturing semiconductor device
JP2008124195A (en) Light-emitting device, and its manufacturing method
JP2003318312A (en) Hybrid integrated circuit device
CN1194394C (en) Semiconductor device and fabrication method thereof
JP6798279B2 (en) Manufacturing method of light emitting device
US20050161781A1 (en) Hybrid integrated circuit device and manufacturing method thereof
JP4606447B2 (en) A method for manufacturing a metal substrate of an intermediate plate.
JP2006237375A (en) Method of dicing
JP2006100750A (en) Circuit device and its manufacturing method
JP2004006585A (en) Method of manufacturing hybrid integrated circuit device
JP4039881B2 (en) Method for manufacturing hybrid integrated circuit device
JP6800523B2 (en) Package substrate processing method
JP2008147512A (en) Light-emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029