JP4039881B2 - Method for manufacturing hybrid integrated circuit device - Google Patents
Method for manufacturing hybrid integrated circuit device Download PDFInfo
- Publication number
- JP4039881B2 JP4039881B2 JP2002121749A JP2002121749A JP4039881B2 JP 4039881 B2 JP4039881 B2 JP 4039881B2 JP 2002121749 A JP2002121749 A JP 2002121749A JP 2002121749 A JP2002121749 A JP 2002121749A JP 4039881 B2 JP4039881 B2 JP 4039881B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hybrid integrated
- integrated circuit
- metal substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は混成集積回路装置に関し、特に、絶縁性樹脂と基板との接着性を向上させることができる混成集積回路装置に関するものである。
【０００２】
【従来の技術】
図１２を参照して、従来の混成集積回路装置の構成を説明する。図１２（Ａ）は混成集積回路装置６の斜視図であり、図１２（Ｂ）は図１２（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【０００３】
図１２（Ａ）および図１２（Ｂ）を参照して、従来の混成集積回路装置６は次のような構成を有する。矩形の基板６０と、基板６０の表面に設けられた絶縁層６１上に形成された導電パターン６２と、導電パターン６２上に固着された回路素子６３と、回路素子６３と導電パターン６２とを電気的に接続する金属細線６５と、導電パターンと電気的に接続されたリード６４とで、混成集積回路装置６は構成されている。そして、回路基板６０の表面に形成された混成集積回路を、絶縁性樹脂もしくはケース材等で封止することにより、混成集積回路装置６は製品として完成する。
【０００４】
次に、図１３から図１５を参照して混成集積回路装置６を製造する方法を説明する。
【０００５】
図１３を参照して、大判の金属基板６６Ａを細長に分割する工程を説明する。同図に於いて、図１３（Ａ）は大判の金属基板６６Ａの平面図である。図１３（Ｂ）は大判の金属基板６６Ａの断面図である。
【０００６】
図１３（Ａ）を参照して、大判の金属基板６６Ａを細長に分割する方法を説明する。ここでは、大判の金属基板６６Ａを、ダイシングラインＤ４により細長に分割する。この分割は、剪断力によるシャーリングにより行う。さらに細長に分割された金属基板は、その後のボンディン工程等の作業性が考慮されて、２つまたはそれ以上に分割されても良い。ここでは、細長に分割された金属基板は、長さの異なる２つの金属基板６６Ｂに分割される。
【０００７】
図１３（Ｂ）を参照して、金属基板６６Ａの構成を説明する。ここでは、基板６６Ａはアルミから成る基板であり、両面はアルマイト処理されている。また、混成集積回路が形成される面に於いては、金属基板６６Ａと導電パターンとの絶縁を行うために、絶縁層６１が設けられている。そして、絶縁層６１には、導電パターン６２となる銅箔６８が圧着されている。
【０００８】
図１４を参照して、細長に分割された金属基板６６Ｂの表面に混成集積回路６７を形成する工程を説明する。この図に於いて、図１４（Ａ）は、複数の混成集積回路６７が形成された細長の金属基板６６Ｂの平面図である。そして、図１４（Ｂ）は、図１４（Ａ）の断面図である。
【０００９】
先ず、絶縁層６１上に圧着された銅箔６８をエッチングすることにより、導電パターン６２を形成する。ここでは、細長の金属基板６６Ｂに、複数の混成集積回路を形成するように導電パターン６２をエッチングする。また、導電パターン６２を保護するために、導電パターン６２上に、樹脂のオーバーコートを施す場合もある。
【００１０】
次に、半田等のロウ材を用いて、導電パターン６２上の所定の箇所に回路素子６３を固着する。回路素子６３としては、受動素子や能動素子を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上に素子が実装される。
図１５を参照して、複数の混成集積回路６７が形成された金属基板６６Ｂを個々の回路基板６０に分割する方法を説明する。表面に混成集積回路６７が形成された個々の回路基板６０は、プレス機を用いて回路基板６０の部分を打ち抜くことにより、金属基板６６Ｂから分割される。ここで、プレス機は、混成集積回路６７が形成される面から金属基板６６Ｂを打ち抜く。従って、回路基板６０の周端部には、導電パターン６２や回路素子６３が形成されないマージンが形成される。
【００１１】
以上の工程で個々に分離された回路基板６０は、混成集積回路６７を封止する工程等を経て、製品として完成する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置とその製造方法は以下に示すような問題を有していた。
【００１３】
第１に、回路基板の側面は、回路基板の表面に対して垂直に形成されていたので、回路基板と封止樹脂との接着性が弱い問題があった。
【００１４】
第２に、従来例では、回路が形成される面から金属基板６６Ｂをプレスすることにより、回路基板６０を金属基板６６Ｂから分離していた。従って、回路基板の底面と側面とが連続する部分が丸みを帯びた形状となっていた。このことから、モールドの工程に於いて、回路基板の裏面に封止樹脂が回り込み、この封止樹脂が回路基板の裏面に付着してしまう問題があった
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、回路基板と封止樹脂との接合力を向上させた混成集積回路装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、複数の回路素子を含む混成集積回路が組み込まれて金属から成る回路基板の上面および側面を絶縁性樹脂で封止して、前記回路基板の下面を前記絶縁性樹脂から外部に露出させる工程を有する混成集積回路装置の製造方法に於いて、前記回路基板の側面は、回転するカットソーを用いて形成され、前記回路基板の下面から外側に向かって傾斜する傾斜部を含み、前記封止する工程では、モールド用金型の内壁に前記回路基板の下面を載置した後に、前記金型の内部に前記絶縁性樹脂を注入して、前記回路基板の上面および前記回路基板の側面の傾斜部を前記絶縁性樹脂で封止し、前記回路基板の下面を前記絶縁性樹脂から露出させることを特徴とする。
【００１９】
【発明の実施の形態】
（混成集積回路装置１を説明する第１の実施の形態）
図１を参照して、絶縁性樹脂で封止された混成集積回路装置の構成を説明する。図１（Ａ）は混成集積回路装置１の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００２０】
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１の構造を説明する。同図に示す混成集積回路装置１は、混成集積回路装置１を樹脂封止したものである。
【００２１】
絶縁性樹脂１６は、回路基板１０の表面に設けられた回路素子１３等から成る混成集積回路を封止する働きを有する。絶縁性樹脂１６の種類としては、インジェクションモールドにより封止する熱可塑性樹脂や、トランスファーモールドにより封止する熱硬化性樹脂等を採用することができる。
【００２２】
図１（Ｂ）を参照して、回路基板１０の側面は垂直部１０Ａと傾斜部１０Ｂとを有する。具体的には、回路基板１０の表面と垂直部１０Ａとが形成する角度は直角である。そして、回路基板１０の裏面と傾斜部１０Ｂが形成する角度は鈍角である。従って、同図のように回路基板１０の裏面を露出させて樹脂封止を行った場合、傾斜部１０Ｂに絶縁性樹脂１６が回り込む形となり、傾斜部１０Ｂと絶縁性樹脂１６との間にアンカー効果が発生する。
【００２３】
図２を参照して、本発明の混成集積回路装置１に於いて、回路基板１０上に形成される混成集積回路の構成等を説明する。図２（Ａ）は混成集積回路装置１の斜視図であり、図２（Ｂ）は図２（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００２４】
図２（Ａ）および図２（Ｂ）を参照して、混成集積回路装置１は次のような構成を有している。即ち、金属から成る回路基板１０と、回路基板１０の表面に形成された絶縁層１１と、絶縁層１１上に形成された導電パターン１２と、導電パターン１２上の所定の位置に実装された回路素子１３等から、混成集積回路装置１は構成されている。このような各構成要素を以下にて詳細に説明する。
【００２５】
回路基板１０の材料としては、アルミや銅等の金属が採用される。また、回路基板１０の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１０を採用し、その両面はアルマイト処理されている。回路基板１０の側面は、上面から垂直に延在する垂直部１０Ａと、垂直部１０Ａから下方に延在し且つ回路基板１０の内側に傾斜する傾斜部１０Ｂとから形成されている。回路基板１０の側面に傾斜部１０Ｂが形成される理由は、その製造方法にある。即ち、回路基板１０は大判の金属基板を切り分けることにより製造される。具体的には、先ず金属基板の裏面からＶ型の溝を形成し、その後に表面から溝が形成された箇所の残りの厚み部分を除去する。このＶ型の溝の部分が傾斜部１０Ｂとなる。なお、回路基板１０を形成する具体的な製造方法については、混成集積回路装置の製造方法を説明する実施の形態で後述する。
【００２６】
絶縁層１１は、回路基板１０の表面に形成されており、導電パターン１２と回路基板とを絶縁させる働きを有する。また、回路素子１３から発せられる熱を積極的に回路基板１０に伝達させるために、絶縁層１１にはアルミナが高充填されている。
【００２７】
導電パターン１２は、絶縁層１１の表面に設けられており、銅等の金属から形成されている。ここで、導電パターン１２は回路基板１０の表面に全面的に形成されている。具体的には、導電パターン１２は、回路基板１０の周端から２ｍｍ以内の周端部付近にも形成されている。このように、回路基板１０の周端部付近の表面まで導電パターン１２を形成することができる理由は、回路基板１０を分割する方法にある。回路基板１０を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板１０を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板１０の周端部付近にはマージンが必須であったが、本発明ではこのマージンを排除することが可能となり、回路基板１０の表面全域に導電パターン１２を形成することができる。
【００２８】
回路素子１３は、導電パターン１２の所定の箇所に、半田等のロウ材を介して実装される。回路素子１３としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。本発明に於いて、回路素子１３は、回路基板１０の任意の箇所に配置させることができる。即ち、回路基板１０の周端部付近にも、回路素子１３を配置させることができる。具体的には、回路基板１０の周端部から２ｍｍ以内の、回路基板１０の表面に回路素子を配置させることが可能である。
【００２９】
ヒートシンク１３Ａは、導電パターン１２の所定の箇所に実装される。そして、その上面にはパワー系の素子が実装され、パワー系の素子と導電パターン１２は金属細線１５で電気的に接続される。ここで、ヒートシンク１３Ａは回路基板１０の任意の箇所に配置させることができる。具体的には、ヒートシンク１３Ａは、回路基板１０の周端から２ｍｍ以内の周端部付近にも配置させることができる。このように、回路基板１０の周端部付近の表面までヒートシンク１３Ａを配置させることができる理由は、回路基板１０を分割する方法にある。
【００３０】
回路基板１０を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板１０を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板１０の周端部付近にはマージンが必須であった。更に、パワー系の素子が実装されたヒートシンク１３は、回路素子１３の中で最も高さを有するものであるため、回路基板１０の周辺部に配置させることができなかった。本発明ではこのマージンを排除することが可能となり、回路基板１０の表面のどの箇所にもヒートシンク１３Ａを配置させることができる。同様のことは、受動素子や能動素子等の他の回路素子１３についても言える。
【００３１】
リード１４は、導電パターン１２より成るパッドに固着されており、外部との入力・出力を行う働きを有する。また、パワー系の素子等はフェイスアップで実装され、金属細線１５により導電パターン１２と電気的に接続されている。更にまた、導電パターン１２に於いて、電気的な接続を行わない箇所は、樹脂等によるオーバーコートが施されても良い。
【００３２】
上記したような混成集積回路装置１０の構成により、以下に示すような効果を奏することができる。
【００３３】
第１に、導電パターン１２を回路基板１０の端部付近まで形成させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【００３４】
第２に、回路素子１３を回路基板１０の端部付近まで配置させることができるので、電気回路を設計する自由度を向上させることができる。更に、パターンの密度を向上させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【００３５】
第４に、回路基板１０傾斜部１０Ｂと絶縁性樹脂１６との間にアンカー効果が発生するので、回路基板１０が絶縁性樹脂１６から離脱するのを防止することができる。
【００３６】
第５に、回路基板１０の裏面と側面とが連続する部分が鈍角に形成されており、丸みを帯びた形状と成っていない。従って、金型を用いて回路基板の裏面を露出させて絶縁性樹脂１６で封止を行う工程に於いて、絶縁性樹脂１６が金型と回路基板１０との隙間に侵入するのを防止することができる。このことから、絶縁性樹脂１６が回路基板１０の裏面に付着するのを防止することができる。
【００３７】
（混成集積回路装置の製造方法を説明する第２の実施の形態）
図３〜図１１を参照して、混成集積回路装置の製造方法を説明する。先ず、図３のフローチャートを参照して本実施の形態の全体的な工程を説明する。本実施の形態では、次のような工程により混成集積回路装置を製造する。即ち、大判の金属基板を分割することにより中板の金属基板に切り分ける工程と、中板の金属基板の表面に複数の混成集積回路の導電パターンを形成する工程と、中板の金属基板の絶縁層が設けられない面に格子状に溝を形成する工程と、導電パターン上に回路素子を実装するダイボンドの工程と、ワイヤボンドを行う工程と、金属基板の溝の残りの厚み部分および絶縁層を切除することにより個々の回路基板を分離する工程等で、混成集積回路装置は製造される。更に、分割された回路基板１０は絶縁性樹脂で封止される。このような各工程を以下にて説明する。
【００３８】
第１工程：図４参照
本工程は、大判の金属基板１０Ａを分割することにより、中板の金属基板１０Ｂを形成する工程である。
【００３９】
先ず、図４（Ａ）を参照して、大判の金属基板１０Ａを用意する。例えば、大判の基板１０Ａの大きさは、約１メートルの正方形である。ここでは、金属基板１０Ａは、両面がアルマイト処理されたアルミ基板である。そして、金属基板１０Ａの表面には絶縁層が設けられている。更に、絶縁層の表面には、導電パターンとなる銅箔が形成してある。
【００４０】
次に、図４（Ｂ）を参照して、カットソー３１によりダイシングラインＤ１に沿って、金属基板１０Ａを分割する。ここでは、複数の金属基板１０Ａを重ね合わせることで、複数枚の金属基板１０Ａを同時に分割している。カットソー３１は高速に回転しながら、ダイシングラインＤ１に沿って金属基板１０Ａを分割している。分割の方法としては、ここでは、正方形の形状を有する大判の金属基板１０Ａを、ダイシングラインＤ１に沿って８分割することにより、細長の中板の金属基板１０Ｂとしている。ここでは、中板の金属基板１０Ｂの形状は、長辺の長さが、短編の長さの２倍の長さと成っている。
【００４１】
図４（Ｃ）を参照して、カットソー３１の刃先の形状等について説明する。図４（Ｃ）はカットソー３１の刃先３１Ａ付近の拡大図である。刃先３１Ａの端部は平坦に形成されており、ダイヤモンドが埋め込まれている。このような刃先を有するカットソーを高速で回転させることで、ダイシングラインＤ１に沿って金属基板１０Ａを分割することができる。
【００４２】
この工程により製造された中板の金属基板１０Ｂは、エッチングを行って銅箔を部分的に除去することにより、導電パターンが形成される。形成される導電パターンの個数は、金属基板１０Ｂの大きさや混成集積回路の大きさにもよるが、数十個から数百個の混成集積回路を形成する導電パターンを１枚の金属基板１０Ｂに形成することができる。
【００４３】
第２工程：図５および図６参照
本工程は、中板の金属基板１０Ｂの絶縁層が設けられない面に格子状に溝２０を形成する工程である。図５（Ａ）は前工程にて分割された中板の金属基板１０Ｂの平面図であり、図５（Ｂ）はＶカットソー３５を用いて金属基板１０Ａに溝を形成する状態を示す斜視図であり、図５（Ｃ）は刃先３５Ａの拡大図である。
【００４４】
図５（Ａ）および図５（Ｂ）を参照して、Ｖカットソー３５を高速で回転させて、ダイシングラインＤ２に沿って金属基板に溝を形成する。ダイシングラインＤ２は格子状に設けられている。そして、ダイシングラインＤ２は、絶縁層１１上に形成された個々の導電パターンの境界線に対応している。
【００４５】
図５（Ｃ）を参照して、Ｖカットソー３５の形状について説明する。Ｖカットソー３５には、同図に示すような形状を有する刃先３５Ａが多数設けられている。ここで、刃先３５Ａの形状は、金属基板１０Ａに設けられる溝の形状に対応している。ここでは、Ｖ型の断面を有する溝が、金属基板の裏面（絶縁層１１が設けられない面）に形成される。従って、刃先３５Ａの形状もまたＶ型となっている。なお、刃先３５Ａにはダイヤモンドが埋め込まれている。
【００４６】
次に、図６（Ａ）および図６（Ｂ）を参照して、溝２０が形成された金属基板１０Ｂの形状を説明する。図６（Ａ）はカットソー３１により溝が形成された金属基板１０Ｂの斜視図であり、図６（Ｂ）は金属基板１０Ｂの断面図である。
【００４７】
図６（Ａ）を参照して、金属基板１０Ｂの絶縁層１１が設けられない面には、溝２０が格子状に形成されている。本実施の形態では、Ｖ型の形状の刃先３５Ａを有するＶカットソー３５を用いて溝を形成するので、溝２０はＶ型の断面となる。また、溝２０の中心線は、絶縁層１１上に形成された個々の導電パターン１２の境界線に対応している。
【００４８】
図６（Ｂ）を参照して、溝２０の形状等を説明する。ここでは、溝２０はＶ型の断面に形成されている。そして、溝２０の深さは、金属基板１０Ｂの厚さよりも浅く成っている。従って、本工程では金属基板１０Ｂは個々の回路基板１０に分割されない。即ち、個々の回路基板１０は、溝２０の部分に対応する金属基板１０Ｂの残りの厚み部分で連結されている。従って、個々の回路基板１０として分割するまでは、金属基板１０Ｂは１枚のシート状のものとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
【００４９】
第３工程：図７から図９参照
本工程は、導電パターン１２上に回路素子１３を実装し、回路素子１３と導電パターン１２との電気的接続を行う工程である。
【００５０】
図７を参照して、導電パターン１２上に回路素子１３を実装するダイボンドの工程を説明する。図７は、導電パターン１２に回路素子１３が実装された状態を示す断面図である。回路素子１３は、半田等のロウ材を介して導電パターン１２の所定の箇所に実装される。前述したように、導電パターン１２は回路基板１０の周端部付近にも形成されている。従って、回路素子１３もまた回路基板１０の周端部付近に実装させることが可能である。また、上面にパワー系の素子が実装されたヒートシンク１３Ａは、他の回路素子と比較すると、高さを有する回路素子である。このことから、プレス機を用いた従来の混成集積回路装置の製造方法では、ヒートシンク１３Ａを回路素子１３の周端部付近に配置させることはできなかった。後述するが、本発明では、丸カッターを用いて回路基板１０を個々に分割している。従って、ヒートシンク１３Ａ等の高さを有する回路素子１３を、回路素子１３の周端部付近に配置させることが可能となる。
【００５１】
図８を参照して、回路素子１３と導電パターン１２との電気的接続を行うワイヤボンドの工程を説明する。図８は、金属細線１５を用いて、回路素子１３と導電パターン１２とを電気的に接続した状態を示す断面図である。ここでは、１枚の金属基板１０Ｂに形成された数十から数百個の混成集積回路について、一括してワイヤボンドを行う。
【００５２】
図９を参照して、具体的に、金属基板１０Ｂに形成された混成集積回路を説明する。図９は金属基板１０Ｂに形成された混成集積回路１７の１部分の平面図であり、実際は更に多数個の混成集積回路１７が形成される。また、金属基板１０Ｂを個々の回路基板１０に分割するダイシングラインＤ３を、同図では点線で示している。同図から明らかなように、個々の混成集積回路を形成する導電パターン１２とダイシングラインＤ２は、極めて接近している。このことから、金属基板１０Ｂの表面には全面的に導電パターン１２が形成されることが分かる。更に、ヒートシンク１３Ａ等の回路素子１３が混成集積回路の周辺部に配置されていることが分かる。
【００５３】
上記の説明では、細長の形状を有する基板１０Ｂの表面に一括して混成集積回路を形成した。ここで、ダイボンドやワイヤボンドを行う製造装置に制約が有る場合は、本工程の前の工程で金属基板１０Ｂを所望のサイズに分割することもできる。例えば、本工程の前の工程で、金属基板１０Ｂを２分割すると、金属基板は正方形の形状となる。
【００５４】
第４工程：図１０参照
本工程は、金属基板１０Ｂの溝の残りの厚み部分および絶縁層１１を切除することにより、金属基板１０Ｂを個々の回路基板１０に分離する工程である。図１０（Ａ）は、丸カッター４１を用いて金属基板１０Ｂを個々の回路基板１０に分割する状態を示す斜視図である。図１０（Ｂ）は図１０（Ａ）の断面図である。ここで、図示はしていないが、図１０（Ａ）では、絶縁層１１上には多数個の混成集積回路が形成されている。
【００５５】
図１０（Ａ）を参照して、丸カッター４１を用いてダイシングラインＤ３沿いに金属基板１０Ｂを押し切る。このことにより金属基板１０Ｂは個々の回路基板１０に分割される。丸カッター４１は、金属基板１０Ｂの絶縁層１１が設けられた面の、溝２０の中心線に対応する部分を押し切る。ここでは、溝２０はＶ型の断面を有する。従って、溝２０が最も深く形成された部分の、金属基板１０Ｂの残りの厚み部分と絶縁層１１とを、丸カッター４１は切除することになる。
【００５６】
図１０（Ｂ）を参照して、丸カッター４１の詳細について説明する。丸カッター４１は円板状の形状を有しており、その周端部は鋭角に形成してある。丸カッター４１の中心部は、丸カッター４１が自由回転できるように支持部４２に固定してある。前述したカットソーは、駆動力により高速に回転しながら金属基板１０Ｂを切断していた。ここでは、丸カッター４１は駆動力を有さない。即ち、丸カッター４１の一部を金属基板１０Ｂに押し当てながら、ダイシングラインＤ３に沿って移動させることで、丸カッター４１は回転する。原理的には、ピザを切り分ける治具と同様である。
【００５７】
次に丸カッター４１の大きさについて説明する。溝２０が形成された箇所に於いて、金属基板１０Ｂの残りの厚さと絶縁層１１の厚さとを加算した長さをｄとする。そして、回路素子１３の中で最も高い素子の、頂部から絶縁層１１の表面までの長さをｈ１とする。この場合、丸カッター４１の半径は、ｄ１とｈ１とを加算した長さよりも長く設定される。このように設定することで、金属基板１０Ｂから回路基板１０を、確実に分割させることができる。それと共に、丸カッター４１を支持する支持部４２の下端が、回路素子１３に接触して、回路素子１３が破損するのを防止することができる。
【００５８】
次に、図１０（Ｂ）を参照して、丸カッター４１により金属基板１０Ｂの分割を行う詳細について説明する。上述したように、本発明では、ヒートシンク１３Ａ等の高さを有する回路素子１３を、回路基板１０の周辺部に配置させることができる。このことから、同図に示すようにヒートシンク１３Ａの位置が、ダイシングラインＤ３に接近する場合がある。このような場合でも、支持部４２がヒートシンク１３Ａに接触しないように次のように支持部４２の位置を設定している。
【００５９】
即ち、回路素子１３の中で最も高さを有する素子の、頂部から絶縁層１１の表面までの距離をｈ１とした場合、支持部４２の下端から絶縁層１１の表面までの長さｈ２はｈ１よりも長く設定されている。例えば、本実施例では、ヒートシンク１３Ａに実装されたパワー系の素子から導出される金属細線１５の頂部が、混成集積回路の中で最も高い部分である。この場合、支持部４２の下端は、金属細線１５の頂部よりも高い位置に設定されている。このように、支持部４２の下端の位置を設定することで、金属細線１５が断線してしまうのを防止することができる。
【００６０】
第５工程：図１１参照
図１１を参照して、回路基板１０を絶縁性樹脂１６で封止する工程を説明する。図１１は、金型５０を用いて回路基板１０を絶縁性樹脂１６で封止する工程を示す断面図である。
【００６１】
先ず、下金型５０Ｂに回路基板１０を載置する。次に、ゲート５３より絶縁性樹脂１６を注入する。封止を行う手法としては、熱硬化性樹脂を用いるトランスファーモールド、若しくは熱硬化性樹脂を用いるインジェクションモールドを採用することができる。そして、ゲート５３から注入される絶縁性樹脂１６の量に応じたキャビティ内部の気体がエアベント５４を介して外部に放出される。
【００６２】
上述したように、回路基板１０の側面部には傾斜部１０Ｂが設けられている。従って、絶縁性樹脂で封止することにより、傾斜部１０Ｂ付近に絶縁性樹脂１６が回り込む。このことから、絶縁性樹脂１６と傾斜部１０Ｂとの間にアンカー効果が発生し、絶縁性樹脂１６と回路基板１０との接合が強化される。また、回路基板１０の裏面と傾斜部１０Ｂが連続する部分の断面形状は鈍角に形成されており、丸みを帯びた形状と成っていない。従って、ゲート５３から注入された絶縁性樹脂１６が、下金型５０Ｂと回路基板１０の裏面に侵入するのを防止することができる。
【００６３】
上記した工程により、樹脂による封止が行われた混成集積回路装置は、リードカットの工程等を経て製品として完成する。
【００６４】
本実施の形態により、以下に示すような効果を奏することができる。
【００６５】
第１に、高速で回転するカットソー３１を用いて、大判の金属基板を分割するので、従来のシャーリングを用いた基板の分割方法と比較すると、「バリ」の発生が非常に少ない。従って、製造工程の途中段階等に於いて、「バリ」により混成集積回路がショートして不良品が発生してしまうのを防止することができる。
【００６６】
第２に、重ね合わされた複数枚の大判の金属基板１０Ａを、カットソー３１を用いて同時に分割するので、作業効率を向上させることができる。
【００６７】
第３に、カットソー３１が摩耗した場合でも、カットソー３１の交換は比較的簡単な作業であり素早く行うことができる。従って、従来のシャーリングの刃の交換と比較した場合は、作業の効率を向上させることができる。
【００６８】
第４に、金属基板１０Ｂの個々の回路基板１０の境界線に対応する部分に、溝を形成する。このことから、金属基板１０Ｂを搬送する際に、金属基板１０Ｂ全体に「たわみ」が生じた場合でも、溝２０の部分が優先的に折り曲がる。従って、個々の回路基板１０の平坦性が損なわれるのを防止することができる。
【００６９】
第５に、１枚の金属基板１０Ｂに、数十個から数百個の混成集積回路を組み込むことが可能となる。従って、エッチングの工程、ダイボンドの工程およびワイヤボンドの工程を一括して行うことが可能となる。このことから、生産性を向上させることができる。
【００７０】
第６に、金属基板１０Ｂを個々の回路基板１０に分割する工程に於いて、駆動力を有さない丸カッター４１を、金属基板１０Ｂに押し当てることにより回転させて金属基板１０Ｂを分割している。従って、丸カッター４１は溝２０の残りの厚み部分と絶縁層１１とを切除するので、研削屑が全く発生しない。このことから、製造工程に於いて、混成集積回路がショートするのを防止することができる。
【００７１】
第７に、丸カッター４１を溝２０に対応する部分に押し当てることにより、金属基板１０Ｂの分割を行う。従って、樹脂層１１にクラックが発生して装置の耐圧性が低下してしまうのを防止することができる。更に、基板１０Ｂの平坦性を確保することができる。
【００７２】
第８に、丸カッター４１が摩耗した場合でも、丸カッター４１の取り替えは比較的簡単な作業であり短時間で行える。このことから、生産性を向上させることができる。
【００７３】
第９に、本発明では、カットソー３１や丸カッター４１を用いて金属基板を「切断」することにより、個々の回路基板を分離させている。従来例のように、プレス機を用いて回路基板の分離を行った場合は、製造される回路基板の大きさに応じて、異なる刃を用意する必要があった。本発明では、大きさの異なる回路基板を有する混成集積回路装置を製造する場合でも、ダイシングラインを変更するのみで対応することができる。
【００７４】
第１０に、本発明では、１枚の金属基板１０Ｂにマトリックス状に多数個の混成集積回路を組み込む。そして各混成集積回路同士は極めて接近しているので、金属基板１０Ｂのほぼ全面が回路基板１０となる。従って、材料の廃棄ロスを少なくすることができる。
【００７５】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００７６】
第１に、回路基板１０を露出させて全体を絶縁性樹脂１６で封止する混成集積回路装置に於いて、回路基板１０の側面に傾斜部１０Ｂを設けることにより、絶縁性樹脂１６と回路基板１０との接着性を向上させることができる。従って、回路基板１０が絶縁性樹脂１６から離脱するのを防止することができる。
【００７７】
第２に、回路基板１０はダイシングにより製造されるので、回路基板１０の裏面と傾斜部１０Ｂとが連続する部分の断面形状は、鈍角の形状に成っている。即ち、回路基板１０の裏面と側面とが連続する部分の形状が丸みを帯びた形状と成っていない。従って、金型を用いて回路基板の裏面を露出させて絶縁性樹脂１６で封止を行う工程に於いて、絶縁性樹脂１６が金型と回路基板１０との隙間に侵入するのを防止することができる。このことから、絶縁性樹脂１６が回路基板１０の裏面に付着するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図２】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図３】本発明の混成集積回路装置の製造方法を説明するフローチャートである。
【図４】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図５】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図６】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図７】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図８】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図９】本発明の混成集積回路装置の製造方法を説明する平面図である。
【図１０】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図１１】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図１２】従来の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図１３】従来の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１４】従来の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１５】従来の混成集積回路装置の製造方法を説明する平面図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a hybrid integrated circuit device, and more particularly to a hybrid integrated circuit device capable of improving the adhesion between an insulating resin and a substrate.
[0002]
[Prior art]
The configuration of a conventional hybrid integrated circuit device will be described with reference to FIG. 12A is a perspective view of the hybrid integrated circuit device 6, and FIG. 12B is a cross-sectional view taken along the line X-X 'in FIG.
[0003]
Referring to FIGS. 12A and 12B, the conventional hybrid integrated circuit device 6 has the following configuration. The rectangular substrate 60, the conductive pattern 62 formed on the insulating layer 61 provided on the surface of the substrate 60, the circuit element 63 fixed on the conductive pattern 62, and the circuit element 63 and the conductive pattern 62 are electrically connected. The hybrid integrated circuit device 6 is composed of the fine metal wires 65 that are electrically connected and the
[0004]
Next, a method for manufacturing the hybrid integrated circuit device 6 will be described with reference to FIGS.
[0005]
With reference to FIG. 13, the process of dividing the large metal substrate 66A into a slender shape will be described. In FIG. 13, FIG. 13A is a plan view of a large metal substrate 66A. FIG. 13B is a cross-sectional view of a large metal substrate 66A.
[0006]
With reference to FIG. 13A, a method of dividing a large metal substrate 66A into a slender shape will be described. Here, the large metal substrate 66A is divided into thin strips by dicing lines D4. This division is performed by shearing with a shearing force. Further, the metal substrate divided into elongated portions may be divided into two or more in consideration of workability such as a subsequent bonding process. Here, the elongated metal substrate is divided into two metal substrates 66B having different lengths.
[0007]
With reference to FIG. 13B, the structure of the metal substrate 66A will be described. Here, the substrate 66A is a substrate made of aluminum, and both surfaces are anodized. An insulating layer 61 is provided on the surface where the hybrid integrated circuit is formed in order to insulate the metal substrate 66A from the conductive pattern. A copper foil 68 that becomes the conductive pattern 62 is pressure-bonded to the insulating layer 61.
[0008]
With reference to FIG. 14, a process of forming the hybrid integrated circuit 67 on the surface of the elongated metal substrate 66B will be described. In FIG. 14, FIG. 14A is a plan view of an elongated metal substrate 66B on which a plurality of hybrid integrated circuits 67 are formed. FIG. 14B is a cross-sectional view of FIG.
[0009]
First, the conductive pattern 62 is formed by etching the copper foil 68 pressed on the insulating layer 61. Here, the conductive pattern 62 is etched so as to form a plurality of hybrid integrated circuits on the elongated metal substrate 66B. In addition, in order to protect the conductive pattern 62, a resin overcoat may be provided on the conductive pattern 62.
[0010]
Next, the circuit element 63 is fixed to a predetermined location on the conductive pattern 62 by using a brazing material such as solder. As the circuit element 63, a passive element or an active element can be generally employed. When a power element is mounted, the element is mounted on a heat sink fixed on the conductive pattern.
With reference to FIG. 15, a method of dividing the metal substrate 66B on which the plurality of hybrid integrated circuits 67 are formed into individual circuit substrates 60 will be described. The individual circuit boards 60 having the hybrid integrated circuit 67 formed on the surface are separated from the metal board 66B by punching out portions of the circuit board 60 using a press. Here, the press machine punches the metal substrate 66B from the surface where the hybrid integrated circuit 67 is formed. Therefore, a margin where the conductive pattern 62 and the circuit element 63 are not formed is formed at the peripheral end portion of the circuit board 60.
[0011]
The circuit boards 60 separated individually in the above steps are completed as a product through a step of sealing the hybrid integrated circuit 67 and the like.
[0012]
[Problems to be solved by the invention]
However, the hybrid integrated circuit device and the manufacturing method thereof as described above have the following problems.
[0013]
First, since the side surface of the circuit board is formed perpendicular to the surface of the circuit board, there is a problem that the adhesion between the circuit board and the sealing resin is weak.
[0014]
Second, in the conventional example, the circuit board 60 is separated from the metal substrate 66B by pressing the metal substrate 66B from the surface on which the circuit is formed. Therefore, the portion where the bottom surface and the side surface of the circuit board are continuous has a rounded shape. Therefore, in the molding process, there is a problem that the sealing resin wraps around the back surface of the circuit board and the sealing resin adheres to the back surface of the circuit board.
The present invention has been made in view of the above problems. Therefore, a main object of the present invention is to provide a hybrid integrated circuit device in which the bonding force between the circuit board and the sealing resin is improved.
[0015]
[Means for Solving the Problems]
In the present invention, a hybrid integrated circuit including a plurality of circuit elements is incorporated, and the upper and side surfaces of a circuit board made of metal are sealed with an insulating resin, and the lower surface of the circuit board is exposed to the outside from the insulating resin. In the method of manufacturing a hybrid integrated circuit device, the side surface of the circuit board is formed by using a rotating cut saw and includes an inclined portion that is inclined outward from the lower surface of the circuit board. In the stopping step, after the lower surface of the circuit board is placed on the inner wall of the mold, the insulating resin is injected into the mold, and the upper surface of the circuit board and the side surface of the circuit board are injected. The inclined portion is sealed with the insulating resin, and the lower surface of the circuit board is exposed from the insulating resin.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(First Embodiment for explaining hybrid integrated circuit device 1)
A configuration of a hybrid integrated circuit device sealed with an insulating resin will be described with reference to FIG. 1A is a perspective view of the hybrid integrated circuit device 1, and FIG. 1B is a cross-sectional view taken along the line X-X 'of FIG. 1A.
[0020]
The structure of the hybrid integrated circuit device 1 will be described with reference to FIGS. The hybrid integrated circuit device 1 shown in the figure is obtained by sealing the hybrid integrated circuit device 1 with a resin.
[0021]
The insulating resin 16 has a function of sealing a hybrid integrated circuit composed of the circuit elements 13 and the like provided on the surface of the circuit board 10. As a kind of the insulating resin 16, a thermoplastic resin sealed by an injection mold, a thermosetting resin sealed by a transfer mold, or the like can be used.
[0022]
Referring to FIG. 1B, the side surface of the circuit board 10 has a vertical portion 10A and an inclined portion 10B. Specifically, the angle formed by the surface of the circuit board 10 and the vertical portion 10A is a right angle. And the angle which the back surface of the circuit board 10 and the inclination part 10B form is an obtuse angle. Therefore, when the resin sealing is performed with the back surface of the circuit board 10 exposed as shown in the figure, the insulating resin 16 wraps around the inclined portion 10B, and the anchor is interposed between the inclined portion 10B and the insulating resin 16. An effect occurs.
[0023]
With reference to FIG. 2, the configuration of the hybrid integrated circuit formed on the circuit board 10 in the hybrid integrated circuit device 1 of the present invention will be described. 2A is a perspective view of the hybrid integrated circuit device 1, and FIG. 2B is a cross-sectional view taken along the line X-X 'of FIG.
[0024]
Referring to FIGS. 2A and 2B, hybrid integrated circuit device 1 has the following configuration. That is, a circuit board 10 made of metal, an insulating layer 11 formed on the surface of the circuit board 10, a conductive pattern 12 formed on the insulating layer 11, and a circuit mounted at a predetermined position on the conductive pattern 12 The hybrid integrated circuit device 1 includes the elements 13 and the like. Each of these components will be described in detail below.
[0025]
As a material of the circuit board 10, a metal such as aluminum or copper is employed. Further, an alloy may be adopted as the material of the circuit board 10. Here, a circuit board 10 made of aluminum is employed, and both surfaces thereof are anodized. The side surface of the circuit board 10 is formed of a vertical portion 10 </ b> A that extends vertically from the upper surface, and an inclined portion 10 </ b> B that extends downward from the vertical portion 10 </ b> A and inclines inside the circuit substrate 10. The reason why the inclined portion 10B is formed on the side surface of the circuit board 10 is the manufacturing method thereof. That is, the circuit board 10 is manufactured by cutting a large metal substrate. Specifically, a V-shaped groove is first formed from the back surface of the metal substrate, and then the remaining thickness portion of the portion where the groove is formed is removed from the front surface. The portion of the V-shaped groove becomes the inclined portion 10B. A specific manufacturing method for forming the circuit board 10 will be described later in an embodiment for explaining a method for manufacturing a hybrid integrated circuit device.
[0026]
The insulating layer 11 is formed on the surface of the circuit board 10 and has a function of insulating the conductive pattern 12 and the circuit board. Further, in order to positively transfer the heat generated from the circuit element 13 to the circuit board 10, the insulating layer 11 is highly filled with alumina.
[0027]
The conductive pattern 12 is provided on the surface of the insulating layer 11 and is made of a metal such as copper. Here, the conductive pattern 12 is entirely formed on the surface of the circuit board 10. Specifically, the conductive pattern 12 is also formed near the peripheral end within 2 mm from the peripheral end of the circuit board 10. Thus, the reason that the conductive pattern 12 can be formed up to the surface near the peripheral edge of the circuit board 10 is the method of dividing the circuit board 10. Although details of the method of dividing the circuit board 10 will be described later, in the present invention, each circuit board 10 is divided from a large metal board by cutting the metal board. In the conventional example, since the circuit board is divided by pressing, a margin is indispensable in the vicinity of the peripheral edge of the circuit board 10. However, in the present invention, this margin can be eliminated. The conductive pattern 12 can be formed over the entire surface.
[0028]
The circuit element 13 is mounted on a predetermined portion of the conductive pattern 12 via a brazing material such as solder. As the circuit element 13, a passive element, an active element, a circuit device, or the like can be generally employed. When a power element is mounted, the element is mounted on a heat sink fixed on the conductive pattern. In the present invention, the circuit element 13 can be arranged at an arbitrary location on the circuit board 10. That is, the circuit element 13 can also be arranged near the peripheral edge of the circuit board 10. Specifically, the circuit elements can be arranged on the surface of the circuit board 10 within 2 mm from the peripheral edge of the circuit board 10.
[0029]
The heat sink 13 </ b> A is mounted at a predetermined location of the conductive pattern 12. A power element is mounted on the upper surface, and the power element and the conductive pattern 12 are electrically connected by a thin metal wire 15. Here, the heat sink 13 </ b> A can be arranged at an arbitrary location on the circuit board 10. Specifically, the heat sink 13 </ b> A can be arranged near the peripheral end within 2 mm from the peripheral end of the circuit board 10. Thus, the reason why the heat sink 13A can be arranged up to the surface near the peripheral edge of the circuit board 10 is the method of dividing the circuit board 10.
[0030]
Although details of the method of dividing the circuit board 10 will be described later, in the present invention, each circuit board 10 is divided from a large metal board by cutting the metal board. In the conventional example, since the circuit board is divided by pressing, a margin is essential in the vicinity of the peripheral end portion of the circuit board 10. Furthermore, since the heat sink 13 on which the power element is mounted has the highest height among the circuit elements 13, the heat sink 13 cannot be disposed in the peripheral portion of the circuit board 10. In the present invention, this margin can be eliminated, and the heat sink 13A can be disposed at any location on the surface of the circuit board 10. The same applies to other circuit elements 13 such as passive elements and active elements.
[0031]
The
[0032]
With the configuration of the hybrid integrated circuit device 10 as described above, the following effects can be achieved.
[0033]
First, since the conductive pattern 12 can be formed to the vicinity of the end portion of the circuit board 10, when the same circuit as the conventional example is formed, the size of the entire hybrid integrated circuit device can be reduced.
[0034]
Second, since the circuit element 13 can be arranged up to the vicinity of the end of the circuit board 10, the degree of freedom in designing an electric circuit can be improved. Furthermore, since the pattern density can be improved, when the same circuit as the conventional example is formed, the size of the entire hybrid integrated circuit device can be reduced.
[0035]
Fourth, since an anchor effect is generated between the circuit board 10 inclined portion 10B and the insulating resin 16, it is possible to prevent the circuit board 10 from being detached from the insulating resin 16.
[0036]
Fifth, a portion where the back surface and the side surface of the circuit board 10 are continuous is formed at an obtuse angle and does not have a rounded shape. Therefore, the insulating resin 16 is prevented from entering the gap between the mold and the circuit board 10 in the step of using the mold to expose the back surface of the circuit board and sealing with the insulating resin 16. be able to. From this, it is possible to prevent the insulating resin 16 from adhering to the back surface of the circuit board 10.
[0037]
(Second Embodiment Explaining Method of Manufacturing Hybrid Integrated Circuit Device)
A method for manufacturing a hybrid integrated circuit device will be described with reference to FIGS. First, the overall process of the present embodiment will be described with reference to the flowchart of FIG. In this embodiment, a hybrid integrated circuit device is manufactured by the following process. That is, a step of dividing a large metal substrate into a middle metal substrate, a step of forming a plurality of mixed integrated circuit conductive patterns on the surface of the middle metal substrate, and an insulation of the middle metal substrate. A step of forming grooves in a grid pattern on a surface on which no layer is provided, a step of die bonding for mounting circuit elements on a conductive pattern, a step of performing wire bonding, a remaining thickness portion of a groove on a metal substrate, and an insulating layer The hybrid integrated circuit device is manufactured, for example, in a process of separating individual circuit boards by cutting off the substrate. Further, the divided circuit board 10 is sealed with an insulating resin. Each of these steps will be described below.
[0038]
First step: See FIG.
This step is a step of forming a middle metal substrate 10B by dividing the large metal substrate 10A.
[0039]
First, referring to FIG. 4A, a large metal substrate 10A is prepared. For example, the size of the large substrate 10A is a square of about 1 meter. Here, the metal substrate 10A is an aluminum substrate on which both surfaces are anodized. An insulating layer is provided on the surface of the metal substrate 10A. Furthermore, a copper foil serving as a conductive pattern is formed on the surface of the insulating layer.
[0040]
Next, referring to FIG. 4B, the metal substrate 10 </ b> A is divided along the dicing line D <b> 1 by the cut saw 31. Here, the plurality of metal substrates 10A are simultaneously divided by overlapping the plurality of metal substrates 10A. The cut saw 31 divides the metal substrate 10A along the dicing line D1 while rotating at high speed. Here, as a dividing method, a large-sized metal substrate 10A having a square shape is divided into eight along a dicing line D1, thereby forming a long and thin metal substrate 10B. Here, as for the shape of the metal substrate 10B of the middle plate, the length of the long side is twice as long as the length of the short.
[0041]
With reference to FIG.4 (C), the shape etc. of the blade edge | tip of the cut-and-sew 31 are demonstrated. FIG. 4C is an enlarged view of the vicinity of the cutting edge 31 </ b> A of the cut saw 31. The edge part of 31 A of blade edges is formed flat, and the diamond is embedded. The metal substrate 10A can be divided along the dicing line D1 by rotating the cutting saw having such a blade edge at a high speed.
[0042]
The intermediate metal plate 10B manufactured by this process is etched to partially remove the copper foil, whereby a conductive pattern is formed. The number of conductive patterns to be formed depends on the size of the metal substrate 10B and the size of the hybrid integrated circuit, but the conductive patterns forming tens to hundreds of hybrid integrated circuits are formed on one metal substrate 10B. Can be formed.
[0043]
Second step: See FIGS. 5 and 6
This step is a step of forming the
[0044]
Referring to FIGS. 5A and 5B, the V-cut saw 35 is rotated at a high speed to form a groove in the metal substrate along the dicing line D2. The dicing lines D2 are provided in a lattice shape. The dicing line D2 corresponds to the boundary line of each conductive pattern formed on the insulating layer 11.
[0045]
The shape of the V-cut saw 35 will be described with reference to FIG. The V-cut saw 35 is provided with a large number of cutting edges 35A having a shape as shown in FIG. Here, the shape of the cutting edge 35A corresponds to the shape of the groove provided in the metal substrate 10A. Here, a groove having a V-shaped cross section is formed on the back surface (the surface on which the insulating layer 11 is not provided) of the metal substrate. Therefore, the shape of the blade edge 35A is also V-shaped. Note that diamond is embedded in the cutting edge 35A.
[0046]
Next, with reference to FIGS. 6A and 6B, the shape of the metal substrate 10B on which the
[0047]
Referring to FIG. 6A,
[0048]
The shape and the like of the
[0049]
Third step: See FIGS. 7 to 9
In this step, the circuit element 13 is mounted on the conductive pattern 12 and the circuit element 13 and the conductive pattern 12 are electrically connected.
[0050]
With reference to FIG. 7, a die bonding process for mounting the circuit element 13 on the conductive pattern 12 will be described. FIG. 7 is a cross-sectional view showing a state in which the circuit element 13 is mounted on the conductive pattern 12. The circuit element 13 is mounted on a predetermined portion of the conductive pattern 12 via a brazing material such as solder. As described above, the conductive pattern 12 is also formed near the peripheral edge of the circuit board 10. Therefore, the circuit element 13 can also be mounted in the vicinity of the peripheral end portion of the circuit board 10. Further, the heat sink 13A having a power element mounted on the upper surface is a circuit element having a height as compared with other circuit elements. For this reason, in the conventional method for manufacturing a hybrid integrated circuit device using a press, the heat sink 13A cannot be disposed in the vicinity of the peripheral end of the circuit element 13. As will be described later, in the present invention, the circuit boards 10 are individually divided using a round cutter. Accordingly, the circuit element 13 having a height such as the heat sink 13 </ b> A can be disposed in the vicinity of the peripheral end of the circuit element 13.
[0051]
With reference to FIG. 8, the process of the wire bond which electrically connects the circuit element 13 and the conductive pattern 12 is demonstrated. FIG. 8 is a cross-sectional view showing a state in which the circuit element 13 and the conductive pattern 12 are electrically connected using the fine metal wire 15. Here, wire bonding is performed collectively on several tens to several hundreds of hybrid integrated circuits formed on one metal substrate 10B.
[0052]
A hybrid integrated circuit formed on the metal substrate 10B will be specifically described with reference to FIG. FIG. 9 is a plan view of a portion of the hybrid integrated circuit 17 formed on the metal substrate 10B. In actuality, a larger number of hybrid integrated circuits 17 are formed. In addition, a dicing line D3 that divides the metal substrate 10B into individual circuit boards 10 is indicated by a dotted line in FIG. As is clear from the figure, the conductive pattern 12 and the dicing line D2 forming each hybrid integrated circuit are very close to each other. From this, it can be seen that the conductive pattern 12 is formed on the entire surface of the metal substrate 10B. Furthermore, it can be seen that the circuit elements 13 such as the heat sink 13A are arranged in the peripheral portion of the hybrid integrated circuit.
[0053]
In the above description, the hybrid integrated circuit is collectively formed on the surface of the elongated substrate 10B. Here, when there is a restriction on a manufacturing apparatus that performs die bonding or wire bonding, the metal substrate 10B can be divided into a desired size in a step before this step. For example, when the metal substrate 10B is divided into two in the step before this step, the metal substrate has a square shape.
[0054]
Fourth step: See FIG.
This step is a step of separating the metal substrate 10B into the individual circuit boards 10 by cutting away the remaining thickness portions of the grooves of the metal substrate 10B and the insulating layer 11. FIG. 10A is a perspective view showing a state in which the metal substrate 10 </ b> B is divided into individual circuit boards 10 using the round cutter 41. FIG. 10B is a cross-sectional view of FIG. Here, although not illustrated, in FIG. 10A, a large number of hybrid integrated circuits are formed over the insulating layer 11.
[0055]
Referring to FIG. 10A, the metal substrate 10B is pushed along the dicing line D3 using the round cutter 41. As a result, the metal substrate 10B is divided into individual circuit boards 10. The round cutter 41 pushes out a portion corresponding to the center line of the
[0056]
The details of the round cutter 41 will be described with reference to FIG. The round cutter 41 has a disk-like shape, and its peripheral end is formed at an acute angle. The center part of the round cutter 41 is fixed to the support part 42 so that the round cutter 41 can freely rotate. The above-described cut saw cuts the metal substrate 10B while rotating at high speed by the driving force. Here, the round cutter 41 does not have a driving force. That is, the circular cutter 41 is rotated by moving it along the dicing line D3 while pressing a part of the circular cutter 41 against the metal substrate 10B. In principle, it is the same as a jig for cutting pizza.
[0057]
Next, the size of the round cutter 41 will be described. In a place where the
[0058]
Next, with reference to FIG. 10B, details of dividing the metal substrate 10B by the round cutter 41 will be described. As described above, in the present invention, the circuit element 13 having a height such as the heat sink 13 </ b> A can be disposed in the peripheral portion of the circuit board 10. From this, the position of the heat sink 13A may approach the dicing line D3 as shown in FIG. Even in such a case, the position of the support portion 42 is set as follows so that the support portion 42 does not contact the heat sink 13A.
[0059]
That is, when the distance from the top of the circuit element 13 to the surface of the insulating layer 11 is h1, the length h2 from the lower end of the support 42 to the surface of the insulating layer 11 is h1. Is set longer than. For example, in the present embodiment, the top of the thin metal wire 15 derived from the power element mounted on the heat sink 13A is the highest portion in the hybrid integrated circuit. In this case, the lower end of the support part 42 is set at a position higher than the top part of the thin metal wire 15. Thus, by setting the position of the lower end of the support portion 42, it is possible to prevent the fine metal wire 15 from being disconnected.
[0060]
5th step: See FIG.
A process of sealing the circuit board 10 with the insulating resin 16 will be described with reference to FIG. FIG. 11 is a cross-sectional view showing a process of sealing the circuit board 10 with the insulating resin 16 using the mold 50.
[0061]
First, the circuit board 10 is placed on the lower mold 50B. Next, the insulating resin 16 is injected from the gate 53. As a method for sealing, a transfer mold using a thermosetting resin or an injection mold using a thermosetting resin can be employed. Then, the gas inside the cavity corresponding to the amount of the insulating resin 16 injected from the gate 53 is released to the outside through the air vent 54.
[0062]
As described above, the inclined portion 10 </ b> B is provided on the side surface portion of the circuit board 10. Therefore, the insulating resin 16 goes around the inclined portion 10B by sealing with the insulating resin. Accordingly, an anchor effect is generated between the insulating resin 16 and the inclined portion 10B, and the bonding between the insulating resin 16 and the circuit board 10 is strengthened. Further, the cross-sectional shape of the portion where the back surface of the circuit board 10 and the inclined portion 10B are continuous is formed at an obtuse angle, and does not have a rounded shape. Therefore, the insulating resin 16 injected from the gate 53 can be prevented from entering the lower mold 50B and the back surface of the circuit board 10.
[0063]
The hybrid integrated circuit device that has been sealed with resin by the above-described process is completed as a product through a lead-cut process and the like.
[0064]
According to the present embodiment, the following effects can be obtained.
[0065]
First, since a large-sized metal substrate is divided using a cutting saw 31 that rotates at a high speed, the occurrence of “burrs” is very small compared to the conventional substrate dividing method using shearing. Therefore, it is possible to prevent the hybrid integrated circuit from being short-circuited due to “burrs” and causing defective products in the middle of the manufacturing process.
[0066]
Secondly, the plurality of large-sized metal substrates 10 </ b> A that are overlaid are simultaneously divided using the cut-and-sew 31, so that work efficiency can be improved.
[0067]
Thirdly, even when the cut-and-sew 31 is worn, the replacement of the cut-and-sew 31 is a relatively simple operation and can be performed quickly. Therefore, when compared with the replacement of the conventional shearing blade, the work efficiency can be improved.
[0068]
Fourth, grooves are formed in portions corresponding to the boundary lines of the individual circuit boards 10 of the metal board 10B. For this reason, when the metal substrate 10B is transported, even if “deflection” occurs in the entire metal substrate 10B, the
[0069]
Fifth, it is possible to incorporate several tens to several hundreds of hybrid integrated circuits on one metal substrate 10B. Therefore, the etching process, the die bonding process, and the wire bonding process can be performed at once. From this, productivity can be improved.
[0070]
Sixth, in the process of dividing the metal substrate 10B into the individual circuit boards 10, the metal substrate 10B is divided by rotating the circular cutter 41 having no driving force against the metal substrate 10B. Yes. Therefore, since the round cutter 41 cuts off the remaining thickness portion of the
[0071]
Seventh, the metal substrate 10 </ b> B is divided by pressing the round cutter 41 against the portion corresponding to the
[0072]
Eighth, even when the round cutter 41 is worn, the replacement of the round cutter 41 is a relatively simple operation and can be performed in a short time. From this, productivity can be improved.
[0073]
Ninth, in the present invention, each circuit board is separated by “cutting” the metal board using the cut-and-sew 31 or the round cutter 41. When the circuit board is separated using a press as in the conventional example, it is necessary to prepare different blades according to the size of the circuit board to be manufactured. According to the present invention, even when a hybrid integrated circuit device having circuit boards of different sizes is manufactured, it can be dealt with only by changing the dicing line.
[0074]
Tenth, in the present invention, a large number of hybrid integrated circuits are incorporated in a matrix on one metal substrate 10B. Since the hybrid integrated circuits are very close to each other, almost the entire surface of the metal substrate 10B becomes the circuit substrate 10. Accordingly, the loss of material disposal can be reduced.
[0075]
【The invention's effect】
In the present invention, the following effects can be obtained.
[0076]
First, in the hybrid integrated circuit device in which the circuit board 10 is exposed and the whole is sealed with the insulating resin 16, the insulating resin 16 and the circuit board are provided by providing the inclined portion 10 </ b> B on the side surface of the circuit board 10. Adhesiveness with 10 can be improved. Therefore, it is possible to prevent the circuit board 10 from being detached from the insulating resin 16.
[0077]
Second, since the circuit board 10 is manufactured by dicing, the cross-sectional shape of the portion where the back surface of the circuit board 10 and the inclined portion 10B are continuous has an obtuse angle. That is, the shape of the portion where the back surface and the side surface of the circuit board 10 are continuous is not rounded. Therefore, the insulating resin 16 is prevented from entering the gap between the mold and the circuit board 10 in the step of using the mold to expose the back surface of the circuit board and sealing with the insulating resin 16. be able to. From this, it is possible to prevent the insulating resin 16 from adhering to the back surface of the circuit board 10.
[Brief description of the drawings]
FIG. 1 is a perspective view (A) and a sectional view (B) of a hybrid integrated circuit device of the present invention.
FIGS. 2A and 2B are a perspective view and a cross-sectional view, respectively, of a hybrid integrated circuit device of the present invention.
FIG. 3 is a flowchart illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
4A is a plan view for explaining the method of manufacturing a hybrid integrated circuit device according to the present invention, FIG. 4B is a perspective view, and FIG.
5A is a plan view for explaining the method of manufacturing a hybrid integrated circuit device of the present invention, FIG. 5B is a perspective view, and FIG.
6A and 6B are a perspective view and a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
FIG. 7 is a cross-sectional view illustrating the method for manufacturing the hybrid integrated circuit device of the present invention.
FIG. 8 is a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
FIG. 9 is a plan view illustrating the method for manufacturing the hybrid integrated circuit device of the present invention.
10A and 10B are a perspective view and a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
FIG. 11 is a cross-sectional view illustrating the method for manufacturing the hybrid integrated circuit device of the present invention.
FIG. 12 is a perspective view (A) and a cross-sectional view (B) of a conventional hybrid integrated circuit device.
13A and 13B are a plan view and a cross-sectional view illustrating a conventional method for manufacturing a hybrid integrated circuit device.
14A and 14B are a plan view and a cross-sectional view illustrating a conventional method for manufacturing a hybrid integrated circuit device.
FIG. 15 is a plan view for explaining a conventional method of manufacturing a hybrid integrated circuit device.
Claims (5)
前記混成集積回路を形成する導電パターンが縦横に複数配置された分割前の回路基板を用意し、
前記回路基板の裏面から、前記混成集積回路を囲むダイシング領域に沿って、前記回路基板の厚みよりも浅い溝を、回転するカットソーを用いることで形成し、前記回路基板の側面に、前記回路基板の下面から外側に向かって傾斜する傾斜部を形成し、
前記分割前の回路基板に前記回路素子を実装した後、前記ダイシング領域に沿った前記分割前の回路基板を個々の前記回路基板に分割し、
モールド用金型の下金型の内壁に前記回路基板の下面を載置した後に、前記金型の内部に前記絶縁性樹脂を注入して、前記回路基板の上面および前記回路基板の側面の傾斜部を前記絶縁性樹脂で封止し、前記回路基板の下面を前記絶縁性樹脂から露出させることを特徴とする混成集積回路装置の製造方法。A circuit board comprising a metal substrate having at least a surface insulation treatment; a hybrid integrated circuit comprising a plurality of circuit elements comprising an active element and a passive element electrically connected to a conductive pattern provided on the circuit board; In a method of manufacturing a hybrid integrated circuit device, the upper surface and side surfaces of a circuit board incorporating a hybrid integrated circuit are sealed with an insulating resin, and the lower surface of the circuit board is exposed to the outside from the insulating resin.
Prepare a circuit board before division in which a plurality of conductive patterns forming the hybrid integrated circuit are arranged vertically and horizontally,
A groove shallower than the thickness of the circuit board is formed from the back surface of the circuit board along a dicing region surrounding the hybrid integrated circuit by using a rotating cut saw, and the circuit board is formed on a side surface of the circuit board. Forming an inclined portion that is inclined outward from the lower surface of the
After mounting the circuit element on the circuit board before the division, the circuit board before the division along the dicing region is divided into individual circuit boards,
After the lower surface of the circuit board is placed on the inner wall of the lower mold of the mold for molding, the insulating resin is injected into the mold, and the upper surface of the circuit board and the side surface of the circuit board are inclined. A method of manufacturing a hybrid integrated circuit device, comprising sealing a portion with the insulating resin and exposing a lower surface of the circuit board from the insulating resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121749A JP4039881B2 (en) | 2002-04-24 | 2002-04-24 | Method for manufacturing hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002121749A JP4039881B2 (en) | 2002-04-24 | 2002-04-24 | Method for manufacturing hybrid integrated circuit device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007252204A Division JP4606447B2 (en) | 2007-09-27 | 2007-09-27 | A method for manufacturing a metal substrate of an intermediate plate. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318334A JP2003318334A (en) | 2003-11-07 |
| JP4039881B2 true JP4039881B2 (en) | 2008-01-30 |
Family
ID=29537561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002121749A Expired - Fee Related JP4039881B2 (en) | 2002-04-24 | 2002-04-24 | Method for manufacturing hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039881B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5108496B2 (en) | 2007-12-26 | 2012-12-26 | 三洋電機株式会社 | Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof |
| JP5056429B2 (en) * | 2008-01-16 | 2012-10-24 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP5071719B2 (en) * | 2008-02-18 | 2012-11-14 | 三菱電機株式会社 | Power semiconductor device |
| WO2011049234A1 (en) * | 2009-10-21 | 2011-04-28 | 三洋電機株式会社 | Substrate and method for manufacturing circuit device using same |
| JP5888995B2 (en) | 2012-01-16 | 2016-03-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| US9408301B2 (en) | 2014-11-06 | 2016-08-02 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
| US9397017B2 (en) | 2014-11-06 | 2016-07-19 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
| US11437304B2 (en) | 2014-11-06 | 2022-09-06 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
-
2002
- 2002-04-24 JP JP2002121749A patent/JP4039881B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318334A (en) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070226996A1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
| US6800507B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4488733B2 (en) | A method for manufacturing a circuit board and a method for manufacturing a hybrid integrated circuit device. | |
| JP3896029B2 (en) | Method for manufacturing hybrid integrated circuit device | |
| US8338234B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| JP4039881B2 (en) | Method for manufacturing hybrid integrated circuit device | |
| JP4606447B2 (en) | A method for manufacturing a metal substrate of an intermediate plate. | |
| JP2004006585A (en) | Method of manufacturing hybrid integrated circuit device | |
| US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| JP4850216B2 (en) | Method for manufacturing hybrid integrated circuit device | |
| US20160307831A1 (en) | Method of making a qfn package | |
| JP4889169B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6899980B1 (en) | Semiconductor device module and its manufacturing method | |
| JP2005123606A (en) | Hybrid integrated circuit device and manufacturing method therefor | |
| JP2011101065A (en) | Semiconductor device | |
| JP2001077263A (en) | Manufacture of resin sealed semiconductor device | |
| JP2007042761A (en) | Substrate for semiconductor device, manufacturing method of semiconductor device, and sealing metal mold | |
| JP2001267476A (en) | Method for manufacturing heat spreader for semiconductor package | |
| JP2001077281A (en) | Manufacture of resin-sealed semiconductor device | |
| JP2004031835A (en) | Multilayered substrate | |
| JPH07161891A (en) | Manufacture of lead frame for semiconductor device | |
| JP2004186644A (en) | Method of individually dividing discrete electronic parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4039881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |