JPH07161891A - Manufacture of lead frame for semiconductor device - Google Patents

Manufacture of lead frame for semiconductor device

Info

Publication number
JPH07161891A
JPH07161891A JP31163593A JP31163593A JPH07161891A JP H07161891 A JPH07161891 A JP H07161891A JP 31163593 A JP31163593 A JP 31163593A JP 31163593 A JP31163593 A JP 31163593A JP H07161891 A JPH07161891 A JP H07161891A
Authority
JP
Japan
Prior art keywords
punch
groove
lead frame
plating
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31163593A
Other languages
Japanese (ja)
Inventor
Shigeru Yumino
茂 弓野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP31163593A priority Critical patent/JPH07161891A/en
Publication of JPH07161891A publication Critical patent/JPH07161891A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To prevent the generation of whiskery burrs by the coincidence of a groove with a plating border, at the time of forming the groove in the periphery of a die pad, by making press-working time frictional force larger. CONSTITUTION:Coarse surfaces 28 are formed by coarsening the side surfaces of a punch 21 for groove formation by electric discharge. To form a V groove 29 using this punch 21, first of all, a silver plating boarder is arranged under the punch 21 with the die pad surface of a lead frame base material 10 upside. Next the punch 21 is caused to descend to perform press working. At this time, silver plating fragments scraped off are scattered and segmented by the progress of the punch 21 before becoming whiskery burrs, and become silver grains 25, and are buried in the nickel plating 2 on the bevels of a V groove, since the side surfaces of the punch are coarce, and a V groove 29 having punch transfer parts 24 where the punch surfaces are transferred is formed. Even if the silver grains 25 buried in float, it does not exert any bad influence on the characteristic since their magnitude is the order of mum.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ダイパッドの周辺に耐
湿性等の向上のための溝を配置した半導体装置用リード
フレームの製造方法に係り、特にパワートランジスタ用
リードフレーム用に好適なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a lead frame for a semiconductor device, in which a groove for improving moisture resistance is arranged around a die pad, and more particularly to a method suitable for a lead frame for a power transistor. .

【0002】[0002]

【従来の技術】半導体装置用リードフレーム、例えば、
パワートランジスタ用リードフレームのような大きな熱
放散が要求されるものでは、同一断面で異なる板厚部を
もつ異形断面条が使われる。この異形断面条は、そのか
なりの種類がリードフレーム成形前に前めっき化されて
おり、リードフレーム成形後にめっきされる種類との比
率は逆転している。
2. Description of the Related Art Lead frames for semiconductor devices, for example,
In the case where a large heat dissipation is required such as a lead frame for a power transistor, a deformed section strip having the same section but different plate thickness is used. A large number of the modified cross-section strips are pre-plated before the lead frame is formed, and the ratio to the type plated after the lead frame is reversed.

【0003】図4に、前めっき化した異形断面条をベー
スとし、精密プレス加工によってリードフレームを形成
する流れを示す。異形断面条1の全面にニッケルめっき
2を施し、さらに銀ストライプめっき3を施してリード
フレーム基材10を形成する((a)、(b))。その
後、ポンチ4、ストリッパ5、下型ダイ6などからなる
プレス金型を用いてリードフレームの形にプレス成形し
(c)、洗浄して(e)、製品として出荷する(f)。
FIG. 4 shows a flow of forming a lead frame by precision press working based on a pre-plated profiled strip. Nickel plating 2 is applied to the entire surface of the modified cross-section strip 1, and then silver stripe plating 3 is applied to form a lead frame base material 10 ((a), (b)). After that, using a press die including a punch 4, a stripper 5, a lower die 6, and the like, press molding is performed into a lead frame shape (c), washed (e), and shipped as a product (f).

【0004】図5に、一般的なパワートランジスタ用リ
ードフレーム基材と、それを精密プレス加工して完成し
たリードフレームの例を示す。ニッケルめっき2と銀ス
トライプめっき3とを施したリードフレーム基材10
を、プレス加工して素条の上下に互に向き合った2列の
リードフレーム8、9を形成する((a)、(b))。
そのうちの1個のリードフレームの拡大図を(c)に示
す。規制用孔11を設けた外枠12より3本のリード1
3が延出され、その内の中央のリード先端にダイパッド
14が形成され、ダイパッド14の上部には取付用のビ
ス孔15が設けられている。残りの両側のリード先端に
はワイヤボンディングパッド16がそれぞれ形成され、
3本のリード13はタイバー17で共通接続されてい
る。
FIG. 5 shows an example of a general lead frame base material for a power transistor and a lead frame completed by precision pressing. Lead frame base material 10 plated with nickel 2 and silver stripe 3
Is pressed to form two rows of lead frames 8 and 9 facing each other above and below the strip ((a) and (b)).
An enlarged view of one of the lead frames is shown in (c). Three leads 1 from the outer frame 12 having the regulation hole 11
3 is extended, a die pad 14 is formed at the center of the leading end of the lead, and a screw hole 15 for attachment is provided on the upper portion of the die pad 14. Wire bonding pads 16 are respectively formed on the remaining lead ends on both sides,
The three leads 13 are commonly connected by a tie bar 17.

【0005】図示するように、通常は、チップをマウン
トするダイパッド14には、その周辺部にロ字形の溝1
8を形成する。なお、溝18の形状は任意である。この
ロ字形溝18は、チップ接着の際に使用する半田等の接
合材の拡がりを防止したり、完成後外部からの水分の侵
入を防止したり、さらに樹脂モールドとの密着性を向上
させたりするために形成される。
As shown in the drawing, the die pad 14 for mounting the chip is usually provided with a square groove 1 around its periphery.
8 is formed. The shape of the groove 18 is arbitrary. The square-shaped groove 18 prevents the spread of the bonding material such as solder used when bonding the chips, prevents the intrusion of moisture from the outside after completion, and further improves the adhesion with the resin mold. Is formed to

【0006】特に樹脂モールドとの境界に位置するビス
孔15に隣接したダイパッド14の上方については、更
に耐湿性を向上させたり、樹脂モールドとの密着性を向
上したりする必要上、同様な溝を形成するが、これを上
記ロ字形溝18の上辺18aで代用したり、又は別個に
溝を設定することも多い(例えば特公昭61−3074
6号公報、実公平62−9735号公報など)。
Particularly above the die pad 14 adjacent to the screw hole 15 located at the boundary with the resin mold, the same groove is formed because it is necessary to further improve the moisture resistance and the adhesion with the resin mold. However, it is often the case that the upper side 18a of the square-shaped groove 18 is used as a substitute, or the groove is set separately (for example, Japanese Patent Publication No. 61-3074).
No. 6, Japanese Utility Model Publication No. 62-9735, etc.).

【0007】図6(a)は、ダイパッド14に形成した
溝18の配置状況を示したもので、この例ではダイパッ
ド14の上方に形成すべき設定溝は、ロ字形溝18の上
辺18aで代用している。このように代用する場合は、
溝幅や溝深さが大きい方がよい。図6(b)に示すよう
にロ字形溝18の断面形状は、一般にはV字形又はU字
形のものが多い。但し、溝18の配置に関しては、樹脂
モールド境界との関係で、モールド内に溝18が入り込
んでいる必要がある。
FIG. 6A shows the arrangement of the grooves 18 formed in the die pad 14. In this example, the setting groove to be formed above the die pad 14 is replaced by the upper side 18a of the square groove 18. is doing. If you substitute like this,
The larger the groove width and groove depth, the better. As shown in FIG. 6B, the cross-sectional shape of the square groove 18 is generally V-shaped or U-shaped. However, regarding the arrangement of the groove 18, it is necessary that the groove 18 is embedded in the mold because of the relationship with the boundary of the resin mold.

【0008】また、ダイパッド14に銀めっき3を施す
必要性から、銀めっき境界3aとロ字形溝18の上辺1
8a(又は設定溝)とが、樹脂モールド境界部に集中す
ることになる。その結果として、ロ字形溝18の上辺1
8aは丁度銀めっき3の境界3a近くに位置することに
なる。
Since it is necessary to apply the silver plating 3 to the die pad 14, the silver plating boundary 3a and the upper side 1 of the square groove 18 are formed.
8a (or the setting groove) will be concentrated on the boundary portion of the resin mold. As a result, the upper side 1 of the square groove 18
8a is located just near the boundary 3a of the silver plating 3.

【0009】このためロ字形溝18を形成する際、図7
に示すように、銀めっき境界3aが溝形成時のポンチ2
0に剥離されて(こそぎ取られて)、ある長さをもった
ヒゲバリ21が生じる。ここで、ヒゲバリとは、プレス
加工時に材料エッジ部のだれ部から剪断面にかけてのめ
っきが剥離してヒゲ状になる現象のことである。
Therefore, when the square groove 18 is formed, as shown in FIG.
As shown in Fig. 3, the punch 2 when the silver plating boundary 3a is formed in the groove is formed.
When it is peeled off to 0 (peeled off), a beard 21 having a certain length is produced. Here, the whisker is a phenomenon in which the plating from the sagging portion of the material edge portion to the sheared surface is peeled off during press working to form a mustache.

【0010】このヒゲバリ21の発生は好ましくない
が、従来の溝形成法ではその発生が避けられない。従っ
て、その対策としては、ヒゲバリの発生を座視するか又
は、ロ字形溝の大きさを小さくして溝にめっきが掛らな
いようにするか、溝の上辺を省くか、あるいは銀めっき
領域を拡げて銀めっき境界を溝の外に出す等しか方法が
なかった。
The generation of the whiskers 21 is not preferable, but the generation is inevitable by the conventional groove forming method. Therefore, as a countermeasure, sit down to the occurrence of whiskers, reduce the size of the square groove so that plating is not applied to the groove, omit the upper side of the groove, or silver-plated area The only way to do this is to expand the area to expose the silver plating boundary outside the groove.

【0011】その結果として、大型のチップの搭載が出
来なかったり、耐湿性対策が劣ったりするという欠点が
あった。また、ヒゲバリは所定の長さになると配線のシ
ョートや、樹脂モールド時に混入して耐圧ショートを生
じたりするという悪影響を及ぼすので、問題となってい
た。
As a result, there are drawbacks in that a large chip cannot be mounted and the moisture resistance measure is inferior. Further, the beard burrs have a problem that they have a bad effect such as a short circuit of a wiring when a predetermined length is formed and a short circuit of withstand voltage due to mixing during resin molding.

【0012】[0012]

【発明が解決しようとする課題】上述したように、従来
の技術ではポンチによる溝形成時に銀めっきのヒゲバリ
が生じるために、次のような問題があった。
As described above, the conventional technique has the following problems because the beard of silver plating is generated when the groove is formed by the punch.

【0013】(1)ダイパッド領域を小さくして樹脂モ
ールド境界との距離をとる必要があり、その結果、大型
チップのマウントが困難となっていた。
(1) It is necessary to reduce the die pad area to keep a distance from the resin mold boundary, and as a result, it is difficult to mount a large chip.

【0014】(2)ヒゲバリをブラシ等で除去して急場
を凌ぐ場合があるが、作業性が悪く、他の部分を傷つけ
たり、変形させたりするおそれがあった。
(2) There is a case where the beard is removed with a brush or the like to surpass the urgent situation, but the workability is poor, and there is a risk that other parts may be damaged or deformed.

【0015】(3)溝を深く、大きく出来なかった。そ
の結果、チップ接着時の半田等の拡がり、外部からの水
分侵入、樹脂モールドとの密着性を十分に向上すること
ができなかった。
(3) The groove cannot be deep and large. As a result, the spread of solder or the like at the time of chip bonding, the penetration of moisture from the outside, and the adhesiveness with the resin mold could not be sufficiently improved.

【0016】(4)銀めっき境界を溝の外に出すと、耐
湿性、銀マイグレーションが犠牲になることがあり、好
ましくなかった。
(4) When the silver plating boundary is exposed outside the groove, moisture resistance and silver migration may be sacrificed, which is not preferable.

【0017】(5)銀ストライプめっき幅を小さくし
て、銀めっき領域を溝の内側(ダイパッド側)へ入れざ
るを得ないこともあったが、そうするとチップマウント
に支障が生じる。
(5) In some cases, it was necessary to reduce the silver stripe plating width to put the silver plating region inside the groove (the die pad side), but this would hinder the chip mount.

【0018】(6)ヒゲバリの発生を抑えるためには、
めっき境界の寸法を非常に高精度に設定する必要があ
り、製造コストが高くなる。
(6) In order to suppress the occurrence of whiskers,
It is necessary to set the dimension of the plating boundary with extremely high precision, which increases the manufacturing cost.

【0019】(7)ヒゲバリが除去できない場合、半導
体完成品の特性を劣化させ、信頼性を損なうことがあっ
た。
(7) If the burrs cannot be removed, the characteristics of the finished semiconductor product may be deteriorated and the reliability may be impaired.

【0020】本発明の目的は、プレス加工時の摩擦力を
大きくすることによって、ダイパッド部に設ける溝形成
時に、溝とめっき境界とが一致することによって発生す
るヒゲバリの発生を有効に防止することができる半導体
装置用リードフレームの製造方法を提供することにあ
る。
An object of the present invention is to effectively prevent the occurrence of burrs caused by the fact that the groove and the plating boundary are coincident with each other when forming the groove provided in the die pad portion by increasing the frictional force at the time of press working. It is an object of the present invention to provide a method for manufacturing a lead frame for a semiconductor device, which can achieve

【0021】[0021]

【課題を解決するための手段】本発明の半導体装置用リ
ードフレームの製造方法は、リードフレーム基材のめっ
きの施されたダイパッド部に耐湿性を向上させる溝を形
成する工程を有し、予め溝加工用ポンチの表面を粗面化
し、このポンチを使って上記溝をプレス成形するとき、
このプレス成形により剥離する上記めっきを上記ポンチ
表面の粗面化により生じる摩擦により分断するようにし
たものである。
A method of manufacturing a lead frame for a semiconductor device according to the present invention comprises a step of forming a groove for improving moisture resistance in a plated die pad portion of a lead frame base material, When roughening the surface of the punch for groove processing and press-molding the groove using this punch,
The plating separated by the press molding is divided by friction generated by roughening the punch surface.

【0022】この場合において、溝加工用のポンチの表
面は放電加工により粗面化したり、または粗い砥石によ
り方向性のない傷、あるいは方向性のある筋(すじ)を
付けて粗面化したりすることが好ましい。
In this case, the surface of the punch for grooving is roughened by electric discharge machining, or a rough grindstone is used to roughen the surface of the punch with a nondirectional scratch or a directional streak. It is preferable.

【0023】[0023]

【作用】溝加工用のポンチに表面を粗面化したポンチを
使用すると、粗面化したポンチ表面とリードフレーム基
材との間に摩擦が生じる。従って、基材表面に施された
めっき境界部分に溝を形成する場合、プレス成形により
剥離するめっきが摩擦で分断されるため、ヒゲバリは発
生しない。
When a punch having a roughened surface is used as the punch for grooving, friction occurs between the roughened punch surface and the lead frame substrate. Therefore, when a groove is formed in the boundary portion of the plating applied to the surface of the base material, the plating peeled off by press molding is divided by friction, so that the burrs do not occur.

【0024】たとえヒゲバリが発生しても、粗面化され
たポンチの進行と共に、ヒゲバリが分断され細片として
基材表面に埋め込まれてしまう。
Even if the burrs are generated, the burrs are divided and embedded in the surface of the base material as strips with the progress of the roughened punch.

【0025】このようにして剥離しためっきは、ヒゲバ
リとはならず細かく分断されるので、製品に悪影響を及
ぼさない。
The plating thus peeled off does not cause burrs and is finely divided, so that it does not adversely affect the product.

【0026】なお、基材に施されためっきが銀の場合に
は、めっき溝加工用のポンチ表面は数μm 以上のオーダ
ーで粗面化することが好ましい。また、溝の形状はV溝
状、U溝状などを問わず任意である。
When the plating applied to the base material is silver, it is preferable that the punch surface for forming the plating groove is roughened in the order of several μm or more. The shape of the groove is arbitrary regardless of whether it is V-shaped or U-shaped.

【0027】[0027]

【実施例】以下、本発明の半導体装置用リードフレーム
の製造方法を、パワートランジスタ用リードフレームに
適用した実施例を図面を用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the method for manufacturing a lead frame for a semiconductor device of the present invention is applied to a lead frame for a power transistor will be described below with reference to the drawings.

【0028】図1は接触面を粗面化させたV溝加工用ポ
ンチ21を使ってリードフレーム基材10の表面にV溝
29を形成したときの第1実施例の説明図である。V溝
加工用ポンチ21の加工は、まず、従来と同じようにポ
ンチ素材をポンチ形状に成形加工してV溝加工用ポンチ
21を製作する。その後、実際に溝加工に寄与するポン
チ側面を放電加工によって粗面化させて粗面28を形成
する。粗面化はμm オーダーで行なう。溝加工するリー
ドフレーム基材10は、異形断面条1の全面にニッケル
めっき2を施し、さらに銀ストライプめっき3を施した
ものである。
FIG. 1 is an explanatory view of a first embodiment in which a V-groove 29 is formed on the surface of the lead frame base material 10 by using a V-groove punch 21 having a roughened contact surface. In the processing of the V-groove processing punch 21, first, the punch material is formed into a punch shape in the same manner as in the conventional case to manufacture the V-groove processing punch 21. After that, the punch side surface that actually contributes to the groove processing is roughened by electric discharge machining to form the rough surface 28. Roughening is performed on the order of μm. The lead frame base material 10 to be grooved is formed by applying nickel plating 2 on the entire surface of the modified cross-section strip 1 and then silver stripe plating 3.

【0029】さて、ポンチ側面が粗面化した上記ポンチ
21を使用して溝29を次のように形成する。ここで、
基材10表面に施された銀めっき境界の位置は、予定さ
れるV溝と一致している。
A groove 29 is formed as follows using the punch 21 having a roughened side surface. here,
The position of the silver plating boundary provided on the surface of the base material 10 coincides with the expected V groove.

【0030】まず、パワートランジスタ用リードフレー
ム基材10のダイパッドの表面を上にして、銀めっき境
界をポンチ21下に配置する。次にポンチ21を下降さ
せて基材10の表面をプレス成形する。この時、ポンチ
側面が平滑であれば、基材エッジ部のだれ部から剪断面
にかけての銀めっき3が剥離してヒゲバリが発生するこ
とになる。
First, the surface of the die pad of the lead frame base material 10 for power transistors is faced up, and the silver plating boundary is placed under the punch 21. Next, the punch 21 is lowered to press-mold the surface of the base material 10. At this time, if the side surface of the punch is smooth, the silver plating 3 is peeled off from the sagging portion of the base material edge portion to the shear plane, and a whisker is generated.

【0031】しかし、本実施例では、ポンチ側面は粗面
化れているため、剥離した銀はポンチ21の進行により
ヒゲバリとなる前に分断、分散されて銀粒25となり、
形成されつつあるV溝斜面のニッケルめっき2中に埋め
込まれ、ポンチ面の転写されたポンチ転写部24をもつ
V溝29が形成される。仮に、埋め込まれた銀粒25が
浮き上がっても、その大きさはμm オーダであり、リー
ドフレームないしパワートランジスタの特性に悪影響を
及ぼすような大きさのものではない。
However, in this embodiment, since the side surface of the punch is roughened, the peeled silver is divided and dispersed into the silver grain 25 before it becomes a whisker due to the progress of the punch 21,
A V-groove 29 having a punch-transferred portion 24 on the punch surface, which is embedded in the nickel plating 2 on the slope of the V-groove which is being formed, is formed. Even if the embedded silver particles 25 are lifted up, the size thereof is in the order of μm, and does not adversely affect the characteristics of the lead frame or the power transistor.

【0032】このように、パワートランジスタ用リード
フレームのダイパッド上部に予定される溝と、銀めっき
境界とが一致しても、溝形成時にヒゲバリの発生を有効
に防止することができる。また、銀めっき境界とが一致
してもヒゲバリが発生しないので、ダイパッド上の極く
狭い部分に溝を形成できる。
As described above, even if the groove planned on the upper portion of the die pad of the power transistor lead frame and the silver plating boundary coincide with each other, it is possible to effectively prevent the occurrence of whiskers at the time of forming the groove. Further, even if the silver plating boundary is coincident with the surface of the die pad, no burrs are generated, so that a groove can be formed in an extremely narrow portion on the die pad.

【0033】図2および図3は本発明方法の変形例をに
示す。図2は、V溝加工用ポンチ22の側面に、粗い砥
石などによって方向性のない傷26を付けたものであ
る。また、図3は、U溝加工用ポンチ23の側面に、粗
い砥石などによってポンチ進行方向に沿って筋27を付
与したものである。
2 and 3 show a modification of the method of the present invention. FIG. 2 shows a V-groove punch 22 having a non-directional scratch 26 formed on the side surface of the V-groove punch 22 with a rough grindstone or the like. In addition, in FIG. 3, a streak 27 is provided on the side surface of the U-grooving punch 23 along the punch traveling direction by a rough grindstone or the like.

【0034】これらによっても、図1の第1実施例と同
様に、摩擦が効果的に働くので、ヒゲバリの発生を有効
に防止することができる。
Also by these, as in the first embodiment of FIG. 1, the friction works effectively, so that the occurrence of whiskers can be effectively prevented.

【0035】以上述べたように本実施例は、半導体用リ
ードフレームとして供されるもののうちでも、特に大型
パワーチップ搭載用のリードフレームにおいて、耐湿性
向上としてチップ接着部周辺部に設けられる様々な形
状、深さの溝を形成する際に、表面を粗化させたポンチ
を用いるようにしたものである。従って、銀めっき境界
がV溝と一致しても、前メッキ処理された基材表面のめ
っき部分をこそぎ取るときバリが分断してヒゲバリの発
生を未然に防止することができる。その結果、次のよう
な種々の効果が生じる。
As described above, in the present embodiment, among the lead frames for semiconductors, particularly in a lead frame for mounting a large-sized power chip, various ones are provided in the periphery of the chip bonding portion to improve the moisture resistance. A punch having a roughened surface is used when forming a groove having a shape and a depth. Therefore, even if the silver plating boundary coincides with the V groove, it is possible to prevent the occurrence of whiskers due to the separation of burrs when scraping off the plated portion on the surface of the pre-plated substrate. As a result, the following various effects occur.

【0036】(1)ダイパッド上面とビス孔下端との狭
い範囲に銀めっき境界を配置しても良いので、同サイズ
の樹脂モールドにおいて、従来よりも大きなダイパッド
領域を確保することが出来、特にパワートランジスタに
要求されるチップの大型化を許容することができる。
(1) Since the silver plating boundary may be arranged in a narrow range between the upper surface of the die pad and the lower end of the screw hole, it is possible to secure a larger die pad area than before in the resin mold of the same size, and particularly power It is possible to allow an increase in the size of the chip required for the transistor.

【0037】(2)ポンチ自体の加工については、放電
加工による粗面化か、粗い砥石により傷ないし筋を付け
るだけで、特に厳しい精度は要しないので、ポンチ加工
時間、コストの上昇はほとんどない。
(2) Regarding the machining of the punch itself, only the roughening by electric discharge machining or scratches or streaks made by a rough grindstone does not require particularly strict accuracy, and therefore the punching time and cost hardly increase. .

【0038】(3)ダイパッドの狭い範囲に、深く大き
い溝を有効に配置することが出来るので、耐湿性の向上
など溝に要求される機能の改善を図ることができる。
(3) Since deep and large grooves can be effectively arranged in a narrow area of the die pad, it is possible to improve functions required for the grooves, such as improvement in moisture resistance.

【0039】(4)溝内が粗化された形状となるため、
従来よりも樹脂との密着性が良く、耐湿性能が大幅に向
上する。
(4) Since the groove has a roughened shape,
Adhesion with resin is better than before, and moisture resistance is greatly improved.

【0040】(5)ストライプめっき時にめっき位置が
動いてV溝予定域に入っても、あるいはポンチ位置が動
いてめっき領域に入っても、ヒゲバリが発生しないの
で、特に特性上の問題は無く、設計裕度が高くなる。
(5) Since no burrs are generated even when the plating position moves to enter the V-groove planned area or the punch position moves to enter the plating area during stripe plating, there is no particular problem in characteristics. Increased design latitude.

【0041】なお、上記実施例ではパワートランジスタ
用リードフレームについて説明したが、本発明は溝を形
成するものであれば、他の半導体装置用リードフレーム
にも適用できる。また、上記溝はロ字形のものに限らな
いことは既述した通りであり、代用ではない設定溝にも
当然適用できる。
Although the lead frame for the power transistor has been described in the above embodiment, the present invention can be applied to other lead frames for semiconductor devices as long as the groove is formed. Further, as described above, the above-mentioned groove is not limited to the square shape, and it can be naturally applied to a setting groove which is not a substitute.

【0042】[0042]

【発明の効果】(1) 請求項1に記載の発明によれば、表
面を粗面化したポンチを使って溝をプレス成形するよう
にしたので、剥離しためっきが摩擦により分断されるた
め、ヒゲバリの発生を有効に防止することができる。
EFFECTS OF THE INVENTION (1) According to the invention described in claim 1, since the groove is press-formed by using a punch having a roughened surface, the peeled plating is divided by friction, It is possible to effectively prevent the occurrence of whiskers.

【0043】(2) 請求項2に記載の発明によれば、溝加
工用ポンチの表面を放電加工により粗面化するようにし
たので、粗面化が容易である。
(2) According to the invention described in claim 2, the surface of the groove punch is roughened by electric discharge machining, so that the surface can be easily roughened.

【0044】(3) 請求項3に記載の発明によれば、溝加
工用ポンチの表面を粗い砥石によって方向性のない傷を
付けて粗面化するようにしたので粗面化が一層容易、か
つ安価にできる。
(3) According to the invention described in claim 3, since the surface of the groove punch is roughened with a rough grindstone to give a non-directional scratch, roughening is further facilitated. And it can be cheap.

【0045】(4) 請求項4に記載の発明よれば、ポンチ
の進行方向と平行な筋を付けるようにしたので、粗面化
が容易、かつ安価にできる。
(4) According to the invention described in claim 4, since the line parallel to the traveling direction of the punch is provided, the roughening can be performed easily and at a low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置用リードフレームの製造方
法をパワートランジスタ用リードフレームに適用した第
1実施例であって、接触面を粗面化させたV溝加工用ポ
ンチを使って基材表面にV溝を形成したときの説明図。
FIG. 1 is a first embodiment in which the method for manufacturing a lead frame for a semiconductor device according to the present invention is applied to a lead frame for a power transistor, in which a V groove processing punch having a roughened contact surface is used as a base material. Explanatory drawing when forming a V groove on the surface.

【図2】第2実施例による方向性の無い傷を設けて接触
面を粗面化させたV溝加工用ポンチを使って基材表面に
V溝を形成したときの説明図。
FIG. 2 is an explanatory view when a V-groove is formed on a surface of a substrate by using a V-groove punch having a contact surface roughened by providing a scratch having no directionality according to a second embodiment.

【図3】第3実施例による一方向の筋を付与して接触面
を粗面化させたU溝加工用ポンチを使って基材表面にU
溝を形成したときの説明図。
FIG. 3 is a plan view of a U-grooving punch having a roughened contact surface with unidirectional streaks according to the third embodiment.
Explanatory drawing when a groove is formed.

【図4】一般的なパワートランジスタ用リードフレーム
の加工の流れを示す工程図。
FIG. 4 is a process drawing showing the flow of processing a general lead frame for a power transistor.

【図5】パワートランジスタ用リードフレームに供され
るリードフレーム基材の説明図、およびパワートランジ
スタ用リードフレーム形状の一例を示す説明図。
FIG. 5 is an explanatory diagram of a lead frame base material used for a power transistor lead frame, and an explanatory diagram showing an example of a power transistor lead frame shape.

【図6】従来の半導体装置用リードフレーム基材のめっ
きの施されたダイパッド周辺部に形成される溝の配置説
明図、および溝の断面形状を示す断面図。
6A and 6B are a layout explanatory view of a groove formed in a peripheral portion of a plated die pad of a conventional lead frame base material for a semiconductor device, and a sectional view showing a sectional shape of the groove.

【図7】従来のポンチを使って溝をプレス成形するとき
の説明図、および銀めっき境界とV溝が一致する時の銀
めっきヒゲバリの発生状況を示す説明図。
FIG. 7 is an explanatory view when a groove is press-formed using a conventional punch, and an explanatory view showing a silver plating whisker occurrence condition when a silver plating boundary and a V groove coincide with each other.

【符号の説明】[Explanation of symbols]

1 異形断面条 2 ニッケルめっき 3 銀めっき 10 リードフレーム基材 21 V溝加工用ポンチ 22 ポンチ 23 ポンチ 24 ポンチ転写部 25 銀粒 26 傷 27 筋 28 粗面 29 V溝 30 U溝 1 Deformed section strip 2 Nickel plating 3 Silver plating 10 Lead frame base material 21 V groove processing punch 22 punch 23 punch 24 punch transfer part 25 silver grain 26 scratch 27 streak 28 rough surface 29 V groove 30 U groove

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】リードフレーム基材のめっきの施されたダ
イパッド部に耐湿性を向上させる溝を形成する工程を有
し、予め溝加工用ポンチの表面を粗面化し、このポンチ
を使って上記溝をプレス成形するとき、該プレス成形に
より剥離する上記めっきを上記ポンチ表面の粗面化によ
り生じる摩擦により分断するようにしたことを特徴とす
る半導体装置用リードフレームの製造方法。
1. A step of forming a groove for improving moisture resistance in a plated die pad portion of a lead frame base material, the surface of a groove processing punch is roughened in advance, and the punch is used to perform the above-mentioned process. A method of manufacturing a lead frame for a semiconductor device, characterized in that, when the groove is press-molded, the plating that is peeled off by the press-molding is divided by friction generated by roughening the surface of the punch.
【請求項2】上記溝加工用ポンチの表面を放電加工によ
り粗面化した請求項1に記載の半導体装置用リードフレ
ームの製造方法。
2. The method for manufacturing a lead frame for a semiconductor device according to claim 1, wherein the surface of the groove punch is roughened by electric discharge machining.
【請求項3】上記溝加工用ポンチの表面を、粗い砥石に
より方向性を有しない傷を付けて粗面化した請求項1に
記載の半導体装置用リードフレームの製造方法。
3. The method for manufacturing a lead frame for a semiconductor device according to claim 1, wherein the surface of the groove punch is roughened by a rough grindstone to give a scratch having no directivity.
【請求項4】上記溝加工用ポンチの表面を、粗い砥石に
よりポンチの進行方向と平行な筋を付けて粗面化した請
求項1に記載の半導体装置用リードフレーム。
4. The lead frame for a semiconductor device according to claim 1, wherein the surface of the groove punch is roughened with a rough grindstone to form a line parallel to the direction of travel of the punch.
JP31163593A 1993-12-13 1993-12-13 Manufacture of lead frame for semiconductor device Pending JPH07161891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31163593A JPH07161891A (en) 1993-12-13 1993-12-13 Manufacture of lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31163593A JPH07161891A (en) 1993-12-13 1993-12-13 Manufacture of lead frame for semiconductor device

Publications (1)

Publication Number Publication Date
JPH07161891A true JPH07161891A (en) 1995-06-23

Family

ID=18019646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31163593A Pending JPH07161891A (en) 1993-12-13 1993-12-13 Manufacture of lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JPH07161891A (en)

Similar Documents

Publication Publication Date Title
US20190027427A1 (en) Semiconductor device
CN101587849B (en) Semiconductor device package having features formed by stamping
US6800507B2 (en) Semiconductor device and a method of manufacturing the same
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
US7253027B2 (en) Method of manufacturing hybrid integrated circuit device
JPH01175250A (en) Lead frame and semiconductor device using it
US20090011548A1 (en) Hybrid integrated circuit device and manufacturing method thereof
KR20050004059A (en) Semiconductor device and lead frame
US6885086B1 (en) Reduced copper lead frame for saw-singulated chip package
KR100637819B1 (en) Hybrid integrated circuit device and method of manufacturing the same
JP2006073570A (en) Semiconductor device and its manufacturing method
JP4039881B2 (en) Method for manufacturing hybrid integrated circuit device
JPH07161891A (en) Manufacture of lead frame for semiconductor device
JPS6050346B2 (en) Manufacturing method of semiconductor device
JP2714526B2 (en) Wire bonding method
US20220270957A1 (en) Quad flat no-lead (qfn) manufacturing process
KR200160429Y1 (en) Metal mold for chamfering leadframe pad
JPH09312373A (en) Inner lead top end structure of lead frame and forming thereof
JPH08139254A (en) Lead frame with heat sink and its manufacturing method
JPH04186662A (en) Semiconductor device and its manufacture
KR100856038B1 (en) Down-set punching die for manufacturing leadframe and method for manufacturing leadframe using the same
JP2005333044A (en) Semiconductor device manufacturing method
JPH0982849A (en) Heat dissipation board for semiconductor package use
JPS6051270B2 (en) Press separation molding method