JP2010276621A - Test device and test method for semiconductor device - Google Patents

Test device and test method for semiconductor device Download PDF

Info

Publication number
JP2010276621A
JP2010276621A JP2010205677A JP2010205677A JP2010276621A JP 2010276621 A JP2010276621 A JP 2010276621A JP 2010205677 A JP2010205677 A JP 2010205677A JP 2010205677 A JP2010205677 A JP 2010205677A JP 2010276621 A JP2010276621 A JP 2010276621A
Authority
JP
Japan
Prior art keywords
semiconductor device
test
contactor
pressing
pressing head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010205677A
Other languages
Japanese (ja)
Other versions
JP5423627B2 (en
Inventor
Kazuhiro Tashiro
一宏 田代
Yasuyuki Ito
靖幸 伊東
Shigeyuki Maruyama
茂幸 丸山
Giichi Arisaka
義一 有坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010205677A priority Critical patent/JP5423627B2/en
Publication of JP2010276621A publication Critical patent/JP2010276621A/en
Application granted granted Critical
Publication of JP5423627B2 publication Critical patent/JP5423627B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a test device for a semiconductor device capable of carrying out a test, while any one of two or more semiconductor devices is pressed onto a contactor from the back side, and to provide a test method. <P>SOLUTION: The two or more semiconductor devices 20 are aligned on a support substrate 21 and held. The support substrate 21 is placed and fixed on a stage 22 having a space opened toward the contactor 24 inside. A pressing head 25 is arranged in a space inside the stage 22. The support substrate 21 has recessed parts for exposing respective back faces 20b of the two or more semiconductor devices 20 toward the space of the stage 22 and holding them. The stage 22 can be moved in the horizontal direction, and the pressing head 25 can be moved in the vertical direction. The pressing head 25 has a pressing surface 25a for pressing a semiconductor device to be tested, and positioning guides 25b for arranging the semiconductor device to be tested at a predetermined position in the recessed part. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は半導体装置の試験装置及び試験方法に係り、特に半導体装置に電気的導通をとりながら半導体装置の特性試験を行なうための試験装置及び試験方法に関する。   The present invention relates to a test apparatus and a test method for a semiconductor device, and more particularly to a test apparatus and a test method for performing a characteristic test of a semiconductor device while electrically conducting the semiconductor device.

近年、ハイエンドサーバ用のMPU(Micro Processing Unit)、パーソナルコンピュータ用のCPU(Central Processing Unit)等の半導体集積回路装置(以下、半導体装置と称する)の大電流化、及び消費電力の増大に伴い、半導体装置の特性試験においても半導体装置を冷却あるいは加熱して温度制御を行なう必要が生じている。   In recent years, with an increase in current consumption and an increase in power consumption of semiconductor integrated circuit devices (hereinafter referred to as semiconductor devices) such as MPU (Micro Processing Unit) for high-end servers and CPU (Central Processing Unit) for personal computers, In the characteristic test of a semiconductor device, it is necessary to control the temperature by cooling or heating the semiconductor device.

一つの外装パッケージ(収容容器)内に、複数個の半導体装置を収容してシステムを構成するSiP(System in Package)において、一つの半導体装置の背面に他の半導体装置を実装して一つの外装パッケージを構成するPoP(Package on Package)がある。
PoP構造を有する半導体装置にあっては、第1の半導体装置の背面に搭載された第2の半導体装置にあっても外部への電気的接続のための外部端子が設けられ、第1の半導体装置の外部接続端子を用いた特性試験と共に、背面の第2の半導体装置に対してもその外部接続端子を用いて特性試験が行なわれる。
In an SiP (System in Package) that configures a system by housing a plurality of semiconductor devices in one exterior package (container), another semiconductor device is mounted on the back surface of one semiconductor device. There is a PoP (Package on Package) that constitutes a package.
In a semiconductor device having a PoP structure, an external terminal for electrical connection to the outside is provided even in the second semiconductor device mounted on the back surface of the first semiconductor device. Along with the characteristic test using the external connection terminal of the device, the characteristic test is also performed on the second semiconductor device on the back using the external connection terminal.

また、近年、携帯電話、デジタルスチルカメラ、デジタルビデオカメラ、ノートパソコン、或いはPDA(Personal Digital Assistant)等の携帯用電子機器を実現するために、半導体装置の更なる小型化が要求されている。
このため、FBGA(Fine−pitch Ball Grid Array)、FLGA(Fine−pitch Land Grid Array)、QFN(Quad Flat Non−lead Package)のようなCSP(Chip Size Package)においても、より小型化、より狭ピッチ化が進められている。
このように半導体装置の外装パッケージの形態が多様化しつつあることから、その製造工程や特性試験工程において、より多種類の治工具、設備を用意する必要が生じている。
In recent years, in order to realize portable electronic devices such as mobile phones, digital still cameras, digital video cameras, notebook computers, and PDAs (Personal Digital Assistants), further downsizing of semiconductor devices has been required.
For this reason, in CSP (Chip Size Non-Lead Package) such as FBGA (Fine-pitch Ball Grid Array), FLGA (Fine-pitch Land Grid Array), and QFN (Chip Size Non-Lead Package), the size is further reduced. The pitch is being promoted.
As described above, since the form of the package of the semiconductor device is diversifying, it is necessary to prepare more kinds of jigs and tools in the manufacturing process and the characteristic test process.

整列したフラットパッケージを、ステージ機構によりプローブボードに位置決めして接触させ、トレイを順送りして所定の位置で測定試験を行なう方法が提案されている(例えば、特許文献1参照。)。   There has been proposed a method in which aligned flat packages are positioned and brought into contact with a probe board by a stage mechanism, a tray is fed forward, and a measurement test is performed at a predetermined position (see, for example, Patent Document 1).

この方法では、「位置合わせ機構が設けられたIC収納開口を持つICトレイと、ICトレイを高精度に移動制御を行なうステージ機構と、ステージ機構によるIC収納開口の移動制御範囲内の所定の位置に取り付けられたプローブボードと、所定の位置に設けられ、トレイの収納開口下方からICを吸引固定したICを持ち上げてそのピンをプローブ針に接触させるICプッシュソケットとを具備したICテストハンドラ」が用いられる。   In this method, “an IC tray having an IC storage opening provided with an alignment mechanism, a stage mechanism for controlling movement of the IC tray with high accuracy, and a predetermined position within a movement control range of the IC storage opening by the stage mechanism” An IC test handler provided with a probe board attached to the IC and an IC push socket that is provided at a predetermined position and lifts the IC that sucks and fixes the IC from below the storage opening of the tray and contacts the pin with the probe needle ” Used.

また、フラットパッケージを搭載可能なボード(トレイのような整列板)に一旦パッケージを搭載した状態で、上述の特許文献2と同様にこれを順送りして所定の位置で測定試験する方法が提案されている(例えば、特許文献2参照。)。   In addition, a method is proposed in which a package is once mounted on a board (alignment plate such as a tray) on which a flat package can be mounted, and the measurement test is carried out at a predetermined position in the same manner as in Patent Document 2 described above. (For example, refer to Patent Document 2).

この方法で用いられるボードは、同種外形のパッケージについては同一ボードを使用可能とすることを主眼としている。この方法では、「上下方向に移動するIC支持用の支持部を有する押上装置と、この押上装置の上方に設けられICリードに接触可能な接触子およびICのパッケージを押圧可能な接触子を有するIC試験器と、このIC試験器と前述押上装置との間に進退自在に設けられ前記支持部が挿通可能な挿通孔およびこの挿通孔内にICのパッケージを支承する受台を有し、かつ同種IC用のもの、異種ICのものそれぞれで幅寸法が同一とされたボードと、このボードの寸法に対応した所定の幅に配設された支持ガイドと、支持ガイドに沿ってボードを送る送り手段とを備えた半導体装置のテストハンドラ」が用いられる。   The board used in this method is intended to be able to use the same board for packages of the same type. In this method, “a push-up device having a support portion for supporting an IC that moves in the vertical direction, a contact provided above the push-up device and capable of contacting an IC lead, and a contact capable of pushing an IC package are provided. An IC tester, an insertion hole provided between the IC tester and the push-up device so as to be able to advance and retreat, and a support for supporting an IC package in the insertion hole; Boards of the same type and different types of ICs having the same width dimension, a support guide disposed at a predetermined width corresponding to the board dimension, and a feed that feeds the board along the support guide A semiconductor device test handler ".

従来の半導体装置の特性試験においては、半導体装置を特性試験用ボードに電気的に接続する処理方法として、以下のA或いはBのような方法が執られている。   In a conventional characteristic test of a semiconductor device, the following method A or B is used as a processing method for electrically connecting the semiconductor device to a characteristic test board.

A.被試験半導体装置を、その外部接続端子を下面に向けた状態で特性試験用ボードに
搭載したコンタクタの位置まで搬送し、コンタクタへ位置決めした状態で半導体装
置を装着し、押圧ヘッドで押圧する方法。
A. A method in which the semiconductor device under test is transported to the position of the contactor mounted on the characteristic test board with its external connection terminal facing down, and the semiconductor device is mounted in a state where it is positioned on the contactor and pressed by the pressing head. .

B.被試験半導体装置を、その外部接続端子を上面に向けた状態で整列板に収納、ある
いは仮付けテープに貼り付けた状態でステージ上に配置し、このステージをX,Y
方向に位置移動させることでコンタクタへ位置決めし、しかる後ステージを上昇さ
せることによってコンタクタへ押圧する方法。
B. Place the semiconductor device under test on the stage with its external connection terminals facing upwards, or place it on the stage with it attached to a temporary tape.
Positioning to the contactor by moving the position in the direction, and then pressing the contactor by raising the stage.

ここで、前記Aの試験方法においては、搬送/押圧ヘッドが広範囲に移動するため、冷却或いは加熱による温度制御が困難である。また、PoPのような半導体装置の背面端子への特性試験の実施が非常に困難である。更に、半導体装置の外装パッケージ形態が多種類に渡るため、個々の半導体装置に応じた位置決め機能を有するコンタクタを準備する必要がある。   Here, in the test method A, since the transport / pressing head moves in a wide range, temperature control by cooling or heating is difficult. In addition, it is very difficult to perform a characteristic test on a back terminal of a semiconductor device such as PoP. Furthermore, since there are many types of external package forms of the semiconductor device, it is necessary to prepare a contactor having a positioning function corresponding to each semiconductor device.

また、Bの方法にあっては、半導体装置を反転して外部接続端子を上向きとして整列板に収納した状態でステージ上に固定するか、あるいは仮付けテープに貼り付けた状態でステージ上に固定するため、半導体装置の背面が塞がれてしまい、前記Aの方法と同様に、温度制御及び背面端子の特性試験を行なうことが困難である。   In the method B, the semiconductor device is inverted and fixed on the stage with the external connection terminal facing upward and housed in the alignment plate, or fixed on the stage with being attached to a temporary tape. For this reason, the back surface of the semiconductor device is blocked, and it is difficult to perform temperature control and a characteristic test of the back surface terminal as in the method A.

特に、温度制御に関しては、各々の半導体装置の温度特性が異なるため、ステージの一部分の温度を検出し、その結果をフィードバックしてステージ全面を冷却又は加熱することによって温度制御を行うという方法(例えば、特許文献3参照)では、各々の半導体装置を所望の温度に制御することができない。   In particular, with respect to temperature control, the temperature characteristics of each semiconductor device are different. Therefore, the temperature control is performed by detecting the temperature of a part of the stage and feeding back the result to cool or heat the entire stage (for example, In Patent Document 3, it is impossible to control each semiconductor device to a desired temperature.

上記試験方法A及びBについて、図面を用いて詳細に説明する。   The test methods A and B will be described in detail with reference to the drawings.

上記Aの方法による特性試験の実施工程を図1に示す。   FIG. 1 shows a process of performing a characteristic test by the method A.

本試験方法にあっては、まず、搬送用トレイ1に整列して収納された半導体装置2を、吸着ヘッド3によって取り出し(図1(A)、位置決めステージ4上まで搬送して当該位置決めステージ4上に載置する。(図1(B)。   In this test method, first, the semiconductor device 2 aligned and stored in the transfer tray 1 is taken out by the suction head 3 (FIG. 1A) and transferred to the positioning stage 4 to be transferred to the positioning stage 4. It is placed on top (FIG. 1B).

次いで当該半導体装置2を、押圧ヘッド兼吸着器5に吸着保持し、試験用回路基板6に搭載されたコンタクタ7まで搬送し、押圧ヘッド兼吸着器5によってコンタクタ7へ押圧して電気的接続を行い、特性試験を実施する(図1(C))。   Next, the semiconductor device 2 is sucked and held by the pressing head / adsorber 5, transported to the contactor 7 mounted on the test circuit board 6, and pressed to the contactor 7 by the pressing head / adsorber 5 to be electrically connected. And a characteristic test is performed (FIG. 1C).

その後、押圧ヘッド兼吸着器5によってコンタクタ7から半導体装置2を取り出し、位置決めステージ4上へ搬送し載置する。   Thereafter, the semiconductor device 2 is taken out from the contactor 7 by the pressing head / adsorber 5, conveyed onto the positioning stage 4 and placed thereon.

しかる後、吸着ヘッド3を用いて半導体装置2を位置決めステージ4から取り出し(図1(D)、搬送用トレイ8に収容する(図1(E)。   Thereafter, the semiconductor device 2 is taken out from the positioning stage 4 using the suction head 3 (FIG. 1D) and stored in the transfer tray 8 (FIG. 1E).

上記Bの方法による特性試験の実施方法を図2に示す。   FIG. 2 shows a method for performing the characteristic test by the method B.

かかる試験処理方法にあっては、整列板として機能する送用トレイ11に外部接続端子が上側として収容された半導体装置12を、水平方向に移動可能なステージ13の上に吸着孔13aからの吸引により固定する。そして、ステージ13を上方に移動することにより、半導体装置12を上方に設置された試験回路基板14のコンタクタ15に押圧して電気的接続をとり、試験測定を行なう。   In this test processing method, the semiconductor device 12 in which the external connection terminal is accommodated as the upper side in the sending tray 11 that functions as an alignment plate is sucked from the suction hole 13a onto the stage 13 that can move in the horizontal direction. To fix. Then, by moving the stage 13 upward, the semiconductor device 12 is pressed against the contactor 15 of the test circuit board 14 installed above to make electrical connection, and test measurement is performed.

尚、半導体装置12を整列板として機能する搬送トレイ11に収容する方法に代えて、図3に示すように、半導体装置12を片面にUV硬化型接着剤16aが塗布されたUVテープ16に貼り付け、このUV硬化型接着剤16aをUV照射で硬化して半導体装置12を剥がすという方法が執られることもある。   Instead of accommodating the semiconductor device 12 in the transport tray 11 that functions as an alignment plate, as shown in FIG. 3, the semiconductor device 12 is affixed to a UV tape 16 coated with a UV curable adhesive 16a on one side. In some cases, the UV curable adhesive 16a is cured by UV irradiation and the semiconductor device 12 is peeled off.

かかる方法によれば、半導体装置12をUVテープ16に貼り付け、このUVテープの周辺部をリング形状の固定枠17に固定することによって搬送する。   According to this method, the semiconductor device 12 is attached to the UV tape 16 and the peripheral portion of the UV tape is transported by being fixed to the ring-shaped fixing frame 17.

特開平1−147382号公報JP-A-1-147382 特開昭63−114233号公報Japanese Unexamined Patent Publication No. Sho 63-114233 特開2003−66109号公報JP 2003-66109 A

上述の特許文献1及び特許文献2に記載された方法では、以下のような問題がある。   The methods described in Patent Document 1 and Patent Document 2 described above have the following problems.

1)半導体装置を整列して収容したトレイを順送りに移動させるため、半導体装置を
任意に選択しての測定試験ができない。
1) Since the tray in which the semiconductor devices are arranged and accommodated is moved in order, the measurement test cannot be performed by arbitrarily selecting the semiconductor device.

2)上述の理由により、任意の半導体装置を複数個同時に選択しての測定試験ができな
い。
2) Due to the above reasons, a measurement test cannot be performed by selecting a plurality of arbitrary semiconductor devices simultaneously.

3)フラットパッケージの試験を目的として、半導体装置の測定試験時の加熱又は冷却
を行なうため、パッケージの下面からの温度制御となり、内部に搭載されているチ
ップのトップ側の面を温度制御できない。
3) For the purpose of testing flat packages, heating or cooling during semiconductor device measurement tests is performed, so the temperature is controlled from the bottom surface of the package, and the top surface of the chip mounted inside is temperature controlled. Can not.

4)任意の半導体装置を複数個同時に選択しての測定試験ができないことから,複数の
半導体装置の温度制御ができない。
4) Since a measurement test cannot be performed by selecting a plurality of arbitrary semiconductor devices at the same time, temperature control of the plurality of semiconductor devices cannot be performed.

一方、前記図1に示す特性試験方法にあっては、押圧ヘッド兼吸着器5が広範囲に移動するため、試験中の半導体装置2の冷却・加熱等の温度制御が困難である。例えば、押圧ヘッド兼吸着器5に、冷却のための液冷ユニットや空冷用の放熱フィン及び送風機、或いは加熱用ヒータ及び温度センサなどを配設することは困難である。   On the other hand, in the characteristic test method shown in FIG. 1, since the pressing head / adsorber 5 moves over a wide range, it is difficult to control the temperature of the semiconductor device 2 under test such as cooling and heating. For example, it is difficult to arrange a liquid cooling unit for cooling, a heat radiation fin and blower for air cooling, a heater for heating, a temperature sensor, or the like in the pressing head / adsorber 5.

また、このように押圧ヘッド兼吸着器5が広範囲に移動する特性試験方法にあっては、前記PoPのように背面に外部接続端子を備えた半導体装置のその端子への電気的接触を行って特性試験を実施することが非常に困難である。例えば、上記押圧ヘッド兼吸着器5に、コンタクタとしての接触子及びその電気配線のための部品・線材等を配設することは困難である。   Further, in the characteristic test method in which the pressing head / adsorber 5 moves in a wide range as described above, electrical contact is made to the terminal of the semiconductor device having the external connection terminal on the back surface as in the PoP. It is very difficult to perform a characteristic test. For example, it is difficult to arrange a contactor as a contactor and parts / wires for electric wiring thereof in the pressing head / adsorber 5.

更に、押圧ヘッド兼吸着器5によってコンタクタ7に位置合わせする際には、コンタクタ7に半導体装置を落とし込んだ際に、半導体装置の自重によりコンタクタに設けた位置決めガイドに倣って正規の位置に位置合わせされるが、半導体装置の外装パッケージ形態に対応して位置決め部位を用意する必要がある。上記コンタクタ7においては、半導体装置の外装パッケージの外形寸法・端子配置が異なる毎に専用のコンタクタを準備する必要がある。   Furthermore, when aligning with the contactor 7 by the pressing head / adsorber 5, when the semiconductor device is dropped into the contactor 7, it is aligned with the normal position following the positioning guide provided in the contactor due to its own weight. However, it is necessary to prepare a positioning portion corresponding to the package form of the semiconductor device. In the contactor 7 described above, it is necessary to prepare a dedicated contactor every time the outer dimensions and terminal arrangement of the package of the semiconductor device are different.

一方、図2に示す特性試験方法においては、半導体装置12の背面がステージ13により覆われてしまうため、冷却或いは加熱等の温度制御が困難である。   On the other hand, in the characteristic test method shown in FIG. 2, since the back surface of the semiconductor device 12 is covered by the stage 13, temperature control such as cooling or heating is difficult.

上記搬送用トレイ11においては、水平方向に移動可能なステージ13内に冷却のための液冷ユニット、及び加熱のためのヒータ・温度センサとその配線等を配設することが従来から行われている。しかし、ステージ13の上面に載置され、固定されている搬送用トレイ11を通じて半導体装置12へ熱を伝えなければならず、間接的な熱伝導経路となるため熱抵抗が大きく、温度制御が困難である。   In the transfer tray 11, a liquid cooling unit for cooling, a heater / temperature sensor for heating, wiring thereof, and the like have been conventionally arranged in a stage 13 that can move in the horizontal direction. Yes. However, heat must be transmitted to the semiconductor device 12 through the transport tray 11 that is placed on and fixed to the stage 13 and becomes an indirect heat conduction path, resulting in a large thermal resistance and difficult temperature control. It is.

更に、図2に示す特性試験方法にあっては、搬送用トレイ11を載置するステージ13上の特定箇所に温度センサを取り付け、温度センサの検出結果に対応して温度コントローラにフィードバックして冷却ユニットやヒータの作動、停止を行うことで所望の温度範囲内に制御される。従って、温度特性が異なる半導体装置の特性試験を行う場合、特定箇所の温度制御はできるが、全ての半導体装置を所望の温度範囲内に温度制御しながら特性試験を行なうことは難しい。   Furthermore, in the characteristic test method shown in FIG. 2, a temperature sensor is attached to a specific location on the stage 13 on which the transfer tray 11 is placed, and cooling is performed by feeding back to the temperature controller in accordance with the detection result of the temperature sensor. It is controlled within a desired temperature range by operating and stopping the unit and heater. Therefore, when performing a characteristic test of semiconductor devices having different temperature characteristics, the temperature of a specific portion can be controlled, but it is difficult to perform the characteristic test while controlling the temperature of all semiconductor devices within a desired temperature range.

また、図2に示す特性試験方法にあっては、搬送用トレイ11上にトレイの1区画内に整列・収納された半導体装置12は、収納性を向上させるためにその1区画内である範囲での遊びを有している。このため、半導体装置12とコンタクタ15との正確な位置合わせをステージ13のみで行うことは困難である。また、PoPのように背面に外部接続端子を持つ半導体装置の当該外部接続端子へ電気的接触を行って特性試験を実施することは、搬送用トレイ11により半導体装置12の背面が覆われているため非常に困難である。   Further, in the characteristic test method shown in FIG. 2, the semiconductor device 12 arranged and accommodated in one compartment of the tray on the transport tray 11 is in a range within the one compartment in order to improve the accommodation property. Have fun at. For this reason, it is difficult to accurately align the semiconductor device 12 and the contactor 15 only with the stage 13. In addition, conducting a characteristic test by making electrical contact with the external connection terminal of a semiconductor device having an external connection terminal on the back surface, such as PoP, covers the back surface of the semiconductor device 12 with the transfer tray 11. Because it is very difficult.

また、図3に示す如くUVテープ16を用いた場合にあっても、上述の搬送用トレイ11の場合と同じく半導体装置12の背面がUVテープ16で覆われてしまうため、冷却や加熱等で温度制御を行なうことはできない、また、背面端子への背面からの電気的接続を図ることもできない。   Further, even when the UV tape 16 is used as shown in FIG. 3, the back surface of the semiconductor device 12 is covered with the UV tape 16 as in the case of the transport tray 11 described above. Temperature control cannot be performed, and electrical connection from the back to the back terminal cannot be achieved.

本発明は上述の問題に鑑みなされたものであり、複数の半導体装置のうち任意の一つを、コンタクタに対して当該半導体装置の背面側から押圧して試験を施すことができる半導体装置の試験装置及び試験方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and a semiconductor device test capable of performing a test by pressing any one of a plurality of semiconductor devices against the contactor from the back side of the semiconductor device. An object is to provide an apparatus and a test method.

上述の目的を達成するために、本発明によれば、一方の面に複数の電極を有する被試験半導体装置の該電極に対応する接触子を備えたコンタクタを具備する試験用回路基板と、 被試験半導体装置を収容する凹部を有する支持基板と、前記支持基板を支持するステージと、前記支持基板に搭載された前記被試験半導体装置の他方の面を押圧し、当該被試験半導体装置の前記一方の面の電極を前記コンタクタの接触子に接触せしめる押圧ヘッドとを備え、前記ステージは、前記支持基板に搭載された前記被試験半導体装置の少なくとも一つが前記コンタクタに対応する位置へ移動可能とされおり、前記押圧ヘッドは、前記押圧ヘッドの中央部に設けられ、前記被試験半導体装置を押圧する押圧面と、前記押圧ヘッドの周辺部に設けられ、前記被試験半導体装置を前記凹部内の所定位置に配置する位置決めガイドとを有することを特徴とする半導体装置の試験装置が提供される。   In order to achieve the above object, according to the present invention, a test circuit board including a contactor having a contact corresponding to the electrode of a semiconductor device under test having a plurality of electrodes on one surface, A support substrate having a recess for accommodating the test semiconductor device, a stage for supporting the support substrate, and the other surface of the semiconductor device under test mounted on the support substrate; A pressing head for bringing the electrode on the surface of the contactor into contact with the contactor of the contactor, and the stage is movable to a position corresponding to the contactor at least one of the semiconductor devices to be tested mounted on the support substrate. And the pressing head is provided at a central portion of the pressing head, provided at a pressing surface for pressing the semiconductor device under test, and at a peripheral portion of the pressing head, Test apparatus for a semiconductor device characterized by having a positioning guide to place the test semiconductor device to a predetermined position of the recess is provided.

また、本発明によれば、一方の面に電極が配設された半導体装置複数個を、前記電極を表出させつつ支持基板に整列状態をもって搭載する段階と、前記支持基板を、試験装置のコンタクタに対応せしめる段階と、前記被試験半導体装置を押圧する押圧面と、前記被試験半導体装置を前記凹部内の所定位置に配置する位置決めガイドとを有する押圧ヘッドを用いて、第一の半導体装置をその他方の面から押圧し、当該半導体装置の前記一方の面の電極と前記コンタクタの接触子とを接触せしめる段階と、前記コンタクタを介して前記第一の半導体装置の試験を行なう段階と、前記第一の半導体装置を前記支持基板に回収する段階と、前記支持基板を移動する段階と、第二の半導体装置をその他方の面から押圧し、当該半導体装置の電極と前記コンタクタの接触子とを接触せしめる段階と、前記コンタクタを介して前記第二の半導体装置の試験を行なう段階とを具備し、前記押圧面は、前記押圧ヘッドの中央部に設けられ、前記位置決めガイドは、前記押圧ヘッドの周辺部に設けられることを特徴とする半導体装置の試験方法が提供される。   According to the present invention, a step of mounting a plurality of semiconductor devices each having an electrode disposed on one side thereof in an aligned state on a support substrate while exposing the electrodes, and A first semiconductor device using a pressing head having a stage corresponding to a contactor, a pressing surface that presses the semiconductor device under test, and a positioning guide that positions the semiconductor device under test at a predetermined position in the recess. Pressing from the other surface, bringing the electrode on the one surface of the semiconductor device into contact with the contactor of the contactor, and testing the first semiconductor device via the contactor; The step of recovering the first semiconductor device onto the support substrate, the step of moving the support substrate, and pressing the second semiconductor device from the other side, and the electrodes of the semiconductor device and the co A step of contacting a contactor of a tactor and a step of testing the second semiconductor device via the contactor, wherein the pressing surface is provided at a central portion of the pressing head, and the positioning guide Is provided in the peripheral portion of the pressing head. A semiconductor device testing method is provided.

本発明によれば、半導体装置の電極とは反対の背面を下に向けて支持基板に搭載され、背面が押圧ヘッドにより支持された状態でコンタクタに押圧される。コンタクタに押圧される半導体装置は、ステージを水平移動して支持基板に保持された半導体装置のうちの一つを押圧ヘッドの上に配置することで選定される。このため、押圧ヘッドは単に垂直方向に移動する機構を設けるだけでよく、押圧ヘッドを単純な構成とすることができる。このため、押圧ヘッドに温度制御用のヒータや冷却機構を設けて、半導体装置内の放熱板に近い背面を押圧ヘッドにより支持することにより、半導体装置を効率的に温度制御することができる。   According to the present invention, the back surface opposite to the electrode of the semiconductor device is mounted on the support substrate with the back surface facing downward, and the back surface is pressed by the contactor while being supported by the pressing head. The semiconductor device pressed by the contactor is selected by horizontally moving the stage and placing one of the semiconductor devices held on the support substrate on the pressing head. For this reason, the pressing head need only be provided with a mechanism that moves in the vertical direction, and the pressing head can be configured simply. For this reason, the temperature of the semiconductor device can be efficiently controlled by providing a temperature control heater or a cooling mechanism in the pressure head and supporting the back surface of the semiconductor device near the heat radiating plate by the pressure head.

また、押圧ヘッドに支持された試験を行なう半導体装置のみを選択的に温度制御することができるので、効率的に半導体装置の温度制御を行なうことができる。   In addition, since only the semiconductor device that performs the test supported by the pressing head can be selectively temperature-controlled, the temperature control of the semiconductor device can be performed efficiently.

さらに、押圧ヘッドを複数設けて、複数の半導体装置を同時に試験する場合でも、複数の半導体装置の各々を個別に温度制御することができる。   Furthermore, even when a plurality of pressing heads are provided and a plurality of semiconductor devices are tested simultaneously, the temperature of each of the plurality of semiconductor devices can be individually controlled.

従来の半導体装置の特性試験における処理工程の第1の例を説明するための図である。It is a figure for demonstrating the 1st example of the process process in the characteristic test of the conventional semiconductor device. 従来の半導体装置の特性試験における処理工程の第2の例を説明するための図である。It is a figure for demonstrating the 2nd example of the process process in the characteristic test of the conventional semiconductor device. 従来の半導体装置の特性試験における処理工程の第3の例を説明するための図である。It is a figure for demonstrating the 3rd example of the process process in the characteristic test of the conventional semiconductor device. 本発明の第1実施例による試験方法を説明するための図である。It is a figure for demonstrating the test method by 1st Example of this invention. 本発明の第1実施例による試験方法を説明するための図である。It is a figure for demonstrating the test method by 1st Example of this invention. 本発明の第1実施例による試験方法を説明するための図である。It is a figure for demonstrating the test method by 1st Example of this invention. 本発明の第1実施例による試験方法に用いられる試験装置の一部を示す斜視図である。It is a perspective view which shows a part of test apparatus used for the test method by 1st Example of this invention. XY移動機構を有するXYステージを示す斜視図である。It is a perspective view showing an XY stage having an XY moving mechanism. 片寄せ機構が設けられた凹部を有する支持基板の斜視図である。It is a perspective view of the support substrate which has a recessed part provided with the one-sided mechanism. 片寄せ機構が設けられた凹部の拡大図である。It is an enlarged view of the recessed part provided with the one-sided mechanism. 片寄せ機構が設けられた凹部の拡大図である。It is an enlarged view of the recessed part provided with the one-sided mechanism. 片寄せ機構が設けられた凹部の拡大図である。It is an enlarged view of the recessed part provided with the one-sided mechanism. 片寄せ機構が設けられた凹部の拡大図である。It is an enlarged view of the recessed part provided with the one-sided mechanism. 押圧ヘッドによる位置決め機構の概要を示す図である。It is a figure which shows the outline | summary of the positioning mechanism by a press head. 押圧面の周囲の位置決めガイドに傾斜面を有する押圧ヘッドが設けられた試験装置を示す図である。It is a figure which shows the test apparatus by which the press head which has an inclined surface was provided in the positioning guide around a press surface. 押圧面の四角部に位置決めガイドが設けられた押圧ヘッドの斜視図である。It is a perspective view of the press head in which the positioning guide was provided in the square part of the press surface. 図16に示す押圧ヘッドが設けられた試験装置を示す図である。It is a figure which shows the test apparatus provided with the press head shown in FIG. 位置決めガイドの先端に位置決めピンが設けられた押圧ヘッドの斜視図である。It is a perspective view of the press head in which the positioning pin was provided in the front-end | tip of the positioning guide. 図18に示す押圧ヘッドが設けられた試験装置を示す図である。It is a figure which shows the test apparatus provided with the press head shown in FIG. 押圧ヘッドにより半導体装置を微小移動させる構成の試験装置を示す図である。It is a figure which shows the test apparatus of the structure which moves a semiconductor device minutely with a press head. 半導体装置のボール電極とコンタクタの接触子が接触した状態を示す拡大図である。It is an enlarged view which shows the state which the contact of the ball electrode and contactor of the semiconductor device contacted. 押圧ヘッドにより半導体装置を微小振動させる構成の試験装置を示す図である。It is a figure which shows the test apparatus of the structure which makes a semiconductor device carry out a micro vibration with a press head. 半導体装置のボール電極とコンタクタの接触子が接触した状態を示す拡大図である。It is an enlarged view which shows the state which the contact of the ball electrode and contactor of the semiconductor device contacted. 押圧ヘッドの押圧面を有する先端部分を揺動可能にした構成の試験装置を示す図である。It is a figure which shows the test apparatus of the structure which enabled rocking | fluctuation of the front-end | tip part which has a press surface of a press head. 押圧ヘッドにより半導体装置を冷却しながら特性試験を行なう本発明の第2実施例よる試験装置を示す図である。It is a figure which shows the testing apparatus by 2nd Example of this invention which performs a characteristic test, cooling a semiconductor device with a press head. 押圧ヘッドにより半導体装置を加熱しながら特性試験を行なう本発明の第2実施例よる試験装置を示す図である。It is a figure which shows the testing apparatus by 2nd Example of this invention which performs a characteristic test, heating a semiconductor device with a press head. 押圧ヘッドにより半導体装置を加熱及び冷却しながら特性試験を行なう本発明の第2実施例よる試験装置を示す図である。It is a figure which shows the testing apparatus by 2nd Example of this invention which performs a characteristic test, heating and cooling a semiconductor device with a press head. 背面にも実装端子が設けられた半導体装置の特性試験を行なう本発明の第3実施例よる試験装置を示す図である。It is a figure which shows the testing apparatus by 3rd Example of this invention which performs the characteristic test of the semiconductor device in which the mounting terminal was provided also in the back surface. 押圧ヘッドの接触子を試験回路基板のコンタクタに電気的に接続する構成を有する試験装置を示す図である。It is a figure which shows the test apparatus which has the structure which electrically connects the contact of a press head to the contactor of a test circuit board. 複数のコンタクタと複数の押圧ヘッドを有する本発明の第4実施例による試験装置を示す図である。It is a figure which shows the testing apparatus by 4th Example of this invention which has several contactors and several press head. 図30に示す試験装置の動作を示す図である。It is a figure which shows operation | movement of the test apparatus shown in FIG. 複数の半導体装置を同時に試験しながら個別に温度制御を行う試験装置を示す図である。It is a figure which shows the test apparatus which performs temperature control separately, testing a several semiconductor device simultaneously.

次に、本発明の実施の形態による試験方法について図面を参照しながら説明する。   Next, a test method according to an embodiment of the present invention will be described with reference to the drawings.

本発明の第1実施例による試験装置及び試験方法を図4乃至図6に示す。尚、図7は図4乃至図6に示す試験方法に用いられる試験装置の主要部分を示す。   A test apparatus and a test method according to the first embodiment of the present invention are shown in FIGS. FIG. 7 shows the main part of the test apparatus used in the test method shown in FIGS.

本発明の第1実施例による試験方法は、図7に示すように、複数個の被試験半導体装置20を整列状態で搭載可能な支持基板21と、当該支持基板21の外周部分を支持するように環状に形成されたステージ22とを有する試験装置を用いて行なわれる。   In the test method according to the first embodiment of the present invention, as shown in FIG. 7, a support substrate 21 on which a plurality of semiconductor devices 20 to be tested can be mounted in an aligned state and an outer peripheral portion of the support substrate 21 are supported. And a test apparatus having a stage 22 formed in an annular shape.

支持基板21は、例えばアルミニウム、ステンレス等の金属材料、或いはプラスチック等の樹脂材料からなる。   The support substrate 21 is made of a metal material such as aluminum or stainless steel or a resin material such as plastic.

支持基板21には、半導体装置20を収容する凹部21aが、X方向、Y方向に整列した状態で配設されている。   The support substrate 21 is provided with recesses 21a for accommodating the semiconductor device 20 in a state of being aligned in the X direction and the Y direction.

各凹部21aは、一個の半導体装置20を収容するように、半導体装置20の外形とほぼ同じ形状を有して支持基板を貫通して形成されるが、その内側面に段差部を配設して半導体装置20の落下(抜け落ち)を防止している(例えば図4参照)。   Each recess 21a has substantially the same shape as the outer shape of the semiconductor device 20 so as to accommodate one semiconductor device 20, and is formed through the support substrate. Thus, the semiconductor device 20 is prevented from falling (dropping out) (see, for example, FIG. 4).

また、支持基板21には、位置決め孔21bが適宜配設されている。   Further, the support substrate 21 is appropriately provided with positioning holes 21b.

被試験半導体装置20は、その一方の主面に配設された例えばボール電極からなる外部接続端子20aが表出した状態で凹部21aに収容される。したがって、当該半導体装置20の他方の主面は、支持基板21の凹部21a下に露出した状態とされる。   The semiconductor device under test 20 is accommodated in the recess 21a in a state where the external connection terminal 20a made of, for example, a ball electrode disposed on one main surface thereof is exposed. Therefore, the other main surface of the semiconductor device 20 is exposed under the recess 21 a of the support substrate 21.

一方、ステージ22は円筒状を有し、前記支持基板21が搭載される上端面22aには吸着孔22b、位置決めピン22cが配設されている。   On the other hand, the stage 22 has a cylindrical shape, and an adsorption hole 22b and a positioning pin 22c are disposed on the upper end surface 22a on which the support substrate 21 is mounted.

当該ステージ22の上端面22bに支持基板21を載置する際には、支持基板21に設けられた位置決め孔21bを位置決めピン22cに嵌合することによって支持基板21の位置決めを行ない、且つ前記吸着孔22bを介して真空吸引することにより支持基板をステージ22に固定する。   When the support substrate 21 is placed on the upper end surface 22b of the stage 22, the support substrate 21 is positioned by fitting the positioning holes 21b provided in the support substrate 21 with the positioning pins 22c, and the suction is performed. The support substrate is fixed to the stage 22 by vacuum suction through the hole 22b.

吸着孔22aは、真空ポンプ等の吸引装置に接続されている。(図示せず)
ステージ22の上方、即ち前記被試験半導体装置の20の外部接続端子20aに対向する側には、試験用回路基板23が配置される。
The suction hole 22a is connected to a suction device such as a vacuum pump. (Not shown)
A test circuit board 23 is disposed above the stage 22, that is, on the side facing the external connection terminal 20 a of the semiconductor device under test 20.

当該試験用回路基板23の下面には、被試験半導体装置20の外部接続端子20aに接触して、当該半導体装置20を試験用回路基板23に電気的に接続するための接触子24aを具備するコンタクタ24が配設されている。   A contact 24 a for contacting the external connection terminal 20 a of the semiconductor device under test 20 and electrically connecting the semiconductor device 20 to the test circuit substrate 23 is provided on the lower surface of the test circuit substrate 23. A contactor 24 is provided.

一方、前記ステージ22の内側空間には、上下移動機構(図示せず)により上下移動可能に支持された押圧ヘッド25が配置される。   On the other hand, in the inner space of the stage 22, a pressing head 25 supported by a vertical movement mechanism (not shown) so as to be vertically movable is disposed.

当該押圧ヘッド25は、支持基板21に支持された半導体装置20の他方の主面20bを支持・押圧する押圧面25aを有する。   The pressing head 25 has a pressing surface 25 a that supports and presses the other main surface 20 b of the semiconductor device 20 supported by the support substrate 21.

試験用回路基板23及び押圧ヘッド25は、水平(横)方向に移動せず所定の位置を保つが、押圧ヘッド25はコンタクタ24の真下に、当該コンタクタに対応して配置され、コンタクタ24に対して上下に移動可能とされる。   The test circuit board 23 and the pressing head 25 do not move in the horizontal (lateral) direction and maintain a predetermined position. However, the pressing head 25 is disposed directly below the contactor 24 so as to correspond to the contactor 24, and Can be moved up and down.

ここで、支持基板21をステージ22上に載置・固定した状態で、押圧ヘッド25とコンタクタ24との間には、配列板21に保持された半導体装置20が配置される。   Here, with the support substrate 21 placed and fixed on the stage 22, the semiconductor device 20 held on the array plate 21 is disposed between the pressing head 25 and the contactor 24.

ステージ22は、図8に示すように、X方向のリニアガイド26AとY方向のリニアガイド26BとよりなるXY移動機構26を有するXYステージであり、XY方向(水平方向)に移動可能である。   As shown in FIG. 8, the stage 22 is an XY stage having an XY moving mechanism 26 composed of a linear guide 26A in the X direction and a linear guide 26B in the Y direction, and is movable in the XY direction (horizontal direction).

したがって、ステージ22を水平(横)方向に移動して、支持基板21に保持された複数の半導体装置20の一つを、試験用回路基板23のコンタクタ24の真下に移動することができる。すなわち、選択された半導体装置20の電極20aが、コンタクタ24の接触子24aの直下に位置するように、ステージ22を水平移動することができる。   Therefore, the stage 22 can be moved in the horizontal (lateral) direction, and one of the plurality of semiconductor devices 20 held on the support substrate 21 can be moved directly below the contactor 24 of the test circuit board 23. That is, the stage 22 can be moved horizontally so that the electrode 20a of the selected semiconductor device 20 is positioned directly below the contactor 24a of the contactor 24.

図4に示すように、この状態で押圧ヘッド25を上昇させると、押圧ヘッド25の押圧面25aは半導体装置20の他方の主面に接触する。   As shown in FIG. 4, when the pressing head 25 is raised in this state, the pressing surface 25 a of the pressing head 25 comes into contact with the other main surface of the semiconductor device 20.

押圧ヘッド25の頂部は半導体装置20よりも小さな寸法であり、支持基板21の凹部21aの内部に入り込むことができる。したがって、半導体装置20は押圧ヘッド25の押圧面25aにより押し上げられて、半導体装置20の外部接続電極20aは、その上方に配置されているコンタクタ24の接触子24aに接触し、押圧される。   The top of the pressing head 25 is smaller than the semiconductor device 20 and can enter the recess 21 a of the support substrate 21. Accordingly, the semiconductor device 20 is pushed up by the pressing surface 25a of the pressing head 25, and the external connection electrode 20a of the semiconductor device 20 comes into contact with and is pressed by the contactor 24a of the contactor 24 disposed above the semiconductor device 20.

これにより、当該半導体装置20は、試験用回路基板23を介して試験装置(図示せず)に電気的に接続される。   Thereby, the semiconductor device 20 is electrically connected to a test apparatus (not shown) via the test circuit board 23.

半導体装置20が試験用回路基板23を介して試験装置に電気的に接続された状態で、当該半導体装置20の電気的な試験が行われる。   An electrical test of the semiconductor device 20 is performed in a state where the semiconductor device 20 is electrically connected to the test device via the test circuit board 23.

試験が終了すると、押圧ヘッド25は下方に移動し、半導体装置20は支持基板21の凹部21aに収容される。   When the test is completed, the pressing head 25 moves downward, and the semiconductor device 20 is accommodated in the recess 21 a of the support substrate 21.

その後、図5に示すように、ステージ22を水平方向へ移動させ、次成る被試験用半導体装置20を試験用回路基板23のコンタクタ24の直下に位置させる。   After that, as shown in FIG. 5, the stage 22 is moved in the horizontal direction, and the next semiconductor device 20 to be tested is positioned directly below the contactor 24 of the test circuit board 23.

図5に示す例にあっては試験済み半導体装置20の隣に位置する半導体装置20がコンタクタ24の直下に位置するようにステージ22を移動しているが、被試験用半導体装置は、任意の位置にある半導体装置20の選択が可能である。   In the example shown in FIG. 5, the stage 22 is moved so that the semiconductor device 20 located next to the tested semiconductor device 20 is located directly below the contactor 24. The semiconductor device 20 at the position can be selected.

次なる被試験用半導体装置20をコンタクタ24の直下に位置せしめた状態で、押圧ヘッド50を再び上方へ移動せしめ、被試験用半導体装置20の外部接続端子をコンンタクタ24の接触子に接触させて所望の電気的試験を行なう。   With the next semiconductor device 20 to be tested positioned directly below the contactor 24, the pressing head 50 is moved upward again to bring the external connection terminal of the semiconductor device 20 to be tested into contact with the contactor of the contactor 24. Perform the desired electrical test.

かかる試験の後、押圧ヘッドを下方に移動せしめ被試験用半導体装置20を支持基板21の凹部21aに収容した後、ステージ22を水平移動し、図6に示すように、さらに次の半導体装置20をコンタクタ24の直下に位置させ、押圧ヘッド25を上方へ移動せしめて半導体装置20の外部接続端子をコンンタクタ24の接触子へ接触させながら電気的試験を行なう。   After the test, the pressing head is moved downward to accommodate the semiconductor device 20 to be tested in the recess 21a of the support substrate 21, and then the stage 22 is moved horizontally. As shown in FIG. Is positioned directly below the contactor 24, and the pressing head 25 is moved upward to perform an electrical test while bringing the external connection terminal of the semiconductor device 20 into contact with the contactor of the contactor 24.

このように、本発明の第1実施例による試験装置及び試験方法にあっては、複数個の半導体装置が整列状態で搭載された支持基板21を水平(横)移動し、試験すべき半導体装置20を順次、コンタクタ24の直下に移動せしめ、次いで押圧ヘッド25を上昇させて半導体装置20を押し上げ、当該半導体装置20の外部接続端子をコンンタクタ24の接触子に接触させて電気的試験を行なう。   As described above, in the test apparatus and test method according to the first embodiment of the present invention, the semiconductor device to be tested is moved horizontally (laterally) on the support substrate 21 on which a plurality of semiconductor devices are mounted in an aligned state. 20 is sequentially moved directly below the contactor 24, and then the pressing head 25 is raised to push up the semiconductor device 20, and the external connection terminal of the semiconductor device 20 is brought into contact with the contactor of the contactor 24 to perform an electrical test.

この時、コンタクタ24は移動せず一定の位置に維持されており、押圧ヘッド25のみが上下動する。   At this time, the contactor 24 does not move and is maintained at a fixed position, and only the pressing head 25 moves up and down.

すなわち、上下動する部分にコンタクタ24等の複雑な構成の部品がないため、試験装置の構造を簡素化することができる。また、ステージ22を水平(横)移動するだけで、複数の半導体装置のうちの任意の一つを選択的に試験することができる。   That is, since there is no complicated component such as the contactor 24 in the vertically moving part, the structure of the test apparatus can be simplified. Further, any one of a plurality of semiconductor devices can be selectively tested by simply moving the stage 22 horizontally (laterally).

また、試験用回路基板23及びコンタクタ24を移動する必要がなく、試験装置の構造を簡素化することができる。   Further, it is not necessary to move the test circuit board 23 and the contactor 24, and the structure of the test apparatus can be simplified.

更に、半導体装置20を保持する支持基板21自体をステージ22に装着可能とすることにより、当該支持基板21を収容・搬送用トレイとして用いることができ、半導体装置20をトレイから位置決めステージへと移しかえる必要がなく、試験工程の簡素化を図ることができる。   Further, by making it possible to mount the support substrate 21 itself holding the semiconductor device 20 on the stage 22, the support substrate 21 can be used as a storage / transport tray, and the semiconductor device 20 is moved from the tray to the positioning stage. There is no need to change, and the test process can be simplified.

なお、本実施例にあっては、ステージ22は水平方向にのみ移動可能とする構成としたが、ステージ22を押圧ヘッド25を含めて上下方向(垂直方向)にも移動可能としてもよい。   In the present embodiment, the stage 22 is configured to be movable only in the horizontal direction, but the stage 22 including the pressing head 25 may be movable in the vertical direction (vertical direction).

例えば、支持基板21をステージ22に装着あるいはステージ22から取り外す際に、ステージ22を大きく下に移動させ、ステージ22とコンタクタ24との間に大きな空間を形成して、支持基板21の移動を制限しない構成とすることができる。   For example, when the support substrate 21 is attached to or removed from the stage 22, the stage 22 is moved down greatly to form a large space between the stage 22 and the contactor 24, thereby restricting the movement of the support substrate 21. It can be set as the structure which does not.

ここで、支持基板21の複数の凹部21aには、それぞれ1個の半導体装置20が収容されるが、当該凹部21aには収容される半導体装置20の位置決め及び固定機構を設けることが望ましい。   Here, one semiconductor device 20 is accommodated in each of the plurality of recesses 21a of the support substrate 21, and it is desirable to provide a positioning and fixing mechanism for the semiconductor device 20 accommodated in the recesses 21a.

位置決め及び固定機構の一例として、片寄せ機構について、図9乃至図13を参照して説明する。片寄せ機構27が設けられた凹部21Aaを有する支持基板21Aを図9に示す。   As an example of the positioning and fixing mechanism, a shift mechanism will be described with reference to FIGS. 9 to 13. FIG. 9 shows a support substrate 21A having a recess 21Aa provided with a one-sided mechanism 27. As shown in FIG.

図10乃至図13に示されるように、片寄せ機構27は、片寄せ板27Aとバネ27Bを具備する。   As shown in FIGS. 10 to 13, the side shift mechanism 27 includes a side shift plate 27 </ b> A and a spring 27 </ b> B.

片寄せ板27Aは、バネ27Bにより付勢され、四辺形に形成された凹部21Aaの中に収容される半導体装置20の角部に当接し、当該半導体装置20を凹部21Aaの一つの隅側へ押し付ける。   The biasing plate 27A is urged by a spring 27B and comes into contact with a corner portion of the semiconductor device 20 accommodated in the concave portion 21Aa formed in a quadrilateral shape. The semiconductor device 20 is moved to one corner side of the concave portion 21Aa. Press.

図10に示すように、凹部21Aaは半導体装置20を収容可能な形状・面積を有する矩形であって、その一つの隅(コーナー)部に、対角線方向に移動可能に片寄せ板27Aが設けられる。   As shown in FIG. 10, the recess 21 </ b> Aa is a rectangle having a shape and an area that can accommodate the semiconductor device 20, and a one-side plate 27 </ b> A is provided at one corner of the recess 21 </ b> Aa so as to be movable in a diagonal direction. .

バネ27Bは、片寄せ板27Aを対角線方向に付勢する。   The spring 27B biases the one-side plate 27A in a diagonal direction.

支持基板21Aにおける各凹部21Aaは、半導体装置20が片寄せ機構27により押し付けられる角部を形成する二辺が正確に位置決めされて形成されている。   Each recess 21 </ b> Aa in the support substrate 21 </ b> A is formed by accurately positioning two sides that form corners to which the semiconductor device 20 is pressed by the shift mechanism 27.

したがって、図11示すように、片寄せ板27Aにより半導体装置20をこの二辺に当接するように押圧することにより、各半導体装置20は支持基板21Aの所定の位置に正確に位置決めされた状態となる。   Therefore, as shown in FIG. 11, each semiconductor device 20 is accurately positioned at a predetermined position of the support substrate 21A by pressing the semiconductor device 20 so as to contact the two sides by the one-side plate 27A. Become.

前述の如く、支持基板21Aはステージ22の位置決めピン22cにより、当該ステージ22に対して正確に位置決めされる。従って、支持基板21Aに搭載された半導体装置20はステージ22に対して精度よく配置される。   As described above, the support substrate 21A is accurately positioned with respect to the stage 22 by the positioning pins 22c of the stage 22. Therefore, the semiconductor device 20 mounted on the support substrate 21 </ b> A is accurately arranged with respect to the stage 22.

なお、半導体装置20が収容される前の状態にあっては、片寄せ板27Aはバネ27Bに抗してその隅部に引き寄せられていなくてはならない。この為、片寄せ板27Aには開閉穴27Aaが設けられ、例えばピンを開閉孔27Aaに挿入し、ピンを移動することで片寄せ板27Aをバネ27Bに抗して移動し、保持しておくことができる。   In the state before the semiconductor device 20 is accommodated, the one-sided plate 27A must be pulled toward the corner against the spring 27B. For this reason, the side plate 27A is provided with an opening / closing hole 27Aa. For example, by inserting a pin into the opening / closing hole 27Aa and moving the pin, the side plate 27A is moved against the spring 27B and held. be able to.

このような片寄せ機構27を用いれば、同じ大きさの凹部21Aaに、異なるサイズの半導体装置を収容し位置決めすることができる。   By using such a side-alignment mechanism 27, semiconductor devices of different sizes can be accommodated and positioned in the recesses 21Aa having the same size.

例えば、図12に示すように、図11に示す半導体装置20より大きなサイズの半導体装置20Aであっても、凹部21Aaに入る大きさであれば、片寄せ板27Aを引き込んでおくことで対応することができ、図13に示すように、図11に示す半導体装置20より小さなサイズの半導体装置20Bであれば、バネ27Bのストロークを十分大きくとっておくことにより、片寄せ板27Aを大きく繰り出すことで対応することができる。   For example, as shown in FIG. 12, even if the semiconductor device 20A has a size larger than that of the semiconductor device 20 shown in FIG. As shown in FIG. 13, in the case of the semiconductor device 20B having a size smaller than that of the semiconductor device 20 shown in FIG. 11, the biasing plate 27A is largely extended by keeping the stroke of the spring 27B sufficiently large. Can respond.

上述のように、支持基板上で半導体装置を位置決めしてコンタクタ24の接触子に精度よく接触することができるが、押圧ヘッド25の押圧面に位置決め機構を設けておき、押圧ヘッドにより半導体装置20が支持された際に、半導体装置の外部接続端子をコンタクタ24の接触子に対して精度よく位置決めすることもできる。   As described above, the semiconductor device can be positioned on the support substrate and can be brought into contact with the contactor of the contactor 24 with high precision. When the is supported, the external connection terminal of the semiconductor device can be accurately positioned with respect to the contact of the contactor 24.

押圧ヘッド25による位置決め機構について説明する。   A positioning mechanism using the pressing head 25 will be described.

押圧ヘッドによる位置決め機構の概要を図14に示す。   An outline of the positioning mechanism by the pressing head is shown in FIG.

押圧ヘッド25により半導体装置20を位置決めするには、押圧ヘッド25の押圧面25aを加工して、半導体装置20を支持する際に押圧面25a上で半導体装置20が位置決めされるような構造としておけばよい。   In order to position the semiconductor device 20 by the pressing head 25, the pressing surface 25a of the pressing head 25 is processed so that the semiconductor device 20 is positioned on the pressing surface 25a when the semiconductor device 20 is supported. That's fine.

すなわち、同図に示されるように押圧ヘッド25の押圧面25aの周囲に位置決めガイド25bを突出して形成しておくことで、半導体装置20を位置決めガイド25bの内側に落とし込み、位置決めすることができる。押圧ヘッド25とコンタクタ24とは水平方向には移動しない構成であり、予め押圧ヘッドとコンタクタ24とを正確に位置合わせしておくことができる。   That is, as shown in the figure, by forming the positioning guide 25b around the pressing surface 25a of the pressing head 25, the semiconductor device 20 can be dropped and positioned inside the positioning guide 25b. The pressing head 25 and the contactor 24 are configured not to move in the horizontal direction, and the pressing head and the contactor 24 can be accurately aligned in advance.

なお、位置決めガイド25bは、必ずしも押圧面25aの全周に設ける必要はなく、各辺の一部に設けられていればよい。   The positioning guide 25b is not necessarily provided on the entire circumference of the pressing surface 25a, but may be provided on a part of each side.

図15は、押圧面25aの周囲の位置決めガイド25bを傾斜面とすることで半導体装置20を押圧面250aに落とし込み易くした例を示す。   FIG. 15 illustrates an example in which the semiconductor device 20 is easily dropped onto the pressing surface 250a by using the positioning guide 25b around the pressing surface 25a as an inclined surface.

同図に於いて、位置決めガイド25bは、押圧面25aの各辺の中央部分に設けられており、支持基板21の凹部21aでは、半導体装置20の四隅部分が支持される。したがって、図には表れていないが、押圧ヘッド25の四隅部分も対応して切り取られた形状となる。   In the figure, the positioning guide 25 b is provided at the center of each side of the pressing surface 25 a, and the four corners of the semiconductor device 20 are supported by the recess 21 a of the support substrate 21. Therefore, although not shown in the figure, the four corners of the pressing head 25 are also cut out correspondingly.

同図に示す例では、支持基板21に配置された半導体装置20の位置精度が十分に高くなくても、押圧ヘッド25が上昇して半導体装置20が支持されると、半導体装置20は位置決めガイド25bの傾斜面を滑って押圧面25a上に案内され、高精度の位置決めがなされる。   In the example shown in the figure, even if the positional accuracy of the semiconductor device 20 disposed on the support substrate 21 is not sufficiently high, when the pressing head 25 is raised and the semiconductor device 20 is supported, the semiconductor device 20 is positioned as a positioning guide. It slides on the inclined surface 25b and is guided onto the pressing surface 25a, so that positioning with high accuracy is performed.

なお、図15に示す例では、ステージ22も上下移動可能とされており、押圧ヘッド25により半導体装置20を押圧する前に、ステージ22が上昇して半導体装置20とコンタクタ24が接近した状態で、押圧ヘッド25を上昇させることが可能である。   In the example shown in FIG. 15, the stage 22 is also movable up and down, and before the semiconductor device 20 is pressed by the pressing head 25, the stage 22 is raised and the semiconductor device 20 and the contactor 24 approach each other. It is possible to raise the pressing head 25.

従って、半導体装置を僅かに持ち上げるだけで、その外部接続端子をコンタクタの接触子に接触させることができる。   Therefore, the external connection terminal can be brought into contact with the contactor of the contactor by slightly lifting the semiconductor device.

押圧面25aの四角部に位置決めガイド25bを設けた押圧ヘッド25の一例を図16に示す。   FIG. 16 shows an example of the pressing head 25 in which the positioning guide 25b is provided at the square portion of the pressing surface 25a.

同図において、押圧ヘッド25の上側に支持基板21の凹部21aと、凹部21aに配置される半導体装置20とが描かれている。   In the figure, a concave portion 21 a of the support substrate 21 and a semiconductor device 20 disposed in the concave portion 21 a are drawn above the pressing head 25.

凹部21a内で、半導体装置20は各辺の中央部分に対応する位置で張り出した支持部21bにより支持される。傾斜面を有する位置決めガイド25bは押圧ヘッド25の押圧面25aの四隅の外側に配置される。   Within the recess 21a, the semiconductor device 20 is supported by a support portion 21b protruding at a position corresponding to the central portion of each side. Positioning guides 25b having inclined surfaces are arranged outside the four corners of the pressing surface 25a of the pressing head 25.

押圧面25aは、支持基板21の支持部21bに囲まれた領域より小さいため、支持基板の凹部21aを下から貫通して突出する。   Since the pressing surface 25a is smaller than the region surrounded by the support portion 21b of the support substrate 21, it protrudes through the recess 21a of the support substrate from below.

したがって、図17に示すように押圧面25a上に支持された半導体装置20は、押圧ヘッド25がさらに上方に移動することにより支持基板21より上方に持ち上げられ、その外部接続電極はコンタクタ24の接触子に押圧される。   Therefore, as shown in FIG. 17, the semiconductor device 20 supported on the pressing surface 25a is lifted above the supporting substrate 21 by the pressing head 25 moving further upward, and its external connection electrode is in contact with the contactor 24. Pressed by the child.

なお、図17に示す例では、ステージ22も上下移動可能となっており、押圧ヘッド25の押圧面25aにより半導体装置20を持ち上げる前に、ステージ22が上昇して半導体装置20とコンタクタ24が接近した状態で、押圧ヘッド25が上昇する。したがって、半導体装置を僅かに持ち上げるだけで、コンタクタに接触させることができる。   In the example shown in FIG. 17, the stage 22 can also be moved up and down. Before the semiconductor device 20 is lifted by the pressing surface 25 a of the pressing head 25, the stage 22 rises and the semiconductor device 20 and the contactor 24 approach each other. In this state, the pressing head 25 is raised. Therefore, the contactor can be brought into contact with the semiconductor device by slightly lifting it.

押圧面25aの四角部に位置決めガイド25bを設け、その先端に位置決めピン25cを設けた押圧ヘッド25を図18に示す。   FIG. 18 shows a pressing head 25 in which a positioning guide 25b is provided at a square portion of the pressing surface 25a and a positioning pin 25c is provided at the tip thereof.

位置決めガイド25bの先端に起立した位置決めピン25cは、押圧ヘッドが上昇すると、図19に示すように、コンタクタ24に設けられた位置決め穴24bに嵌合する。これにより、コンタクタ24と押圧ヘッド25とが精度よく位置合わせされ、半導体装置20もコンタクタ24に精度良く位置決めされる。   When the pressing head is raised, the positioning pin 25c erected at the tip of the positioning guide 25b is fitted into the positioning hole 24b provided in the contactor 24 as shown in FIG. As a result, the contactor 24 and the pressing head 25 are aligned with high accuracy, and the semiconductor device 20 is also positioned with respect to the contactor 24 with high accuracy.

次に、上述の実施例において、半導体装置20のボール電極20aとコンタクタ24の接触子24aとの電気的接続を改善する構成について説明する。   Next, in the embodiment described above, a configuration for improving the electrical connection between the ball electrode 20a of the semiconductor device 20 and the contact 24a of the contactor 24 will be described.

押圧ヘッド25により半導体装置20を微小移動させる構成を図20に示す。   A configuration in which the semiconductor device 20 is slightly moved by the pressing head 25 is shown in FIG.

すなわち、押圧ヘッド25を上昇させて半導体装置20をコンタクタ24に接触させた後、押圧ヘッド25を水平方向に微小移動させる。   That is, after the pressing head 25 is raised to bring the semiconductor device 20 into contact with the contactor 24, the pressing head 25 is slightly moved in the horizontal direction.

これにより、図21に示すように半導体装置20の外部接続端子(ボール電極)20aは、コンタクタ24の接触子24aに接触した状態で水平移動する。   As a result, as shown in FIG. 21, the external connection terminal (ball electrode) 20a of the semiconductor device 20 moves horizontally while being in contact with the contact 24a of the contactor 24.

すなわち、外部接続端子20aはコンタクタ24の表面を擦りながら微小移動するため、当該外部接続端子20a或いは接触子24aの表面に形成されている酸化皮膜或いは付着した異物が取り除かれて、外部接続端子20aと接触子24aとの間の電気的導通性が向上する。   That is, since the external connection terminal 20a moves minutely while rubbing the surface of the contactor 24, the oxide film formed on the surface of the external connection terminal 20a or the contactor 24a or attached foreign matter is removed, and the external connection terminal 20a. The electrical continuity between the contact 24a and the contact 24a is improved.

押圧ヘッド25を微小移動させる手段の一例として、ピエゾ素子のような圧電アクチュエータを押圧ヘッド25に取り付けることが適用可能である。   As an example of means for finely moving the pressing head 25, it is possible to apply a piezoelectric actuator such as a piezo element to the pressing head 25.

押圧ヘッド25により半導体装置20を微小振動させる他の構成を図22に示す。   Another configuration in which the semiconductor device 20 is minutely vibrated by the pressing head 25 is shown in FIG.

押圧ヘッド25を上昇させて半導体装置20をコンタクタ24に接触させた後、押圧ヘッド25を水平方向に微小振動させる。   After the pressing head 25 is raised and the semiconductor device 20 is brought into contact with the contactor 24, the pressing head 25 is slightly vibrated in the horizontal direction.

これにより、図23に示すように半導体装置20の外部接続電極20aは、コンタクタ24の接触子24aに接触した状態で水平方向に振動する。   As a result, as shown in FIG. 23, the external connection electrode 20a of the semiconductor device 20 vibrates in the horizontal direction while being in contact with the contact 24a of the contactor 24.

すなわち、外部接続端子20aはコンタクタ24の表面を擦りながら微小振動するため、当該外部接続端子20a或いは接触子24aの表面に形成されている酸化皮膜或いは付着した異物が取り除かれて、ボール電極20aと接触子24aとの間の電気的導通性が向上する。   That is, since the external connection terminal 20a vibrates minutely while rubbing the surface of the contactor 24, the oxide film formed on the surface of the external connection terminal 20a or the contactor 24a or the attached foreign matter is removed, and the ball electrode 20a The electrical continuity with the contact 24a is improved.

押圧ヘッド25を微小振動させる機構の一例として、ピエゾ素子を用いた超音波振動子を押圧ヘッド25に取り付けることうが適用可能である。   As an example of a mechanism for minutely vibrating the pressing head 25, it is possible to apply an ultrasonic transducer using a piezoelectric element to the pressing head 25.

ここで、押圧ヘッド25の押圧面25aとコンタクタ24の接触子24aの先端面が形成する面との平行度が保たれていないと、半導体装置20の外部接続端子(ボール電極)20aの一部には大きな押圧力が加わり、他の部分では十分な押圧力が加わらない恐れがある。このような場合には、半導体装置20の電気的接続が悪化し、所定の試験が実行できない。   Here, if the parallelism between the pressing surface 25a of the pressing head 25 and the surface formed by the tip surface of the contactor 24a of the contactor 24 is not maintained, a part of the external connection terminal (ball electrode) 20a of the semiconductor device 20 There is a possibility that a large pressing force is applied to and that a sufficient pressing force is not applied to other portions. In such a case, the electrical connection of the semiconductor device 20 deteriorates and a predetermined test cannot be performed.

このような問題を解消するためには、図24に示す構成とすることが効果的である。   In order to solve such a problem, the configuration shown in FIG. 24 is effective.

同図24に示すように、押圧ヘッド25Aの先端部25Abが、本体部25Acとは分離され、当該先端部25Abと本体部分25Acとの間にはボールA25dが配置され、当該先端部25Abと本体部分25Acとはボール25Adの周囲においてバネ25Aeにより接続されている。   As shown in FIG. 24, the tip portion 25Ab of the pressing head 25A is separated from the main body portion 25Ac, and a ball A25d is disposed between the tip portion 25Ab and the main body portion 25Ac, and the tip portion 25Ab and the main body The portion 25Ac is connected by a spring 25Ae around the ball 25Ad.

かかる押圧ヘッド25Aの構成によれば、押圧面25Aaを有する先端部25Abは、ボール25Adにより1点で支持され、全ての方向に傾斜することができる。   According to the configuration of the pressing head 25A, the tip portion 25Ab having the pressing surface 25Aa is supported at one point by the ball 25Ad and can be inclined in all directions.

したがって、コンタクタ24の接触子24aの先端部が形成する平面と、押圧面25Aaとが平行状態でない場合であっても、押圧ヘッドを押圧する動作において押圧面25Aaは接触子24aの傾きに対応して移動し、押圧面25Aaと接触子24aの先端面が成する面とは平行となる(いわゆる、面倣い動作)。   Therefore, even when the plane formed by the tip of the contactor 24a of the contactor 24 and the pressing surface 25Aa are not in a parallel state, the pressing surface 25Aa corresponds to the inclination of the contactor 24a in the operation of pressing the pressing head. The pressing surface 25Aa and the surface formed by the tip end surface of the contactor 24a are parallel to each other (so-called surface copying operation).

これにより、半導体装置20の全ての外部接続端子20aを、対応する接触子24aに均等に押圧することができ、電気的導通性を向上させることができる。   Thereby, all the external connection terminals 20a of the semiconductor device 20 can be equally pressed against the corresponding contacts 24a, and the electrical continuity can be improved.

次に、本発明の第2実施例について、図25乃至図27を参照しながら説明する。   Next, a second embodiment of the present invention will be described with reference to FIGS.

図25乃至図27は、本発明の第2実施例による試験方法を行なうための押圧ヘッドの構成を示す。   FIGS. 25 to 27 show the configuration of a pressing head for performing the test method according to the second embodiment of the present invention.

図25は、押圧ヘッド25Bにより半導体装置20を冷却しながら特性試験を行なう試験装置を示す。   FIG. 25 shows a test apparatus that performs a characteristic test while cooling the semiconductor device 20 by the pressing head 25B.

押圧ヘッド25Bには冷却用のフィン30が設けられ、押圧ヘッド25Bの近傍に送風機31が配置される。当該送風機31によりフィン30に向けて空気を流すことにより、押圧ヘッド25を冷却する。   The pressing head 25B is provided with cooling fins 30, and a blower 31 is disposed in the vicinity of the pressing head 25B. The pressure head 25 is cooled by flowing air toward the fins 30 by the blower 31.

すなわち、押圧ヘッド25Bによりコンタクタ24に押し付けられながら特性試験に供される半導体装置20が試験中に発熱すると、その熱は半導体装置20の背面20bから押圧ヘッド25に伝わり、フィン30から雰囲気に放出される。   That is, when the semiconductor device 20 subjected to the characteristic test while being pressed against the contactor 24 by the pressing head 25B generates heat during the test, the heat is transmitted from the back surface 20b of the semiconductor device 20 to the pressing head 25 and released from the fin 30 to the atmosphere. Is done.

これにより、半導体装置20の冷却が行なわれる。   Thereby, the semiconductor device 20 is cooled.

押圧ヘッド25Bの押圧面25Baは、半導体装置20の背面20bのほぼ全体に接触するため、熱を伝達する面積が大きく、効率的に半導体装置20を冷却することができる。   Since the pressing surface 25Ba of the pressing head 25B contacts almost the entire back surface 20b of the semiconductor device 20, the area for transferring heat is large, and the semiconductor device 20 can be efficiently cooled.

押圧ヘッド25Bは一個の半導体装置20に接触するだけであるため、半導体装置20は効率的に冷却される。   Since the pressing head 25B only contacts one semiconductor device 20, the semiconductor device 20 is efficiently cooled.

図26は、押圧ヘッド25Cにより半導体装置20を加熱しながら特性試験を行なう試験装置を示す。   FIG. 26 shows a test apparatus for performing a characteristic test while heating the semiconductor device 20 by the pressing head 25C.

押圧ヘッド25Cには加熱用のヒータ32が設けられ、当該ヒータ32を加熱することにより、押圧ヘッド25Cを加熱する。   The pressing head 25C is provided with a heater 32 for heating. By heating the heater 32, the pressing head 25C is heated.

すなわち、押圧ヘッド25Cが加熱されると、その熱はコンタクタ24に押し付けられながら特性試験に供される半導体装置20に伝わり、当該半導体装置20が加熱される。   That is, when the pressing head 25C is heated, the heat is transmitted to the semiconductor device 20 subjected to the characteristic test while being pressed against the contactor 24, and the semiconductor device 20 is heated.

前述の如く、押圧ヘッド25Cの押圧面25Caは、半導体装置20の背面20bのほぼ全面に接触するため、熱を伝達する面積が大きく、効率的に半導体装置20を加熱することができる。   As described above, the pressing surface 25Ca of the pressing head 25C is in contact with almost the entire back surface 20b of the semiconductor device 20, so that the area for transferring heat is large and the semiconductor device 20 can be efficiently heated.

押圧ヘッド25Bは一個の半導体装置20に接触するだけであるため、半導体装置20は効率的に加熱される。   Since the pressing head 25B only contacts one semiconductor device 20, the semiconductor device 20 is efficiently heated.

図27は、押圧ヘッド25Dにより半導体装置20を加熱及び/或いは冷却しながら特性試験を行なう試験装置及び試験方法を示す。   FIG. 27 shows a test apparatus and a test method for performing a characteristic test while heating and / or cooling the semiconductor device 20 with the pressing head 25D.

押圧ヘッド25Dには冷却用のフィン30及び加熱用のヒータ32が設けられ、押圧ヘッド25Dの近傍に送風機31が配置される。ヒータ32を加熱することにより押圧ヘッド25Dが加熱され、また送風機31によりフィン30に向けて空気を流すことにより、押圧ヘッド25Dが冷却される。   The pressing head 25D is provided with a cooling fin 30 and a heating heater 32, and a blower 31 is disposed in the vicinity of the pressing head 25D. The pressure head 25D is heated by heating the heater 32, and the pressure head 25D is cooled by flowing air toward the fins 30 by the blower 31.

押圧ヘッド25Dには温度センサ33が埋め込まれている。   A temperature sensor 33 is embedded in the pressing head 25D.

温度センサ33は、押圧面25Dの近傍の温度を検出して温度コントローラ34に送る。   The temperature sensor 33 detects the temperature in the vicinity of the pressing surface 25 </ b> D and sends it to the temperature controller 34.

押圧面25Dの近傍の温度は、半導体装置20の温度に近似している。したがって、温度センサ33が検出した温度を半導体装置20の温度とみなすことができる。   The temperature in the vicinity of the pressing surface 25D approximates the temperature of the semiconductor device 20. Therefore, the temperature detected by the temperature sensor 33 can be regarded as the temperature of the semiconductor device 20.

温度コントローラ34は、温度センサ33が検出した温度に基づいてヒータ32への供給電力或いは送風機31への供給電力を調整して、温度センサ33が検出した温度(すなわち、半導体装置20の温度)が所望の目標温度になるように制御する。   The temperature controller 34 adjusts the power supplied to the heater 32 or the power supplied to the blower 31 based on the temperature detected by the temperature sensor 33, and the temperature detected by the temperature sensor 33 (that is, the temperature of the semiconductor device 20). Control to achieve a desired target temperature.

押圧ヘッド25Dの押圧面25Daは、半導体装置20の背面20bのほぼ全面に接触するため、熱を伝達する面積が大きく、効率的に半導体装置20を冷却或いは加熱することができる。   Since the pressing surface 25Da of the pressing head 25D contacts almost the entire back surface 20b of the semiconductor device 20, the area for transferring heat is large, and the semiconductor device 20 can be efficiently cooled or heated.

押圧ヘッド25Bは一個の半導体装置20に接触するだけであるため、半導体装置20は効率的に加熱或いは冷却される。   Since the pressing head 25B only contacts one semiconductor device 20, the semiconductor device 20 is efficiently heated or cooled.

次に、本発明の第3実施例による半導体装置の試験装置及び試験方法について、図28及び図29を参照しながら説明する。   Next, a semiconductor device test apparatus and test method according to a third embodiment of the present invention will be described with reference to FIGS.

図28は、背面20bにも外部接続端子が設けられた半導体装置20の特性試験を行なう試験装置及び試験方法を示す。   FIG. 28 shows a test apparatus and a test method for performing a characteristic test of the semiconductor device 20 in which the external connection terminals are also provided on the back surface 20b.

図28に示されるように、押圧ヘッド25Eの押圧面25Eaには、接触子25Ebが設けられている。   As shown in FIG. 28, a contact 25Eb is provided on the pressing surface 25Ea of the pressing head 25E.

当該接触子25Ebは、半導体装置20の背面20bに形成された外部接続端子20cに接触し、要すれば当該外部端子を受容する形状を有する。   The contact 25Eb has a shape that contacts the external connection terminal 20c formed on the back surface 20b of the semiconductor device 20, and receives the external terminal if necessary.

すなわち、押圧ヘッド24Eの接触子25Ebが半導体装置20の外部接続端子20cに接触して押圧し、それにより半導体装置20の外部接続端子をコンタクタ24の接触子に対して押圧する。したがって、押圧ヘッド25Eは押圧ヘッド兼コンタクタとして機能する。   That is, the contact 25Eb of the pressing head 24E contacts and presses the external connection terminal 20c of the semiconductor device 20, thereby pressing the external connection terminal of the semiconductor device 20 against the contact of the contactor 24. Therefore, the pressing head 25E functions as a pressing head and contactor.

このように、本実施例によれば、半導体装置20がその表裏両面に外部接続端子を有している場合であっても、両面の実装端子に同時にコンタクトをとることができ、当該半導体装置に対し試験を行うことができる。   As described above, according to this embodiment, even when the semiconductor device 20 has the external connection terminals on both the front and back surfaces, it is possible to contact the mounting terminals on both surfaces at the same time. Tests can be performed.

図29は、前記図28に示す実施例の変形例であり、押圧ヘッド25Eの接触子25Ebを、試験用回路基板23のコンタクタ24に電気的に接続する構成を有する例を示す。   FIG. 29 is a modification of the embodiment shown in FIG. 28 and shows an example in which the contact 25Eb of the pressing head 25E is electrically connected to the contactor 24 of the test circuit board 23.

押圧ヘッド25Eに設けられた接触子25Ebの周囲に、さらに接触子25Ecを配設し、接触子25Ebと接触子25Ecとを押圧ヘッド25E側で電気的に接続する。   A contact 25Ec is further disposed around the contact 25Eb provided on the pressing head 25E, and the contact 25Eb and the contact 25Ec are electrically connected on the pressing head 25E side.

この為、接触子25Ecに対応する位置に於いて、支持基板21を貫通する貫通電極21bを配設する。従って本実施例にあっては、当該支持基板21は、合成樹脂などの絶縁物から形成される。   Therefore, a through electrode 21b that penetrates the support substrate 21 is disposed at a position corresponding to the contact 25Ec. Therefore, in this embodiment, the support substrate 21 is formed of an insulator such as a synthetic resin.

また、コンタクタ24の接触子24aの周囲には、接触子24cを配設する。   Further, a contact 24c is disposed around the contact 24a of the contactor 24.

更に、ステージ22を上下方向(垂直方向)に移動可能とする。   Further, the stage 22 can be moved in the vertical direction (vertical direction).

以上の構成において、ステージ22及び押圧ヘッド25Eを上昇せしめ、半導体装置20をコンタクタ24に対して押圧すると、半導体装置20の背面20bの外部接続端子20cは押圧ヘッド20Eの接触子25Ebに接触し、且つ押圧ヘッド25Eの接触子25Ecは支持基板21の貫通電極21bに接触する。   In the above configuration, when the stage 22 and the pressing head 25E are raised and the semiconductor device 20 is pressed against the contactor 24, the external connection terminal 20c on the back surface 20b of the semiconductor device 20 contacts the contact 25Eb of the pressing head 20E. In addition, the contact 25Ec of the pressing head 25E is in contact with the through electrode 21b of the support substrate 21.

さらに、支持基板21の貫通電極21bは、コンタクタ24の接触子24cに接触する。   Furthermore, the through electrode 21 b of the support substrate 21 contacts the contact 24 c of the contactor 24.

これにより、半導体装置の背面20bの外部接続端子20cは、接触子25Ebと接触子25Ecと貫通電極21bと接触子24cとを介して、試験用回路基板23に電気的に接続される。   Thereby, the external connection terminal 20c on the back surface 20b of the semiconductor device is electrically connected to the test circuit board 23 via the contact 25Eb, the contact 25Ec, the through electrode 21b, and the contact 24c.

かかる構成によれば、移動部分である押圧ヘッド25E側に電気回路を接続する必要がなく、半導体装置20に供給する信号や電力及び半導体装置20から出力される信号は全て試験用回路基板23から供給されるか、試験用回路基板23に出力される。   According to such a configuration, it is not necessary to connect an electric circuit to the pressing head 25 </ b> E side that is a moving part, and all signals supplied to the semiconductor device 20, electric power, and signals output from the semiconductor device 20 are from the test circuit board 23. Or supplied to the test circuit board 23.

次に、本発明の第4実施例による半導体装置の試験装置及び試験方法について、図30及び図31を参照して説明する。   Next, a semiconductor device testing apparatus and testing method according to a fourth embodiment of the present invention will be described with reference to FIGS.

図30に示す本発明の第4実施例による半導体装置の試験装置は、試験用回路基板23には複数のコンタクタ24−1,24−2,24−3が設けられ、これに対応して複数の押圧ヘッド25−1,25−1,25−3が設けられる。   In the semiconductor device testing apparatus according to the fourth embodiment of the present invention shown in FIG. 30, a plurality of contactors 24-1, 24-2, 24-3 are provided on the test circuit board 23, and a plurality of contactors are provided. Pressure heads 25-1, 25-1, 25-3 are provided.

コンタクタ24−1,24−2,24−3の一つと、これに対応する押圧ヘッド25−1,25−2,25−3とにより、複数個の半導体装置に同時にコンタクトを取ることができる。   One of the contactors 24-1, 24-2, 24-3 and the corresponding pressing heads 25-1, 25-2, 25-3 can simultaneously contact a plurality of semiconductor devices.

かかる構成を有する試験装置では、図31に示すように、複数の押圧ヘッドの上昇を外部からの信号により個別に制御して、複数の押圧ヘッドを選択的に上昇させ、半導体装置を選択的に試験することができる。   In the test apparatus having such a configuration, as shown in FIG. 31, the rising of the plurality of pressing heads is individually controlled by a signal from the outside, and the plurality of pressing heads are selectively raised to selectively select the semiconductor device. Can be tested.

同図に示す例では、押圧ヘッド25−1及び25−3は上昇させ、押圧ヘッド25−2は上昇させない。   In the example shown in the figure, the pressing heads 25-1 and 25-3 are raised, and the pressing head 25-2 is not raised.

このような構成によれば、例えば押圧ヘッド25−2に対応する半導体装置20が予め不良品であると判定されている場合などにおいて、対応する押し圧ヘッドを上昇させず、当該半導体装置20の試験を行なわないことで試験の効率化を図ることができる。   According to such a configuration, for example, when the semiconductor device 20 corresponding to the pressing head 25-2 is determined to be defective in advance, the corresponding pressing pressure head is not raised, and the semiconductor device 20 The efficiency of the test can be improved by not performing the test.

図30に示す構成によれば、複数の半導体装置20を一度に試験することができる。   According to the configuration shown in FIG. 30, a plurality of semiconductor devices 20 can be tested at a time.

また、上述の各実施例の構成を適宜組み合わせることにより、様々な効果を得ることができる。   Moreover, various effects can be obtained by appropriately combining the configurations of the above-described embodiments.

例えば、上述の第2実施例のように、半導体装置の温度を制御する構成を加えることで、複数の半導体装置20を試験する場合でも、各半導体装置に適した温度制御を個別に行なうことができる。   For example, by adding a configuration for controlling the temperature of the semiconductor device as in the second embodiment described above, even when testing a plurality of semiconductor devices 20, temperature control suitable for each semiconductor device can be performed individually. it can.

図32は、複数の半導体装置を同時に試験しながら個別に温度制御を行う例を示す。   FIG. 32 shows an example in which temperature control is individually performed while simultaneously testing a plurality of semiconductor devices.

同図に示す例では、押圧ヘッド25−1及び押圧ヘッド25−2が設けられて、二つの半導体装置20を同時に試験することができる。   In the example shown in the figure, a pressing head 25-1 and a pressing head 25-2 are provided, and two semiconductor devices 20 can be tested simultaneously.

押圧ヘッド25−1にはヒータ32−1、冷却水を適用した冷却ユニット35−1及び温度センサ33−14が設けられ、一方、押圧ヘッド25−2にはヒータ32−2、冷却水を適用した冷却ユニット35−2及び温度センサ33−2とが設けられる。   The pressure head 25-1 is provided with a heater 32-1, a cooling unit 35-1 to which cooling water is applied, and a temperature sensor 33-14, while the pressure head 25-2 is applied with a heater 32-2 and cooling water. The cooling unit 35-2 and the temperature sensor 33-2 are provided.

そして、ヒータ32−1と冷却ユニット35−1は温度コントローラ34−1により制御され、ヒータ32−2と冷却ユニット35−2は温度コントローラ34−2により制御される。   The heater 32-1 and the cooling unit 35-1 are controlled by the temperature controller 34-1, and the heater 32-2 and the cooling unit 35-2 are controlled by the temperature controller 34-2.

したがって、押圧ヘッド25−1により押圧される半導体装置20の温度は温度コントローラ34−1によって制御され、押圧ヘッド25−2により押圧される半導体装置20の温度は温度コントローラ34−2によって制御される。   Therefore, the temperature of the semiconductor device 20 pressed by the pressing head 25-1 is controlled by the temperature controller 34-1 and the temperature of the semiconductor device 20 pressed by the pressing head 25-2 is controlled by the temperature controller 34-2. .

すなわち、半導体装置20は個別に温度制御された状態で試験される。   That is, the semiconductor device 20 is tested in a state where the temperature is individually controlled.

以上の如く、本明細書は以下の発明を開示する。   As described above, the present specification discloses the following invention.

(付記1)
被試験半導体装置の外部接続端子に対応する接触子を備えたコンタクタを具備する試験用回路基板と、
被試験半導体装置を整列状態に搭載可能な支持基板と、
前記支持基板を支持するステージと、
前記支持基板に搭載された被試験半導体装置を押圧し、当該被試験半導体装置の外部接続端子を前記コンタクタの接触子に接触せしめる押圧ヘッドと
を備え、
前記ステージは、前記支持基板に搭載された被試験半導体装置の少なくとも一つが前記コンタクタに対応する位置へ移動可能とされてなる
ことを特徴とする半導体装置の試験装置。
(Appendix 1)
A test circuit board including a contactor including a contact corresponding to the external connection terminal of the semiconductor device under test;
A support substrate capable of mounting the semiconductor device under test in an aligned state;
A stage for supporting the support substrate;
A pressing head that presses a semiconductor device to be tested mounted on the support substrate and brings an external connection terminal of the semiconductor device to be tested into contact with a contactor of the contactor;
The stage is configured such that at least one of the semiconductor devices to be tested mounted on the support substrate can be moved to a position corresponding to the contactor.

(付記2)
付記1記載の半導体装置の試験装置であって、
前記ステージに対して前記支持基板を位置決めする位置決め機構を更に有することを特徴とする半導体装置の試験装置。
(Appendix 2)
An apparatus for testing a semiconductor device according to attachment 1, wherein
A test apparatus for a semiconductor device, further comprising a positioning mechanism for positioning the support substrate with respect to the stage.

(付記3)
付記1記載の半導体装置の試験装置であって、
前記支持基板には被試験半導体装置を収容する凹部が設けられていることを特徴とする半導体装置の試験装置。
(Appendix 3)
An apparatus for testing a semiconductor device according to attachment 1, wherein
A test apparatus for a semiconductor device, wherein the support substrate is provided with a recess for accommodating a semiconductor device under test.

(付記4)
付記1記載の半導体装置の試験装置であって、
前記押圧ヘッドの押圧面の周囲に、半導体装置を前記押圧面に案内するための位置決めガイドが突出して形成されていることを特徴とする半導体装置の試験装置。
(Appendix 4)
An apparatus for testing a semiconductor device according to attachment 1, wherein
An apparatus for testing a semiconductor device, wherein a positioning guide for guiding the semiconductor device to the pressing surface protrudes around a pressing surface of the pressing head.

(付記5)
付記4記載の半導体装置の試験装置であって、
前記位置決めガイドから突出して位置決めピンが設けられ、前記コンタクタの該位置決めピンに対応する位置に位置決め穴が設けられたことを特徴とする半導体装置の試験装置。
(Appendix 5)
An apparatus for testing a semiconductor device according to appendix 4, wherein
A test apparatus for a semiconductor device, wherein a positioning pin is provided so as to protrude from the positioning guide, and a positioning hole is provided at a position corresponding to the positioning pin of the contactor.

(付記6)
付記1記載の半導体装置の試験装置であって、
前記押圧ヘッドは水平方向に微小移動又は微小振動することを特徴とする半導体装置の試験方法。
(Appendix 6)
An apparatus for testing a semiconductor device according to attachment 1, wherein
A test method for a semiconductor device, wherein the pressing head is slightly moved or vibrated in a horizontal direction.

(付記7)
付記1記載の半導体装置の試験装置であって、
前記押圧ヘッドは、前記押圧面が水平方向に対して任意の方向に傾斜可能であることを特徴とする半導体装置の試験方法
(付記8)
付記1記載の半導体装置の試験装置であって、
前記押圧ヘッドの前記押圧面の温度を制御する温度制御機構が設けられたことを特徴とする半導体装置の試験装置。
(Appendix 7)
An apparatus for testing a semiconductor device according to attachment 1, wherein
Test method for semiconductor device, wherein the pressing head is capable of tilting the pressing surface in an arbitrary direction with respect to a horizontal direction (Appendix 8)
An apparatus for testing a semiconductor device according to attachment 1, wherein
A test apparatus for a semiconductor device, comprising a temperature control mechanism for controlling the temperature of the pressing surface of the pressing head.

(付記9)
付記8記載の半導体装置の試験装置であって、
前記温度制御機構は、前記押圧ヘッドに設けられた冷却フィンと、該冷却フィンに向けて送風する送風機とを含むことを特徴とする半導体装置の試験装置。
(Appendix 9)
An apparatus for testing a semiconductor device according to appendix 8, wherein
The temperature control mechanism includes a cooling fin provided in the pressing head and a blower that blows air toward the cooling fin.

(付記10)
付記8記載の半導体装置の試験装置であって、
前記温度制御機構は、前記押圧ヘッドに設けられた加熱器を含むことを特徴とする半導体装置の試験装置。
(Appendix 10)
An apparatus for testing a semiconductor device according to appendix 8, wherein
The semiconductor device testing apparatus, wherein the temperature control mechanism includes a heater provided in the pressing head.

(付記11)
付記8記載の半導体装置の試験装置であって、
前記温度制御機構は、前記押圧ヘッドに設けられ、冷媒が流れる流路を有する冷却ユニットを含むことを特徴とする半導体装置の試験装置。
(Appendix 11)
An apparatus for testing a semiconductor device according to appendix 8, wherein
The semiconductor device testing apparatus, wherein the temperature control mechanism includes a cooling unit provided in the pressing head and having a flow path through which a refrigerant flows.

(付記12)
付記8記載の半導体装置の試験装置であって、
前記温度制御機構は、前記押圧ヘッドの前記押圧面の近傍の温度を検出する温度センサと、該温度センサでの検出温度に基づいて温度制御を行なう温度制御器とを含むことを特徴とする半導体装置の試験装置。
(Appendix 12)
An apparatus for testing a semiconductor device according to appendix 8, wherein
The temperature control mechanism includes a temperature sensor that detects a temperature in the vicinity of the pressing surface of the pressing head, and a temperature controller that controls the temperature based on the temperature detected by the temperature sensor. Equipment testing equipment.

(付記13)
付記1記載の半導体装置の試験装置であって、
前記半導体装置は背面に実装端子を有し、該実装端子に接触する第1の接触子が前記押圧ヘッドの前記押圧面に設けられたことを特徴とする半導体装置の試験装置。
(Appendix 13)
An apparatus for testing a semiconductor device according to attachment 1, wherein
The semiconductor device test apparatus according to claim 1, wherein the semiconductor device has a mounting terminal on a back surface, and a first contact that contacts the mounting terminal is provided on the pressing surface of the pressing head.

(付記14)
付記13記載の半導体装置の試験装置であって、
前記押圧ヘッドの前記押圧面の第1の接触子の周囲に第2の接触子が設けられ、該第2の接触子に接触する貫通電極が前記支持基板を貫通して設けられ、該貫通電極に接触する第3の接触子が前記コンタクタに設けられたことを特徴とする半導体装置の試験装置。
(Appendix 14)
An apparatus for testing a semiconductor device according to attachment 13, wherein
A second contact is provided around the first contact on the pressing surface of the pressing head, and a through electrode that contacts the second contact is provided through the support substrate. 3. A test apparatus for a semiconductor device, wherein a third contact that contacts the contactor is provided on the contactor.

(付記15)
付記1記載の半導体装置の試験装置であって、
複数の前記コンタクタが前記試験回路基板に取り付けられ、該複数のコンタクタに対応して複数の前記押圧ヘッドが設けられたことを特徴とする半導体装置の試験装置。
(Appendix 15)
An apparatus for testing a semiconductor device according to attachment 1, wherein
A test apparatus for a semiconductor device, wherein a plurality of contactors are attached to the test circuit board, and a plurality of the pressing heads are provided corresponding to the plurality of contactors.

(付記16)
一方の主面に外部接続端子が配設された半導体装置複数個を、前記外部接続端子を表出させつつ支持基板に整列状態をもって搭載する段階と、
前記支持基板を、試験装置のコンタクタに対応せしめる段階と、
第一の半導体装置をその他方の主面から押圧し、当該半導体装置の外部接続端子と前記コンタクタの接触子とを接触せしめる段階と、
前記コンタクタを介して前記第一の半導体装置の試験を行なう段階と、
前記第一の半導体装置を前記支持基板に回収する段階と、
前記支持基板を移動する段階と、
第二の半導体装置をその他方の主面から押圧し、当該半導体装置の外部接続端子と前記コンタクタの接触子とを接触せしめる段階と、
前記コンタクタを介して前記第二の半導体装置の試験を行なう段階と
を具備することを特徴とする半導体装置の試験方法。
(Appendix 16)
Mounting a plurality of semiconductor devices having external connection terminals on one main surface in an aligned state on a support substrate while exposing the external connection terminals;
Associating the support substrate with a contactor of a test apparatus;
Pressing the first semiconductor device from the other main surface, bringing the external connection terminal of the semiconductor device into contact with the contactor of the contactor;
Testing the first semiconductor device via the contactor;
Recovering the first semiconductor device onto the support substrate;
Moving the support substrate;
Pressing the second semiconductor device from the other main surface to bring the external connection terminal of the semiconductor device into contact with the contactor of the contactor;
And testing the second semiconductor device through the contactor.

(付記17)
付記16記載の半導体装置の試験方法であって、
前記半導体装置を前記コンタクタに対して押圧する際に、前記半導体装置を微小移動又は微小振動させることを特徴とする半導体装置の試験方法。
(Appendix 17)
A test method for a semiconductor device according to appendix 16, wherein
A method for testing a semiconductor device, wherein the semiconductor device is micro-moved or micro-vibrated when the semiconductor device is pressed against the contactor.

(付記18)
付記16記載の半導体装置の試験方法であって、
前記半導体装置に試験を施す際に、試験を施す前記半導体装置だけの背面を冷却又は加熱することを特徴とする半導体装置の試験方法。
(Appendix 18)
A test method for a semiconductor device according to appendix 16, wherein
A method for testing a semiconductor device, comprising: cooling or heating a back surface of only the semiconductor device to be tested when the semiconductor device is tested.

(付記19)
付記18記載の半導体装置の試験方法であって、
試験を施す前記半導体送致の背面の近傍の温度を検出し、検出した温度に基づいて試験を施す前記半導体装置の温度を制御することを特徴とする半導体装置の試験方法。
(Appendix 19)
A test method for a semiconductor device according to appendix 18, wherein
A method for testing a semiconductor device, comprising: detecting a temperature in the vicinity of a back surface of the semiconductor feeding to be tested, and controlling the temperature of the semiconductor device to be tested based on the detected temperature.

(付記20)
付記16記載の半導体装置の試験方法であって、
前記第1の半導体装置は、前記半導体装置のうち複数の半導体装置からなる群から選択された一つ又は複数の半導体装置であることを特徴とする半導体装置の試験方法。
(Appendix 20)
A test method for a semiconductor device according to appendix 16, wherein
The method for testing a semiconductor device, wherein the first semiconductor device is one or a plurality of semiconductor devices selected from the group consisting of a plurality of semiconductor devices among the semiconductor devices.

20 半導体装置
20a ボール電極
20b 背面
20c 実装端子
21 支持基板
21a 凹部
21b 貫通電極
22 ステージ
23 試験回路
24,24−1,24−2,24−3 コンタクタ
24a,24c 接触子
24b 位置決め穴
25,25A,25B,25C,25D,25E,25−1,25−2 押圧ヘッド
25a,25Aa,25Ba,25Ca,25Da,25Ea 押圧面
25b 位置決めガイド
25c 位置決めピン
26 XY移動機構
27 片寄せ機構
30 フィン
31 送風機
32,32−1,32−2 ヒータ
33,33−1,33−2 温度センサ
34,34−1,34−2 温度コントローラ
35−1,35−2 冷却ユニット
DESCRIPTION OF SYMBOLS 20 Semiconductor device 20a Ball electrode 20b Back surface 20c Mounting terminal 21 Support substrate 21a Recessed part 21b Through electrode 22 Stage 23 Test circuit 24, 24-1, 24-2, 24-3 Contactor 24a, 24c Contactor 24b Positioning hole 25, 25A, 25B, 25C, 25D, 25E, 25-1, 25-2 Pressing head 25a, 25Aa, 25Ba, 25Ca, 25Da, 25Ea Pressing surface 25b Positioning guide 25c Positioning pin 26 XY moving mechanism 27 Shift mechanism 30 Fin 31 Blower 32, 32-1, 32-2 Heater 33, 33-1, 33-2 Temperature sensor 34, 34-1, 34-2 Temperature controller 35-1, 35-2 Cooling unit

Claims (13)

一方の面に複数の電極を有する被試験半導体装置の該電極に対応する接触子を備えたコンタクタを具備する試験用回路基板と、
被試験半導体装置を収容する凹部を有する支持基板と、
前記支持基板を支持するステージと、
前記支持基板に搭載された前記被試験半導体装置の他方の面を押圧し、当該被試験半導体装置の前記一方の面の電極を前記コンタクタの接触子に接触せしめる押圧ヘッドと
を備え、
前記ステージは、前記支持基板に搭載された前記被試験半導体装置の少なくとも一つが前記コンタクタに対応する位置へ移動可能とされおり、
前記押圧ヘッドは、前記押圧ヘッドの中央部に設けられ、前記被試験半導体装置を押圧する押圧面と、前記押圧ヘッドの周辺部に設けられ、前記被試験半導体装置を前記凹部内の所定位置に配置する位置決めガイドとを有することを特徴とする半導体装置の試験装置。
A test circuit board including a contactor including a contact corresponding to the electrode of a semiconductor device under test having a plurality of electrodes on one surface;
A support substrate having a recess for accommodating the semiconductor device under test;
A stage for supporting the support substrate;
A pressing head that presses the other surface of the semiconductor device under test mounted on the support substrate and brings the electrode on the one surface of the semiconductor device under test into contact with the contactor of the contactor;
The stage is movable to a position where at least one of the semiconductor devices under test mounted on the support substrate corresponds to the contactor,
The pressing head is provided at a central portion of the pressing head, and is provided at a pressing surface for pressing the semiconductor device under test and a peripheral portion of the pressing head, and the semiconductor device under test is placed at a predetermined position in the recess. A test apparatus for a semiconductor device, comprising: a positioning guide to be arranged.
請求項1記載の半導体装置の試験装置であって、
前記押圧ヘッドの押圧面の温度を制御する温度制御機構が設けられたことを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to claim 1,
A test apparatus for a semiconductor device, comprising a temperature control mechanism for controlling the temperature of the pressing surface of the pressing head.
請求項2記載の半導体装置の試験装置であって、
前記温度制御機構は、前記押圧ヘッドの前記押圧面の近傍の温度を検出する温度センサと、該温度センサでの検出温度に基づいて温度制御を行なう温度制御器とを含むことを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to claim 2,
The temperature control mechanism includes a temperature sensor that detects a temperature in the vicinity of the pressing surface of the pressing head, and a temperature controller that controls the temperature based on the temperature detected by the temperature sensor. Equipment testing equipment.
請求項1記載の半導体装置の試験装置であって、
被試験半導体装置の他方の面に設けられた実装端子に接触する第1の接触子が前記押圧ヘッドの押圧面に設けられたことを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to claim 1,
A test apparatus for a semiconductor device, wherein a first contact that contacts a mounting terminal provided on the other surface of the semiconductor device under test is provided on a pressing surface of the pressing head.
請求項1記載の半導体装置の試験装置であって、
複数の前記コンタクタが前記試験用回路基板に取り付けられ、該複数のコンタクタに対応して複数の前記押圧ヘッドが設けられたことを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to claim 1,
A test apparatus for a semiconductor device, wherein a plurality of contactors are attached to the test circuit board, and a plurality of the pressing heads are provided corresponding to the plurality of contactors.
請求項1乃至5のうちいずれか一項記載の半導体装置の試験装置であって、
前記位置決めガイドは、前記押圧面に対して傾斜する傾斜面を有することを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to any one of claims 1 to 5,
The semiconductor device testing apparatus, wherein the positioning guide has an inclined surface inclined with respect to the pressing surface.
請求項1乃至6のうちいずれか一項記載の半導体装置の試験装置であって、
前記試験用回路基板は第1位置決め孔を有し、前記位置決めガイドは第1位置決めピンを有することを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to any one of claims 1 to 6,
The test apparatus for a semiconductor device, wherein the test circuit board has a first positioning hole, and the positioning guide has a first positioning pin.
請求項1乃至7のうちいずれか一項記載の半導体装置の試験装置であって、
前記ステージは第2位置決めピンを有し、前記支持基板は、前記第2位置決めピンに対応する位置に第2位置決め孔を有することを特徴とする半導体装置の試験装置。
A test apparatus for a semiconductor device according to any one of claims 1 to 7,
The stage includes a second positioning pin, and the support substrate includes a second positioning hole at a position corresponding to the second positioning pin.
一方の面に電極が配設された半導体装置複数個を、前記電極を表出させつつ支持基板に整列状態をもって搭載する段階と、
前記支持基板を、試験装置のコンタクタに対応せしめる段階と、
前記被試験半導体装置を押圧する押圧面と、前記被試験半導体装置を前記凹部内の所定位置に配置する位置決めガイドとを有する押圧ヘッドを用いて、第一の半導体装置をその他方の面から押圧し、当該半導体装置の前記一方の面の電極と前記コンタクタの接触子とを接触せしめる段階と、
前記コンタクタを介して前記第一の半導体装置の試験を行なう段階と、
前記第一の半導体装置を前記支持基板に回収する段階と、
前記支持基板を移動する段階と、
第二の半導体装置をその他方の面から押圧し、当該半導体装置の電極と前記コンタクタの接触子とを接触せしめる段階と、
前記コンタクタを介して前記第二の半導体装置の試験を行なう段階と
を具備し、
前記押圧面は、前記押圧ヘッドの中央部に設けられ、前記位置決めガイドは、前記押圧ヘッドの周辺部に設けられることを特徴とする半導体装置の試験方法。
Mounting a plurality of semiconductor devices having electrodes disposed on one side thereof in an aligned state on a support substrate while exposing the electrodes;
Associating the support substrate with a contactor of a test apparatus;
Using a pressing head having a pressing surface for pressing the semiconductor device under test and a positioning guide for placing the semiconductor device under test at a predetermined position in the recess, the first semiconductor device is pressed from the other surface. And bringing the electrode on the one surface of the semiconductor device into contact with the contactor of the contactor;
Testing the first semiconductor device via the contactor;
Recovering the first semiconductor device onto the support substrate;
Moving the support substrate;
Pressing the second semiconductor device from the other surface to bring the electrode of the semiconductor device into contact with the contactor of the contactor;
Testing the second semiconductor device through the contactor,
The method of testing a semiconductor device, wherein the pressing surface is provided at a central portion of the pressing head, and the positioning guide is provided at a peripheral portion of the pressing head.
請求項9記載の半導体装置の試験方法であって、
前記半導体装置を前記コンタクタに対して押圧する際に、前記半導体装置を微小移動又は微小振動させることを特徴とする半導体装置の試験方法。
A test method for a semiconductor device according to claim 9, comprising:
A method for testing a semiconductor device, wherein the semiconductor device is micro-moved or micro-vibrated when the semiconductor device is pressed against the contactor.
請求項9記載の半導体装置の試験方法であって、
前記半導体装置に試験を施す際に、試験を施す前記半導体装置だけの前記他方の面を冷却又は加熱することを特徴とする半導体装置の試験方法。
A test method for a semiconductor device according to claim 9, comprising:
A method for testing a semiconductor device, wherein when the semiconductor device is tested, the other surface of only the semiconductor device to be tested is cooled or heated.
請求項9記載の半導体装置の試験方法であって、
試験を施す前記半導体装置の背面の近傍の温度を検出し、検出した温度に基づいて試験を施す前記半導体装置の温度を制御することを特徴とする半導体装置の試験方法。
A test method for a semiconductor device according to claim 9, comprising:
A method for testing a semiconductor device, comprising: detecting a temperature in the vicinity of a back surface of the semiconductor device to be tested, and controlling the temperature of the semiconductor device to be tested based on the detected temperature.
請求項9乃至12のうちいずれか一項記載の半導体装置の試験方法であって、
試験用回路基板は第1位置決め孔を有し、
前記位置決めガイドは第1位置決めピンを有し、
前記第一の半導体装置を押圧する工程及び前記第二の半導体装置を押圧する工程において、前記第1位置決め孔に前記第1位置決めピンが挿入されることを特徴とする半導体装置の試験方法。
A test method for a semiconductor device according to any one of claims 9 to 12,
The test circuit board has a first positioning hole,
The positioning guide has a first positioning pin;
A test method for a semiconductor device, wherein the first positioning pin is inserted into the first positioning hole in the step of pressing the first semiconductor device and the step of pressing the second semiconductor device.
JP2010205677A 2010-09-14 2010-09-14 Semiconductor device test apparatus and test method Expired - Fee Related JP5423627B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010205677A JP5423627B2 (en) 2010-09-14 2010-09-14 Semiconductor device test apparatus and test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010205677A JP5423627B2 (en) 2010-09-14 2010-09-14 Semiconductor device test apparatus and test method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005105226A Division JP2006284384A (en) 2005-03-31 2005-03-31 Testing device and test method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2010276621A true JP2010276621A (en) 2010-12-09
JP5423627B2 JP5423627B2 (en) 2014-02-19

Family

ID=43423685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205677A Expired - Fee Related JP5423627B2 (en) 2010-09-14 2010-09-14 Semiconductor device test apparatus and test method

Country Status (1)

Country Link
JP (1) JP5423627B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014077715A (en) * 2012-10-11 2014-05-01 Hioki Ee Corp Substrate support device and substrate inspection device
TWI555687B (en) * 2014-11-28 2016-11-01 Ueno Seiki Co Ltd Electronic component handling device
JP7471190B2 (en) 2020-09-30 2024-04-19 三菱電機株式会社 Semiconductor device characteristic inspection equipment

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114233A (en) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp Test handler for semiconductor device
JPH0618616A (en) * 1992-07-06 1994-01-28 Matsushita Electron Corp Measuring method for semiconductor device
JPH07209373A (en) * 1993-11-30 1995-08-11 Nec Corp Cooling tester
JPH08316636A (en) * 1995-05-15 1996-11-29 Matsushita Electric Ind Co Ltd Semiconductor device
JPH09274066A (en) * 1996-02-07 1997-10-21 Fujitsu Ltd Semiconductor tester, testing method utilizing tester thereof and semiconductor device
JP2002257900A (en) * 2001-02-28 2002-09-11 Advantest Corp Conveyance medium for electronic component to be tested, electronic component testing device, and method of testing
WO2004106944A2 (en) * 2003-05-30 2004-12-09 Advantest Corp Electronic part test device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114233A (en) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp Test handler for semiconductor device
JPH0618616A (en) * 1992-07-06 1994-01-28 Matsushita Electron Corp Measuring method for semiconductor device
JPH07209373A (en) * 1993-11-30 1995-08-11 Nec Corp Cooling tester
JPH08316636A (en) * 1995-05-15 1996-11-29 Matsushita Electric Ind Co Ltd Semiconductor device
JPH09274066A (en) * 1996-02-07 1997-10-21 Fujitsu Ltd Semiconductor tester, testing method utilizing tester thereof and semiconductor device
JP2002257900A (en) * 2001-02-28 2002-09-11 Advantest Corp Conveyance medium for electronic component to be tested, electronic component testing device, and method of testing
WO2004106944A2 (en) * 2003-05-30 2004-12-09 Advantest Corp Electronic part test device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014077715A (en) * 2012-10-11 2014-05-01 Hioki Ee Corp Substrate support device and substrate inspection device
TWI555687B (en) * 2014-11-28 2016-11-01 Ueno Seiki Co Ltd Electronic component handling device
JP7471190B2 (en) 2020-09-30 2024-04-19 三菱電機株式会社 Semiconductor device characteristic inspection equipment

Also Published As

Publication number Publication date
JP5423627B2 (en) 2014-02-19

Similar Documents

Publication Publication Date Title
JP2006284384A (en) Testing device and test method of semiconductor device
JP6099347B2 (en) Wafer mounting method and wafer inspection apparatus
JP4491513B1 (en) Semiconductor wafer testing equipment
KR101456253B1 (en) Probe apparatus and test apparatus
JP4765127B1 (en) Tray unit and semiconductor device inspection device
JP2003059602A (en) Socket for semiconductor device
JP2010186998A6 (en) Semiconductor wafer testing equipment
KR20180043814A (en) Wafer Inspection Method and Wafer Inspection Device
TW201347062A (en) Testing system for testing semiconductor package stacking chips and semiconductor automatic tester thereof
JP2016095141A (en) Inspection unit for semiconductor device
JP2007178132A (en) Semiconductor inspection system and semiconductor inspection method
JP5423627B2 (en) Semiconductor device test apparatus and test method
KR20060125136A (en) Carrier module for semiconductor test handler
WO2010007653A1 (en) Socket guide, socket, pusher and electronic part testing device
TWI418800B (en) A conductive member, a connecting member, a test apparatus, and a method of repairing the connecting member
JP2009231848A (en) Semiconductor wafer test apparatus, method, and prove card for semiconductor wafer
US11269004B2 (en) Inspection apparatus and inspection method for inspecting electrical characteristic of electronic device
JP2002181887A (en) Testing device for electronic component
KR200414883Y1 (en) Carrier unit for semiconductor device
US11828794B2 (en) Placement table, testing device, and testing method
JP2005249448A (en) Semiconductor component inspection device
KR101183614B1 (en) Probe card
JP5201099B2 (en) Contactor, semiconductor integrated circuit test method and test apparatus
TW201350862A (en) Film type probe card
JP2018189390A (en) Carrier for electronic component tester

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5423627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees