JPH09274066A - Semiconductor tester, testing method utilizing tester thereof and semiconductor device - Google Patents

Semiconductor tester, testing method utilizing tester thereof and semiconductor device

Info

Publication number
JPH09274066A
JPH09274066A JP8318269A JP31826996A JPH09274066A JP H09274066 A JPH09274066 A JP H09274066A JP 8318269 A JP8318269 A JP 8318269A JP 31826996 A JP31826996 A JP 31826996A JP H09274066 A JPH09274066 A JP H09274066A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
test
recess
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8318269A
Other languages
Japanese (ja)
Inventor
Yukinori Sumi
幸典 角
Norio Fukazawa
則雄 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8318269A priority Critical patent/JPH09274066A/en
Publication of JPH09274066A publication Critical patent/JPH09274066A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To shorten the time of the test of a semiconductor device having bump electrodes and the inspection of the protruding electrodes and to improve reliability. SOLUTION: In a semiconductor tester 10, each bump electrode is coupled into each inspecting concave part 17 formed in the upper surface of a forming board 16 by the descending operation of a semiconductor device 11 held by a fixing jig 13. At this time, the appearance shape and the position of each bump electrode 12 are inspected by the coupling with each inspecting concave part 17. Then, each bump electrode 12 is connected to each measuring terminal 19 (191 -193 ) in each inspecting concave part 17, and the electric operation test of the semiconductor device 11 is performed. Thus, the electric operation test of the semiconductor device 11 and the inspection for the appearance shape and the arranging positions of a plurality of the bump electrodes 12 provided at the lower surface of the semiconductor device 11 can be performed at the same time. Therefore, the time for the test and the inspection can be shortened, and the reliability of the inspection can be enhanced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体試験装置及び
これを利用した試験方法及び半導体装置に係り、特に突
起電極を有する半導体チップ及び半導体装置の試験に用
いて好適な半導体試験装置及びこれを利用した試験方法
及び半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus, a test method using the same, and a semiconductor device, and more particularly, a semiconductor test apparatus suitable for use in testing semiconductor chips and semiconductor devices having protruding electrodes and the semiconductor test apparatus using the same And a semiconductor device.

【0002】近年、半導体装置の高密度化,高速化,小
型化が要求されており、この要求に対応すべく、パッケ
ージに封止されていない半導体チップ(いわゆるベアチ
ップ)又はBGA(Ball Grid Array)構造の半導体装置
を回路基板上に直接複数個搭載する実装方法が多用され
るようになってきている。
2. Description of the Related Art In recent years, high density, high speed, and miniaturization of semiconductor devices have been demanded. To meet these demands, a semiconductor chip (so-called bare chip) or a BGA (Ball Grid Array) which is not sealed in a package. A mounting method of mounting a plurality of semiconductor devices having a structure directly on a circuit board has been frequently used.

【0003】この実装方法においては、例えば複数個配
設されるベアチップあるいは半導体装置の内、一つに異
常があれば装置全体が不良品となるため、個々のベアチ
ップあるいは半導体装置に高い信頼性が要求される。そ
こで、個々のベアチップあるいは半導体装置が正常に機
能するか否かを調べる試験が重要な課題となってきてい
る。
In this mounting method, for example, if one of a plurality of bare chips or semiconductor devices is abnormal, the entire device is defective, so that each bare chip or semiconductor device has high reliability. Required. Therefore, a test for checking whether or not each bare chip or semiconductor device normally functions has become an important issue.

【0004】[0004]

【従来の技術】従来より、下面に球状に突出する突起電
極を有する半導体装置(以下、樹脂封止されていないベ
アチップ及び樹脂封止された半導体装置を総称して「半
導体装置」という)の試験方法として種々の試験方法が
提案されており、また実施されている。
2. Description of the Related Art Conventionally, a test of a semiconductor device (hereinafter, a resin-sealed bare chip and a resin-sealed semiconductor device is generically referred to as a "semiconductor device") having a projecting electrode having a spherical projection on its lower surface. Various test methods have been proposed and implemented as methods.

【0005】この種の半導体装置の電気的動作試験を行
う場合、突起電極に試験装置の試験針を接触させるた
め、突起電極をできるだけ変質させずに各突起電極の電
気的接続の試験を行なわなければならず、さらに試験の
信頼性が高く、且つ低コストであることが要求されてい
る。
When conducting an electrical operation test of this type of semiconductor device, the test needle of the tester is brought into contact with the protruding electrode, and therefore the electrical connection of each protruding electrode must be tested without degrading the protruding electrode as much as possible. In addition, the test is required to have high reliability and low cost.

【0006】従来の半導体試験装置としては、例えば半
導体用テストソケットを使用したものがある。この半導
体用テストソケットは、プローブ(試験針)を用いた試
験方法により半導体の電気的動作を試験する構成となっ
ている。この試験法は、半導体装置の下面に形成された
複数の突起電極に対応するよう試験用基板に複数のプロ
ーブを配設しておき、このプローブの先端を直接突起電
極に接触させることにより試験を行う試験方法である。
As a conventional semiconductor test apparatus, there is one using a semiconductor test socket, for example. This semiconductor test socket is configured to test the electrical operation of a semiconductor by a test method using a probe (test needle). In this test method, a plurality of probes are arranged on a test substrate so as to correspond to the plurality of protruding electrodes formed on the lower surface of the semiconductor device, and the test is performed by directly contacting the tips of the probes with the protruding electrodes. This is the test method to be performed.

【0007】すなわち、半導体用テストソケットは、半
導体装置の複数の突起電極と同一の配列に設けられた複
数のプローブを有し、このプローブにはU字状に曲げら
れた撓み部分が設けられている。そして、プローブの先
端が半導体装置の突起電極に当接して押圧されると、撓
み部分が変形して突起電極の損傷を軽減するようになっ
ている。
That is, the semiconductor test socket has a plurality of probes provided in the same arrangement as the plurality of protruding electrodes of the semiconductor device, and the probes are provided with a U-shaped bent portion. There is. Then, when the tip of the probe comes into contact with and is pressed by the protruding electrode of the semiconductor device, the bent portion is deformed to reduce damage to the protruding electrode.

【0008】また、突起電極は半導体装置の下面にマト
リクス状に設けられているため、半導体装置が基板に実
装された状態では各突起電極の接続状態が外部から確認
できないので、実装前に突起電極の寸法、形状を検査す
る必要がある。この種の検査装置としては、例えば光学
的に突起電極の突出高さを測定するものがある。この他
の検査方法としては、検査員の目視により突起電極の形
状をチェックする方法がある。
Further, since the protruding electrodes are provided in a matrix on the lower surface of the semiconductor device, the connection state of each protruding electrode cannot be confirmed from the outside when the semiconductor device is mounted on the substrate. It is necessary to inspect the size and shape of. An example of this type of inspection device is one that optically measures the protruding height of the protruding electrode. As another inspection method, there is a method of visually checking the shape of the protruding electrodes by an inspector.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来は
半導体装置の電気的な試験と突起電極の形状の検査とを
別々に行っており、検査工程に多くの手間がかかるばか
りか検査終了までの時間が余計にかかるため、検査効率
が低いといった問題があった。
However, conventionally, the electrical test of the semiconductor device and the inspection of the shape of the bump electrode are separately performed, which not only requires a lot of time and labor until the inspection is completed. However, there is a problem that the inspection efficiency is low.

【0010】また、上記したプローブ試験法により半導
体装置の電気的な試験を行う場合、突起電極の高さにバ
ラツキがあるため、プローブの先端との接続が十分でな
い場合がある。さらに、プローブにはU字状に曲げられ
た撓み部分が設けられているもののプローブの先端が突
起電極に当接したとき、半田により形成された突起電極
を変形させてしまうおそれがあった。
When conducting an electrical test of a semiconductor device by the above-described probe test method, the height of the protruding electrode may vary, so that the connection with the tip of the probe may not be sufficient. Further, although the probe is provided with a U-shaped bent portion, when the tip of the probe comes into contact with the protruding electrode, the protruding electrode formed by solder may be deformed.

【0011】また、突起電極の検査を行う場合、半導体
装置の下面に多数の突起電極が所定の配列で密集して設
けられているので、光学的に突起電極の突出高さを測定
することが難しく、また検査員が目視により全ての突起
電極の外観形状をチェックすることは困難であり、検査
の信頼性が低いばかりか検査時間の短縮にも限界があ
る。
Further, when the projection electrodes are inspected, a large number of the projection electrodes are densely arranged in a predetermined array on the lower surface of the semiconductor device, so that the projection height of the projection electrodes can be optically measured. It is difficult, and it is difficult for the inspector to visually check the external appearances of all the protruding electrodes. Therefore, not only the reliability of the inspection is low but also the inspection time can be shortened.

【0012】本発明は上記の点に鑑みてなされたもので
あり、突起電極の信頼性及び試験の効率を向上しうる半
導体試験装置及びこれを利用した試験方法及び半導体装
置を提供することを目的とする。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a semiconductor test apparatus capable of improving the reliability of the protruding electrodes and the efficiency of the test, a test method using the same, and a semiconductor device. And

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、本発明では下記の種々の手段を講じた事を特徴とす
るものである。請求項1記載の発明では、一面に複数の
突起電極を有する被試験半導体が装着され、該突起電極
に測定端子を接触させて電気的に接続することにより該
被試験半導体の試験を行う構成とされた半導体試験装置
において、前記被試験半導体の一面に対向するように基
板を設け、該基板に前記突起電極に対応した形状の凹部
を設け、前記複数の突起電極の夫々が前記基板の凹部に
嵌合することにより前記突起電極の端部が前記測定端子
に電気的に接続され電気的動作試験を行うよう構成した
ことを特徴とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following various means. According to the invention of claim 1, a semiconductor under test having a plurality of projecting electrodes is mounted on one surface, and a test terminal is tested by contacting the measuring electrodes with the projecting electrodes and electrically connecting them. In the semiconductor testing device described above, a substrate is provided so as to face one surface of the semiconductor under test, and a recess having a shape corresponding to the protruding electrode is provided on the substrate, and each of the plurality of protruding electrodes is provided in the recess of the substrate. By fitting, the ends of the protruding electrodes are electrically connected to the measuring terminals, and an electrical operation test is performed.

【0014】また、請求項2記載の発明では、前記請求
項1記載の半導体試験装置において、前記複数の突起電
極の夫々が前記基板の凹部に嵌合することにより前記突
起電極を成形すると共に前記突起電極の形状検査を行う
ことを特徴とするものである。
According to a second aspect of the present invention, in the semiconductor test apparatus according to the first aspect, each of the plurality of projecting electrodes is fitted into a recess of the substrate to form the projecting electrode and It is characterized in that the shape of the protruding electrode is inspected.

【0015】また、請求項3記載の発明では、前記請求
項1記載の半導体試験装置において、前記複数の突起電
極の夫々が前記基板の凹部に嵌合することにより前記突
起電極の形状検査を行うと同時に、前記突起電極の端部
が前記測定端子に電気的に接続され電気的動作試験を行
うよう構成したことを特徴とするものである。
According to a third aspect of the present invention, in the semiconductor test apparatus according to the first aspect, the shape inspection of the protruding electrode is performed by fitting each of the plurality of protruding electrodes into the recess of the substrate. At the same time, the end portion of the protruding electrode is electrically connected to the measuring terminal to perform an electrical operation test.

【0016】また、請求項4記載の発明では、前記請求
項1乃至3のいずれかに記載の半導体試験装置におい
て、前記被試験半導体と前記基板とが平行状態を保つよ
うに位置調整を行う調芯機構を設けたことを特徴とする
ものである。
According to a fourth aspect of the invention, in the semiconductor test apparatus according to any one of the first to third aspects, a position adjustment is performed so that the semiconductor under test and the substrate are kept in parallel. A core mechanism is provided.

【0017】また、請求項5記載の発明では、前記請求
項1乃至4のいずれかに記載の半導体試験装置におい
て、前記突起電極と前記凹部との相対位置が一致するよ
うに前記被試験半導体と前記基板との相対位置を規制す
る位置決め機構を設けたことを特徴とするものである。
According to a fifth aspect of the present invention, in the semiconductor test apparatus according to any one of the first to fourth aspects, the semiconductor device under test is arranged so that the relative positions of the protruding electrodes and the recesses coincide with each other. It is characterized in that a positioning mechanism for regulating the relative position with respect to the substrate is provided.

【0018】また、請求項6記載の発明では、前記請求
項1乃至4のいずれかに記載の半導体試験装置におい
て、前記基板をフローティング状態に設け、前記複数の
突起電極の夫々が前記基板の凹部に嵌合することによ
り、前記突起電極と前記凹部との相対位置が一致するよ
うに前記被試験半導体に対する前記基板の位置を位置決
めすることを特徴とするものである。
According to a sixth aspect of the present invention, in the semiconductor test apparatus according to any of the first to fourth aspects, the substrate is provided in a floating state, and each of the plurality of protruding electrodes is a concave portion of the substrate. The position of the substrate with respect to the semiconductor under test is positioned so that the relative positions of the protruding electrodes and the recesses coincide with each other.

【0019】また、請求項7記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体試験装置におい
て、前記測定端子を上下動可能に設け、前記突起電極を
前記基板の凹部に嵌合させることにより前記測定端子が
下動すると共に前記突起電極が前記測定端子に接続され
るよう構成したことを特徴とするものである。
According to a seventh aspect of the present invention, in the semiconductor test apparatus according to any of the first to sixth aspects, the measurement terminal is provided so as to be vertically movable, and the protruding electrode is fitted in the concave portion of the substrate. It is characterized in that the measurement terminal is moved downward and the projecting electrode is connected to the measurement terminal by combining them.

【0020】また、請求項8記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体試験装置におい
て、前記被試験半導体とこの被試験半導体を支持する固
定治具との間、または前記被試験半導体と前記基板との
間、または前記基板と前記測定端子が形成された測定基
板との間の何れかに、弾性を有する緩衝材を設けたこと
を特徴とするものである。
Further, in the invention described in claim 8, in the semiconductor test apparatus according to any one of claims 1 to 6, between the semiconductor under test and a fixture for supporting the semiconductor under test, or A buffer material having elasticity is provided between the semiconductor under test and the substrate or between the substrate and the measurement substrate on which the measurement terminals are formed.

【0021】また、請求項9記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体試験装置におい
て、前記被試験半導体と前記基板との間に、前記被試験
半導体と前記基板との間のクリアランスを一定に保つス
ペーサを設けたことを特徴とするものである。
According to a ninth aspect of the invention, in the semiconductor test apparatus according to any one of the first to sixth aspects, the semiconductor under test and the substrate are provided between the semiconductor under test and the substrate. It is characterized in that a spacer for keeping the clearance between them constant is provided.

【0022】また、請求項10記載の発明では、前記請
求項1乃至9のいずれかに記載の半導体試験装置におい
て、前記測定端子の先端部に突起状端子を形成したこと
を特徴とするものである。また、請求項11記載の発明
では、前記請求項10記載の半導体試験装置において、
前記突起状端子をスタッドバンプにより形成したことを
特徴とするものである。
According to a tenth aspect of the invention, in the semiconductor test apparatus according to any one of the first to ninth aspects, a protruding terminal is formed at the tip of the measuring terminal. is there. In the invention according to claim 11, in the semiconductor test apparatus according to claim 10,
It is characterized in that the protruding terminals are formed by stud bumps.

【0023】また、請求項12記載の発明では、前記請
求項10または請求項11記載の半導体試験装置におい
て、前記突起状端子は、同種または異種の金属よりなる
複数個のスタッドバンプを複数個多段に形成した構造を
有することを特徴とするものである。
According to the twelfth aspect of the present invention, in the semiconductor test apparatus according to the tenth aspect or the eleventh aspect, the projecting terminal has a plurality of stud bumps made of the same kind or different kinds of metal. It is characterized by having a structure formed in.

【0024】また、請求項13記載の発明では、前記請
求項1乃至9のいずれかに記載の半導体試験装置におい
て、前記測定端子の表面部に粗化面を形成したことを特
徴とするものである。また、請求項14記載の発明で
は、前記請求項1乃至9のいずれかに記載の半導体試験
装置において、前記測定端子の表面部に、前記測定端子
の材料とは異なる材料よりなる異種金属膜を形成したこ
とを特徴とするものである。
The invention according to claim 13 is characterized in that, in the semiconductor test apparatus according to any one of claims 1 to 9, a roughened surface is formed on a surface portion of the measuring terminal. is there. According to a fourteenth aspect of the invention, in the semiconductor test apparatus according to any one of the first to ninth aspects, a dissimilar metal film made of a material different from a material of the measurement terminal is provided on a surface portion of the measurement terminal. It is characterized by being formed.

【0025】また、請求項15記載の発明では、前記請
求項1乃至14のいずれかに記載の半導体試験装置にお
いて、前記基板に形成された凹部の形状を、半球形状,
円錐形状,及び角錐形状の内のいずれか一つの形状とし
たことを特徴とするものである。
According to a fifteenth aspect of the present invention, in the semiconductor test apparatus according to any one of the first to fourteenth aspects, the shape of the recess formed in the substrate is a hemispherical shape,
It is characterized in that either one of a conical shape and a pyramid shape is used.

【0026】また、請求項16記載の発明では、前記請
求項1乃至15のいずれかに記載の半導体試験装置にお
いて、前記測定端子を、フレキシブル構造とされた端子
シートと、前記端子シートの下部に位置すると共に前記
基板の凹部と対向する位置に凸部を形成した基台とによ
り構成し、前記凸部が前記端子シート部を押し出すこと
により測定端子を形成することを特徴とするものであ
る。
According to a sixteenth aspect of the present invention, in the semiconductor test apparatus according to any one of the first to fifteenth aspects, the measuring terminals are provided on a terminal sheet having a flexible structure and a lower portion of the terminal sheet. It is characterized in that it is configured by a base having a convex portion formed at a position facing the concave portion of the substrate and the convex portion pushes out the terminal sheet portion to form a measurement terminal.

【0027】また、請求項17記載の発明では、前記請
求項1乃至16のいずれかに記載の半導体試験装置にお
いて、前記基板の前記測定端子と対向する位置に第2の
凹部を形成したことを特徴とするものである。
According to the seventeenth aspect of the present invention, in the semiconductor test apparatus according to any one of the first to sixteenth aspects, the second concave portion is formed at a position facing the measurement terminal of the substrate. It is a feature.

【0028】また、請求項18記載の発明では、前記請
求項1乃至17のいずれかに記載の半導体試験装置にお
いて、前記基板と、前記測定端子が形成された測定基板
との位置決めを行なう基板位置決め機構を設けたことを
特徴とするものである。
According to the eighteenth aspect of the present invention, in the semiconductor test apparatus according to any one of the first to seventeenth aspects, the substrate positioning is performed to position the substrate and the measurement substrate on which the measurement terminals are formed. It is characterized in that a mechanism is provided.

【0029】また、請求項19記載の発明では、前記請
求項1乃至18のいずれかに記載の半導体試験装置にお
いて、前記基板と、前記被試験半導体との位置決めを行
なう半導体位置決め機構を設けたことを特徴とする半導
体試験装置。
According to a nineteenth aspect of the invention, in the semiconductor test apparatus according to any one of the first to eighteenth aspects, a semiconductor positioning mechanism for positioning the substrate and the semiconductor under test is provided. Semiconductor test equipment characterized by.

【0030】また、請求項20記載の発明では、一面に
複数の突起電極を有する被試験半導体が装着され、該突
起電極に測定端子を接触させて電気的に接続することに
より該被試験半導体の試験を行う構成とされた半導体試
験装置の試験方法において、前記被試験半導体の一面に
対向するように設けられた基板の凹部に前記複数の突起
電極を嵌合させて各突起電極の形状を試験すると共に、
前記突起電極の端部を前記凹部に設けられた前記測定端
子に電気的に接続させて前記被試験半導体の試験を行う
ことを特徴とするものである。
According to the invention of claim 20, a semiconductor under test having a plurality of protruding electrodes is mounted on one surface, and a measuring terminal is brought into contact with and electrically connected to the protruding electrodes of the semiconductor under test. In a method of testing a semiconductor testing device configured to perform a test, the shape of each protruding electrode is tested by fitting the plurality of protruding electrodes into a recess of a substrate provided so as to face one surface of the semiconductor under test. Along with
The test of the semiconductor device under test is performed by electrically connecting an end of the protruding electrode to the measurement terminal provided in the recess.

【0031】また、請求項21記載の発明では、前記請
求項20記載の半導体試験装置の試験方法において、前
記基板或いは前記被試験半導体の少なく一方を振動させ
ることにより、前記基板に形成された凹部に前記突起電
極を位置決めすることを特徴とするものである。
According to a twenty-first aspect of the present invention, in the test method for a semiconductor test apparatus according to the twentieth aspect, a recess formed in the substrate by vibrating at least one of the substrate and the semiconductor under test. The projection electrode is positioned at the position.

【0032】また、請求項22記載の発明では、前記請
求項20記載の半導体試験装置の試験方法において、前
記基板に真空吸引装置に接続れさた吸引孔を形成すると
共に、前記吸引孔により前記突起電極を吸引することに
より、前記基板に形成された凹部に前記突起電極を位置
決めすることを特徴とするものである。
Further, in the invention according to claim 22, in the test method for a semiconductor testing device according to claim 20, suction holes connected to a vacuum suction device are formed in the substrate, and the suction holes are used to form the suction holes. By sucking the protruding electrodes, the protruding electrodes are positioned in the recesses formed in the substrate.

【0033】また、請求項23記載の発明では、前記請
求項20記載の半導体試験装置の試験方法において、前
記基板を多孔質材料により形成すると共に該基板を真空
吸引装置に接続し、前記基板に前記突起電極を吸引する
ことにより、前記基板に形成された凹部に前記突起電極
を位置決めすることを特徴とするものである。
Further, in the invention of claim 23, in the test method of the semiconductor testing device according to claim 20, the substrate is formed of a porous material, and the substrate is connected to a vacuum suction device, By sucking the protruding electrodes, the protruding electrodes are positioned in the recesses formed in the substrate.

【0034】また、請求項24記載の発明では、前記請
求項20記載の半導体試験装置の試験方法において、前
記被試験半導体を前記基板に沿って水平移動させうる移
動装置を設け、該移動装置により前記被試験半導体を水
平移動させることにより、前記突起電極を前記凹部に嵌
合させ位置決めすることを特徴とするものである。
According to a twenty-fourth aspect of the present invention, in the test method of the semiconductor test apparatus according to the twentieth aspect, a moving device that can horizontally move the semiconductor under test is provided along the substrate, and the moving device is used. It is characterized in that the semiconductor under test is horizontally moved to fit and position the protruding electrodes in the recesses.

【0035】また、請求項25記載の発明では、前記請
求項20記載の半導体試験装置の試験方法において、前
記凹部に勾配の異なる第1及び第2の傾斜面を形成し、
該第1及び第2の傾斜面の勾配差に基づき前記突起電極
を前記凹部に嵌合させ位置決めすることを特徴とするも
のである。
Further, in the invention of claim 25, in the test method of the semiconductor testing device according to claim 20, first and second inclined surfaces having different slopes are formed in the recess,
It is characterized in that the protruding electrode is fitted and positioned in the recess based on the difference in gradient between the first and second inclined surfaces.

【0036】また、請求項26記載の発明では、半導体
素子に突起電極を有しており、前記突起電極に対応した
凹部が形成された基板を有する半導体試験装置に装着さ
れて所定の電気的動作試験が行なわれる半導体装置にお
いて、前記突起電極は、前記基板に形成された凹部に押
し当てられることにより、前記凹部の形状に沿った形状
に整形されていることを特徴とするものである。
According to a twenty-sixth aspect of the present invention, the semiconductor element has a protruding electrode, and the semiconductor device is mounted on a semiconductor testing apparatus having a substrate in which a recess corresponding to the protruding electrode is formed. In the semiconductor device to be tested, the bump electrode is shaped into a shape that conforms to the shape of the recess by being pressed against the recess formed in the substrate.

【0037】更に、請求項27記載の発明では、前記請
求項26記載の半導体装置において、前記突起電極の形
状は円錐形状または円柱形状であることを特徴とするも
のである。
Further, in the invention described in Item 27, in the semiconductor device described in Item 26, the shape of the protruding electrode is a conical shape or a cylindrical shape.

【0038】上記した各手段は、下記のように作用す
る。請求項1記載の発明によれば、複数の突起電極の夫
々が基板の凹部に嵌合することにより突起電極の端部が
測定端子に電気的に接続されるため、各突起電極の形状
を凹部との嵌合により検査することができると共に突起
電極が測定端子に接続されることにより被試験半導体の
電気的試験を行うことができる。そのため、被試験半導
体の試験及び突起電極の検査を同時に行うことが可能と
なり、検査工程での信頼性の向上と共に試験、検査時間
の短縮化を図ることができる。
Each of the above means operates as follows. According to the first aspect of the present invention, since each of the plurality of protruding electrodes is fitted into the recess of the substrate to electrically connect the end of the protruding electrode to the measurement terminal, the shape of each protruding electrode is changed to the recess. It is possible to inspect the semiconductor under test by connecting with the measurement terminal, and it is possible to perform an electrical test of the semiconductor under test. Therefore, the test of the semiconductor under test and the inspection of the bump electrode can be performed at the same time, and the reliability in the inspection process can be improved and the test and inspection time can be shortened.

【0039】また、請求項2記載の発明によれば、複数
の突起電極の夫々が基板の凹部に嵌合することにより突
起電極を成形すると共に突起電極の形状検査を行うた
め、突起電極の形状が異なる場合でも基板の凹部に合っ
た形状に成形され、突起電極の形状不良を減少させるこ
とができる。
According to the second aspect of the invention, since the plurality of protruding electrodes are fitted into the recesses of the substrate to form the protruding electrodes and to inspect the shape of the protruding electrodes, the shape of the protruding electrodes is determined. Even if they are different from each other, the shape is formed so as to match the concave portion of the substrate, and the defective shape of the protruding electrode can be reduced.

【0040】また、請求項3記載の発明では、複数の突
起電極の夫々が基板の凹部に嵌合することにより突起電
極の形状検査を行うと同時に、突起電極の端部が測定端
子に電気的に接続され電気的動作試験を行うため、突起
電極の検査工程が一工程で済むことになり、突起電極の
検査時間を大幅に短縮することができる。
According to the third aspect of the invention, the shape of the protruding electrode is inspected by fitting each of the plurality of protruding electrodes into the concave portion of the substrate, and at the same time, the end of the protruding electrode is electrically connected to the measuring terminal. Since the electrical operation test is carried out by connecting to, the step of inspecting the protruding electrode is completed in one step, and the inspection time of the protruding electrode can be greatly shortened.

【0041】また、請求項4記載の発明によれば、被試
験半導体と基板とが平行状態を保つように位置調整を行
う調芯機構を設けたため、被試験半導体が傾いた状態で
装着されても複数の突起電極の夫々を正確に凹部に嵌合
させることができ、被試験半導体の試験及び突起電極の
検査の信頼性を向上させることができる。
Further, according to the invention of claim 4, since the aligning mechanism for adjusting the position is provided so that the semiconductor under test and the substrate are kept in parallel, the semiconductor under test is mounted in an inclined state. In addition, each of the plurality of protruding electrodes can be accurately fitted into the recess, and the reliability of the test of the semiconductor under test and the inspection of the protruding electrode can be improved.

【0042】また、請求項5記載の発明によれば、位置
決め機構により突起電極と凹部との相対位置が一致する
ように被試験半導体と基板との相対位置を規制するた
め、複数の突起電極の夫々を正確に凹部に嵌合させるこ
とができ、被試験半導体の試験及び突起電極の検査の信
頼性を向上させることができる。
According to the fifth aspect of the present invention, the positioning mechanism regulates the relative positions of the semiconductor under test and the substrate so that the relative positions of the protruding electrodes and the recesses coincide with each other. Each of them can be fitted into the recess accurately, and the reliability of the test of the semiconductor under test and the inspection of the protruding electrode can be improved.

【0043】また、請求項6記載の発明によれば、基板
をフローティング状態に設け、複数の突起電極の夫々が
基板の凹部に嵌合することにより、突起電極と凹部との
相対位置が一致するように被試験半導体に対する基板の
位置を位置決めするため、複数の突起電極の夫々を正確
に凹部に嵌合させることができ、被試験半導体の試験及
び突起電極の検査の信頼性を向上させることができる。
According to the sixth aspect of the invention, the substrate is provided in a floating state, and each of the plurality of projecting electrodes fits into the recess of the substrate, whereby the relative positions of the projecting electrode and the recess are matched. Since the position of the substrate with respect to the semiconductor under test is positioned as described above, it is possible to accurately fit each of the plurality of protruding electrodes into the recess, and improve the reliability of the test of the semiconductor under test and the inspection of the protruding electrodes. it can.

【0044】また、請求項7記載の発明によれば、突起
電極を基板の凹部に嵌合させることにより測定端子を下
動させると共に突起電極が測定端子に接続されるため、
被試験半導体が傾いた状態で装着されても各測定端子が
個別に上下動して被試験半導体の試験及び突起電極の検
査を行うことができる。
According to the invention of claim 7, since the measurement terminal is moved downward by fitting the projection electrode into the recess of the substrate, the projection electrode is connected to the measurement terminal.
Even if the semiconductor under test is mounted in a tilted state, each measuring terminal can be individually moved up and down to test the semiconductor under test and inspect the protruding electrodes.

【0045】また、請求項8記載の発明によれば、緩衝
材の弾性変形により基板と被試験半導体とが平行な状態
で各突起電極を凹部に嵌合させることができると共に嵌
合時の衝撃を吸収することができる。また、請求項9記
載の発明によれば、被試験半導体と基板との間のクリア
ランスを一定に保つスペーサを設けたことにより、突起
電極に不要な荷重が印加されることを防止でき、よって
突起電極に変形が発生することを抑制することができ
る。
According to the eighth aspect of the present invention, each protruding electrode can be fitted in the recess while the substrate and the semiconductor under test are parallel to each other due to the elastic deformation of the cushioning material, and the impact at the time of fitting can be achieved. Can be absorbed. Further, according to the invention of claim 9, by providing the spacer for keeping the clearance between the semiconductor under test and the substrate constant, it is possible to prevent an unnecessary load from being applied to the protruding electrode, and thus the protruding electrode can be prevented. It is possible to suppress the deformation of the electrodes.

【0046】また、請求項10記載の発明によれば、測
定端子の先端部に突起状端子を形成したことにより、測
定端子の先端部は突出した構造となり、被試験半導体に
設けられた突起電極との接続性を向上することができ
る。
According to the tenth aspect of the invention, since the protruding terminal is formed at the tip of the measuring terminal, the tip of the measuring terminal has a protruding structure, and the protruding electrode provided on the semiconductor under test is formed. The connectivity with can be improved.

【0047】また、請求項11記載の発明によれば、前
記突起状端子をスタッドバンプにより形成したことによ
り、半導体装置の製造技術として一般に用いられている
ワイヤボンディング技術を用いて突起状端子を形成する
ことができ、よって低コストでかつ作成効率よく突起状
端子を形成することができる。
According to the eleventh aspect of the present invention, since the protruding terminals are formed by stud bumps, the protruding terminals are formed using a wire bonding technique generally used as a semiconductor device manufacturing technique. Therefore, the protruding terminals can be formed at low cost and with high production efficiency.

【0048】また、通常スタッドバンプはその先端部に
ワイヤ切断による小突起が形成され、この小突起はプロ
ーブ先端と同様に尖った形状となるため、これによって
も測定端子と突起電極との接続性を向上することができ
る。また、請求項12記載の発明によれば、突起状端子
を同種または異種の金属よりなる複数個のスタッドバン
プを複数個多段に形成した構造としたことにより、最先
端部に配設される突起状電極の材質を突起電極に対し適
合性の良いものに選定でき、また最先端部以外の突起状
端子の材質は測定端子或いは最先端部に配設され突起状
端子に対し適合性の良いものに選定できる。
Further, the stud bump usually has a small projection formed by cutting the wire at the tip thereof, and the small projection has a sharp shape similar to the tip of the probe. Therefore, the connectivity between the measurement terminal and the projection electrode is also formed. Can be improved. According to the invention as set forth in claim 12, the projecting terminal has a structure in which a plurality of stud bumps made of the same kind or different kinds of metal are formed in a plurality of stages, so that the projection arranged at the most distal end portion. It is possible to select the material of the electrode with good compatibility with the protruding electrode, and the material of the protruding terminal other than the tip part is the one that is placed at the measurement terminal or the tip part and has good compatibility with the protruding terminal. Can be selected.

【0049】このため、最先端部に配設された突起状端
子と突起電極との接続性、各突起状端子間の接続性、及
び突起状端子と測定端子との接続性を共に良好なものと
することができる。また、請求項13記載の発明によれ
ば、測定端子の表面部に粗化面を形成したことにより、
粗化面は微細な凹凸が形成された状態となりその表面積
は広くなり、また微細な凸部は突起電極に食い込む状態
となるため、測定端子と突起電極との電気的接続を確実
に行なうことができる。
For this reason, the connectivity between the protruding terminals and the protruding electrodes disposed at the most distal end, the connectivity between the protruding terminals, and the connectivity between the protruding terminals and the measuring terminals are both good. Can be Further, according to the invention of claim 13, by forming the roughened surface on the surface portion of the measurement terminal,
Since the roughened surface has fine irregularities formed on it and its surface area is large, and the fine protrusions bite into the protruding electrodes, it is possible to ensure electrical connection between the measurement terminals and the protruding electrodes. it can.

【0050】また、請求項14記載の発明によれば、測
定端子の材料とは異なる材料よりなる異種金属膜を測定
端子の表面部に形成したことにより、測定端子及び突起
電極の材料が接合性の不良なものであっても、異種金属
膜として測定端子及び突起電極に共に接合性の良好な材
料を選定することが可能となり、測定端子と突起電極と
の間における電気的接合性の向上と、保護及び測定端子
の保護を図ることができる。
According to the fourteenth aspect of the present invention, the dissimilar metal film made of a material different from the material of the measuring terminal is formed on the surface portion of the measuring terminal, so that the materials of the measuring terminal and the protruding electrode are bonded. It is possible to select a material that has good bonding properties for both the measuring terminal and the protruding electrode as the dissimilar metal film, and improve the electrical bonding property between the measuring terminal and the protruding electrode. It is possible to achieve protection and protection of the measurement terminal.

【0051】また、請求項15記載の発明のように、基
板に形成された凹部の形状は、突起電極の形状検査を行
いうる半球形状,円錐形状,及び角錐形状のいずれを採
用することも可能である。突起電極のフォーミング性の
面からは半球形状が望ましく、また凹部の形成性の面か
らは円錐形状,角錐形状の方が望ましい。
Further, as in the invention of claim 15, the shape of the concave portion formed on the substrate may be any of a hemispherical shape, a conical shape and a pyramidal shape capable of inspecting the shape of the protruding electrode. Is. A hemispherical shape is desirable from the aspect of forming property of the protruding electrode, and a conical shape or a pyramidal shape is desirable from the surface of forming the concave portion.

【0052】また、請求項16記載の発明によれば、フ
レキシブル構造とされた端子シートと、この端子シート
の下部に位置すると共に基板の凹部と対向する位置に凸
部を形成した基台とにより測定端子を構成し、凸部が端
子シート部を押し出すことにより測定端子を形成する構
成とすることにより、測定端子は突出した端子形状とな
るため突起電極との電気的接続を確実に行なうことがで
きる。
According to the sixteenth aspect of the present invention, the terminal sheet having the flexible structure and the base having the convex portion formed at the lower portion of the terminal sheet and facing the concave portion of the substrate are provided. By configuring the measurement terminals and forming the measurement terminals by the protrusions pushing out the terminal sheet, the measurement terminals have a protruding terminal shape, so that electrical connection with the protruding electrodes can be ensured. it can.

【0053】また、測定端子はフレキシブル構造とされ
た端子シートに形成されるため、前記基台に測定端子を
プリント配設する必要はなく、かつ端子シートの形成は
フレキシブル回路基板の形成に準じて行なうことができ
るため、容易かつ安価に形成することができる。
Further, since the measuring terminal is formed on the terminal sheet having a flexible structure, it is not necessary to print the measuring terminal on the base, and the terminal sheet is formed in accordance with the formation of the flexible circuit board. Since it can be performed, it can be easily and inexpensively formed.

【0054】また、請求項17記載の発明によれば、基
板の測定端子と対向する位置に第2の凹部を形成したこ
とにより、突起電極が基板に嵌合した状態において、基
板下部に露出する突起電極の表面積を広く設定すること
ができ、測定端子と突起電極との接続を確実に行なうこ
とができる。
According to the seventeenth aspect of the present invention, since the second recess is formed at the position facing the measurement terminal of the substrate, the protruding electrode is exposed to the lower part of the substrate when fitted to the substrate. The surface area of the protruding electrode can be set wide, and the measurement terminal and the protruding electrode can be reliably connected.

【0055】また、請求項18記載の発明によれば、基
板位置決め機構を設けたことにより、基板と測定端子が
形成された測定基板との位置決めを高精度に行なうこと
ができる。また、請求項19記載の発明によれば、半導
体位置決め機構を設けたことにより、基板と被試験半導
体との位置決めを高精度に行なうことができる。
According to the eighteenth aspect of the invention, since the board positioning mechanism is provided, the board and the measurement board on which the measurement terminals are formed can be positioned with high accuracy. According to the nineteenth aspect of the invention, since the semiconductor positioning mechanism is provided, the substrate and the semiconductor under test can be positioned with high accuracy.

【0056】また、請求項20記載の発明によれば、被
試験半導体の一面に対向するように設けられた基板の凹
部に複数の突起電極を嵌合させて各突起電極の形状を試
験すると共に、突起電極の端部を凹部に設けられた測定
端子に電気的に接続させて被試験半導体の試験を行うた
め、各突起電極の形状を凹部との嵌合により検査するこ
とができ、また突起電極が測定端子に接続されることに
より被試験半導体の電気的試験を行うことができる。
According to the twentieth aspect of the invention, a plurality of protruding electrodes are fitted into the recesses of the substrate provided so as to face one surface of the semiconductor under test, and the shape of each protruding electrode is tested. Since the semiconductor device under test is tested by electrically connecting the ends of the protruding electrodes to the measurement terminals provided in the recesses, the shape of each protruding electrode can be inspected by fitting with the recesses. By connecting the electrodes to the measurement terminals, the semiconductor under test can be electrically tested.

【0057】そのため、被試験半導体の試験及び突起電
極の検査を同時に行うことが可能となり、検査工程での
信頼性の向上と共に試験、検査時間の短縮化を図ること
ができる。また、請求項21記載の発明によれば、基板
或いは被試験半導体の少なく一方を振動させることによ
り、被試験半導体は基板上で相対的に移動し、やがて基
板に形成された凹部に突起電極は嵌入して位置決めされ
る。よって、突起電極と凹部の位置決めを容易かつ自動
的に行なうことができる。
Therefore, the test of the semiconductor under test and the inspection of the protruding electrodes can be performed at the same time, and the reliability of the inspection process can be improved and the test and inspection time can be shortened. According to the twenty-first aspect of the present invention, by vibrating at least one of the substrate and the semiconductor under test, the semiconductor under test relatively moves on the substrate, and the protruding electrode is eventually formed in the recess formed in the substrate. It is inserted and positioned. Therefore, the projection electrode and the recess can be easily and automatically positioned.

【0058】また、請求項22及び請求項23記載の発
明によれば、真空吸引装置により突起電極を吸引し、基
板に形成された凹部に突起電極を位置決めすることによ
り、確実に突起電極を凹部内に嵌入させることができ
る。また、請求項24記載の発明によれば、被試験半導
体を基板に沿って水平移動させうる移動装置を設け、こ
の移動装置により被試験半導体を水平移動させることに
より、被試験半導体の移動に伴いやがて突起電極は凹部
に嵌入し位置決めされる。よって、簡単かつ確実に突起
電極と凹部との位置決め処理を行なうことができる。
Further, according to the twenty-second and twenty-third aspects of the present invention, the projection electrode is sucked by the vacuum suction device, and the projection electrode is positioned in the recess formed in the substrate, so that the projection electrode is surely recessed. It can be fitted inside. According to the twenty-fourth aspect of the present invention, a moving device capable of horizontally moving the semiconductor under test is provided along the substrate, and the semiconductor under test is horizontally moved by the moving device, so that the semiconductor under test moves. Eventually, the protruding electrode fits into the recess and is positioned. Therefore, it is possible to easily and surely perform the positioning process of the protruding electrode and the recess.

【0059】また、請求項25記載の発明によれば、凹
部に勾配の異なる第1及び第2の傾斜面を形成すること
により、勾配の緩やかな傾斜面を突起電極を案内する案
内面として用い、勾配な急な傾斜面を突起電極を係止す
る係止面として用いることができる。
According to the twenty-fifth aspect of the present invention, the first and second inclined surfaces having different inclinations are formed in the concave portion, so that the inclined surface with gentle inclination is used as the guide surface for guiding the projection electrode. The steeply sloped surface can be used as a locking surface for locking the protruding electrode.

【0060】そして、この第1及び第2の傾斜面の勾配
差に基づき突起電極を凹部に嵌合させ位置決めすること
により、凹部に嵌入した突起電極は案内面として機能す
る傾斜面に案内され、係止面として機能する傾斜面に係
止されて位置決めされる。よって、簡単かつ確実に突起
電極と凹部との位置決め処理を行なうことができる。
Then, the protruding electrode fitted in the recess is guided by the inclined surface functioning as a guide surface by fitting and positioning the protruding electrode in the recess based on the difference in gradient between the first and second inclined surfaces. Positioned by being locked by the inclined surface functioning as a locking surface. Therefore, it is possible to easily and surely perform the positioning process of the protruding electrode and the recess.

【0061】また、請求項26記載の発明によれば、突
起電極は半導体試験装置を構成する基板に形成された凹
部に押し当てられ、凹部の形状に沿った形状に整形され
ることにより、球形状以外の形状に形成することが可能
となる。よって、突起電極の形状を半導体装置の実装態
様に適した形状にすることができる。
According to the twenty-sixth aspect of the present invention, the protruding electrode is pressed against the concave portion formed in the substrate constituting the semiconductor testing device and shaped into a shape that conforms to the shape of the concave portion. It is possible to form a shape other than the shape. Therefore, it is possible to make the shape of the bump electrode suitable for the mounting mode of the semiconductor device.

【0062】更に、請求項27記載の発明によれば、突
起電極の形状を円錐形状とした場合には、突起電極の先
端は尖っており、かつこの先端部に押圧力は集中するた
め、当該突起電極を有する半導体装置を実装基板に実装
する際、突起電極はその先端部から溶融し実装基板に接
合されるため、効率よく確実に実装処理を行なうことが
できる。
Furthermore, according to the twenty-seventh aspect of the present invention, when the projection electrode has a conical shape, the tip of the projection electrode is sharp, and the pressing force is concentrated on this tip. When the semiconductor device having the protruding electrodes is mounted on the mounting substrate, the protruding electrodes are melted from their tip portions and bonded to the mounting substrate, so that the mounting process can be performed efficiently and reliably.

【0063】また、突起電極の形状を円柱形状とした場
合には、突起電極の先端は偏平状となり実装基板との接
触面積は広くなるため、確実な実装処理を行なうことが
できる。
Further, when the shape of the protruding electrode is cylindrical, the tip of the protruding electrode is flat and the contact area with the mounting substrate is wide, so that reliable mounting processing can be performed.

【0064】[0064]

【発明の実施の形態】つぎに本発明の実施例について図
面と共に説明する。図1は本発明の第1実施例である半
導体試験装置10を上下方向に分解して示す図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is an exploded view showing a semiconductor test apparatus 10 according to a first embodiment of the present invention in a vertical direction.

【0065】半導体試験装置10は、被試験半導体とな
る半導体装置11の電気的動作試験と半導体装置11の
下面に設けられた複数の突起電極12(121 〜1
n )の外観形状及び配列位置検査とを同時に行う装置
である。半導体装置11は半導体チップ又は半導体チッ
プがモールドされたBGA(Ball Grid Array)構造のI
Cパッケージであり、下面に所定の配列で突出する複数
の突起電極12を有した構成となっている。各突起電極
12は、例えば半田(材質がPb/Sn)により球状に
形成され、一般には「半田バンプ」又は「ハンダボー
ル」とも呼ばれている。
The semiconductor test apparatus 10 includes an electrical operation test of a semiconductor device 11 which is a semiconductor under test and a plurality of protruding electrodes 12 (12 1 to 1 1 provided on the lower surface of the semiconductor device 11).
This is a device for simultaneously performing 2 n ) appearance shape and array position inspection. The semiconductor device 11 is a semiconductor chip or an I having a BGA (Ball Grid Array) structure in which the semiconductor chip is molded.
The C package has a plurality of protruding electrodes 12 protruding on a lower surface in a predetermined arrangement. Each of the protruding electrodes 12 is formed into a spherical shape with, for example, solder (material is Pb / Sn), and is generally called a “solder bump” or a “solder ball”.

【0066】また、半導体装置11は、下面に複数の突
起電極12を有する構造であるため、パッケージの側面
に電極を突出させたQFP(Quad Flat Package)構造の
半導体装置よりも電極を高密度に設けることが可能にな
り電極数の増大に対応することができる。
Further, since the semiconductor device 11 has a structure having a plurality of protruding electrodes 12 on the lower surface thereof, the electrodes are denser than those of the semiconductor device of the QFP (Quad Flat Package) structure in which the electrodes are projected on the side surface of the package. The number of electrodes can be increased and the number of electrodes can be increased.

【0067】13は平板状の半導体装置11を水平状態
に保持する固定治具で、昇降可能に支持されている。ま
た、固定治具13には、半導体装置11を吸着するため
の吸着手段として真空ポンプ(図示せず)に接続された
吸着部14が設けられている。
A fixing jig 13 holds the flat semiconductor device 11 in a horizontal state, and is supported so as to be able to move up and down. Further, the fixing jig 13 is provided with a suction portion 14 connected to a vacuum pump (not shown) as a suction means for sucking the semiconductor device 11.

【0068】さらに、固定治具13の上部には、固定治
具13を揺動自在に支持して面振れを調整するための調
芯機構15が設けられている。この調芯機構15は、例
えば固定治具13を昇降させる昇降機構(図示せず)の
ロッド15aの端部に設けられた球状支持部15bと、
球状支持部15bが嵌合する軸受部15cとよりなる。
そのため、調芯機構15は、球状支持部15bと軸受部
15cとにより自在継手と同様な構成とされている。
Further, on the upper part of the fixing jig 13, a centering mechanism 15 for swingably supporting the fixing jig 13 and adjusting surface deviation is provided. The aligning mechanism 15 includes, for example, a spherical support portion 15b provided at an end of a rod 15a of an elevating mechanism (not shown) for elevating the fixing jig 13,
It comprises a bearing portion 15c with which the spherical support portion 15b is fitted.
Therefore, the centering mechanism 15 has the same structure as the universal joint by the spherical support portion 15b and the bearing portion 15c.

【0069】例えば固定治具13の下方に対向するフォ
ーミング基板16が傾いていた場合、固定治具13に吸
着された半導体装置11を傾斜させるような力が作用す
る。しかしながら、調芯機構15の球状支持部15bが
その方向に傾いて半導体装置11がフォーミング基板1
6に追従するため、半導体装置11及び半導体試験装置
10の損傷が防止される。
For example, when the forming substrate 16 facing below the fixing jig 13 is tilted, a force for tilting the semiconductor device 11 attracted to the fixing jig 13 acts. However, the spherical support portion 15b of the aligning mechanism 15 is tilted in that direction so that the semiconductor device 11 becomes the forming substrate 1.
6, the semiconductor device 11 and the semiconductor test device 10 are prevented from being damaged.

【0070】16はフォーミング基板で、例えばマシナ
ラブルセラミクッス等により形成されており、上面には
半導体装置11の突起電極12と同一の配列とされた複
数の検査凹部17(171 〜17n )が設けられてい
る。この検査凹部17は、突起電極12の外形に対応し
た半球状の窪みであり、上記突起電極12が上方から嵌
合されることにより突起電極12の形状が規定の寸法形
状に形成されているか否かが判定される。
[0070] 16 in forming the substrate, for example, machine Nara Brucella Miku Ssu is formed by such a plurality of test recesses 17 which are the same sequence as the protrusion electrodes 12 of the semiconductor device 11 on the upper surface (17 1 to 17 n ) Is provided. The inspection recessed portion 17 is a hemispherical recess corresponding to the outer shape of the protruding electrode 12, and whether or not the protruding electrode 12 is formed into a prescribed size by fitting the protruding electrode 12 from above. Is determined.

【0071】すなわち、複数の突起電極12の夫々が所
定の配列でない場合、あるいは突起電極12が規定の寸
法形状より大きい場合は、突起電極12が検査凹部17
内に挿入されず、突起電極12の位置ずれ及び突起電極
12の形状不良であることを判定できる。
That is, when each of the plurality of protruding electrodes 12 is not in a predetermined arrangement, or when the protruding electrodes 12 are larger than the prescribed size and shape, the protruding electrodes 12 are inspected recessed portions 17.
It can be determined that the protrusion electrode 12 is not displaced and that the protrusion electrode 12 has a defective shape.

【0072】また、フォーミング基板16は、半導体装
置11の突起電極12が検査凹部17内に嵌合されるこ
とにより、突起電極12を成形することができる。突起
電極12は半田等により球状に形成されるが、製造過程
で所定の球状にならず、いびつな形状になったり、ある
いは球状の一部に出っ張りができる等することがある。
そのような場合、フォーミング基板16の方が突起電極
12よりも硬い材質であるため、突起電極12は検査凹
部17内に嵌合された状態で押圧されると、突起電極1
2の形状を検査凹部17の形状に合うように成形され
る。
The forming substrate 16 can be formed by fitting the protruding electrode 12 of the semiconductor device 11 into the inspection recessed portion 17. Although the protruding electrode 12 is formed into a spherical shape by soldering or the like, it may not have a predetermined spherical shape during the manufacturing process, and may have an irregular shape, or a part of the spherical shape may have a protrusion.
In such a case, since the forming substrate 16 is made of a material harder than the protruding electrode 12, when the protruding electrode 12 is pressed while being fitted into the inspection recess 17, the protruding electrode 1
The shape of 2 is shaped so as to match the shape of the inspection recessed portion 17.

【0073】そのため、突起電極12が形状不良である
場合でも、検査工程で突起電極12の外形が検査凹部1
7の形状に成形されることになり、突起電極12の形状
不良を減少させることができる。よって、検査工程にお
ける突起電極12の形状不良率を下げることができる。
Therefore, even if the protruding electrode 12 has a defective shape, the outer shape of the protruding electrode 12 is inspected in the inspection recess 1 in the inspection process.
Since it is molded into the shape of No. 7, the defective shape of the bump electrode 12 can be reduced. Therefore, the defective shape rate of the protruding electrodes 12 in the inspection process can be reduced.

【0074】18は測定基板で、上記フォーミング基板
16の下方に位置するように配設されている。測定基板
18の上面には、複数の検査凹部17の底部中心に対向
するように各検査凹部17と同一の配列で複数の測定端
子19(191 〜19n )が配設されている。尚、各測
定端子19(191 〜19n )は、ほぼ半球状に形成さ
れ、測定基板18上に形成された配線層20より突出す
るように設けられている。
Reference numeral 18 denotes a measurement substrate, which is arranged below the forming substrate 16. The upper surface of the measurement substrate 18, a plurality of measuring terminals 19 in the same sequence as the test recess 17 so as to face the bottom center of the plurality of test recesses 17 (19 1 ~ 19 n) is disposed. Incidentally, the measurement terminal 19 (19 1 ~19 n) is substantially formed in a hemispherical shape, is provided so as to protrude from the wiring layer 20 formed on the measurement substrate 18.

【0075】上記各測定端子19(191 〜19n
は、夫々半導体装置11の電気的動作を試験するための
端子であり、図2に示されるようにフォーミング基板1
6の検査凹部17(171 〜17n )の底部中心に設け
られた孔17aと一致して検査凹部17(171 〜17
n )内に突出するように設けられている。
[0075] each of the above measurement terminal 19 (19 1 ~19 n)
Are terminals for testing the electrical operation of the semiconductor device 11, respectively. As shown in FIG.
6 test recess 17 (17 1 to 17 n) bottom match the holes 17a provided in the center of the test recesses 17 (17 1 to 17
n ) so as to project into the inside.

【0076】また、フォーミング基板16と測定基板1
8とは、積重された状態で半導体試験装置10に装着さ
れている。そのため、半導体装置11が固定治具13に
保持された状態のまま降下されると、図3に示されるよ
うにフォーミング基板16の各検査凹部17に挿入され
た突起電極12の端部が測定基板18上の各測定端子1
9に当接して電気的に接続され、半導体装置11の試験
が可能となる。
The forming substrate 16 and the measuring substrate 1
8 is mounted on the semiconductor test apparatus 10 in a stacked state. Therefore, when the semiconductor device 11 is lowered while being held by the fixing jig 13, as shown in FIG. 3, the ends of the protruding electrodes 12 inserted into the respective inspection recesses 17 of the forming substrate 16 cause the measurement substrate to end. Each measuring terminal 1 on 18
The semiconductor device 11 can be tested by abutting against and being electrically connected.

【0077】21は上記フォーミング基板16及び測定
基板18を保持するステージで、固定治具13の下方に
対向して設けられている。また、ステージ21の上面に
は、フォーミング基板16及び測定基板18を所定装着
位置に保持するための保持部22が設けられている。
Reference numeral 21 is a stage for holding the forming substrate 16 and the measurement substrate 18, and is provided below the fixing jig 13 so as to face it. A holding portion 22 for holding the forming substrate 16 and the measuring substrate 18 at a predetermined mounting position is provided on the upper surface of the stage 21.

【0078】さらに、ステージ21の下部には、半導体
装置11に対するフォーミング基板16及び測定基板1
8の位置を調整するための調芯機構23が設けられてい
る。この調芯機構23は、上記調芯機構15と同様な構
成とされており、例えばステージ21の下面の中央から
下方に突出するロッド23aの端部に設けられた球状支
持部23bと、球状支持部23bが嵌合する軸受部23
cとよりなる。
Further, below the stage 21, the forming substrate 16 and the measurement substrate 1 for the semiconductor device 11 are formed.
A centering mechanism 23 for adjusting the position of No. 8 is provided. The aligning mechanism 23 has the same structure as the aligning mechanism 15 described above. For example, a spherical support portion 23b provided at an end of a rod 23a protruding downward from the center of the lower surface of the stage 21 and a spherical support. Bearing portion 23 with which the portion 23b is fitted
c.

【0079】そのため、調芯機構23は、球状支持部2
3bと軸受部23cとにより自在継手と同様な構成とさ
れている。例えば、半導体装置11が傾いた状態で装着
された場合、フォーミング基板16にはステージ21を
傾斜させるような力が作用する。しかしながら、調芯機
構23の球状支持部23bが傾いてフォーミング基板1
6が半導体装置11に追従するため、フォーミング基板
16を保持するステージ21を固定治具13と平行な状
態に調整する。これにより、フォーミング基板16及び
測定基板18の損傷が防止される。
Therefore, the aligning mechanism 23 has the spherical support portion 2
3b and the bearing portion 23c have the same structure as the universal joint. For example, when the semiconductor device 11 is mounted in a tilted state, a force that tilts the stage 21 acts on the forming substrate 16. However, the spherical supporting portion 23b of the aligning mechanism 23 is inclined and the forming substrate 1
Since 6 follows the semiconductor device 11, the stage 21 holding the forming substrate 16 is adjusted to be parallel to the fixing jig 13. This prevents the forming substrate 16 and the measurement substrate 18 from being damaged.

【0080】ここで、上記のように構成された半導体試
験装置10を使用して半導体装置11を検査、試験する
場合の動作について説明する。尚、図4は半導体装置1
1がフォーミング基板16から離間した状態を示し、図
5は半導体装置11がフォーミング基板16に近接され
た状態を示す。
Now, the operation of inspecting and testing the semiconductor device 11 using the semiconductor testing device 10 configured as described above will be described. Incidentally, FIG. 4 shows the semiconductor device 1.
1 shows a state of being separated from the forming substrate 16, and FIG. 5 shows a state of the semiconductor device 11 being close to the forming substrate 16.

【0081】半導体装置11は、ハンドリング装置(図
示せず)により固定治具13の下方に搬送されると、図
4に示されるように吸着部14により吸着されて固定治
具13の下面に保持される。尚、固定治具13の下面に
保持される際、半導体装置11の吸着位置が所定位置に
位置決めされる。これにより、半導体装置11はフォー
ミング基板16の上方で対向する。
When the semiconductor device 11 is conveyed below the fixing jig 13 by a handling device (not shown), the semiconductor device 11 is adsorbed by the adsorption portion 14 and held on the lower surface of the fixing jig 13 as shown in FIG. To be done. When held on the lower surface of the fixing jig 13, the suction position of the semiconductor device 11 is positioned at a predetermined position. As a result, the semiconductor device 11 opposes above the forming substrate 16.

【0082】次に、固定治具13及び半導体装置11が
昇降機構の降下動作によりA方向に降下してステージ2
0上に保持されたフォーミング基板16に近接する。そ
して、図5に示されるように、固定治具13の降下動作
と共に半導体装置11の下面に突出する各突起電極12
(121 〜12n )の夫々がフォーミング基板16の上
面に形成された各検査凹部17(171 〜17n )に嵌
合する。
Next, the fixing jig 13 and the semiconductor device 11 are lowered in the direction A by the descending operation of the elevating mechanism, and the stage 2 is moved.
0 is close to the forming substrate 16 held on the surface. Then, as shown in FIG. 5, the protruding electrodes 12 protruding to the lower surface of the semiconductor device 11 as the fixing jig 13 descends.
Each of (12 1 ~12 n) are fitted to each test recess 17 formed on the upper surface of the forming board 16 (17 1 ~17 n).

【0083】このとき、各突起電極12(121 〜12
n )の外観形状及び位置が各検査凹部17(171 〜1
n )との嵌合により検査される。複数の突起電極12
(121 〜12n )のうち一つでも規定の寸法形状より
も大きい場合、あるいは一つでも所定の配列からずれた
位置にある場合には、その突起電極12が検査凹部17
内に挿入されずフォーミング基板16の上面に乗り上げ
た状態となる。
At this time, each protruding electrode 12 (12 1 to 12
outer shape and position each inspection recess 17 of n) (17 1 to 1
7 n ) to be tested. Multiple protruding electrodes 12
If at least one of (12 1 to 12 n ) is larger than the specified size or shape, or if at least one of them is in a position deviated from the predetermined arrangement, the protruding electrode 12 has an inspection recess 17
It is not inserted into the inside and is in a state of riding on the upper surface of the forming substrate 16.

【0084】この場合、各突起電極12(121 〜12
n )が各検査凹部17(171 〜17n )の底部に位置
する各測定端子19(191 〜19n )に接続されない
ため、突起電極12の形状不良であることを判定でき
る。また、各突起電極12(121 〜12n )の外観形
状及び位置が正確である場合には、各突起電極12(1
1 〜12n )が各検査凹部17(171 〜17n)内
に嵌合して各測定端子19(191 〜19n )に接続さ
れる。そして、半導体装置11の電気的動作試験が行わ
れる。
In this case, each protruding electrode 12 (12 1 to 12)
Since n) is not connected to the measurement terminal 19 located at the bottom (19 1 ~ 19 n) for each inspection recess 17 (17 1 ~17 n), can be determined to be a defective shape of the bump electrode 12. In addition, when the external shape and position of each protruding electrode 12 (12 1 to 12 n ) are accurate, each protruding electrode 12 (1
2 1 to 12 n) are connected to each inspection recess 17 (17 1 ~17 n) fitted into and the measurement terminal 19 (19 1 ~19 n). Then, the electrical operation test of the semiconductor device 11 is performed.

【0085】このように、半導体装置11の各突起電極
12(121 〜12n )をフォーミング基板16の各検
査凹部17(171 〜17n )に嵌合させることによ
り、半導体装置11の電気的動作試験と半導体装置11
の下面に設けられた複数の突起電極12(121 〜12
n )の外観形状及び配列位置検査とを同時に行うことが
できるので、試験、検査時間を大幅に短縮することがで
きる。
[0085] Thus, by fitting into each test recess 17 of each projection electrode 12 (12 1 ~12 n) for forming the substrate 16 of the semiconductor device 11 (17 1 to 17 n), electric semiconductor device 11 Operation test and semiconductor device 11
A plurality of protruding electrodes 12 (12 1 to 12) provided on the lower surface of the
Since the appearance shape and array position inspection of step n ) can be performed at the same time, the test and inspection time can be significantly reduced.

【0086】また、複数の突起電極12の外観形状は、
夫々対向配置された複数の検査凹部17をゲージとして
検査されるため、検査員による目視検査あるいは光学的
に突起電極12の突出高さを測定する方法よりも信頼性
が高められている。また、半導体装置11の試験と突起
電極12の検査とを別々に行うよりも検査コストを安価
に抑えることができる。
The external shape of the plurality of protruding electrodes 12 is
Since a plurality of inspection recesses 17 arranged facing each other are inspected as gauges, the reliability is higher than that of a visual inspection by an inspector or a method of optically measuring the protruding height of the protruding electrode 12. In addition, the inspection cost can be kept low compared with the case where the test of the semiconductor device 11 and the inspection of the bump electrodes 12 are performed separately.

【0087】さらに、突起電極12が所定の球状でなく
いびつな形状である場合、フォーミング基板16は半導
体装置11の突起電極12が検査凹部17内に嵌合され
た状態で押圧することにより、突起電極12の外形を検
査凹部17の形状に成形することができる。
Further, when the protruding electrode 12 has a distorted shape instead of a predetermined spherical shape, the forming substrate 16 is pressed by the protruding electrode 12 of the semiconductor device 11 being fitted into the inspection recessed portion 17 to thereby form a protrusion. The outer shape of the electrode 12 can be molded into the shape of the inspection recess 17.

【0088】すなわち、半導体試験装置10では、上記
突起電極12の形状検査及び半導体装置11の電気的動
作試験を行うと共に、突起電極12の外形を検査凹部1
7に合った形状に成形することができる。そのため、検
査工程で突起電極12の外形が検査凹部17の形状に成
形され、突起電極12の形状不良を減少させることがで
きる。
That is, in the semiconductor test apparatus 10, the shape inspection of the protruding electrode 12 and the electrical operation test of the semiconductor device 11 are performed, and the outer shape of the protruding electrode 12 is inspected in the concave portion 1.
It can be molded into a shape suitable for 7. Therefore, the outer shape of the protruding electrode 12 is formed into the shape of the inspection recessed portion 17 in the inspection step, and the defective shape of the protruding electrode 12 can be reduced.

【0089】そして、試験、検査終了後は、固定治具1
3及び半導体装置11が昇降機構の上昇動作によりB方
向に上昇してステージ20上に保持されたフォーミング
基板16から離間する。固定治具13及び半導体装置1
1が図4に示す位置に復帰すると、吸着部14の吸着動
作が停止すると共にハンドリング装置(図示せず)によ
り半導体装置11が半導体試験装置10から取り出され
る。
After the test and inspection, the fixing jig 1
3 and the semiconductor device 11 are lifted in the B direction by the lifting operation of the lifting mechanism and separated from the forming substrate 16 held on the stage 20. Fixing jig 13 and semiconductor device 1
When 1 returns to the position shown in FIG. 4, the suction operation of the suction unit 14 is stopped and the semiconductor device 11 is taken out of the semiconductor test apparatus 10 by a handling device (not shown).

【0090】図6は上記測定端子19の第1の変形例を
分解して示す縦断面図である。図6において、測定端子
25は測定基板18の上面に上記測定端子19を突出さ
せる代わりに配線層20と同一高さ、すなわちプリント
された配線層20の銅泊パターンと同一の膜厚により形
成されている。そして、フォーミング基板16の検査凹
部17の底部中心には、上記孔17aよりも十分に大径
とされた孔17bが設けられている。
FIG. 6 is an exploded vertical sectional view showing a first modification of the measuring terminal 19. In FIG. 6, the measuring terminal 25 is formed on the upper surface of the measuring board 18 at the same height as the wiring layer 20, that is, the same film thickness as the copper layer pattern of the printed wiring layer 20 instead of being projected. ing. A hole 17b having a diameter sufficiently larger than the hole 17a is provided at the center of the bottom of the inspection recess 17 of the forming substrate 16.

【0091】そのため、検査凹部17内に突起電極12
が嵌合されると球状に形成された突起電極12の先端部
分が配線層20と同一高さの測定端子25に接続され
る。これにより、半導体装置11の電気的動作試験が行
われる。また、半導体装置11の突起電極12がフォー
ミング基板16の検査凹部17内に嵌合された状態で押
圧されることにより、上記半導体装置11の電気的動作
試験を行うと共に、突起電極12の形状検査及び突起電
極12の成形が行われる。
Therefore, the projection electrode 12 is formed in the inspection recess 17.
When is fitted, the tip end portion of the spherically formed protruding electrode 12 is connected to the measuring terminal 25 having the same height as the wiring layer 20. Thereby, the electrical operation test of the semiconductor device 11 is performed. In addition, the protruding electrode 12 of the semiconductor device 11 is pressed in a state of being fitted into the inspection recess 17 of the forming substrate 16 to perform the electrical operation test of the semiconductor device 11 and to inspect the shape of the protruding electrode 12. And the projection electrode 12 is formed.

【0092】この場合、測定端子25が配線層20から
上方に突出しないため、突起電極12は平坦な測定端子
25に接触することになり、突起電極12の損傷が防止
される。図7は上記測定端子19の第2の変形例を分解
して示す縦断面図である。
In this case, since the measuring terminal 25 does not project upward from the wiring layer 20, the protruding electrode 12 comes into contact with the flat measuring terminal 25, and damage to the protruding electrode 12 is prevented. FIG. 7 is an exploded vertical sectional view showing a second modification of the measuring terminal 19.

【0093】図7において、測定端子26は、小径なピ
ン形状に形成されており、測定基板18の上面より突出
し、且つ上下方向に移動可能に設けられている。すなわ
ち、測定端子26は上下動可能に支持された支持部材2
7上に設けられている。支持部材27は測定基板18に
穿設された収納孔18a内に収納されたコイルバネ28
により上方に付勢されており、測定端子26はコイルバ
ネ28を介して配線層20に接続されている。また、測
定端子26の先端は、下方から検査凹部17の孔17a
に挿入され、検査凹部17内に突出している。
In FIG. 7, the measuring terminal 26 is formed in the shape of a pin having a small diameter, protrudes from the upper surface of the measuring substrate 18, and is provided so as to be movable in the vertical direction. That is, the measuring terminal 26 is a support member 2 supported so as to be vertically movable.
7 are provided. The support member 27 is a coil spring 28 housed in a housing hole 18 a formed in the measurement substrate 18.
The measurement terminal 26 is connected to the wiring layer 20 via a coil spring 28. In addition, the tip of the measurement terminal 26 has a hole 17a in the inspection recess 17 from below.
And is projected into the inspection recess 17.

【0094】そのため、突起電極12が検査凹部17内
に嵌合されると、突起電極12の端部が測定端子26に
当接して電気的に接続されると共に、測定端子26を下
方に押圧する。その際、コイルバネ28が圧縮されて測
定端子26が下方に移動するため、突起電極12はコイ
ルバネ28のバネ力により確実に測定端子26に接続さ
れると共に、降下動作により衝撃が緩和されて測定端子
26との当接部分が損傷することが防止される。
Therefore, when the projecting electrode 12 is fitted into the inspection recess 17, the end of the projecting electrode 12 abuts on the measuring terminal 26 to be electrically connected, and the measuring terminal 26 is pressed downward. . At that time, the coil spring 28 is compressed and the measurement terminal 26 moves downward, so that the protruding electrode 12 is securely connected to the measurement terminal 26 by the spring force of the coil spring 28, and the impact is relieved by the lowering operation to reduce the measurement terminal. The contact portion with 26 is prevented from being damaged.

【0095】図8は上記測定端子19の第3の変形例を
分解して示す縦断面図である。図8において、測定端子
29は、検査凹部17の底部中心に設けられた孔17a
の周縁部の全周に被覆形成されており、検査凹部17の
底部内面に蒸着された導電性皮膜29aと、フォーミン
グ基板16の下面に蒸着された導電性皮膜29bとより
なる。従って、測定端子29は、検査凹部17の内面と
フォーミング基板16の下面に連続的に被覆形成されて
いる。
FIG. 8 is an exploded vertical sectional view showing the third modification of the measuring terminal 19. In FIG. 8, the measuring terminal 29 has a hole 17 a provided at the center of the bottom of the inspection recess 17.
The conductive coating film 29a is formed on the entire circumference of the peripheral portion of the inspection recessed portion 17 and is deposited on the inner surface of the bottom of the inspection recess 17, and the conductive coating film 29b deposited on the lower surface of the forming substrate 16. Therefore, the measurement terminal 29 is continuously formed on the inner surface of the inspection recess 17 and the lower surface of the forming substrate 16.

【0096】そのため、突起電極12が検査凹部17内
に嵌合されると、突起電極12の表面が測定端子29の
導電性皮膜29aの全面に当接して接続される。よっ
て、突起電極12は、測定端子29を介して配線層20
に電気的に接続される。また、測定端子29は薄膜であ
るため、突起電極12の嵌合動作を妨げることがなく、
しかも突起電極12が検査凹部17内に嵌合されたとき
突起電極12の表面を損傷させることもない。
Therefore, when the protruding electrode 12 is fitted in the inspection recess 17, the surface of the protruding electrode 12 is brought into contact with the entire surface of the conductive film 29a of the measuring terminal 29 to be connected. Therefore, the bump electrode 12 is connected to the wiring layer 20 via the measurement terminal 29.
Is electrically connected to Further, since the measuring terminal 29 is a thin film, it does not interfere with the fitting operation of the protruding electrode 12,
Moreover, when the protruding electrode 12 is fitted into the inspection recess 17, the surface of the protruding electrode 12 is not damaged.

【0097】図9は本発明の第2実施例である半導体試
験装置31を上下方向に分解して示す図である。半導体
試験装置31の固定治具13は、半導体装置11を保持
する位置を規制するための位置決め部32が下面に設け
られている。この位置決め部32は、断面形状が三角形
とされており、半導体装置11の上面外周の角部11a
が摺接する傾斜面32aを有する。この傾斜面32aは
半導体装置11の上面外周の各四辺に上方から当接する
ように形成されている。
FIG. 9 is a diagram showing the semiconductor testing apparatus 31 according to the second embodiment of the present invention in a vertically disassembled state. The fixing jig 13 of the semiconductor testing device 31 is provided with a positioning portion 32 on the lower surface for regulating the position for holding the semiconductor device 11. The positioning portion 32 has a triangular cross-section, and has a corner portion 11 a on the outer periphery of the upper surface of the semiconductor device 11.
Has an inclined surface 32a that is in sliding contact with. The inclined surfaces 32a are formed so as to come into contact with the four sides of the outer periphery of the semiconductor device 11 from above.

【0098】半導体装置11は、ハンドリング装置(図
示せず)により装着されたとき、傾いた状態で保持され
ることがある。その場合、固定治具13が降下して半導
体装置11の突起電極12が検査凹部17内に嵌合され
る過程で、位置決め部32の傾斜面32aに上面外周の
各四辺の角部11aが摺接して均等に当接するようにガ
イドされる。
The semiconductor device 11 may be held in a tilted state when mounted by a handling device (not shown). In that case, during the process in which the fixing jig 13 descends and the protruding electrodes 12 of the semiconductor device 11 are fitted into the inspection recesses 17, the corners 11a of each of the four sides on the outer periphery of the upper surface are slid on the inclined surface 32a of the positioning portion 32. They are guided so that they abut and evenly abut.

【0099】よって、半導体装置11は、上面外周の角
部11aが位置決め部32の傾斜面32aを摺接しなが
ら固定治具13の中心位置に導かれると共に、フォーミ
ング基板16と平行な状態となるように位置決めされ
る。これにより、半導体装置11の各突起電極12は、
フォーミング基板16の各検査凹部17に正確に嵌合す
ることができる。そのため、半導体装置11の試験及び
突起電極12の検査の信頼性の向上が図られている。
Therefore, in the semiconductor device 11, the corner portion 11a on the outer periphery of the upper surface is guided to the center position of the fixing jig 13 while being in sliding contact with the inclined surface 32a of the positioning portion 32, and is in a state parallel to the forming substrate 16. Be positioned at. As a result, each protruding electrode 12 of the semiconductor device 11 is
It is possible to accurately fit the inspection recesses 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved.

【0100】図10は本発明の第3実施例である半導体
試験装置41を上下方向に分解して示す図である。半導
体試験装置41のフォーミング基板16は、半導体装置
11の装着位置を規制するための位置決め部42が上面
に設けられている。この位置決め部42は、断面形状が
台形とされており、半導体装置11の下面外周の角部1
1bが摺接する傾斜面42aを有する。この傾斜面42
aは半導体装置11の下面外周の各四辺に下方から当接
するように形成されている。
FIG. 10 is an exploded view showing a semiconductor testing apparatus 41 according to a third embodiment of the present invention in the vertical direction. The forming board 16 of the semiconductor test apparatus 41 is provided with a positioning portion 42 on the upper surface for regulating the mounting position of the semiconductor device 11. The positioning portion 42 has a trapezoidal cross section, and the corner portion 1 on the outer periphery of the lower surface of the semiconductor device 11 is formed.
It has an inclined surface 42a with which 1b is in sliding contact. This inclined surface 42
The a is formed so as to come into contact with each of the four sides of the outer periphery of the lower surface of the semiconductor device 11 from below.

【0101】半導体装置11は、固定治具13に吸着さ
れたとき、傾いた状態で保持されることがある。その場
合、固定治具13が降下して半導体装置11の突起電極
12が検査凹部17内に嵌合される過程で、位置決め部
42の傾斜面42aに半導体装置11の下面外周の各四
辺の角部11bが摺接して均等に当接するようにガイド
される。
When the semiconductor device 11 is attracted to the fixing jig 13, it may be held in an inclined state. In that case, in the process in which the fixing jig 13 descends and the protruding electrodes 12 of the semiconductor device 11 are fitted into the inspection recesses 17, the corners of each of the four sides of the outer periphery of the lower surface of the semiconductor device 11 are attached to the inclined surface 42a of the positioning portion 42. The parts 11b are slidably contacted and evenly contacted.

【0102】よって、半導体装置11は、下面外周の角
部11bが位置決め部42の傾斜面42aを摺接しなが
らフォーミング基板16の中心位置に導かれると共に、
フォーミング基板16と平行な状態となるように位置決
めされる。これにより、半導体装置11の各突起電極1
2は、フォーミング基板16の各検査凹部17に正確に
嵌合することができる。そのため、半導体装置11の試
験及び突起電極12の検査の信頼性の向上が図られてい
る。
Therefore, in the semiconductor device 11, the corner portion 11b on the outer periphery of the lower surface is guided to the center position of the forming substrate 16 while slidingly contacting the inclined surface 42a of the positioning portion 42.
It is positioned so as to be parallel to the forming substrate 16. Thereby, each protruding electrode 1 of the semiconductor device 11
2 can be accurately fitted into each inspection recess 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved.

【0103】図11は本発明の第4実施例である半導体
試験装置51を示す図である。半導体試験装置51は、
半導体装置11を保持する固定治具13の昇降動作をガ
イドして半導体装置11の装着位置を位置決めする位置
決め機構52を有する。この位置決め機構52は、ステ
ージ21の上面に起立するガイドピン53と、固定治具
13に設けられガイドピン53が挿通されるガイド孔5
4とよりなる。
FIG. 11 is a diagram showing a semiconductor testing apparatus 51 which is a fourth embodiment of the present invention. The semiconductor test equipment 51 is
A positioning mechanism 52 for guiding the lifting operation of the fixing jig 13 holding the semiconductor device 11 to position the mounting position of the semiconductor device 11 is provided. The positioning mechanism 52 includes a guide pin 53 standing upright on the upper surface of the stage 21 and a guide hole 5 provided in the fixing jig 13 and through which the guide pin 53 is inserted.
4 and up.

【0104】また、位置決め機構52は、固定治具13
及びステージ21の四隅に設けられており、半導体装置
11が水平状態のまま昇降するように固定治具13の昇
降動作をガイドすると共に、フォーミング基板16に対
する半導体装置11の装着位置を所定位置に位置決めす
る。
Further, the positioning mechanism 52 includes the fixing jig 13
Also provided at the four corners of the stage 21 are to guide the raising / lowering operation of the fixing jig 13 so that the semiconductor device 11 moves up and down in a horizontal state, and to position the mounting position of the semiconductor device 11 to the forming substrate 16 at a predetermined position. To do.

【0105】これにより、半導体装置11の各突起電極
12は、フォーミング基板16の各検査凹部17に正確
に嵌合することができる。そのため、半導体装置11の
試験及び突起電極12の検査の信頼性の向上が図られて
いる。図12は本発明の第5実施例である半導体試験装
置61を示す図である。
As a result, each protruding electrode 12 of the semiconductor device 11 can be accurately fitted into each inspection recess 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved. FIG. 12 is a diagram showing a semiconductor testing device 61 which is a fifth embodiment of the present invention.

【0106】半導体試験装置61では、固定治具13の
下面13aに半導体装置11を所定の吸着位置に導く固
定治具側位置決め部62が設けられている。この位置決
め部62は、半導体装置11の上面外周の角部11aが
摺接する傾斜面62aを有する。この傾斜面62aは半
導体装置11の上面外周の各四辺に上方から当接するよ
うに形成されている。
In the semiconductor testing device 61, a fixing jig side positioning portion 62 for guiding the semiconductor device 11 to a predetermined suction position is provided on the lower surface 13a of the fixing jig 13. The positioning portion 62 has an inclined surface 62a with which a corner portion 11a on the outer periphery of the upper surface of the semiconductor device 11 is in sliding contact. The inclined surfaces 62a are formed so as to come into contact with the four sides of the outer periphery of the semiconductor device 11 from above.

【0107】本実施例では、固定治具13の下面13a
が半導体装置11の上面と同じ寸法に形成されている。
そのため、半導体装置11がずれていると、ずれた方向
の角部11aが傾斜面62aに乗り上げることになる。
そして、半導体装置11は吸着されると共に、傾斜面6
2aに沿って固定治具13の下面13aに当接するよう
に変位する。
In this embodiment, the lower surface 13a of the fixing jig 13 is used.
Are formed to have the same dimensions as the upper surface of the semiconductor device 11.
Therefore, if the semiconductor device 11 is displaced, the corner portion 11a in the displaced direction rides on the inclined surface 62a.
Then, the semiconductor device 11 is adsorbed and the inclined surface 6
It is displaced so as to come into contact with the lower surface 13a of the fixing jig 13 along 2a.

【0108】また、半導体試験装置61は、フォーミン
グ基板16を半導体装置11に追従させて位置決めする
ステージ側位置決め機構63を有する。この位置決め機
構63は、ステージ21の上面に起立するガイドピン6
4と、フォーミング基板16に設けられガイドピン64
が挿通されるガイド孔65とよりなる。尚、ガイドピン
64は、測定基板18の孔18aにも挿通され、測定基
板18の装着位置を位置決めしている。
The semiconductor testing device 61 also has a stage side positioning mechanism 63 for positioning the forming substrate 16 so as to follow the semiconductor device 11. The positioning mechanism 63 includes guide pins 6 that stand on the upper surface of the stage 21.
4 and the guide pins 64 provided on the forming substrate 16
Is formed with a guide hole 65 through which is inserted. The guide pin 64 is also inserted into the hole 18a of the measurement board 18 to position the mounting position of the measurement board 18.

【0109】位置決め機構63は、フォーミング基板1
6及びステージ21の四隅に設けられており、フォーミ
ング基板16をコイルバネ(図示せず)等により上方に
付勢してフォーミング基板16をフローティング状態に
支持する。また、位置決め機構63は、ガイドピン64
がガイド孔65に遊嵌状態で挿通されているので、フォ
ーミング基板16を水平方向に移動可能に支持してい
る。
The positioning mechanism 63 is used for the forming substrate 1
6 and the four corners of the stage 21, the forming substrate 16 is biased upward by a coil spring (not shown) or the like to support the forming substrate 16 in a floating state. Further, the positioning mechanism 63 has a guide pin 64.
Is inserted into the guide hole 65 in a loosely fitted state, so that the forming substrate 16 is supported so as to be movable in the horizontal direction.

【0110】ここで、固定治具13の下面13aに保持
された半導体装置11が降下すると、半導体装置11の
各突起電極12がフォーミング基板16の各検査凹部1
7に嵌合して突起電極12の形状検査が行なわれる。さ
らに、半導体装置11が降下すると共にフォーミング基
板16も降下して測定基板18の上面に当接する。
Here, when the semiconductor device 11 held on the lower surface 13a of the fixing jig 13 descends, each protruding electrode 12 of the semiconductor device 11 causes each of the inspection recesses 1 of the forming substrate 16 to move.
7 is fitted and the shape inspection of the protruding electrode 12 is performed. Further, as the semiconductor device 11 descends, the forming substrate 16 also descends and comes into contact with the upper surface of the measurement substrate 18.

【0111】これで、各突起電極12は、測定基板18
上に設けられた各測定端子19に接続され、半導体装置
11の電気的動作試験が行われる。また、フォーミング
基板16と半導体装置11との相対位置がずれていた場
合、各突起電極12が各検査凹部17に嵌合できない。
しかしながら、この半導体試験装置61では、ガイドピ
ン64がガイド孔65に遊嵌しているので、フォーミン
グ基板16が水平方向に変位することが可能である。そ
のため、半導体装置11の降下動作と共に、フォーミン
グ基板16は各突起電極12が各検査凹部17に嵌合す
る位置に変位する。
Now, each protruding electrode 12 is connected to the measurement substrate 18
The semiconductor device 11 is connected to each of the measurement terminals 19 provided above and an electrical operation test of the semiconductor device 11 is performed. Further, when the relative position between the forming substrate 16 and the semiconductor device 11 is deviated, the protruding electrodes 12 cannot fit into the inspection recesses 17.
However, in this semiconductor testing device 61, since the guide pin 64 is loosely fitted in the guide hole 65, the forming substrate 16 can be displaced in the horizontal direction. Therefore, as the semiconductor device 11 descends, the forming substrate 16 is displaced to a position where each protruding electrode 12 fits into each inspection recess 17.

【0112】このように、フォーミング基板16は水平
状態のまま昇降すると共に、半導体装置11に対するフ
ォーミング基板16の水平方向の位置を調整して各突起
電極12を各検査凹部17に嵌合させるように動作す
る。これにより、半導体装置11の各突起電極12は、
フォーミング基板16の各検査凹部17に正確に嵌合す
ることができる。そのため、半導体装置11の試験及び
突起電極12の検査の信頼性の向上が図られている。
As described above, the forming substrate 16 is moved up and down in the horizontal state, and the horizontal position of the forming substrate 16 with respect to the semiconductor device 11 is adjusted so that each protruding electrode 12 is fitted into each inspection recess 17. Operate. As a result, each protruding electrode 12 of the semiconductor device 11 is
It is possible to accurately fit the inspection recesses 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved.

【0113】図13は本発明の第6実施例である半導体
試験装置71を示す図である。半導体試験装置71は、
固定治具13の下面13aにゲル状の緩衝材72が固着
されている。この平板状に形成された緩衝材72は、比
較的柔らかくて変形しやすいため、外部からの押圧力が
作用すると、その部分が押圧方向に変形する。また、試
験終了後に半導体装置11が外されると、緩衝材72へ
の押圧力が除去されるため、緩衝材72は元の平板状に
戻る。
FIG. 13 is a diagram showing a semiconductor testing device 71 which is a sixth embodiment of the present invention. The semiconductor test equipment 71 is
A gel-like cushioning material 72 is fixed to the lower surface 13a of the fixing jig 13. Since the cushioning material 72 formed in a flat plate shape is relatively soft and easily deformed, when a pressing force from the outside acts, that portion is deformed in the pressing direction. Further, when the semiconductor device 11 is removed after the test is completed, the pressing force on the cushioning material 72 is removed, so that the cushioning material 72 returns to the original flat plate shape.

【0114】そのため、固定治具13の下面13aに吸
着された半導体装置11を降下させる過程で、フォーミ
ング基板16が半導体装置11に対して傾いている場
合、フォーミング基板16が半導体装置11に傾いた状
態で当接するため、緩衝材72は半導体装置11とフォ
ーミング基板16とが平行となるように変形する。
Therefore, when the forming substrate 16 is inclined with respect to the semiconductor device 11 in the process of lowering the semiconductor device 11 attracted to the lower surface 13a of the fixing jig 13, the forming substrate 16 is inclined to the semiconductor device 11. Since the contact is made in the state, the cushioning material 72 is deformed so that the semiconductor device 11 and the forming substrate 16 are parallel to each other.

【0115】例えばフォーミング基板16が傾いていた
場合、固定治具13に吸着された半導体装置11を傾斜
させるような力が作用する。しかしながら、緩衝材72
の変形により半導体装置11がその方向に傾いてフォー
ミング基板16に追従するため、フォーミング基板16
と半導体装置11とが平行に保たれる。
For example, when the forming substrate 16 is tilted, a force that tilts the semiconductor device 11 attracted to the fixing jig 13 acts. However, the cushioning material 72
The deformation of the semiconductor device 11 causes the semiconductor device 11 to tilt in that direction and follow the forming substrate 16, so that the forming substrate 16
And the semiconductor device 11 are kept parallel to each other.

【0116】そのため、半導体装置11の各突起電極1
2は、フォーミング基板16の各検査凹部17に正確に
嵌合することができる。よって、半導体装置11の試験
及び突起電極12の検査の信頼性の向上が図られてい
る。また、各突起電極12が各検査凹部17に嵌合され
る際の衝撃が緩衝材72により緩衝されるため、半導体
装置11及びフォーミング基板16の損傷が防止され
る。
Therefore, each protruding electrode 1 of the semiconductor device 11 is
2 can be accurately fitted into each inspection recess 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved. In addition, the shock when the protruding electrodes 12 are fitted into the inspection recesses 17 is buffered by the buffer material 72, so that the semiconductor device 11 and the forming substrate 16 are prevented from being damaged.

【0117】図14は本発明の第7実施例である半導体
試験装置73を示す図である。半導体試験装置73は、
フォーミング基板16の上面16aにゲル状の緩衝材7
4が固着されている。この緩衝材74は、各検査凹部1
7が設けられている部分の外側を囲むように枠状に形成
されており、外部からの押圧力が作用すると、その部分
が押圧方向に変形する。また、試験終了後に半導体装置
11が上方して離間すると、緩衝材74への押圧力が除
去されるため、緩衝材74は元の形状に戻る。
FIG. 14 is a diagram showing a semiconductor testing device 73 which is a seventh embodiment of the present invention. The semiconductor test equipment 73 is
A gel-like cushioning material 7 is formed on the upper surface 16a of the forming substrate 16.
4 is fixed. This buffer material 74 is used for each inspection recess 1
It is formed in a frame shape so as to surround the outside of the portion where 7 is provided, and when a pressing force from the outside acts, that portion is deformed in the pressing direction. Further, when the semiconductor device 11 moves upward and away after the test is completed, the pressing force on the cushioning material 74 is removed, so that the cushioning material 74 returns to its original shape.

【0118】例えば半導体装置11が傾いて装着されて
いた場合、フォーミング基板16を傾斜させるような力
が作用する。しかしながら、押圧された部分の緩衝材7
4の変形により半導体装置11がその方向に傾いてフォ
ーミング基板16の向きに追従するため、フォーミング
基板16と半導体装置11とが平行に保たれる。
For example, when the semiconductor device 11 is tilted and mounted, a force for tilting the forming substrate 16 acts. However, the cushioning material 7 of the pressed portion
Due to the deformation of 4, the semiconductor device 11 tilts in that direction and follows the direction of the forming substrate 16, so that the forming substrate 16 and the semiconductor device 11 are kept parallel to each other.

【0119】そのため、半導体装置11の各突起電極1
2は、フォーミング基板16の各検査凹部17に正確に
嵌合することができる。よって、半導体装置11の試験
及び突起電極12の検査の信頼性の向上が図られてい
る。また、各突起電極12が各検査凹部17に嵌合され
る際の衝撃が緩衝材74により緩衝されるため、半導体
装置11及びフォーミング基板16の損傷が防止され
る。
Therefore, each protruding electrode 1 of the semiconductor device 11 is
2 can be accurately fitted into each inspection recess 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved. In addition, the shock when the protruding electrodes 12 are fitted into the inspection recesses 17 is buffered by the buffer material 74, so that the semiconductor device 11 and the forming substrate 16 are prevented from being damaged.

【0120】図15は本発明の第8実施例である半導体
試験装置75を示す図である。半導体試験装置75は、
測定基板18とフォーミング基板16との間にゲル状の
緩衝材76が設けられている。この緩衝材76は、各測
定端子19が設けられている部分の外側を囲むように枠
状に形成されており、外部からの押圧力が作用すると、
その部分が押圧方向に変形する。また、試験終了後に半
導体装置11が上方して離間すると、緩衝材76への押
圧力が除去されるため、緩衝材76は元の形状に戻る。
FIG. 15 is a diagram showing a semiconductor testing device 75 according to the eighth embodiment of the present invention. The semiconductor test equipment 75
A gel-like cushioning material 76 is provided between the measurement substrate 18 and the forming substrate 16. The buffer material 76 is formed in a frame shape so as to surround the outside of the portion where each measurement terminal 19 is provided, and when a pressing force from the outside acts,
That part is deformed in the pressing direction. Further, when the semiconductor device 11 is separated upward after the test is completed, the pressing force on the cushioning material 76 is removed, and thus the cushioning material 76 returns to its original shape.

【0121】例えば半導体装置11が傾いて装着されて
いた場合、フォーミング基板16を傾斜させるような力
が作用する。しかしながら、押圧された部分の緩衝材7
6の変形によりフォーミング基板16がその方向に傾い
て半導体装置11の向きに追従するため、フォーミング
基板16と半導体装置11とが平行に保たれる。
For example, when the semiconductor device 11 is tilted and mounted, a force for tilting the forming substrate 16 acts. However, the cushioning material 7 of the pressed portion
The deformation of 6 causes the forming substrate 16 to tilt in that direction and follow the direction of the semiconductor device 11, so that the forming substrate 16 and the semiconductor device 11 are kept parallel to each other.

【0122】そのため、半導体装置11の各突起電極1
2は、フォーミング基板16の各検査凹部17に正確に
嵌合することができる。よって、半導体装置11の試験
及び突起電極12の検査の信頼性の向上が図られてい
る。また、各突起電極12が各検査凹部17に嵌合され
る際の衝撃が緩衝材76により緩衝されるため、半導体
装置11及びフォーミング基板16の損傷が防止され
る。
Therefore, each protruding electrode 1 of the semiconductor device 11 is
2 can be accurately fitted into each inspection recess 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved. Further, since the shock when the protruding electrodes 12 are fitted into the inspection recesses 17 is buffered by the buffer material 76, the semiconductor device 11 and the forming substrate 16 are prevented from being damaged.

【0123】図16は本発明の第9実施例である半導体
試験装置77を示す図である。半導体試験装置77は、
測定基板18とステージ21との間にゲル状の緩衝材7
8が設けられている。この緩衝材78は、平板状に形成
されており、外部からの押圧力が作用すると、その部分
が押圧方向に変形する。また、試験終了後に半導体装置
11が上方して離間すると、緩衝材78への押圧力が除
去されるため、緩衝材78は元の形状に戻る。
FIG. 16 is a diagram showing a semiconductor testing device 77 which is a ninth embodiment of the present invention. The semiconductor test equipment 77
Between the measurement substrate 18 and the stage 21, a gel-like cushioning material 7
8 are provided. This cushioning material 78 is formed in a flat plate shape, and when a pressing force from the outside acts, that portion is deformed in the pressing direction. Further, when the semiconductor device 11 is lifted and separated after the test is completed, the pressing force on the cushioning material 78 is removed, so that the cushioning material 78 returns to its original shape.

【0124】例えば半導体装置11が傾いて装着されて
いた場合、フォーミング基板16及び測定基板18を傾
斜させるような力が作用する。しかしながら、押圧され
た部分の緩衝材78の変形によりフォーミング基板16
及び測定基板18がその方向に傾いて半導体装置11の
向きに追従するため、フォーミング基板16と半導体装
置11とが平行に保たれる。
For example, when the semiconductor device 11 is mounted while being tilted, a force that tilts the forming substrate 16 and the measuring substrate 18 acts. However, the forming substrate 16 is deformed due to the deformation of the cushioning material 78 in the pressed portion.
Since the measurement substrate 18 tilts in that direction and follows the direction of the semiconductor device 11, the forming substrate 16 and the semiconductor device 11 are kept parallel to each other.

【0125】そのため、半導体装置11の各突起電極1
2は、フォーミング基板16の各検査凹部17に正確に
嵌合することができる。よって、半導体装置11の試験
及び突起電極12の検査の信頼性の向上が図られてい
る。また、各突起電極12が各検査凹部17に嵌合され
る際の衝撃が緩衝材76により緩衝されるため、半導体
装置11及びフォーミング基板16、測定基板18の損
傷が防止される。
Therefore, each protruding electrode 1 of the semiconductor device 11 is
2 can be accurately fitted into each inspection recess 17 of the forming substrate 16. Therefore, the reliability of the semiconductor device 11 test and the bump electrode 12 test is improved. In addition, the shock when the protruding electrodes 12 are fitted into the inspection recesses 17 is buffered by the buffer material 76, so that the semiconductor device 11, the forming substrate 16, and the measurement substrate 18 are prevented from being damaged.

【0126】また、フォーミング基板16には、測定基
板18から起立するガイドロッド79が挿通されるガイ
ド孔16bが設けられている。そのため、フォーミング
基板16は、ガイドロッド79により水平状態のまま上
下動可能に支持され、且つ水平方向の移動を規制されて
所定位置に位置決めされている。
Further, the forming board 16 is provided with a guide hole 16b into which a guide rod 79 standing upright from the measurement board 18 is inserted. Therefore, the forming substrate 16 is supported by the guide rod 79 so as to be vertically movable in a horizontal state, and is regulated in horizontal movement to be positioned at a predetermined position.

【0127】図17は本発明の第10実施例である半導
体試験装置80を示す側面図、図18は半導体試験装置
80の平面図である。半導体試験装置80は、半導体装
置11の下面に突出する複数の突起電極12の配列に対
応した配列で複数の検査ユニット81(811 〜8
n )が配設されている。この検査ユニット81の上端
には、突起電極12に対向する測定端子82が設けられ
ている。すなわち、複数の測定端子82は上記フォーミ
ング基板16を各突起電極12毎に分割したものであ
る。
FIG. 17 is a side view showing a semiconductor testing device 80 according to the tenth embodiment of the present invention, and FIG. 18 is a plan view of the semiconductor testing device 80. The semiconductor testing device 80 has a plurality of inspection units 81 (81 1 to 8 1 ) arranged in an array corresponding to the array of the plurality of protruding electrodes 12 protruding on the lower surface of the semiconductor device 11.
1 n ) are provided. At the upper end of the inspection unit 81, a measurement terminal 82 facing the protruding electrode 12 is provided. That is, the plurality of measuring terminals 82 are formed by dividing the forming substrate 16 into each protruding electrode 12.

【0128】各検査ユニット81は、図18に拡大して
示すように測定端子82の上面に突起電極12の外観形
状に対応する球状の検査凹部83が形成されている。ま
た、測定端子82は、導電材により形成されているた
め、突起電極12が検査凹部83に挿入された時点で突
起電極12と電気的に接続される。
In each inspection unit 81, a spherical inspection recess 83 corresponding to the external shape of the protruding electrode 12 is formed on the upper surface of the measurement terminal 82 as shown in an enlarged view in FIG. Further, since the measuring terminal 82 is made of a conductive material, it is electrically connected to the protruding electrode 12 when the protruding electrode 12 is inserted into the inspection recess 83.

【0129】従って、突起電極12は検査凹部83に嵌
合されると、その外観形状が検査されると共に、電気的
動作試験が行われるため、試験、検査時間を短縮するこ
とが可能になる。さらに、測定端子82は、収納ケース
84内に収納されたコイルバネ85のバネ力により上方
に付勢されており、突起電極12が規定の寸法形状より
も大きい場合、コイルバネ85が圧縮される構成となっ
ている。尚、収納ケース84は、各突起電極12が近接
配置され、隣接する収納ケース84に接触するため、絶
縁材により形成されている。
Therefore, when the protruding electrode 12 is fitted into the inspection recess 83, the external shape is inspected and the electrical operation test is performed, so that the test and inspection time can be shortened. Further, the measurement terminal 82 is biased upward by the spring force of the coil spring 85 housed in the housing case 84, and when the protruding electrode 12 is larger than the prescribed size and shape, the coil spring 85 is compressed. Has become. The storage case 84 is formed of an insulating material because the protruding electrodes 12 are arranged close to each other and come into contact with the adjacent storage case 84.

【0130】また、測定端子82は下方に延在するロッ
ド86を有しており、ロッド86は収納ケース84内に
支持された中空状のガイド部87の中空孔(図示せず)
内に摺動自在に挿入されている。尚、ロッド86の下端
部は、収納ケース84の底部を貫通して下方に突出して
いる。
Further, the measuring terminal 82 has a rod 86 extending downward, and the rod 86 is a hollow hole (not shown) of a hollow guide portion 87 supported in the storage case 84.
It is slidably inserted inside. The lower end of the rod 86 penetrates the bottom of the storage case 84 and projects downward.

【0131】収納ケース84の上端には、測定端子82
の下面に当接して測定端子82の衝撃を緩和する緩衝材
88が設けられている。本実施例では、各測定端子82
が個別に昇降可能に支持されているため、例えば半導体
装置11が傾いた状態で装着された場合でも測定端子8
2が各個に下方に押圧されて変位することができるの
で、半導体装置11の装着状態にかかわらず各突起電極
12を各測定端子82の検査凹部83に嵌合させること
ができ、各突起電極12の形状検査及び半導体装置11
の電気的動作試験を同時に行うことができる。
At the upper end of the storage case 84, the measuring terminal 82
A cushioning material 88 is provided which is in contact with the lower surface of the cushioning pad 88 to reduce the impact of the measuring terminal 82. In this embodiment, each measuring terminal 82
Are individually supported so that they can be moved up and down, the measuring terminal 8 can be used even when the semiconductor device 11 is mounted in an inclined state.
Since each of the two electrodes 2 can be pressed downward to be displaced, the respective protruding electrodes 12 can be fitted into the inspection recesses 83 of the respective measuring terminals 82 regardless of the mounting state of the semiconductor device 11, and the respective protruding electrodes 12 can be fitted. Shape inspection and semiconductor device 11
The electrical operation test of can be performed simultaneously.

【0132】図20は本発明の第11実施例である半導
体試験装置91を示す側面図である。半導体試験装置9
1は、上記各検査ユニット81の収納ケース84の外周
に絶縁体92を被覆してなる。そのため、収納ケース8
4を導電材により形成することが可能になる。
FIG. 20 is a side view showing a semiconductor testing device 91 according to the eleventh embodiment of the present invention. Semiconductor test equipment 9
1, the outer circumference of the storage case 84 of each of the inspection units 81 is covered with an insulator 92. Therefore, the storage case 8
4 can be formed of a conductive material.

【0133】本実施例では、各突起電極12が各測定端
子82の検査凹部83に嵌合された後、各測定端子82
が各突起電極12に押圧されて下動することにより収納
ケース84の上端に接触する。これにより、各突起電極
12は電気的に接続されて半導体装置11の電気的動作
試験が可能になる。
In this embodiment, after each protruding electrode 12 is fitted in the inspection recess 83 of each measuring terminal 82, each measuring terminal 82 is inserted.
Is pressed by each of the projecting electrodes 12 and moves downward to come into contact with the upper end of the storage case 84. As a result, the respective bump electrodes 12 are electrically connected to each other, and the electrical operation test of the semiconductor device 11 becomes possible.

【0134】また、各突起電極12が各測定端子82の
検査凹部83に嵌合されることにより各突起電極12の
外観形状が検査され、その後各測定端子82が収納ケー
ス84の上端に接触する位置まで変位して半導体装置1
1の電気的動作試験が行われるため、突起電極12の外
観検査と半導体装置11の動作試験とを個別に行うこと
ができる。そのため、突起電極12の検査及び半導体装
置11の試験の信頼性の向上を図ることができる。
Further, the appearance shape of each protruding electrode 12 is inspected by fitting each protruding electrode 12 into the inspection recess 83 of each measuring terminal 82, and then each measuring terminal 82 contacts the upper end of the storage case 84. Semiconductor device 1
Since the electrical operation test of No. 1 is performed, the appearance inspection of the protruding electrode 12 and the operation test of the semiconductor device 11 can be performed individually. Therefore, the reliability of the inspection of the bump electrode 12 and the test of the semiconductor device 11 can be improved.

【0135】図21は本発明の第12実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、測定基板18に形成されている測定端子100に突
起状端子101を形成したことを特徴とするものであ
る。突起状端子101は、例えばワイヤボンディング法
を用いて形成されるスタッドバンプである。また、本実
施例では測定端子100は平板状の形状、即ち測定基板
18に形成されたパターンにより形成されている。
FIG. 21 is an enlarged view showing a main part of a semiconductor testing device according to the twelfth embodiment of the present invention. The present embodiment is characterized in that the projecting terminals 101 are formed on the measuring terminals 100 formed on the measuring board 18. The protruding terminal 101 is a stud bump formed by using, for example, a wire bonding method. In addition, in the present embodiment, the measuring terminal 100 is formed in a flat plate shape, that is, a pattern formed on the measuring substrate 18.

【0136】この突起状端子101をワイヤボンディン
グ法により形成するには、先ずワイヤボンディング装置
に設けられたキャビラリを用いて測定端子100上に所
謂ネイルヘッド部を形成し、その後キャビラリを若干量
上動させた上でワイヤを切断する。これだけの簡単な処
理により突起状端子101は形成される。
In order to form the protruding terminal 101 by the wire bonding method, first, a so-called nail head portion is formed on the measuring terminal 100 by using a cavity provided in the wire bonding apparatus, and then the cavity is slightly moved up. And then cut the wire. The protruding terminals 101 are formed by such a simple process.

【0137】このように、突起状端子101を測定端子
100の上面に形成することにより、測定端子100は
実質的に測定基板18から上部に突出した構造となる。
そして、測定基板18から上部に突出した部位である突
起状端子101が検査凹部17内に進入し突起電極12
と接続することとなる。よって、測定端子100の保護
を図りつつ、測定端子100と突起電極12との電気接
続性を向上させることができる。
By thus forming the protruding terminal 101 on the upper surface of the measuring terminal 100, the measuring terminal 100 has a structure that substantially protrudes from the measuring substrate 18 to the upper side.
Then, the protruding terminal 101, which is a portion protruding upward from the measurement substrate 18, enters the inspection recessed portion 17, and the protruding electrode 12
Will be connected with. Therefore, it is possible to improve the electrical connectivity between the measurement terminal 100 and the protruding electrode 12 while protecting the measurement terminal 100.

【0138】また本実施例では、突起状端子101をス
タッドバンプにより形成したことにより、半導体装置の
製造技術として一般に用いられているワイヤボンディン
グ技術を用いて突起状端子101を形成することができ
る。よって、低コストでかつ作成効率よく突起状端子1
01を形成することができる。
Further, in this embodiment, since the protruding terminal 101 is formed by the stud bump, the protruding terminal 101 can be formed by using the wire bonding technique generally used as the manufacturing technique of the semiconductor device. Therefore, the protruding terminal 1 can be manufactured at low cost and efficiently.
01 can be formed.

【0139】また、通常スタッドバンプはその先端部に
ワイヤ切断による小突起が形成され、この小突起は尖っ
た形状となるため、これによっても測定端子100(突
起状端子101)と突起電極12との電気接続性を向上
させることができる。図22及び図23は第12実施例
の変形例を示している。図22は、突起状電極101A
を複数(本変形例では3個)のスタッドバンプを多段に
積層した構造としたものである。同図に示すように、複
数個のスタッドバンプを積層することは可能であり、複
数個のスタッドバンプを積層することにより、突起状電
極101Aの突起量を高くすることができる。
Further, the stud bumps usually have small protrusions formed by cutting the wire at the tips thereof, and these small protrusions have a sharp shape. Therefore, the measurement terminal 100 (protruding terminal 101) and the protruding electrode 12 are also formed. The electrical connectivity of can be improved. 22 and 23 show a modification of the twelfth embodiment. FIG. 22 shows the protruding electrode 101A.
Is a structure in which a plurality (three in this modification) of stud bumps are stacked in multiple stages. As shown in the figure, it is possible to stack a plurality of stud bumps, and by stacking a plurality of stud bumps, the protrusion amount of the protruding electrode 101A can be increased.

【0140】よって、使用するフォーミング基板16の
構成や突起電極12の径寸法等に最適な高さの突起状電
極101Aを設けることができ、突起電極12との電気
的接続性を向上することができる。図23は、異種の金
属よりなる複数個のスタッドバンプを複数個多段に形成
することにより突起状電極101Bを構成したものであ
る。本変形例では、スタッドバンプを3層に積層した構
造とされており、またその最先端部のスタッドバンプ1
02aの材料はパラジウム(Pd)とされており、また
他のスタッドバンプ102b,102cの材料は金(A
u)とされている。
Therefore, it is possible to provide the protruding electrode 101A having an optimum height for the configuration of the forming substrate 16 used, the diameter dimension of the protruding electrode 12, etc., and to improve the electrical connectivity with the protruding electrode 12. it can. In FIG. 23, the protruding electrode 101B is formed by forming a plurality of stud bumps made of different kinds of metal in multiple stages. This modification has a structure in which stud bumps are laminated in three layers, and the stud bump 1 at the most distal end is formed.
The material of 02a is palladium (Pd), and the material of the other stud bumps 102b and 102c is gold (A).
u).

【0141】このように、最先端部のスタッドバンプ1
02aの材料をパラジウム(Pd)としたのは、一般に
半導体装置の突起電極12には半田メッキがされてお
り、半田との適合性を考慮したものである。また、他の
スタッドバンプ102b,102cの材料を金(Au)
にしたのは、測定端子100の材質が銅(Cu)であ
り、この銅(Cu)と先端部のスタッドバンプ101a
の材料であるパラジウム(Pd)との双方に対する適合
性を考慮したものである。
In this way, the stud bump 1 at the leading edge is
The reason that the material of 02a is palladium (Pd) is that the bump electrodes 12 of the semiconductor device are generally plated with solder, and compatibility with solder is taken into consideration. The material of the other stud bumps 102b and 102c is gold (Au).
The material of the measuring terminal 100 is copper (Cu), and the copper (Cu) and the stud bump 101a at the tip end are selected.
This is in consideration of compatibility with both palladium (Pd) which is a material of.

【0142】上記のように、異種の金属よりなる複数個
のスタッドバンプを複数個多段に形成し突起状電極10
1Bを構成したことにより、最先端部に配設されるスタ
ッドバンプ102aの材料を突起電極12に対し適合性
の良いものに選定でき、また最先端部以外のスタッドバ
ンプ102b,102cの材料は測定端子100或いは
最先端部に配設されスタッドバンプ102aに対し適合
性の良いものに選定できる。
As described above, a plurality of stud bumps made of different kinds of metal are formed in a plurality of stages to form the protruding electrode 10.
By configuring 1B, it is possible to select the material of the stud bumps 102a arranged at the most distal end that has good compatibility with the protruding electrode 12, and measure the material of the stud bumps 102b and 102c other than the most distal end. It is possible to select a terminal 100 or a terminal which is disposed at the most distal end and has a good compatibility with the stud bump 102a.

【0143】これにより、最先端部に配設されたスタッ
ドバンプ102aと突起電極12との接続性、各スタッ
ドバンプ102a〜102c間の接続性、及びスタッド
バンプ102cと測定端子100との接続性を共に良好
なものとすることができる。図24は本発明の第13実
施例である半導体試験装置の要部を拡大して示す図であ
る。本実施例では、測定基板18に形成されている測定
端子105の表面部に粗化面106を形成したことを特
徴とするものである。
As a result, the connectivity between the stud bumps 102a arranged at the leading edge and the projecting electrodes 12, the connectivity between the stud bumps 102a to 102c, and the connectivity between the stud bumps 102c and the measuring terminals 100 are confirmed. Both can be good. FIG. 24 is an enlarged view showing a main part of a semiconductor testing device which is a thirteenth embodiment of the present invention. The present embodiment is characterized in that the roughened surface 106 is formed on the surface portion of the measurement terminal 105 formed on the measurement substrate 18.

【0144】この粗化面106は、測定基板18に例え
ばプリント形成された測定端子105の表面部にブラス
ト加工,或いは化学的粗化加工(例えば、強酸に浸漬)
することにより形成される。このように、測定端子10
5の表面部に形成された粗化面106は微細な凹凸が形
成された状態であるため、その表面積は広くなり、突起
電極12が当接した時点でこの微細な凸部は突起電極1
2に食い込んだ状態となるため、測定端子105と突起
電極12との電気的接続を確実に行なうことができる。
The roughened surface 106 is blasted or chemically roughened (for example, immersed in a strong acid) on the surface of the measurement terminal 105 formed by printing on the measurement substrate 18.
It is formed by doing. In this way, the measuring terminal 10
Since the roughened surface 106 formed on the surface portion of No. 5 is in a state where fine irregularities are formed, the surface area thereof becomes large, and when the bump electrode 12 comes into contact with the roughened surface 106, the fine convex portion becomes the bump electrode 1.
Since it is in a state where it bites into 2, the electric connection between the measurement terminal 105 and the protruding electrode 12 can be surely made.

【0145】図25は本発明の第14実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、測定基板18に形成されている測定端子100の表
面部に異種金属膜107を形成したことを特徴とするも
のである。異種金属膜107は、測定端子100の材料
とは異なる材料である金属膜である。具体的には、測定
端子100は銅(Cu)であり、異種金属膜107の材
料としては測定端子100の材料とは異なる例えばパラ
ジウム(Pd)が選定されている。
FIG. 25 is an enlarged view showing a main part of a semiconductor test apparatus according to the fourteenth embodiment of the present invention. The present embodiment is characterized in that the dissimilar metal film 107 is formed on the surface portion of the measurement terminal 100 formed on the measurement substrate 18. The dissimilar metal film 107 is a metal film that is a material different from the material of the measurement terminal 100. Specifically, the measurement terminal 100 is copper (Cu), and as the material of the dissimilar metal film 107, for example, palladium (Pd) different from the material of the measurement terminal 100 is selected.

【0146】本実施例において異種金属膜107の材料
としてパラジウム(Pd)を選定したのは、前記した図
23を用いて説明したと同様の理由である。即ち、一般
に半導体装置の突起電極12には半田メッキがされてお
りこの半田との適合性と、銅よりなる測定端子100と
の適合性の双方を両立させうる材料としてパラジウム
(Pd)を選定している。
The reason why palladium (Pd) is selected as the material of the dissimilar metal film 107 in this embodiment is the same as that described with reference to FIG. That is, in general, the protruding electrode 12 of the semiconductor device is plated with solder, and palladium (Pd) is selected as a material capable of achieving both compatibility with this solder and compatibility with the measuring terminal 100 made of copper. ing.

【0147】このように、測定端子100の表面部に測
定端子100及び突起電極12の双方に適合性を有した
異種金属膜107を形成することにより、測定端子10
0と突起電極12が接合性の不良なものであっても、そ
の間に介在する異種金属膜107により測定端子100
と突起電極12との間における電気的接合性の向上を図
ることができる。また、測定端子100は異種金属膜1
07により覆われた構成となるため、測定端子100の
保護を図ることもできる。
As described above, by forming the dissimilar metal film 107 which is compatible with both the measurement terminal 100 and the protruding electrode 12 on the surface of the measurement terminal 100, the measurement terminal 10
0 and the protruding electrode 12 have poor bonding properties, the measurement terminal 100 is formed by the dissimilar metal film 107 interposed therebetween.
It is possible to improve the electrical bondability between the bump electrode 12 and the bump electrode 12. Further, the measuring terminal 100 is made of the dissimilar metal film 1.
Since the structure is covered with 07, the measuring terminal 100 can be protected.

【0148】図26は本発明の第15実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、フォーミング基板16に形成されている検査凹部1
10の形状を円錐形状としている。このように、フォー
ミング基板16に形成されている検査凹部110の形状
は半球形状に限定されるものではなく、形状検査を行な
いうる形状であれば他の形状としてもよい。
FIG. 26 is an enlarged view of the essential parts of a semiconductor testing device according to the fifteenth embodiment of the present invention. In this embodiment, the inspection recess 1 formed on the forming substrate 16
The shape of 10 is a conical shape. As described above, the shape of the inspection recess 110 formed on the forming substrate 16 is not limited to the hemispherical shape, and may be any other shape as long as the shape inspection can be performed.

【0149】具体的には、検査凹部110の形状を上記
の円錐形状の他に角錐形状とすることも可能である。
尚、突起電極12のフォーミング性の面からは半球形状
が望ましく、また検査凹部110の形成性の面からは円
錐形状,角錐形状の方が望ましい。
Specifically, the inspection recess 110 may have a pyramidal shape other than the conical shape described above.
It should be noted that a hemispherical shape is desirable from the aspect of forming property of the bump electrode 12, and a conical shape or a pyramidal shape is desirable from the surface of forming the inspection recess 110.

【0150】また本実施例では、測定端子構造をフレキ
シブル構造とされた端子シート部111と、この端子シ
ート部111の下部に位置すると共にフォーミング基板
16の検査凹部110と対向する位置に凸部114を形
成した基台113とにより構成したことを特徴とする。
Further, in this embodiment, the terminal sheet portion 111 having a flexible measuring terminal structure, and the convex portion 114 located at the lower portion of the terminal sheet portion 111 and facing the inspection concave portion 110 of the forming substrate 16 are provided. And a base 113 on which the

【0151】端子シート部111は例えばフレキシブル
回路基板により形成されており、所定位置には測定端子
112のパターンが形成されている。また、端子シート
部111は基台113に装着された状態において、凸部
114が測定端子112をその背面側から上方に向けて
押し出すよう構成されている。よって、測定端子112
は他の部位に比べて突出した端子形状となるため、突起
電極12との電気的接続を確実に行なうことができる。
The terminal sheet portion 111 is formed of, for example, a flexible circuit board, and the pattern of the measuring terminals 112 is formed at a predetermined position. In addition, the terminal sheet portion 111 is configured such that the convex portion 114 pushes the measurement terminal 112 upward from the back side thereof when mounted on the base 113. Therefore, the measurement terminal 112
Has a protruding terminal shape as compared with other portions, so that electrical connection with the protruding electrode 12 can be reliably performed.

【0152】また、測定端子112はフレキシブル構造
とされた端子シート部111に形成されるため、前記基
台113に測定端子112を直接配設する必要はなく、
かつ端子シート部111の形成はフレキシブル回路基板
の形成に準じて行なうことができるため、容易かつ安価
に形成することができる。
Since the measuring terminal 112 is formed on the terminal sheet portion 111 having a flexible structure, it is not necessary to dispose the measuring terminal 112 directly on the base 113.
Moreover, since the terminal sheet portion 111 can be formed in accordance with the formation of the flexible circuit board, the terminal sheet portion 111 can be formed easily and inexpensively.

【0153】図27は本発明の第16実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、半導体装置11に配設されている突起電極12と、
フォーミング基板16に形成されている検査凹部17と
の位置決めを行なう方法に特徴を有するものである。具
体的には、本実施例ではフォーミング基板16に振動発
生装置115が接続されており、この振動発生装置11
5を駆動することによりフォーミング基板16を振動さ
せることができる。
FIG. 27 is an enlarged view showing a main part of a semiconductor test apparatus according to the 16th embodiment of the present invention. In this embodiment, the protruding electrode 12 provided on the semiconductor device 11 and
The method is characterized by a method of positioning with respect to the inspection concave portion 17 formed on the forming substrate 16. Specifically, in this embodiment, a vibration generator 115 is connected to the forming substrate 16, and the vibration generator 11 is connected to the vibration generator 115.
The forming substrate 16 can be vibrated by driving 5.

【0154】フォーミング基板16を振動させることに
より、半導体装置11はフォーミング基板16上で相対
的に移動(振動)し、やがてフォーミング基板16に形
成されている検査凹部17に突起電極12は嵌入して位
置決めされる。よって、突起電極12と検査凹部17の
位置決めを容易かつ自動的に行なうことができる。
By vibrating the forming substrate 16, the semiconductor device 11 relatively moves (vibrates) on the forming substrate 16, and the protruding electrode 12 is eventually fitted into the inspection recessed portion 17 formed in the forming substrate 16. Positioned. Therefore, the projection electrode 12 and the inspection recess 17 can be easily and automatically positioned.

【0155】図28は本発明の第17実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、フォーミング基板116に真空吸引装置(真空ポン
プ)に接続れさた吸引通路118が形成されており、こ
の吸引通路118は検査凹部17内に吸引口117を有
した構成とされている。従って、真空ポンプを駆動して
吸引通路118を介して吸引口117より突起電極12
を吸引することにより、突起電極12は強制的に検査凹
部17内に吸引され、よって検査凹部17に突起電極1
2を精度良く位置決めすることができる。
FIG. 28 is an enlarged view showing the essential parts of a semiconductor testing apparatus according to the seventeenth embodiment of the present invention. In this embodiment, a suction passage 118 connected to a vacuum suction device (vacuum pump) is formed on the forming substrate 116, and the suction passage 118 has a suction port 117 in the inspection recess 17. There is. Therefore, the vacuum pump is driven and the projection electrode 12 is drawn from the suction port 117 through the suction passage 118.
By sucking the projection electrode 12, the projection electrode 12 is forcibly sucked into the inspection recess 17, and thus the projection electrode 1 is inserted into the inspection recess 17.
2 can be accurately positioned.

【0156】図29は本発明の第18実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、フォーミング基板119を多孔質材料により形成す
ると共にこのフォーミング基板119を真空吸引装置
(真空ポンプ)に接続した構成としたことを特徴とする
ものである。
FIG. 29 is an enlarged view showing a main part of a semiconductor testing apparatus according to the 18th embodiment of the present invention. The present embodiment is characterized in that the forming substrate 119 is made of a porous material and the forming substrate 119 is connected to a vacuum suction device (vacuum pump).

【0157】上記構成において真空ポンプを駆動する
と、フォーミング基板119は多孔質材料により形成さ
れているため、半導体装置11はその全面においてフォ
ーミング基板119に吸引され、よって突起電極12は
窪んだ形状の検査凹部17内に嵌入する。よって、検査
凹部17に突起電極12を精度良く位置決めすることが
できる。
When the vacuum pump is driven in the above structure, since the forming substrate 119 is made of a porous material, the semiconductor device 11 is sucked by the forming substrate 119 over the entire surface thereof, so that the bump electrodes 12 are inspected for a dented shape. It fits in the recess 17. Therefore, the protruding electrode 12 can be accurately positioned in the inspection recess 17.

【0158】図30は本発明の第19実施例である半導
体試験装置の要部を拡大して示す図である。本実施例で
は、半導体装置11をフォーミング基板135に沿って
水平移動させうる移動装置120を設け、この移動装置
120により半導体装置11を水平移動させうる構成と
したことを特徴とするものである。
FIG. 30 is an enlarged view of the essential parts of a semiconductor testing apparatus according to the nineteenth embodiment of the present invention. The present embodiment is characterized in that a moving device 120 capable of horizontally moving the semiconductor device 11 along the forming substrate 135 is provided, and the semiconductor device 11 can be horizontally moved by the moving device 120.

【0159】この移動装置120は、その先端部に鉤状
の爪部120aを有し、この爪部120aが半導体装置
11の一側面と係合する構成とされている。従って、移
動装置120を同図に示す矢印方向に移動させることに
より、半導体装置11も同方向に移動する。
The moving device 120 has a hook-shaped claw portion 120a at its tip, and the claw portion 120a is configured to engage with one side surface of the semiconductor device 11. Therefore, by moving the moving device 120 in the direction of the arrow shown in the figure, the semiconductor device 11 also moves in the same direction.

【0160】このように、移動装置120により半導体
装置11を移動付勢しうる構成とすることにより、半導
体装置11の移動に伴いやがて突起電極12はフォーミ
ング基板135に形成されている検査凹部130に嵌入
し位置決めされることとなる。よって、簡単かつ確実に
突起電極12と検査凹部130との位置決め処理を行な
うことができる。
In this way, the semiconductor device 11 can be urged to move by the moving device 120, so that the protruding electrode 12 will soon move into the inspection recess 130 formed on the forming substrate 135 as the semiconductor device 11 moves. It will be inserted and positioned. Therefore, the positioning process of the protruding electrode 12 and the inspection recess 130 can be performed easily and reliably.

【0161】一方、本実施例に係る検査凹部130は、
勾配の異なる第1及び第2の傾斜面により形成されてい
る。そして、勾配の緩やかな第1の傾斜面を突起電極1
2を案内する案内面131とし、また勾配な急な第2の
傾斜面を突起電極12を係止する係止面132としてい
る。更に、案内面131と係止面132との間には、突
起電極12の位置決めを行なう位置決め面133が形成
されている。
On the other hand, the inspection recess 130 according to this embodiment is
It is formed by first and second inclined surfaces having different slopes. Then, the first inclined surface having a gentle slope is formed on the protruding electrode 1
2 is used as a guide surface 131, and the steeply inclined second inclined surface is used as a locking surface 132 for locking the protruding electrode 12. Further, a positioning surface 133 for positioning the protruding electrode 12 is formed between the guide surface 131 and the locking surface 132.

【0162】よって、移動装置120により半導体装置
11に形成された突起電極12が検査凹部130の形成
位置に至ると、先ず突起電極12は案内面131に案内
され進行し、続いて係止面132に係止されて位置決め
される。そして、係止面132に係止された状態で下動
して位置決め面133に嵌入する。
Therefore, when the moving device 120 causes the protruding electrode 12 formed on the semiconductor device 11 to reach the formation position of the inspection recess 130, the protruding electrode 12 is first guided by the guide surface 131 and advances, and then the locking surface 132. Is locked and positioned. Then, while being locked by the locking surface 132, it moves downward and fits into the positioning surface 133.

【0163】このように、検査凹部130に案内面13
1,係止面132,及び位置決め面133を形成するこ
とにより、簡単かつ確実に突起電極12と検査凹部13
0との位置決め処理を行なうことができる。図31は本
発明の第20実施例である半導体試験装置の要部を拡大
して示す図である。本実施例で用いる検査凹部130
は、前記した第19実施例と同様に、突起電極12を案
内する案内面131と、突起電極12を係止する係止面
132と、この案内面131と係止面132との間に形
成され突起電極12の位置決めを行なう位置決め面13
3とを有した構成とされている。
As described above, the guide surface 13 is formed in the inspection recess 130.
By forming the locking surface 132 and the positioning surface 133, the projection electrode 12 and the inspection recess 13 can be easily and reliably formed.
Positioning processing with 0 can be performed. FIG. 31 is an enlarged view showing a main part of a semiconductor test device which is a twentieth embodiment of the present invention. Inspection recess 130 used in this embodiment
Is formed between the guide surface 131 that guides the protruding electrode 12, the locking surface 132 that locks the protruding electrode 12, and the guide surface 131 and the locking surface 132, as in the nineteenth embodiment. Positioning surface 13 for positioning protruding electrode 12
3 is included.

【0164】しかるに、本実施例では第19実施例のよ
うに移動装置120を用いて半導体装置11を移動付勢
するのではなく、フォーミング基板135を傾ける(図
31(A)では角度θ傾けた状態を示している)ことに
より、半導体装置11を重力により移動付勢する構成と
したことを特徴とするものである。
However, in this embodiment, the semiconductor substrate 11 is not moved and biased by using the moving device 120 as in the nineteenth embodiment, but the forming substrate 135 is tilted (in FIG. 31A, the angle θ is tilted). By showing the state), the semiconductor device 11 is configured to be urged to move by gravity.

【0165】上記構成において、突起電極12と検査凹
部130の位置決めを行なうには、半導体装置11をフ
ォーミング基板135に載置した上で、このフォーミン
グ基板135を傾ける。これにより、半導体装置11は
自重によりフォーミング基板135上を移動し、突起電
極12は検査凹部130の形成位置に至る。
In the above structure, in order to position the protruding electrode 12 and the inspection recess 130, the semiconductor device 11 is placed on the forming substrate 135 and then the forming substrate 135 is tilted. As a result, the semiconductor device 11 moves on the forming substrate 135 by its own weight, and the protruding electrode 12 reaches the formation position of the inspection recess 130.

【0166】すると、先ず図31(A)に示されるよう
に、突起電極12は案内面131に案内され進行する。
続いて、図31(B)に示されるように、突起電極12
は係止面132に係止されて位置決めされる。そして、
図31(C)に示されるように、突起電極12は係止面
132に係止された状態で下動して位置決め面133に
嵌入する。
Then, first, as shown in FIG. 31A, the protruding electrode 12 is guided by the guide surface 131 and advances.
Then, as shown in FIG.
Is locked by the locking surface 132 and positioned. And
As shown in FIG. 31C, the protruding electrode 12 moves downward in a state of being locked by the locking surface 132 and fits into the positioning surface 133.

【0167】このように、検査凹部130に案内面13
1,係止面132,及び位置決め面133を形成するこ
とにより、簡単かつ確実に突起電極12と検査凹部13
0との位置決め処理を行なうことができる。特に、第1
9実施例のように移動装置120を用いることなく突起
電極12を検査凹部130に位置決めできるため、半導
体検査装置の構成を簡単化することができる。
As described above, the guide surface 13 is formed in the inspection recess 130.
By forming the locking surface 132 and the positioning surface 133, the projection electrode 12 and the inspection recess 13 can be easily and reliably formed.
Positioning processing with 0 can be performed. In particular, the first
Since the protruding electrode 12 can be positioned in the inspection recess 130 without using the moving device 120 as in the ninth embodiment, the configuration of the semiconductor inspection device can be simplified.

【0168】図32は本発明の第21実施例である半導
体試験装置の要部を拡大して示す図である。本実施例
は、フォーミング基板136の測定端子100(同図に
は図示せず)と対向する位置に第2の凹部138,13
9を形成したことを特徴とするものである。
FIG. 32 is an enlarged view showing a main part of a semiconductor testing device according to the 21st embodiment of the present invention. In this embodiment, the second concave portions 138, 13 are formed at positions facing the measuring terminals 100 (not shown in the figure) of the forming substrate 136.
9 is formed.

【0169】この第2の凹部138,139は、検査凹
部17(第1の凹部)の形成位置と対向する位置に形成
されており、その形状は図32(A)に示されるように
矩形或いは円盤状凹部でもよく、また図32(B)に示
されるように検査凹部17の形状と略等しい形状(半球
形状,円錐形状,三角錐形状等)としてもよい。
The second recesses 138 and 139 are formed at positions facing the formation position of the inspection recess 17 (first recess), and the shape thereof is rectangular as shown in FIG. 32 (A). It may be a disk-shaped concave portion, or may have a shape (hemispherical shape, conical shape, triangular pyramid shape, etc.) substantially the same as the shape of the inspection concave portion 17 as shown in FIG.

【0170】このように、フォーミング基板136の測
定端子100と対向する位置に第2の凹部138,13
9を形成することにより、突起電極12がフォーミング
基板136(検査凹部17)に嵌合した状態において、
フォーミング基板136の下部に露出する突起電極12
の表面積を広く設定することができる。
As described above, the second concave portions 138, 13 are formed on the forming substrate 136 at positions facing the measuring terminals 100.
By forming 9 in the state where the protruding electrode 12 is fitted in the forming substrate 136 (inspection recess 17),
The protruding electrode 12 exposed at the bottom of the forming substrate 136
The surface area of can be set wide.

【0171】このように、フォーミング基板136から
露出する突起電極12の表面積が広くなることにより、
測定端子100と突起電極12との電気的接続を確実に
行なうことが可能となる。図35は本発明の第24実施
例である半導体試験装置を示しており、また図36は本
発明の第25実施例である半導体試験装置を示してい
る。この第24及び第25実施例は、共に半導体装置1
1とフォーミング基板16との位置決めを行なう半導体
位置決め機構を設けたことを特徴とするものである。
As described above, since the surface area of the protruding electrode 12 exposed from the forming substrate 136 is increased,
The electrical connection between the measurement terminal 100 and the protruding electrode 12 can be surely made. FIG. 35 shows a semiconductor test apparatus which is the 24th embodiment of the present invention, and FIG. 36 shows a semiconductor test apparatus which is the 25th embodiment of the present invention. The twenty-fourth and twenty-fifth embodiments are the semiconductor device 1
1 is provided with a semiconductor positioning mechanism for positioning the 1 and the forming substrate 16.

【0172】図35に示される第24実施例に係る基板
位置決め機構は、半導体装置11に立設形成された位置
決めピン145と、フォーミング基板16に穿設された
位置決め孔146とにより構成されている。そして、位
置決め孔146に位置決めピン145が挿通されるよう
に半導体装置11フォーミング基板16に装着すること
により、半導体装置11に形成された突起電極12はフ
ォーミング基板16に形成された検査凹部17に精度良
く一致するよう構成されている。
The substrate positioning mechanism according to the twenty-fourth embodiment shown in FIG. 35 is composed of a positioning pin 145 provided upright on the semiconductor device 11 and a positioning hole 146 formed in the forming substrate 16. . Then, the positioning pins 145 are inserted into the positioning holes 146 and mounted on the forming substrate 16 of the semiconductor device 11, so that the protruding electrodes 12 formed on the semiconductor device 11 are accurately aligned with the inspection recesses 17 formed on the forming substrate 16. It is configured to match well.

【0173】従って、単に位置決め孔146と位置決め
ピン145とが係合するように半導体装置11とフォー
ミング基板16とを位置決めして装着することにより、
突起電極12と検査凹部17との位置決めを精度良く行
なうことができる。一方、図36に示される第25実施
例に係る基板位置決め機構は、半導体装置11に穿設さ
れた位置決め溝148と、フォーミング基板16に立設
形成された位置決めピン147とにより構成されてい
る。そして、位置決めピン147が位置決め溝148に
挿通されるよう半導体装置11をフォーミング基板16
に装着することにより、半導体装置11に形成された突
起電極12はフォーミング基板16に形成された検査凹
部17に精度良く一致するよう構成されている。
Therefore, by simply positioning and mounting the semiconductor device 11 and the forming substrate 16 so that the positioning hole 146 and the positioning pin 145 are engaged with each other,
The projection electrode 12 and the inspection recess 17 can be accurately positioned. On the other hand, the substrate positioning mechanism according to the twenty-fifth embodiment shown in FIG. 36 includes a positioning groove 148 formed in the semiconductor device 11 and a positioning pin 147 standingly formed in the forming substrate 16. Then, the semiconductor device 11 is formed so that the positioning pin 147 is inserted into the positioning groove 148.
The projection electrode 12 formed on the semiconductor device 11 is configured to be accurately aligned with the inspection recessed portion 17 formed on the forming substrate 16 by being mounted on the forming substrate 16.

【0174】従って、単に位置決めピン147と位置決
め溝148とが係合するように半導体装置11とフォー
ミング基板16とを位置決めして装着することにより、
突起電極12と検査凹部17との位置決めを精度良く行
なうことができる。図37及び図38は、本発明に係る
半導体装置及びその製造方法を示している。先ず、図3
7を用いて説明する。図37(A)は、球状の突起電極
12が配設された半導体装置11を半導体試験装置(図
では、半導体試験装置のフォーミング基板150のみ示
す)に装着した状態を示している。
Therefore, by simply positioning and mounting the semiconductor device 11 and the forming substrate 16 so that the positioning pin 147 and the positioning groove 148 are engaged with each other,
The projection electrode 12 and the inspection recess 17 can be accurately positioned. 37 and 38 show a semiconductor device and a method of manufacturing the same according to the present invention. First, FIG.
7 will be described. FIG. 37 (A) shows a state in which the semiconductor device 11 provided with the spherical protruding electrodes 12 is mounted on a semiconductor test device (only the forming substrate 150 of the semiconductor test device is shown in the figure).

【0175】フォーミング基板150には、円錐形状と
された整形凹部151が形成されている。半導体装置1
1が半導体試験装置に装着された状態において、半導体
装置11に設けられた球状の突起電極12は円錐形状と
された凹部151の内部に位置している。
The forming substrate 150 is formed with a conical shaping recess 151. Semiconductor device 1
When 1 is mounted on the semiconductor test apparatus, the spherical projection electrode 12 provided on the semiconductor device 11 is located inside the conical recess 151.

【0176】この状態において、半導体装置11をフォ
ーミング基板150に向け押圧する。これにより、突起
電極12は整形凹部151に押し付けられ、整形凹部1
51の形状に対応した形状に整形される(整形された突
起電極12を整形突起電極152という)。即ち、整形
突起電極152は、整形凹部151の形状に対応した円
錐形状を有した電極形状となる。図37(B)は、円錐
形状を有した整形突起電極152が形成された半導体装
置11を示している。
In this state, the semiconductor device 11 is pressed toward the forming substrate 150. As a result, the protruding electrode 12 is pressed against the shaping recess 151, and the shaping recess 1
It is shaped into a shape corresponding to the shape of 51 (the shaped protruding electrode 12 is referred to as a shaped protruding electrode 152). That is, the shaping protrusion electrode 152 has an electrode shape having a conical shape corresponding to the shape of the shaping recess 151. FIG. 37B shows the semiconductor device 11 in which the shaping protrusion electrode 152 having a conical shape is formed.

【0177】このように、整形突起電極152の形状を
円錐形状とすることにより、整形突起電極152の先端
は尖った形状となる。よって、この整形突起電極152
を有した半導体装置11を実装基板(図示せず)に実装
する場合には、先ず整形突起電極152の尖った先端部
が実装基板に当接し、この部位に押圧力は集中する。こ
のため、実装時には整形突起電極152の先端部から溶
融して実装基板に接合されるため、効率よく確実に実装
処理を行なうことができる。
As described above, by shaping the shaping protrusion electrode 152 into a conical shape, the shaping protrusion electrode 152 has a sharp tip. Therefore, this shaped protrusion electrode 152
When the semiconductor device 11 having the above is mounted on a mounting substrate (not shown), first, the sharp tip end of the shaping protrusion electrode 152 contacts the mounting substrate, and the pressing force is concentrated on this portion. Therefore, at the time of mounting, the shaping protrusion electrode 152 is melted from the tip end portion and bonded to the mounting substrate, so that the mounting process can be performed efficiently and reliably.

【0178】一方、図38は本発明に係る半導体装置及
びその製造方法の他実施例を示している。本実施例で用
いるフォーミング基板155には、断面円形とされた整
形孔156が形成されている。この整形孔156の径寸
法は、球状とされた突起電極12の径寸法に比べて小さ
く設定されている。また、半導体装置11が半導体試験
装置に装着された状態において、半導体装置11に設け
られた球状の突起電極12は整形孔156の上部に位置
している。
On the other hand, FIG. 38 shows another embodiment of the semiconductor device and the manufacturing method thereof according to the present invention. The forming substrate 155 used in this embodiment has a shaping hole 156 having a circular cross section. The diameter of the shaping hole 156 is set smaller than the diameter of the spherical projection electrode 12. Further, when the semiconductor device 11 is mounted on the semiconductor test apparatus, the spherical protruding electrode 12 provided on the semiconductor device 11 is located above the shaping hole 156.

【0179】この状態において、半導体装置11をフォ
ーミング基板155に向け押圧する。これにより、突起
電極12は整形孔156の内部に強制的に挿入され、整
形孔156の形状に対応した形状に整形される(整形さ
れた突起電極12を整形突起電極157という)。
In this state, the semiconductor device 11 is pressed toward the forming substrate 155. As a result, the protruding electrode 12 is forcibly inserted into the shaping hole 156 and shaped into a shape corresponding to the shape of the shaping hole 156 (the shaped protruding electrode 12 is referred to as a shaping protruding electrode 157).

【0180】即ち、整形突起電極157は、整形孔15
6の形状に対応した円柱形状を有した電極形状となる。
図38(B)は、円柱形状を有した整形突起電極157
が形成された半導体装置11を示している。このよう
に、整形突起電極157の形状を円柱形状とすることに
より、整形突起電極157の先端は偏平状となり、よっ
て実装基板との接触面積は広くなるため、確実な実装処
理を行なうことが可能となる。
That is, the shaping protrusion electrode 157 has the shaping hole 15
The electrode shape has a cylindrical shape corresponding to the shape of No. 6.
FIG. 38B shows a shaped protrusion electrode 157 having a cylindrical shape.
1 shows a semiconductor device 11 in which the is formed. As described above, by shaping the shaping protrusion electrode 157 into a cylindrical shape, the tip of the shaping protrusion electrode 157 has a flat shape, and thus the contact area with the mounting substrate is wide, so that reliable mounting processing can be performed. Becomes

【0181】上記したように、本実施例によれば突起電
極12は半導体試験装置を構成するフォーミング基板1
50,155に形成された整形凹部151或いは形成孔
156に押し当てられ、整形凹部151或いは形成孔1
56の形状に沿った形状に整形される。これにより、半
導体試験装置により半導体装置11に配設されている球
状の特記電極12を球形状以外の形状を有した整形突起
電極152,157に整形することが可能となり、よっ
て整形突起電極152,157の形状を半導体装置11
の実装態様に適した形状にすることができる。
As described above, according to the present embodiment, the protruding electrodes 12 form the forming substrate 1 which constitutes the semiconductor testing device.
The shaping recess 151 or the formation hole 1 is pressed against the shaping recess 151 or the formation hole 156 formed in the holes 50 and 155.
The shape is shaped according to the shape of 56. As a result, it becomes possible to shape the spherical special electrode 12 arranged in the semiconductor device 11 into the shaped protrusion electrodes 152, 157 having a shape other than the spherical shape by the semiconductor test device, and thus the shaped protrusion electrodes 152, 157. The shape of 157 is the semiconductor device 11
It is possible to make the shape suitable for the mounting mode.

【0182】尚、整形突起電極の形状は上記した円錐形
状及び円柱形状に限定されるものではなく、フォーミン
グ基板に形成される整形凹部の形状を適宜設定すること
により、任意の形状とすることができる。また、上記し
た各実施例ではフォーミング基板に形成される整形凹部
が突起電極の全周と係合する構成としたしたが、フォー
ミング基板の幅寸法を突起電極の径寸法より狭い構成と
し、整形凹部が突起電極の外周一部と係合する構成とし
てもよい。
The shape of the shaping protrusion electrode is not limited to the conical shape and the columnar shape described above, and can be set to an arbitrary shape by appropriately setting the shape of the shaping recess formed on the forming substrate. it can. Further, in each of the above-described embodiments, the shaping recess formed on the forming substrate is configured to engage with the entire circumference of the protruding electrode. However, the width dimension of the forming substrate is set to be narrower than the diameter of the protruding electrode, and the shaping recess is formed. May engage with a part of the outer circumference of the protruding electrode.

【0183】[0183]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1記載の発明に
よれば、複数の突起電極の夫々が基板の凹部に嵌合する
ことにより突起電極の端部が測定端子に電気的に接続さ
れるため、各突起電極の形状を凹部との嵌合により検査
することができると共に突起電極が測定端子に接続され
ることにより被試験半導体の電気的試験を行うことがで
きる。
According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, since each of the plurality of protruding electrodes is fitted into the recess of the substrate to electrically connect the end of the protruding electrode to the measurement terminal, the shape of each protruding electrode is changed to the recess. It is possible to inspect the semiconductor under test by connecting with the measurement terminal, and it is possible to perform an electrical test of the semiconductor under test.

【0184】そのため、被試験半導体の試験及び突起電
極の検査を同時に行うことが可能となり、検査工程での
信頼性の向上と共に試験、検査時間の短縮化を図ること
ができる。よって、検査工程の自動化を促進することが
可能になり、検査コストを低減することができる。
Therefore, the test of the semiconductor under test and the inspection of the bump electrodes can be performed at the same time, and the reliability of the inspection process can be improved and the test and inspection time can be shortened. Therefore, the automation of the inspection process can be promoted and the inspection cost can be reduced.

【0185】また、請求項2記載の発明によれば、複数
の突起電極の夫々が基板の凹部に嵌合することにより突
起電極を成形すると共に突起電極の形状検査を行うた
め、突起電極の形状が異なる場合でも基板の凹部に合っ
た形状に成形され、突起電極の形状不良を減少させるこ
とができる。
According to the second aspect of the invention, since the plurality of protruding electrodes are fitted into the recesses of the substrate to form the protruding electrodes and to inspect the shape of the protruding electrodes, the shape of the protruding electrodes is determined. Even if they are different from each other, the shape is formed so as to match the concave portion of the substrate, and the defective shape of the protruding electrode can be reduced.

【0186】よって、突起電極が基板の凹部内に嵌合さ
れた状態で押圧されることにより、電気的動作試験を行
うと共に、突起電極の形状検査及び突起電極の成形を同
時に行うことができ、検査時間の短縮化と共に不良率の
削減を図ることができる。また、請求項3記載の発明で
は、複数の突起電極の夫々が基板の凹部に嵌合すること
により突起電極の形状検査を行うと同時に、突起電極の
端部が測定端子に電気的に接続され電気的動作試験を行
うため、突起電極の検査工程が一工程で済むことにな
り、突起電極の検査時間を大幅に短縮することができ
る。よって、検査工程での検査効率を高めて検査コスト
を低減することができる。
Therefore, by pressing the protruding electrode while it is fitted in the concave portion of the substrate, an electrical operation test can be performed, and at the same time, the shape inspection of the protruding electrode and the molding of the protruding electrode can be performed. It is possible to shorten the inspection time and reduce the defect rate. In the invention according to claim 3, the plurality of protruding electrodes are fitted into the recesses of the substrate to inspect the shape of the protruding electrodes, and at the same time, the ends of the protruding electrodes are electrically connected to the measurement terminals. Since the electrical operation test is performed, the step of inspecting the protruding electrode is completed in one step, and the inspection time of the protruding electrode can be significantly shortened. Therefore, it is possible to improve the inspection efficiency in the inspection process and reduce the inspection cost.

【0187】また、請求項4記載の発明によれば、被試
験半導体と基板とが平行状態を保つように位置調整を行
う調芯機構を設けたため、上記請求項1と同様な効果が
得られると共に、被試験半導体が傾いた状態で装着され
ても複数の突起電極の夫々を正確に凹部に嵌合させるこ
とができ、被試験半導体又は基板が損傷することを防止
できる。これにより、被試験半導体の試験及び突起電極
の検査の信頼性をより一層向上させることができる。
Further, according to the invention described in claim 4, since the aligning mechanism for adjusting the position is provided so as to keep the semiconductor under test and the substrate in parallel, the same effect as in claim 1 can be obtained. At the same time, even if the semiconductor under test is mounted in an inclined state, each of the plurality of protruding electrodes can be accurately fitted into the recess, and the semiconductor under test or the substrate can be prevented from being damaged. As a result, the reliability of the test of the semiconductor under test and the inspection of the bump electrode can be further improved.

【0188】また、請求項5記載の発明によれば、位置
決め機構により突起電極と凹部との相対位置が一致する
ように被試験半導体と基板との相対位置を規制するた
め、上記請求項1と同様な効果が得られると共に、複数
の突起電極の夫々を正確に凹部に嵌合させることがで
き、被試験半導体の試験及び突起電極の検査の信頼性を
より一層向上させることができる。
Further, according to the invention of claim 5, the relative position of the semiconductor under test and the substrate is regulated by the positioning mechanism so that the relative positions of the protruding electrode and the concave portion coincide with each other. The same effect can be obtained, and each of the plurality of protruding electrodes can be accurately fitted into the recess, and the reliability of the test of the semiconductor under test and the inspection of the protruding electrode can be further improved.

【0189】また、請求項6記載の発明によれば、基板
をフローティング状態に設け、複数の突起電極の夫々が
基板の凹部に嵌合することにより、突起電極と凹部との
相対位置が一致するように被試験半導体に対する基板の
位置を位置決めするため、複数の突起電極の夫々を正確
に凹部に嵌合させることができ、被試験半導体の試験及
び突起電極の検査の信頼性を向上させることができる。
According to the sixth aspect of the present invention, the substrate is provided in a floating state, and each of the plurality of protruding electrodes fits into the recess of the substrate, so that the relative positions of the protruding electrode and the recess match. Since the position of the substrate with respect to the semiconductor under test is positioned as described above, it is possible to accurately fit each of the plurality of protruding electrodes into the recess, and improve the reliability of the test of the semiconductor under test and the inspection of the protruding electrodes. it can.

【0190】また、請求項7記載の発明によれば、突起
電極を基板の凹部に嵌合させることにより測定端子を下
動させると共に突起電極が測定端子に接続されるため、
上記請求項1と同様な効果が得られると共に、被試験半
導体が傾いた状態で装着されても各測定端子が個別に上
下動して被試験半導体の試験及び突起電極の検査を行う
ことができる。そのため、被試験半導体の装着状態に拘
わらず、被試験半導体の試験及び突起電極の検査を安定
的に行うことができる。
According to the invention of claim 7, the measuring electrode is moved downward by fitting the protruding electrode into the concave portion of the substrate, and the protruding electrode is connected to the measuring terminal.
In addition to the same effect as the above-mentioned claim 1, even if the semiconductor under test is mounted in a tilted state, each measuring terminal can be individually moved up and down to test the semiconductor under test and inspect the protruding electrodes. . Therefore, the test of the semiconductor under test and the inspection of the bump electrode can be stably performed regardless of the mounted state of the semiconductor under test.

【0191】また、請求項8記載の発明によれば、緩衝
材の弾性変形により基板と被試験半導体とが平行な状態
で各突起電極を凹部に嵌合させることができ、また突起
電極を基板の凹部に嵌合させる際の衝撃を緩衝材により
吸収することができ、被試験半導体又は基板が損傷する
ことを防止できる。
According to the eighth aspect of the present invention, each bump electrode can be fitted into the recess in a state where the substrate and the semiconductor under test are parallel to each other due to the elastic deformation of the cushioning material, and the bump electrode can be fitted to the substrate. It is possible to absorb the shock generated when fitting it into the concave portion by the buffer material and prevent the semiconductor under test or the substrate from being damaged.

【0192】また、請求項9記載の発明によれば、突起
電極に不要な荷重が印加されることを防止でき、よって
突起電極に変形が発生することを抑制することができ
る。また、請求項10記載の発明によれば、測定端子の
先端部は突出した構造となり、被試験半導体に設けられ
た突起電極との接続性を向上することができる。
According to the ninth aspect of the present invention, it is possible to prevent an unnecessary load from being applied to the protruding electrodes, and it is possible to suppress deformation of the protruding electrodes. Further, according to the invention described in claim 10, the tip portion of the measurement terminal has a projecting structure, and the connectivity with the bump electrode provided on the semiconductor under test can be improved.

【0193】また、請求項11記載の発明によれば、半
導体装置の製造技術として一般に用いられているワイヤ
ボンディング技術を用いて突起状端子を形成することが
でき、よって低コストでかつ作成効率よく突起状端子を
形成することができる。また、通常スタッドバンプはそ
の先端部にワイヤ切断による小突起が形成され、この小
突起はプローブ先端と同様に尖った形状となるため、こ
れによっても測定端子と突起電極との接続性を向上する
ことができる。
According to the eleventh aspect of the present invention, the protruding terminals can be formed by using the wire bonding technique generally used as a semiconductor device manufacturing technique, and therefore, the production cost is low and the production efficiency is high. A protruding terminal can be formed. In addition, a stud bump usually has a small projection formed by cutting a wire at its tip, and this small projection has a sharp shape similar to the tip of the probe, which also improves the connectivity between the measurement terminal and the projection electrode. be able to.

【0194】また、請求項12記載の発明によれば、最
先端部に配設される突起状電極の材質を突起電極に対し
適合性の良いものに選定でき、また最先端部以外の突起
状端子の材質は測定端子或いは最先端部に配設され突起
状端子に対し適合性の良いものに選定できる。このた
め、最先端部に配設された突起状端子と突起電極との接
続性、各突起状端子間の接続性、及び突起状端子と測定
端子との接続性を共に良好なものとすることができる。
According to the twelfth aspect of the invention, it is possible to select the material of the protruding electrode provided at the most distal end portion so as to have a good compatibility with the protruding electrode, and to make the protruding portion other than the most distal end portion. The material of the terminal can be selected as a measuring terminal or a material which is arranged at the most distal end and has a good compatibility with the protruding terminal. Therefore, the connectivity between the protruding terminals and the protruding electrodes disposed at the most distal end, the connectivity between the protruding terminals, and the connectivity between the protruding terminals and the measurement terminals should be good. You can

【0195】また、請求項13記載の発明によれば、粗
化面は微細な凹凸が形成された状態となりその表面積は
広くなり、また微細な凸部は突起電極に食い込む状態と
なるため、測定端子と突起電極との電気的接続を確実に
行なうことができる。また、請求項14記載の発明によ
れば、測定端子及び突起電極の材料が接合性の不良なも
のであっても、異種金属膜として測定端子及び突起電極
に共に接合性の良好な材料を選定することが可能とな
り、測定端子と突起電極との間における電気的接合性の
向上と、保護及び測定端子の保護を図ることができる。
Further, according to the invention of claim 13, the roughened surface is in a state where fine irregularities are formed and the surface area thereof is large, and the fine convex portions are in a state of biting into the protruding electrode. The electrical connection between the terminal and the protruding electrode can be surely made. Further, according to the invention of claim 14, even if the materials for the measuring terminal and the protruding electrode have poor bonding properties, a material having good bonding properties for both the measuring terminal and the protruding electrode is selected as the dissimilar metal film. It is possible to improve the electrical connection between the measurement terminal and the protruding electrode, and protect and protect the measurement terminal.

【0196】また、請求項15記載の発明のように、基
板に形成された凹部の形状は、突起電極の形状検査を行
いうる半球形状,円錐形状,及び角錐形状のいずれを採
用することも可能である。突起電極のフォーミング性の
面からは半球形状が望ましく、また凹部の形成性の面か
らは円錐形状,角錐形状の方が望ましい。
Further, as in the invention of claim 15, the shape of the recess formed in the substrate may be any of a hemispherical shape, a conical shape, and a pyramid shape capable of inspecting the shape of the protruding electrode. Is. A hemispherical shape is desirable from the aspect of forming property of the protruding electrode, and a conical shape or a pyramidal shape is desirable from the surface of forming the concave portion.

【0197】また、請求項16記載の発明によれば、凸
部が端子シート部を押し出すことにより測定端子を形成
する構成とすることにより、測定端子は突出した端子形
状となるため突起電極との電気的接続を確実に行なうこ
とができる。また、測定端子はフレキシブル構造とされ
た端子シートに形成されるため、基台に測定端子をプリ
ント配設する必要はなく、かつ端子シートの形成はフレ
キシブル回路基板の形成に準じて行なうことができるた
め、容易かつ安価に形成することかできる。
According to the sixteenth aspect of the present invention, since the convex portion pushes out the terminal sheet portion to form the measuring terminal, the measuring terminal has a protruding terminal shape, so The electrical connection can be surely made. Further, since the measuring terminals are formed on the terminal sheet having a flexible structure, it is not necessary to print the measuring terminals on the base, and the terminal sheet can be formed in accordance with the formation of the flexible circuit board. Therefore, it can be formed easily and inexpensively.

【0198】また、請求項17記載の発明によれば、基
板の測定端子と対向する位置に第2の凹部を形成したこ
とにより、突起電極が基板に嵌合した状態において、基
板下部に露出する突起電極の表面積を広く設定すること
ができ、測定端子と突起電極との接続を確実に行なうこ
とができる。
According to the seventeenth aspect of the present invention, since the second recess is formed at the position facing the measurement terminal of the substrate, the protruding electrode is exposed to the lower portion of the substrate when fitted to the substrate. The surface area of the protruding electrode can be set wide, and the measurement terminal and the protruding electrode can be reliably connected.

【0199】また、請求項18記載の発明によれば、基
板位置決め機構を設けたことにより、基板と測定端子が
形成された測定基板との位置決めを高精度に行なうこと
ができる。また、請求項19記載の発明によれば、半導
体位置決め機構を設けたことにより、基板と被試験半導
体との位置決めを高精度に行なうことができる。
According to the eighteenth aspect of the invention, since the board positioning mechanism is provided, the board and the measurement board on which the measurement terminals are formed can be positioned with high accuracy. According to the nineteenth aspect of the invention, since the semiconductor positioning mechanism is provided, the substrate and the semiconductor under test can be positioned with high accuracy.

【0200】また、請求項20記載の発明によれば、被
試験半導体の試験及び突起電極の検査を同時に行うこと
が可能となり、検査工程での信頼性の向上と共に試験,
検査時間の短縮化を図ることができ、よって検査工程の
自動化を促進することが可能になり、検査コストを低減
することができる。
According to the twentieth aspect of the present invention, it becomes possible to simultaneously test the semiconductor under test and inspect the protruding electrode, and improve the reliability in the inspection process and the test.
The inspection time can be shortened, so that the automation of the inspection process can be promoted and the inspection cost can be reduced.

【0201】また、請求項21記載の発明によれば、基
板或いは被試験半導体の少なく一方を振動させることに
より、被試験半導体は基板上で相対的に移動し、やがて
基板に形成された凹部に突起電極は嵌入して位置決めさ
れるため、突起電極と凹部の位置決めを容易かつ自動的
に行なうことができる。
According to the twenty-first aspect of the invention, by vibrating at least one of the substrate and the semiconductor under test, the semiconductor under test moves relatively on the substrate and eventually becomes a recess formed in the substrate. Since the protruding electrode is fitted and positioned, the protruding electrode and the recess can be easily and automatically positioned.

【0202】また、請求項22及び請求項23記載の発
明によれば、真空吸引装置により突起電極を吸引し、基
板に形成された凹部に突起電極を位置決めすることによ
り、確実に突起電極を凹部内に嵌入させることができ
る。また、請求項24記載の発明によれば、被試験半導
体を基板に沿って水平移動させうる移動装置を設け、こ
の移動装置により被試験半導体を水平移動させることに
より、被試験半導体の移動に伴い突起電極は凹部に嵌入
し位置決めされるため、簡単かつ確実に突起電極と凹部
との位置決め処理を行なうことができる。
Further, according to the twenty-second and twenty-third aspects of the present invention, the projection electrode is sucked by the vacuum suction device, and the projection electrode is positioned in the recess formed in the substrate, so that the projection electrode is surely recessed. It can be fitted inside. According to the twenty-fourth aspect of the present invention, a moving device capable of horizontally moving the semiconductor under test is provided along the substrate, and the semiconductor under test is horizontally moved by the moving device, so that the semiconductor under test moves. Since the protruding electrode is fitted into the recess and positioned, the positioning process of the protruding electrode and the recess can be performed easily and reliably.

【0203】また、請求項25記載の発明によれば、第
1及び第2の傾斜面の勾配差に基づき突起電極を凹部に
嵌合させ位置決めすることにより、凹部に嵌入した突起
電極は案内面として機能する傾斜面に案内され、係止面
として機能する傾斜面に係止されて位置決めされるた
め、簡単かつ確実に突起電極と凹部との位置決め処理を
行なうことができる。
According to the twenty-fifth aspect of the present invention, the projection electrode fitted in the recess is guided by the guide surface by fitting and positioning the projection electrode in the recess based on the difference in slope between the first and second inclined surfaces. Since it is guided by the inclined surface that functions as and is positioned by being locked by the inclined surface that functions as the locking surface, it is possible to easily and reliably perform the positioning process of the protruding electrode and the recess.

【0204】また、請求項26記載の発明によれば、突
起電極は半導体試験装置を構成する基板に形成された凹
部に押し当てられ、凹部の形状に沿った形状に整形され
ることにより球形状以外の形状に形成することが可能と
なり、よって突起電極の形状を半導体装置の実装態様に
適した形状にすることができる。
According to the twenty-sixth aspect of the present invention, the protruding electrode is pressed against the concave portion formed in the substrate constituting the semiconductor testing device and shaped into a shape conforming to the shape of the concave portion, thereby forming a spherical shape. It is possible to form the projection electrode in a shape other than the above, and thus the shape of the protruding electrode can be made a shape suitable for the mounting mode of the semiconductor device.

【0205】更に、請求項27記載の発明によれば突起
電極の形状を円錐形状とした場合には、突起電極の先端
は尖っており、かつこの先端部に押圧力は集中するた
め、当該突起電極を有する半導体装置を実装基板に実装
する際、突起電極はその先端部から溶融し実装基板に接
合されるため、効率よく確実に実装処理を行なうことが
できる。
Furthermore, according to the twenty-seventh aspect of the present invention, when the projection electrode has a conical shape, the tip of the projection electrode is sharp, and the pressing force is concentrated on this tip. When the semiconductor device having the electrodes is mounted on the mounting substrate, the protruding electrode is melted from the tip portion and bonded to the mounting substrate, so that the mounting process can be performed efficiently and reliably.

【0206】また、突起電極の形状を円柱形状とした場
合には、突起電極の先端は偏平状となり実装基板との接
触面積は広くなるため、確実な実装処理を行なうことが
できる。
Further, when the shape of the protruding electrode is cylindrical, the tip of the protruding electrode is flat and the contact area with the mounting substrate is wide, so that reliable mounting processing can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例である半導体試験装置10
を上下方向に分解して示す構成図である。
FIG. 1 is a semiconductor test device 10 according to a first embodiment of the present invention.
It is a block diagram which decomposes | disassembles and shows in the up-down direction.

【図2】フォーミング基板の検査凹部及び測定端子を拡
大して示す縦断面図である。
FIG. 2 is an enlarged vertical cross-sectional view showing an inspection recess and a measurement terminal of a forming substrate.

【図3】半導体装置の突起電極が検査凹部に嵌合された
状態を拡大して示す縦断面図である。
FIG. 3 is an enlarged vertical cross-sectional view showing a state in which a protruding electrode of a semiconductor device is fitted in an inspection recess.

【図4】第1実施例の半導体試験装置10の固定治具に
半導体装置が装着された状態を説明するための図であ
る。
FIG. 4 is a diagram for explaining a state in which a semiconductor device is mounted on a fixing jig of the semiconductor test device 10 of the first embodiment.

【図5】第1実施例の半導体試験装置を使用して突起電
極の検査及び半導体装置の試験を行う際の動作を説明す
るための図である。
FIG. 5 is a diagram for explaining the operation when inspecting the protruding electrodes and testing the semiconductor device using the semiconductor testing device of the first embodiment.

【図6】測定端子の第1の変形例を分解して示す縦断面
図である。
FIG. 6 is a longitudinal sectional view showing an exploded first modified example of the measuring terminal.

【図7】測定端子の第2の変形例を分解して示す縦断面
図である。
FIG. 7 is a vertical cross-sectional view showing an exploded second modification of the measuring terminal.

【図8】測定端子の第3の変形例を分解して示す縦断面
図である。
FIG. 8 is an exploded vertical sectional view showing a third modification of the measuring terminal.

【図9】本発明の第2実施例である半導体試験装置を上
下方向に分解して示す構成図である。
FIG. 9 is a configuration diagram showing a semiconductor test apparatus, which is a second embodiment of the present invention, exploded in the vertical direction.

【図10】本発明の第3実施例である半導体試験装置を
上下方向に分解して示す構成図である。
FIG. 10 is a configuration diagram showing a semiconductor testing device, which is a third embodiment of the present invention, in an exploded vertical direction.

【図11】本発明の第4実施例である半導体試験装置を
示す構成図である。
FIG. 11 is a configuration diagram showing a semiconductor test device which is a fourth embodiment of the present invention.

【図12】本発明の第5実施例である半導体試験装置を
示す構成図である。
FIG. 12 is a configuration diagram showing a semiconductor test apparatus which is a fifth embodiment of the present invention.

【図13】本発明の第6実施例である半導体試験装置を
示す構成図である。
FIG. 13 is a configuration diagram showing a semiconductor test apparatus which is a sixth embodiment of the present invention.

【図14】本発明の第7実施例である半導体試験装置を
示す構成図である。
FIG. 14 is a configuration diagram showing a semiconductor test device which is a seventh embodiment of the present invention.

【図15】本発明の第8実施例である半導体試験装置を
示す構成図である。
FIG. 15 is a configuration diagram showing a semiconductor test device which is an eighth embodiment of the present invention.

【図16】本発明の第9実施例である半導体試験装置を
示す構成図である。
FIG. 16 is a configuration diagram showing a semiconductor test device which is a ninth embodiment of the present invention.

【図17】本発明の第10実施例である半導体試験装置
を示す構成図である。
FIG. 17 is a configuration diagram showing a semiconductor test device which is a tenth embodiment of the present invention.

【図18】本発明の第10実施例である半導体試験装置
の各検査ユニットが所定の配列で設けられた状態を示す
平面図である。
FIG. 18 is a plan view showing a state in which each inspection unit of the semiconductor test device according to the tenth embodiment of the present invention is provided in a predetermined array.

【図19】本発明の第10実施例である半導体試験装置
の検査ユニットを拡大して示す縦断面図である。
FIG. 19 is an enlarged longitudinal sectional view showing an inspection unit of a semiconductor test device which is a tenth embodiment of the present invention.

【図20】本発明の第11実施例である半導体試験装置
を示す構成図である。
FIG. 20 is a configuration diagram showing a semiconductor test device which is an eleventh embodiment of the present invention.

【図21】本発明の第12実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 21 is an enlarged view showing a main part of a semiconductor testing device according to a twelfth embodiment of the present invention.

【図22】本発明の第12実施例である半導体試験装置
の変形例の要部を拡大して示す図である。
FIG. 22 is an enlarged view showing a main part of a modified example of the semiconductor testing device according to the twelfth embodiment of the present invention.

【図23】本発明の第12実施例である半導体試験装置
の変形例の要部を拡大して示す図である。
FIG. 23 is an enlarged view showing a main part of a modified example of the semiconductor test device according to the twelfth embodiment of the present invention.

【図24】本発明の第13実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 24 is an enlarged view showing a main part of a semiconductor testing device according to a thirteenth embodiment of the present invention.

【図25】本発明の第14実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 25 is an enlarged view showing a main part of a semiconductor test device which is a fourteenth embodiment of the present invention.

【図26】本発明の第15実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 26 is an enlarged view showing a main part of a semiconductor test device which is a fifteenth embodiment of the present invention.

【図27】本発明の第16実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 27 is an enlarged view showing a main part of a semiconductor test device which is a sixteenth embodiment of the present invention.

【図28】本発明の第17実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 28 is an enlarged view showing a main part of a semiconductor test device which is a seventeenth embodiment of the present invention.

【図29】本発明の第18実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 29 is an enlarged view showing a main part of a semiconductor testing device according to an eighteenth embodiment of the present invention.

【図30】本発明の第19実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 30 is an enlarged view showing a main part of a semiconductor testing device according to a nineteenth embodiment of the present invention.

【図31】本発明の第20実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 31 is an enlarged view showing a main part of a semiconductor test device which is a twentieth embodiment of the present invention.

【図32】本発明の第21実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 32 is an enlarged view showing a main part of a semiconductor test device which is a twenty-first embodiment of the present invention.

【図33】本発明の第22実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 33 is an enlarged view showing a main part of a semiconductor test device which is a 22nd embodiment of the present invention.

【図34】本発明の第23実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 34 is an enlarged view showing a main part of a semiconductor testing device which is a 23rd embodiment of the present invention.

【図35】本発明の第24実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 35 is an enlarged view showing a main part of a semiconductor test device which is a twenty-fourth embodiment of the present invention.

【図36】本発明の第25実施例である半導体試験装置
の要部を拡大して示す図である。
FIG. 36 is an enlarged view showing a main part of a semiconductor test device which is a twenty-fifth embodiment of the present invention.

【図37】本発明の一実施例である半導体装置及びその
製造方法を説明するための図である。
FIG. 37 is a drawing for explaining the semiconductor device and the manufacturing method thereof according to the embodiment of the present invention.

【図38】本発明の他実施例である半導体装置及びその
製造方法を説明するための図である。
FIG. 38 is a drawing for explaining the semiconductor device and the manufacturing method thereof according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,31,41,51,61,71,73,75,7
7,80,91 半導体試験装置 11 半導体装置 12(121 〜12n ) 突起電極 13 固定治具 14 吸着部 15,23 調芯機構 16,116,119,135〜137,150,15
5 フォーミング基板 17(171 〜17n ),110,130 検査凹部 18 測定基板 19(191 〜19n ),25,26,29,100,
105,112 測定端子 20 配線層 21 ステージ 29a,29b 導電性皮膜 32,42 位置決め部 52 位置決め機構 53,64 ガイドピン 54,65 ガイド孔 62 固定治具側位置決め部 63 ステージ側位置決め機構 72,74,76,78 緩衝材 81(811 〜81n ) 検査ユニット 82 測定端子 83 検査凹部 84 収納ケース 85 コイルバネ 86 ロッド 87 ガイド部 88 緩衝材 92 絶縁体 101,101A,101B 突起状端子 102a〜102c スタッドバンプ 106 粗化面 107 異種金属 111 端子シート部 113 基台 114 凸部 115 振動発生装置 117 吸引口 118 吸引通路 120 移動装置 131 案内面 132 係止面 133 位置決め面 138,139 第2の凹部 140 測定基板 141,143,145,147 位置決めピン 142,146 位置決め孔 144,148 位置決め溝 151 整形凹部 152,157 整形突起電極 156 整形孔
10, 31, 41, 51, 61, 71, 73, 75, 7
7, 80, 91 Semiconductor test device 11 Semiconductor device 12 (12 1 to 12 n ) Projection electrode 13 Fixing jig 14 Adsorption part 15, 23 Aligning mechanism 16, 116, 119, 135-137, 150, 15
5 forming substrate 17 (17 1 ~17 n), 110,130 inspection recess 18 measured substrate 19 (19 1 ~19 n), 25,26,29,100,
105,112 Measuring terminal 20 Wiring layer 21 Stage 29a, 29b Conductive film 32,42 Positioning part 52 Positioning mechanism 53,64 Guide pin 54,65 Guide hole 62 Fixing jig side positioning part 63 Stage side positioning mechanism 72,74, 76, 78 Buffer material 81 (81 1 to 81 n ) Inspection unit 82 Measurement terminal 83 Inspection recess 84 Storage case 85 Coil spring 86 Rod 87 Guide portion 88 Buffer material 92 Insulator 101, 101A, 101B Projection terminal 102a to 102c Stud bump 106 roughened surface 107 dissimilar metal 111 terminal sheet portion 113 base 114 convex portion 115 vibration generator 117 suction port 118 suction passage 120 moving device 131 guide surface 132 locking surface 133 positioning surface 138, 139 second concave portion 140 measurement substrate 1 1,143,145,147 positioning pins 142, 146 positioning holes 144, 148 positioning groove 151 shaped recesses 152,157 shaping protruding electrodes 156 shaped hole

Claims (27)

【特許請求の範囲】[Claims] 【請求項1】 一面に複数の突起電極を有する被試験半
導体が装着され、該突起電極に測定端子を接触させて電
気的に接続することにより該被試験半導体の試験を行う
構成とされた半導体試験装置において、 前記被試験半導体の一面に対向するように基板を設け、 該基板に前記突起電極に対応した形状の凹部を設け、 前記複数の突起電極の夫々が前記基板の凹部に嵌合する
ことにより前記突起電極の端部が前記測定端子に電気的
に接続され電気的動作試験を行うよう構成したことを特
徴とする半導体試験装置。
1. A semiconductor having a structure in which a semiconductor under test having a plurality of projecting electrodes is mounted on one surface, and a test terminal is tested by contacting and electrically connecting a measuring terminal to the projecting electrodes. In the test apparatus, a substrate is provided so as to face one surface of the semiconductor under test, a recess having a shape corresponding to the protruding electrode is provided on the substrate, and each of the plurality of protruding electrodes is fitted into the recess of the substrate. Thus, the semiconductor test apparatus is configured such that an end portion of the protruding electrode is electrically connected to the measurement terminal to perform an electrical operation test.
【請求項2】 前記請求項1記載の半導体試験装置にお
いて、 前記複数の突起電極の夫々が前記基板の凹部に嵌合する
ことにより前記突起電極を成形すると共に前記突起電極
の形状検査を行うことを特徴とする半導体試験装置。
2. The semiconductor test apparatus according to claim 1, wherein each of the plurality of projecting electrodes is fitted into a recess of the substrate to form the projecting electrode and to inspect the shape of the projecting electrode. Semiconductor test equipment characterized by.
【請求項3】 前記請求項1記載の半導体試験装置にお
いて、 前記複数の突起電極の夫々が前記基板の凹部に嵌合する
ことにより前記突起電極の形状検査を行うと同時に、前
記突起電極の端部が前記測定端子に電気的に接続され電
気的動作試験を行うよう構成したことを特徴とする半導
体試験装置。
3. The semiconductor testing apparatus according to claim 1, wherein each of the plurality of projecting electrodes is fitted into a recess of the substrate to inspect the shape of the projecting electrode, and at the same time, an end of the projecting electrode. A semiconductor testing device, wherein a part is electrically connected to the measurement terminal to perform an electrical operation test.
【請求項4】 前記請求項1乃至3のいずれかに記載の
半導体試験装置において、 前記被試験半導体と前記基板とが平行状態を保つように
位置調整を行う調芯機構を設けたことを特徴とする半導
体試験装置。
4. The semiconductor test apparatus according to claim 1, further comprising a centering mechanism for performing position adjustment so that the semiconductor under test and the substrate are kept parallel to each other. Semiconductor test equipment.
【請求項5】 前記請求項1乃至4のいずれかに記載の
半導体試験装置において、 前記突起電極と前記凹部との相対位置が一致するように
前記被試験半導体と前記基板との相対位置を規制する位
置決め機構を設けたことを特徴とする半導体試験装置。
5. The semiconductor testing device according to claim 1, wherein the relative position between the semiconductor under test and the substrate is regulated so that the relative positions of the protruding electrode and the recess match. A semiconductor test apparatus, which is provided with a positioning mechanism for
【請求項6】 前記請求項1乃至4のいずれかに記載の
半導体試験装置において、記載の半導体試験装置におい
て、 前記基板をフローティング状態に設け、 前記複数の突起電極の夫々が前記基板の凹部に嵌合する
ことにより、前記突起電極と前記凹部との相対位置が一
致するように前記被試験半導体に対する前記基板の位置
を位置決めすることを特徴とする半導体試験装置。
6. The semiconductor test apparatus according to claim 1, wherein the substrate is provided in a floating state, and each of the plurality of protruding electrodes is provided in a recess of the substrate. The semiconductor test apparatus is characterized in that the position of the substrate with respect to the semiconductor under test is positioned such that the relative positions of the protruding electrode and the recess coincide with each other by fitting.
【請求項7】 前記請求項1乃至6のいずれかに記載の
半導体試験装置において、 前記測定端子を上下動可能に設け、 前記突起電極を前記基板の凹部に嵌合させることにより
前記測定端子が下動すると共に前記突起電極が前記測定
端子に接続されるよう構成したことを特徴とする半導体
試験装置。
7. The semiconductor test apparatus according to claim 1, wherein the measurement terminal is provided so as to be vertically movable, and the projection electrode is fitted into a recess of the substrate so that the measurement terminal is A semiconductor test apparatus, characterized in that it is moved downward and the protruding electrode is connected to the measuring terminal.
【請求項8】 前記請求項1乃至6のいずれかに記載の
半導体試験装置において、 前記被試験半導体と該被試験半導体を支持する固定治具
との間、または前記被試験半導体と前記基板との間、ま
たは前記基板と前記測定端子が形成された測定基板との
間の何れかに、弾性を有する緩衝材を設けたことを特徴
とする半導体試験装置。
8. The semiconductor test apparatus according to claim 1, wherein the semiconductor under test is provided between the semiconductor under test and a fixture for supporting the semiconductor under test, or the semiconductor under test and the substrate. A semiconductor test apparatus, wherein a buffer material having elasticity is provided either between or between the substrate and the measurement substrate on which the measurement terminals are formed.
【請求項9】 前記請求項1乃至6のいずれかに記載の
半導体試験装置において、 前記被試験半導体と前記基板との間に、前記被試験半導
体と前記基板との間のクリアランスを一定に保つスペー
サを設けたことを特徴とする半導体試験装置。
9. The semiconductor test apparatus according to claim 1, wherein a clearance between the semiconductor under test and the substrate is kept constant between the semiconductor under test and the substrate. A semiconductor testing device characterized by having a spacer.
【請求項10】 前記請求項1乃至9のいずれかに記載
の半導体試験装置において、 前記測定端子の先端部に突起状端子を形成したことを特
徴とする半導体試験装置。
10. The semiconductor test device according to claim 1, wherein a protruding terminal is formed at a tip portion of the measuring terminal.
【請求項11】 前記請求項10記載の半導体試験装置
において、 前記突起状端子をスタッドバンプにより形成したことを
特徴とする半導体試験装置。
11. The semiconductor test apparatus according to claim 10, wherein the protruding terminals are formed by stud bumps.
【請求項12】 前記請求項10または請求項11記載
の半導体試験装置において、 前記突起状端子は、同種または異種の金属よりなる複数
個のスタッドバンプを複数個多段に形成した構造を有す
ることを特徴とする半導体試験装置。
12. The semiconductor testing device according to claim 10 or 11, wherein the protruding terminal has a structure in which a plurality of stud bumps made of the same or different metals are formed in multiple stages. Characteristic semiconductor test equipment.
【請求項13】 前記請求項1乃至9のいずれかに記載
の半導体試験装置において、 前記測定端子の表面部に粗化面を形成したことを特徴と
する半導体試験装置。
13. The semiconductor test device according to claim 1, wherein a roughened surface is formed on a surface portion of the measurement terminal.
【請求項14】 前記請求項1乃至9のいずれかに記載
の半導体試験装置において、 前記測定端子の表面部に、前記測定端子の材料とは異な
る材料よりなる異種金属膜を形成したことを特徴とする
半導体試験装置。
14. The semiconductor test apparatus according to claim 1, wherein a dissimilar metal film made of a material different from a material of the measurement terminal is formed on a surface portion of the measurement terminal. Semiconductor test equipment.
【請求項15】 前記請求項1乃至14のいずれかに記
載の半導体試験装置において、 前記基板に形成された凹部の形状を、半球形状,円錐形
状,及び角錐形状の内のいずれか一つの形状としたこと
を特徴とする半導体試験装置。
15. The semiconductor testing device according to claim 1, wherein the recess formed in the substrate has one of a hemispherical shape, a conical shape, and a pyramidal shape. Semiconductor test equipment characterized by the above.
【請求項16】 前記請求項1乃至15のいずれかに記
載の半導体試験装置において、 前記測定端子を、フレキシブル構造とされた端子シート
と、前記端子シートの下部に位置すると共に前記基板の
凹部と対向する位置に凸部を形成した基台とにより構成
し、 前記凸部が前記端子シート部を押し出すことにより測定
端子を形成することを特徴とする半導体試験装置。
16. The semiconductor test apparatus according to claim 1, wherein the measurement terminal has a terminal sheet having a flexible structure, and the recessed portion of the substrate is located below the terminal sheet. A semiconductor test apparatus, comprising: a base having convex portions formed at opposing positions, wherein the convex portions push out the terminal sheet portion to form measuring terminals.
【請求項17】 前記請求項1乃至16のいずれかに記
載の半導体試験装置において、 前記基板の前記測定端子と対向する位置に第2の凹部を
形成したことを特徴とする半導体試験装置。
17. The semiconductor test device according to claim 1, wherein a second recess is formed at a position facing the measurement terminal of the substrate.
【請求項18】 前記請求項1乃至17のいずれかに記
載の半導体試験装置において、 前記基板と、前記測定端子が形成された測定基板との位
置決めを行なう基板位置決め機構を設けたことを特徴と
する半導体試験装置。
18. The semiconductor test apparatus according to claim 1, further comprising a substrate positioning mechanism that positions the substrate and the measurement substrate on which the measurement terminals are formed. Semiconductor test equipment.
【請求項19】 前記請求項1乃至18のいずれかに記
載の半導体試験装置において、 前記基板と、前記被試験半導体との位置決めを行なう半
導体位置決め機構を設けたことを特徴とする半導体試験
装置。
19. The semiconductor test apparatus according to claim 1, further comprising a semiconductor positioning mechanism that positions the substrate and the semiconductor under test.
【請求項20】 一面に複数の突起電極を有する被試験
半導体が装着され、該突起電極に測定端子を接触させて
電気的に接続することにより該被試験半導体の試験を行
う構成とされた半導体試験装置の試験方法において、 前記被試験半導体の一面に対向するように設けられた基
板の凹部に前記複数の突起電極を嵌合させて各突起電極
の形状を試験すると共に、前記突起電極の端部を前記凹
部に設けられた前記測定端子に電気的に接続させて前記
被試験半導体の試験を行うことを特徴とする半導体試験
装置の試験方法。
20. A semiconductor having a structure in which a semiconductor under test having a plurality of projecting electrodes is mounted on one surface, and a test of the semiconductor under test is performed by bringing a measuring terminal into contact with the projecting electrodes and electrically connecting them. In the test method of the test apparatus, the shape of each protruding electrode is tested by fitting the plurality of protruding electrodes into the recess of the substrate provided so as to face one surface of the semiconductor under test, and the end of the protruding electrode is also tested. A method for testing a semiconductor testing device, wherein a portion of the semiconductor device under test is electrically connected to the measuring terminal provided in the recess.
【請求項21】 前記請求項20記載の半導体試験装置
の試験方法において、 前記基板或いは前記被試験半導体の少なく一方を振動さ
せることにより、前記基板に形成された凹部に前記突起
電極を位置決めすることを特徴とする半導体試験装置の
試験方法。
21. The test method for a semiconductor test apparatus according to claim 20, wherein the protruding electrode is positioned in a recess formed in the substrate by vibrating at least one of the substrate and the semiconductor under test. A method for testing a semiconductor testing device, characterized by:
【請求項22】 前記請求項20記載の半導体試験装置
の試験方法において、 前記基板に真空吸引装置に接続れさた吸引孔を形成する
と共に、前記吸引孔により前記突起電極を吸引すること
により、前記基板に形成された凹部に前記突起電極を位
置決めすることを特徴とする半導体試験装置の試験方
法。
22. The test method for a semiconductor test device according to claim 20, wherein a suction hole connected to a vacuum suction device is formed in the substrate, and the projection electrode is suctioned by the suction hole, A test method for a semiconductor test apparatus, wherein the protruding electrode is positioned in a recess formed in the substrate.
【請求項23】 前記請求項20記載の半導体試験装置
の試験方法において、 前記基板を多孔質材料により形成すると共に該基板を真
空吸引装置に接続し、前記基板に前記突起電極を吸引す
ることにより、前記基板に形成された凹部に前記突起電
極を位置決めすることを特徴とする半導体試験装置の試
験方法。
23. The test method for a semiconductor testing device according to claim 20, wherein the substrate is formed of a porous material, the substrate is connected to a vacuum suction device, and the protruding electrode is sucked onto the substrate. A test method for a semiconductor test apparatus, wherein the protruding electrode is positioned in a recess formed in the substrate.
【請求項24】 前記請求項20記載の半導体試験装置
の試験方法において、 前記被試験半導体を前記基板に沿って水平移動させうる
移動装置を設け、 該移動装置により前記被試験半導体を水平移動させるこ
とにより、前記突起電極を前記凹部に嵌合させ位置決め
することを特徴とする半導体試験装置の試験方法。
24. The test method for a semiconductor test device according to claim 20, further comprising a moving device capable of horizontally moving the semiconductor under test along the substrate, and horizontally moving the semiconductor under test by the moving device. Thus, the test method of the semiconductor test apparatus, wherein the protruding electrode is fitted into the recess and positioned.
【請求項25】 前記請求項20記載の半導体試験装置
の試験方法において、 前記凹部に勾配の異なる第1及び第2の傾斜面を形成
し、該第1及び第2の傾斜面の勾配差に基づき前記突起
電極を前記凹部に嵌合させ位置決めすることを特徴とす
る半導体試験装置の試験方法。
25. The test method for a semiconductor testing device according to claim 20, wherein first and second inclined surfaces having different slopes are formed in the recess, and a difference in slope between the first and second inclined surfaces is formed. A test method for a semiconductor test apparatus, characterized in that the protruding electrode is fitted and positioned in the recess based on the above.
【請求項26】 半導体素子に突起電極を有しており、
前記突起電極に対応した凹部が形成された基板を有する
半導体試験装置に装着されて所定の電気的動作試験が行
なわれる半導体装置において、 前記突起電極は、前記基板に形成された凹部に押し当て
られることにより、前記凹部の形状に沿った形状に整形
されていることを特徴とする半導体装置。
26. The semiconductor element has a protruding electrode,
In a semiconductor device in which a predetermined electrical operation test is carried out by being mounted on a semiconductor test device having a substrate in which a recess corresponding to the protruding electrode is formed, the protruding electrode is pressed against the recess formed in the substrate. As a result, the semiconductor device is shaped into a shape that conforms to the shape of the recess.
【請求項27】 請求項26記載の半導体装置におい
て、 前記突起電極の形状は円錐形状または円柱形状であるこ
とを特徴とする半導体装置。
27. The semiconductor device according to claim 26, wherein the shape of the protruding electrode is a conical shape or a cylindrical shape.
JP8318269A 1996-02-07 1996-11-28 Semiconductor tester, testing method utilizing tester thereof and semiconductor device Withdrawn JPH09274066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8318269A JPH09274066A (en) 1996-02-07 1996-11-28 Semiconductor tester, testing method utilizing tester thereof and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2107296 1996-02-07
JP8-21072 1996-02-07
JP8318269A JPH09274066A (en) 1996-02-07 1996-11-28 Semiconductor tester, testing method utilizing tester thereof and semiconductor device

Publications (1)

Publication Number Publication Date
JPH09274066A true JPH09274066A (en) 1997-10-21

Family

ID=26358087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8318269A Withdrawn JPH09274066A (en) 1996-02-07 1996-11-28 Semiconductor tester, testing method utilizing tester thereof and semiconductor device

Country Status (1)

Country Link
JP (1) JPH09274066A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555764B1 (en) 1998-03-12 2003-04-29 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
KR100396723B1 (en) * 1997-12-11 2003-09-02 마이크론 테크놀로지 인코포레이티드 Test system with mechanical alignment for semiconductor chip scale packages and dice, and a method for fabricating the same
WO2006026346A1 (en) * 2004-08-26 2006-03-09 Sv Probe Pte Ltd. Stacked tip cantilever electrical connector
JP2006208356A (en) * 2005-01-28 2006-08-10 Mire Kk Socket assembly for semiconductor element test
JP2007304110A (en) * 2002-03-29 2007-11-22 Toshiba Corp Contact substrate for semiconductor device test
WO2008078840A1 (en) * 2006-12-27 2008-07-03 Ngk Insulators, Ltd. Method for measuring electromechanical characteristic of piezoelectric element
US7511375B2 (en) 2004-10-01 2009-03-31 Yamaichi Electronics Co., Ltd. Semiconductor device carrier unit and semiconductor socket provided therewith
JP2010276621A (en) * 2010-09-14 2010-12-09 Fujitsu Semiconductor Ltd Test device and test method for semiconductor device
JP2013058506A (en) * 2011-09-07 2013-03-28 Fujitsu Ltd Semiconductor device, semiconductor device regeneration method and semiconductor device manufacturing method
WO2015045935A1 (en) * 2013-09-25 2015-04-02 東レエンジニアリング株式会社 Bonding apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396723B1 (en) * 1997-12-11 2003-09-02 마이크론 테크놀로지 인코포레이티드 Test system with mechanical alignment for semiconductor chip scale packages and dice, and a method for fabricating the same
US6555764B1 (en) 1998-03-12 2003-04-29 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
US7174629B2 (en) 1998-03-12 2007-02-13 Fujitsu Limited Integrated circuit contactor, and method and apparatus for production of integrated circuit contactor
JP2007304110A (en) * 2002-03-29 2007-11-22 Toshiba Corp Contact substrate for semiconductor device test
WO2006026346A1 (en) * 2004-08-26 2006-03-09 Sv Probe Pte Ltd. Stacked tip cantilever electrical connector
US7279917B2 (en) 2004-08-26 2007-10-09 Sv Probe Pte Ltd. Stacked tip cantilever electrical connector
US7511375B2 (en) 2004-10-01 2009-03-31 Yamaichi Electronics Co., Ltd. Semiconductor device carrier unit and semiconductor socket provided therewith
JP2006208356A (en) * 2005-01-28 2006-08-10 Mire Kk Socket assembly for semiconductor element test
WO2008078840A1 (en) * 2006-12-27 2008-07-03 Ngk Insulators, Ltd. Method for measuring electromechanical characteristic of piezoelectric element
JP2010276621A (en) * 2010-09-14 2010-12-09 Fujitsu Semiconductor Ltd Test device and test method for semiconductor device
JP2013058506A (en) * 2011-09-07 2013-03-28 Fujitsu Ltd Semiconductor device, semiconductor device regeneration method and semiconductor device manufacturing method
WO2015045935A1 (en) * 2013-09-25 2015-04-02 東レエンジニアリング株式会社 Bonding apparatus
JP2015065328A (en) * 2013-09-25 2015-04-09 東レエンジニアリング株式会社 Bonding device

Similar Documents

Publication Publication Date Title
US6388461B2 (en) Semiconductor inspection apparatus and inspection method using the apparatus
KR100430208B1 (en) Test assembly
US6489790B1 (en) Socket including pressure conductive rubber and mesh for testing of ball grid array package
US7160119B2 (en) Controlled compliance fine pitch electrical interconnect
JP3014338B2 (en) Test equipment for unpackaged semiconductor chips
US5796264A (en) Apparatus for manufacturing known good semiconductor dice
US5739050A (en) Method and apparatus for assembling a semiconductor package for testing
US5838160A (en) Integral rigid chip test probe
US20040214409A1 (en) Method and apparatus for manufacturing known good semiconductor die
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
US20030106209A1 (en) Method and apparatus for manufacturing known good semiconductor die
KR100337588B1 (en) Semiconductor inspection device and inspection method using the same
JPH09274066A (en) Semiconductor tester, testing method utilizing tester thereof and semiconductor device
KR960011257B1 (en) Burn in socket and testing method using the same
US5729147A (en) Housing for surface mountable device packages
JP2877011B2 (en) Bare chip test carrier
JP3129305B2 (en) Test carrier and bare chip inspection method
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP3019815B2 (en) Semiconductor device socket and handling device and method for measuring semiconductor device
KR940009571B1 (en) Burn in socket
JP2940483B2 (en) MCM inspection jig
JP2932999B2 (en) Semiconductor chip
US6720574B2 (en) Method of testing a semiconductor chip
JPH11295384A (en) Jig for inspecting semiconductor device
KR100278766B1 (en) carrier module for μBGA-Type semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203