KR940009571B1 - Burn in socket - Google Patents
Burn in socket Download PDFInfo
- Publication number
- KR940009571B1 KR940009571B1 KR1019920003581A KR920003581A KR940009571B1 KR 940009571 B1 KR940009571 B1 KR 940009571B1 KR 1019920003581 A KR1019920003581 A KR 1019920003581A KR 920003581 A KR920003581 A KR 920003581A KR 940009571 B1 KR940009571 B1 KR 940009571B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- burn
- socket
- sheet
- electrically connected
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
Abstract
Description
제 1 도는 종래 반도체 패키지의 번인소켓의 사시도.1 is a perspective view of a burn-in socket of a conventional semiconductor package.
제 2 도는 종래 반도체칩의 번인소켓의 단면도.2 is a cross-sectional view of a burn-in socket of a conventional semiconductor chip.
제 3 도는 이 발명에 따른 반도체칩의 번인소켓의 단면도.3 is a sectional view of a burn-in socket of a semiconductor chip according to the present invention.
제 4a∼b 도는 이 발명에 따른 번인소켓에 장착되는 시트들의 사시도.4a to b are perspective views of the seats mounted on the burn-in socket according to the invention.
제 5 도는 제 3 도의 요부를 도시한 사시도이다.5 is a perspective view showing the main portion of FIG.
이 발명은 번인소켓(Burn In Socket)에 관한 것으로서, 더욱 상세하게는 패키지되지 않은 칩의 상태에서 평상시의 작동조건 이상의 온도 및 전압으로 과부하(Over Stress)를 가하여 번인테스트를 실시하는 번인소켓에 관한 것이다.The present invention relates to a burn-in socket, and more particularly, to a burn-in socket which performs an over-stress test by applying an over stress to a temperature and a voltage higher than usual operating conditions in an unpacked chip state. will be.
반도체칩은 그 신뢰성을 확인하기 위하여 인쇄회로기판(Printed Circuit Board ; 이하 PCB라 칭함)에 장착되기전에 통상의 작동조건보다 높은온도 및 전압으로 과부하를 가하여 그 수명 및 불량여부를 확인하는 번인테스트를 거치게 된다.In order to check the reliability of the semiconductor chip, burn-in test is performed to check the life and defects by overloading it with a temperature and voltage higher than normal operating conditions before it is mounted on a printed circuit board (PCB). Going through.
종래 반도체장치의 번인테스트는 제 1 도에 도시된 바와 같이 반도체칩이 실장된 반도체패키지(11)의 외부리이드(12)가 삽입되어 전기적으로 접속되는 입출력단자(13)와, 상기 입출력단자(13)들이 장착되며 상기 반도체패키지(11)를 물리적으로 지지하는 몸체(14)로 이루어지는 번인소켓(15)이 번인테스트용 PCB에 장착되어 번인테스트를 실시한다. 상기의 번인소켓(15)은 한종류의 반도체패키지만을 테스트할 수 있으며 패키지되지 않은 베어칩은 측정이 불가능한 문제점이 있다.In the burn-in test of the conventional semiconductor device, as shown in FIG. 1, the input / output terminal 13 to which the external lead 12 of the semiconductor package 11 on which the semiconductor chip is mounted is inserted and electrically connected, and the input / output terminal 13 The burn-in socket 15 made of a body 14 which physically supports the semiconductor package 11 is mounted on the burn-in test PCB to perform burn-in test. The burn-in socket 15 can test only one kind of semiconductor package, and there is a problem that bare chips that are not packaged cannot be measured.
또한, 반도체산업 전반의 고밀도 실장의 요구에 따라 반도체칩들을 PCB에 직접 실장하는 플립칩(FUPCHIP ; 이하 FUPCHIP이라 칭함) 방법이 널리 사용된다. 외부리이드 없이 반도체칩상에 형성된 PCB를 직접 접속시키는 FUPCHIP 방법은 반도체칩의 불량발생시 반도체칩의 교체가 어려워 PCB 전체가 오동작을 하게되는 문제점이 있다.In addition, a flip chip (FUPCHIP; hereinafter referred to as FUPCHIP) method of directly mounting semiconductor chips on a PCB is widely used according to the demand of high density mounting in the semiconductor industry. The FUPCHIP method of directly connecting a PCB formed on a semiconductor chip without an external lead has a problem in that the entire PCB malfunctions due to difficulty in replacing the semiconductor chip when a defect occurs in the semiconductor chip.
상기와 같은 문제점을 해결하기 위해 패키지되지 않은 반도체칩을 직접 번인테스트할 필요성이 대두되었다.In order to solve the above problems, there is a need to directly burn-in an unpackaged semiconductor chip.
종래 반도체칩의 번인테스트용 소켓의 단면을 제 2 도에 도시하였다. 제 2 도에 도시된 바와 같이 반도체칩(21)의 범프(22)들이 전기적으로 접속되는 외팔보(Cantilever ; 23)들이 구비되는 외팔보틀(23)이 있다. 상기 반도체칩(21)의 크기 및 모양에 따라 상기 범프(22)들은 외팔보(23)들 상에 정열시키는 가이더(25)가 상기 외팔보를(23)의 상부에 장착되어 있다. 또한, 몸체(26)를 관통하여 외부와 연결되는 입출력단자(27)들이 상기 외팔보(23)와 전기적으로 연결되어 있으며, 상기 입출력단자(27), 외팔보틀(24) 및 가이더(25)등은 몸체(26)에 장착되어 있다. 또한, 상기 몸체(26)의 상부에 덮개(28)가 장착되어 있다. 상기 덮개(28)는 반도체칩(21)의 뒷면에 소정압력을 가하여 반도체칩(21)을 외팔보(23)들에 접촉시킨다. 상기 반도체칩용 번인소켓이 번인테스트용 PCB에 장착되어 번인테스트를 실시한다.2 is a cross-sectional view of a socket for a burn-in test of a conventional semiconductor chip. As shown in FIG. 2, there is a cantilever bottle 23 having cantilever 23 through which bumps 22 of the semiconductor chip 21 are electrically connected. According to the size and shape of the semiconductor chip 21, the bumps 22 are arranged on the cantilever 23 so that the guiders 25 are arranged on the upper part of the cantilever 23. In addition, the input / output terminals 27 connected to the outside through the body 26 are electrically connected to the cantilever 23, and the input / output terminal 27, the cantilever bottle 24, the guider 25, etc. It is mounted on the body 26. In addition, a cover 28 is mounted on the upper portion of the body 26. The cover 28 contacts the cantilever 23 with the semiconductor chip 21 by applying a predetermined pressure to the back surface of the semiconductor chip 21. The burn-in socket for the semiconductor chip is mounted on the burn-in test PCB to perform burn-in test.
상술한 종래의 반도체칩 번인소켓은 반도체칩의 종류 및 범프의 위치에 따라 외팔보틀을 교체하여야 하는 문제점이 있다. 또한 반도체칩의 본딩패드들을 외팔보들과 원활히 전기적으로 접속되도록 하기 위해 반도체 칩의 뒷면에 덮개로 소정압력을 가하므로 상기 외팔보들에 의해 반도체칩의 본딩패드가 손상되는 문제점이 있었다.The conventional semiconductor chip burn-in socket described above has a problem in that the cantilever bottle needs to be replaced according to the type of semiconductor chip and the position of the bump. In addition, in order to smoothly electrically connect the bonding pads of the semiconductor chip with the cantilever beams, a predetermined pressure is applied to the back surface of the semiconductor chip, so that the bonding pads of the semiconductor chip are damaged by the cantilever beams.
또한 금속재질의 외팔보가 변형되어 번인소켓의 계속적인 사용이 불가능한 등의 문제점이 있다.In addition, there is a problem that the cantilever of the metal material is deformed and the continuous use of the burn-in socket is impossible.
따라서, 이 발명의 목적은 다양한 종류의 반도체칩들을 번인테스트 할 수 있는 번인소켓을 제공함에 있다.Accordingly, an object of the present invention is to provide a burn-in socket that can burn-in various kinds of semiconductor chips.
또한 이 발명의 다른 목적은 반도체칩의 표면에 손상을 주지않아 정확한 번인테스트를 실시할 수 있는 번인소켓을 제공함에 있다.Another object of the present invention is to provide a burn-in socket capable of performing an accurate burn-in test without damaging the surface of the semiconductor chip.
또한 이 발명의 또 다른 목적은 여러번 사용할 수 있는 번인소켓을 제공함에 있다.Another object of the present invention is to provide a burn-in socket that can be used multiple times.
상기와 같은 목적들을 달성하기 위하여 이 발명은 번인테스트를 실시할 반도체칩이 표면에 탑재되며 상하방향으로만 전기적으로 도통되는 신축성이 있는 이방성 도전물질로 형성된 시트와, 상기 반도체칩을 지지하여 정열시키도록 고정수단에 의해 상기 시트에 고정되는 지지부와, 상기 지지부에 의해 정열된 상기 반도체 칩이 고정된 상기 시트가 탑재되며 상기 시트를 통해 반도체칩과 전기적으로 접속되는 내부패트들이 구비되고 상기 내부패트들을 입출력단자와 접속시키기 위한 접촉패드들이 구비되는 보드와, 외부와의 전기적 접속을 위한 입출력단자가 구비되며 상기 시트 및 보드가 장착되는 하부소켓과, 상기 시트에 탑재된 반도체칩의 뒷면에 소정압력을 가하는 가압수단이 하부표면에 장착되고 상기 하부소켓상에 장착되어 상기 반도체칩을 외부와 차단시키는 상부소켓을 구비하는 번인소켓을 특징으로 한다.In order to achieve the above objects, the present invention provides a sheet formed of a flexible anisotropic conductive material which is mounted on a surface of the semiconductor chip to be subjected to a burn-in test and is electrically conductive only in the vertical direction, and supports and aligns the semiconductor chip. And a support part fixed to the sheet by a fixing means, and the sheet on which the semiconductor chip arranged by the support part is fixed, and inner pads electrically connected to the semiconductor chip through the sheet. A board is provided with contact pads for connecting to the input / output terminal, an input / output terminal for electrical connection with the outside, a lower socket on which the sheet and the board are mounted, and a predetermined pressure is applied to the back surface of the semiconductor chip mounted on the sheet. The pressing means for applying is mounted on the lower surface and is mounted on the lower socket so that the semiconductor chip Characterized in a burn-in socket having an upper socket to block the outside.
이하, 첨부된 도면을 참조하여 이 발명에 따른 번인소켓을 상세히 설명한다.Hereinafter, a burn-in socket according to the present invention will be described in detail with reference to the accompanying drawings.
제 3 도는 이 발명의 일실시예에 따른 반도체칩의 번인소켓의 단면도이다.3 is a cross-sectional view of a burn-in socket of a semiconductor chip according to an embodiment of the present invention.
상기 번인소켓은 범프(31)가 형성된 반도체칩(32)의 정면이 상부에 탑재되는 사각형상의 시트(33)가 있다. 상기 시트(33)는 이방성 도전물질로 형성되어 상하방향으로만 전기적으로 도통된다. 상기 반도체칩(32)을 상기 시트(33)의 상부에 고정시키기 위해 상부에 탑재되는 지지대(34)가 있다. 또한, 상기 사각형상의 시트(33)와 연결되는 보드(38)가 있다. 상기 보드(38)는 상기 시트(33)를 통하여 범프(31)와 전기적으로 접속되는 내부패드(35)가 상부표면에 형성되어 있으며, 상기 내부패드(35)들과 금속배선으로 연결되어 입출력단자(36)와 전기적으로 접속시키는 접촉패드(37)가 양측에 형성되어 있다. 상기 시트(3)가 탑재된 보드(38)가 상부에 탑재되는 하부소켓(39)에 있다. 상기 하부소켓(39)은 접촉패드(35)와 접속되어 외부와 연결시키는 입출력단자(36)들이 구비되어 있다. 상기 지지대(34), 시트(33) 및 보드(38)에는 일렬로 관통구가 형성되어 있으며, 상기 하부소켓(39)의 상부에는 관통구에 수직하게 나사홈이 형성되어 있어 상기 지지대(34), 시트(33) 및 보드(38)는 나사(40)에 의해 하부소켓(39)에 고정되어 있다.The burn-in socket has a rectangular sheet 33 on which a front surface of the semiconductor chip 32 on which the bumps 31 are formed is mounted. The sheet 33 is made of an anisotropic conductive material and is electrically conductive only in the vertical direction. There is a support 34 mounted on the top to fix the semiconductor chip 32 to the top of the sheet 33. In addition, there is a board 38 which is connected to the rectangular sheet 33. The board 38 has an inner pad 35 electrically connected to the bumps 31 through the sheet 33 on the upper surface thereof, and is connected to the inner pads 35 by metal wires, and thus an input / output terminal. Contact pads 37 electrically connected to the 36 are formed on both sides. The board 38 on which the seat 3 is mounted is located on the lower socket 39 mounted on the top. The lower socket 39 is provided with input and output terminals 36 connected to the contact pads 35 and connected to the outside. Through holes are formed in the support 34, the sheet 33, and the board 38 in a row, and a screw groove is formed in the upper portion of the lower socket 39 so as to be perpendicular to the through holes. , The seat 33 and the board 38 are fixed to the lower socket 39 by screws 40.
상기 하부소켓(39)과 힌지(43) 및 결쇠(42)에 의해 연결되어 상기 반도체칩(32)을 외부와 차단시키는 상부소켓(44)이 있다. 상기 상부소켓(44)의 하부에 상기 반도체칩(32)의 뒷면에 압력을 가하여 범프(31)를 시트에 밀착시키는 용수철(41)이 장착되어 있다. 상기 하부소켓(39)와 상부소켓(44)등으로 구성되는 반도체칩 번인테스트용 번인소켓이 번인테스트용 PCB에 장착되어 반도체칩의 번인테스트를 실시한다.There is an upper socket 44 connected by the lower socket 39, the hinge 43, and the clamp 42 to block the semiconductor chip 32 from the outside. A spring 41 is attached to the lower side of the upper socket 44 to apply a pressure to the back surface of the semiconductor chip 32 so that the bumps 31 adhere to the sheet. The burn-in socket for the semiconductor chip burn-in test, which is composed of the lower socket 39 and the upper socket 44, is mounted on the burn-in test PCB to perform burn-in test of the semiconductor chip.
이때, 제 4a 도에 도시된 바와 같이 고무 또는 폴리이미드등에 금속미세입자(53)들을 배합한 후 성형하여 시트(54)를 형성하였다. 또한, 상기 시트(33)는 제 4b 도에 도시된 바와 같이 고무 또는 폴리이미드등으로 형성된 절연막(51)을 관통하여, 소정간격으로 형성된 이방성 도전고무층(52)에 의해 범프(31)와 내부패드(35)를 전기적으로 접속시킨다.At this time, as shown in FIG. 4a, the metal fine particles 53 were mixed with rubber or polyimide, and then molded to form a sheet 54. In addition, the sheet 33 penetrates through the insulating film 51 formed of rubber, polyimide, or the like, as shown in FIG. 4B, and the bump 31 and the inner pad by the anisotropic conductive rubber layer 52 formed at predetermined intervals. (35) is electrically connected.
또한, 제 3 도의 지지대(34), 시트(33) 및 보드(38)를 분리 도시한 제 5 도와 같이, 상기 보드(38)의 상부 표면에 반도체칩(32)의 범프(31)들과 시트(33)를 통해 전기적으로 접속되는 내부패드(35)가 형성되어 있으며, 상기 보드(38)를 통하여 금속재질로 형성된 접속패드(37)들이 내부패드(35)와 금속배선(45)들에 의해 연결되어 있다. 상기 접속패드(37)들은 하부소켓(39)의 입출력단자(36)들과 연결된다. 또한 상기 지지대(34), 시트(33) 및 보드(38)는 나사홈 및 나사(40)에 의해 하부소켓(39)에 장착된다. 또한, 반도체칩이 다른종류로 바꾸어 범프들의 위치 및 칩의 크기등이 바꾸어도 보드상의 내부패드인 상기 범프들과 정열되도록 형성하여 주면 어떤형태의 반도체칩도 번인테스트가 가능하다.Further, as shown in FIG. 5, which shows the support 34, the sheet 33, and the board 38 of FIG. 3, the bumps 31 and the sheet of the semiconductor chip 32 are formed on the upper surface of the board 38. An inner pad 35 electrically connected through the 33 is formed, and the connection pads 37 formed of a metallic material through the board 38 are formed by the inner pad 35 and the metal wires 45. It is connected. The connection pads 37 are connected to the input / output terminals 36 of the lower socket 39. In addition, the support 34, the seat 33 and the board 38 is mounted to the lower socket 39 by a screw groove and a screw 40. In addition, even if the semiconductor chip is changed to another kind and the position of the bumps and the size of the chip are changed, the semiconductor chip of any type can be burned-in if it is formed to align with the bumps that are internal pads on the board.
상술한 바와 같이 이 발명은 패키지 되지않은 반도체칩이 한방향으로만 전기적으로 도통되는 시트에 탑재되어 입출력단자를 통해 번인테스트용 기판에 장착되어 번인테스트 된다.As described above, in the present invention, an unpacked semiconductor chip is mounted on a sheet electrically conducting in only one direction, mounted on a burn-in test substrate through an input / output terminal, and burn-in test.
따라서, 이 발명은 크기가 다른 여러종류의 반도체칩을 번인테스트 할 수 있으며, 번인테스트시 신축성이 있는 시트에 반도체칩의 분당패드가 접속되므로 전기적으로 안정된 접속을 이룰수 있고, 반도체칩의 표면손상을 방지하여 정확한 번인테스트를 실시할 수 있는 이점이 있으며, 여러차례에 걸쳐 하나의 번인소켓으로 번인테스를 시행할 수 있다.Therefore, the present invention can burn-in a variety of semiconductor chips of different sizes, and the pads per minute of the semiconductor chip are connected to the flexible sheet during the burn-in test, thereby achieving an electrically stable connection and preventing surface damage of the semiconductor chip. It has the advantage of performing accurate burn-in test, and can burn-in test with one burn-in socket several times.
Claims (5)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003581A KR940009571B1 (en) | 1992-03-04 | 1992-03-04 | Burn in socket |
JP5014643A JPH0611541A (en) | 1992-03-04 | 1993-02-01 | Burn-in receptacle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003581A KR940009571B1 (en) | 1992-03-04 | 1992-03-04 | Burn in socket |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930020612A KR930020612A (en) | 1993-10-20 |
KR940009571B1 true KR940009571B1 (en) | 1994-10-15 |
Family
ID=19329965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920003581A KR940009571B1 (en) | 1992-03-04 | 1992-03-04 | Burn in socket |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0611541A (en) |
KR (1) | KR940009571B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3709997B2 (en) * | 1994-03-29 | 2005-10-26 | 日東電工株式会社 | Heat resistant negative photoresist composition, photosensitive substrate, and negative pattern forming method |
JPH0964246A (en) * | 1995-08-30 | 1997-03-07 | Nec Corp | Socket for semiconductor chip evaluation |
JP2003149291A (en) | 2001-11-13 | 2003-05-21 | Unitechno Inc | Contact structure |
KR102065602B1 (en) * | 2013-08-23 | 2020-01-13 | 세메스 주식회사 | Socket of test board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01296178A (en) * | 1988-05-25 | 1989-11-29 | Sumitomo Electric Ind Ltd | Apparatus for measuring integrated circuit |
JP2600902B2 (en) * | 1989-05-16 | 1997-04-16 | 富士通株式会社 | Socket for semiconductor device |
-
1992
- 1992-03-04 KR KR1019920003581A patent/KR940009571B1/en not_active IP Right Cessation
-
1993
- 1993-02-01 JP JP5014643A patent/JPH0611541A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH0611541A (en) | 1994-01-21 |
KR930020612A (en) | 1993-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6489790B1 (en) | Socket including pressure conductive rubber and mesh for testing of ball grid array package | |
US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
US6091251A (en) | Discrete die burn-in for nonpackaged die | |
US5892245A (en) | Ball grid array package emulator | |
US4766371A (en) | Test board for semiconductor packages | |
US6087845A (en) | Universal wafer carrier for wafer level die burn-in | |
US6476626B2 (en) | Probe contact system having planarity adjustment mechanism | |
US5543725A (en) | Reusable carrier for burn-in/testing on non packaged die | |
KR960011443A (en) | Probe Device | |
KR20010062722A (en) | System for testing bare ic chips and a socket for such chips | |
US5977784A (en) | Method of performing an operation on an integrated circuit | |
US6232791B1 (en) | Testing Board | |
KR940009571B1 (en) | Burn in socket | |
JP2000353579A (en) | Socket for semiconductor device and method connecting semiconductor device with board | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
JPH0712890A (en) | Socket for testing semiconductor integrated circuit | |
JP2600745Y2 (en) | Jig for integrated circuit inspection equipment | |
KR102653116B1 (en) | Socket apparatus for circuit testing of electronic devices | |
JPH03102848A (en) | Aging method of semiconductor device | |
JPH09161926A (en) | Semiconductor chip socket | |
KR19990056599A (en) | Socket for semiconductor chip inspection | |
JP3172305B2 (en) | Method for manufacturing semiconductor device | |
JPH09329646A (en) | Test device for semiconductor device | |
JP2000030826A (en) | Bga package measuring socket | |
JP2851778B2 (en) | Socket device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |