JP2010273420A

JP2010273420A - スイッチング電源

Info

Publication number: JP2010273420A
Application number: JP2009121844A
Authority: JP
Inventors: Hideo Shimizu; 秀雄清水; Yukihiro Nishikawa; 幸廣西川
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-05-20
Filing date: 2009-05-20
Publication date: 2010-12-02
Anticipated expiration: 2029-05-20
Also published as: JP5347710B2

Abstract

【課題】スイッチング損失の低減と、発生する伝導ノイズの低減が可能なスイッチング電源を提供する。
【解決手段】出力電圧誤差検出回路９により生成される出力電圧誤差信号Verrと、入力電圧信号Vinとを乗算回路１０で乗算して、入力電圧と同位相かつ相似形で上記出力電圧誤差信号Verrに比例する振幅を持つ電流制御信号Ithを生成し、この信号Ithと入力電圧Vinの少なくとも一方を用いて、チョッパ回路を構成するスイッチング素子８のスイッチング周波数を変化させることで低ノイズ化を図る。そのとき、特に交流入力電圧のゼロクロス付近では非反転信号により、同じくピーク付近では反転信号によりそれぞれ変調することにより、インダクタ電流が大きくなる入力電圧のピーク付近の周波数を低減し、変換効率を向上させる。
【選択図】図１

Description

この発明は、交流電源から安定な直流電源をつくり、チョッパ回路の入力電圧と入力電流とがほぼ同位相で相似形となるように動作させて力率の改善を図るスイッチング電源に関する。

図５は、この種のスイッチング電源の従来例である。
図５の回路において、交流電源１の出力はフィルタ回路２を介して、ダイオードブリッジからなる整流回路３で全波整流される。その出力は、コンデンサ４により高周波ノイズを除去され、インダクタ５とダイオード６を介して、平滑コンデンサ７に電流を供給する。平滑コンデンサ７に電流が供給されることにより、平滑化された直流電圧Ｖoutが出力される。ＭＯＳＦＥＴなどのスイッチング素子８がインダクタ５とダイオード６の接続点と接地電位（スイッチング電源の基準電位）との間に接続され、インダクタ５からダイオード６に流れる電流をオン・オフする。

出力電圧誤差検出回路９は、出力電圧Ｖoutを分圧抵抗９Ｒで分圧した信号の設定電圧Ｖrefに対する誤差を増幅した出力電圧誤差信号Ｖerrを出力し、これを乗算回路１０に入力する。入力電圧検出回路１１は、コンデンサ４，インダクタ５，ダイオード６および平滑コンデンサ７からなるチョッパ回路への入力電圧、すなわち整流回路３の出力電圧を検出して入力電圧信号Ｖinを出力する。入力電圧検出回路１１は、例えば抵抗分圧回路やレベルシフト回路などで構成され、入力電圧信号Ｖinは整流回路３の出力電圧、すなわち交流電源１からの交流入力電圧の絶対値と同位相で波形が相似形の信号となる（厳密にいえば、レベルシフト回路を入力電圧検出回路１１に用いた場合は、直流バイアス分を除いて相似形となる場合がある。）。乗算回路１０は出力電圧誤差信号Ｖerrと、入力電圧検出回路１１で生成された入力電圧信号Ｖinとを乗算する。その結果、乗算回路１０は入力電圧信号Ｖinと同位相かつ相似形で、出力電圧誤差信号Ｖerrに比例した振幅を持つ電流制御信号Ｉthを生成する。

インダクタ５を流れる電流は、検出抵抗１３Ｒおよび電流検出回路１３で電流検出信号Ｖiに変換され、比較回路１２で電流制御信号Ｉthと比較される。比較回路１２の出力はフリップフロップ１４のリセット入力（Ｒ）に入力され、フリップフロップ１４は比較回路１２の出力によってリセットされると、出力端子Ｑからローレベルを出力する。フリップフロップ１４のセット入力（Ｓ）には発振回路１５が接続されており、一定のスイッチング周波数でフリップフロップ１４をセットし、出力をハイレベルに変化させる。フリップフロップ１４の出力は駆動回路１６に入力され、駆動回路１６は入力がハイレベルの時にスイッチング素子８をオンさせ、ローレベルの時にオフさせる。

このような構成でスイッチング素子８がオンすると、インダクタ５からの電流が増加し、電流検出信号Ｖiが上昇する。電流検出信号Ｖiが電流制御信号Ｉthを超えると、比較回路１２の出力がハイレベルとなり、フリップフロップ１４のリセット入力にハイレベル信号が入力される。その結果、フリップフロップ１４の出力がローレベルとなり、駆動回路１６を介して、スイッチング素子８がオフされる。これによりインダクタ５からの電流は徐々に減少するが、発振回路１５により一定周期でフリップフロップ１４がセットされるため、電流がある程度減少した時点でフリップフロップ１４の出力はハイレベルに変化し、駆動回路１６を介して、スイッチング素子８がオンされる。このようにして、インダクタ５には入力電圧信号Ｖinと同相で相似形の電流が流れ、力率が改善される。

上記のような電源回路では、インダクタの小型化のためにはスイッチング周波数を高くする必要があるが、スイッチング周波数を高くすると、スイッチング損失が増加し、効率が低下する。また、スイッチング周波数を低くすることにより、効率の改善は可能であるが、発生する伝導ノイズの除去のために、フィルタ回路の遮断周波数を低く設定する必要が生じ、フィルタ回路が大型化するという問題が生じる。
この対策の一例として、例えば特許文献１には、スイッチング周波数を交流電源の電圧に応じて制御し、交流電源電圧の低い部分では周波数を低減することにより、効率を改善する力率改善回路が開示されている。

特開２００４−２８２９５８号公報

しかし、上記特許文献１の力率改善回路では、インダクタ電流が大きくなる交流電源電圧の高い部分でスイッチング周波数が最大となってしまうため、スイッチング損失の低減効果は十分とは言い難い。
この発明の課題は、上記を鑑み、スイッチング損失の低減が可能で、かつ発生する伝導ノイズの低減が可能なスイッチング電源を提供することにある。

請求項１の発明は、
交流電源電圧を全波整流して脈流出力を得る整流回路と、
該整流回路に一端が接続されたインダクタと、該インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタの他端に接続されて前記コンデンサへ供給される電流をオン・オフするスイッチング素子とを備えるチョッパ回路と、
該チョッパ回路の入力電圧を検出して入力電圧検出信号を出力する入力電圧検出回路と、
前記チョッパ回路の出力電圧の設定電圧に対する誤差を検出して出力電圧誤差信号を出力する出力電圧誤差検出回路と、
前記入力電圧検出信号と同位相で波形が相似形であり、かつ前記出力電圧誤差信号と比例した振幅となる電流制御信号を生成する電流制御信号生成回路と、
前記インダクタを流れる電流または前記スイッチング素子を流れる電流を検出して電流検出信号を出力する電流検出回路と、
スイッチング周波数信号を生成する周波数設定回路と、
前記スイッチング周波数信号に基づいた周波数で発振信号を発生する発振回路と、
前記発振信号と前記電流制御信号と前記電流検出信号とに基づいてスイッチング素子をオン・オフするスイッチング制御回路と、
を備え、
前記周波数設定回路は、前記脈流出力の各周期において、極小値が１つ以上あるか、または多峰性となるようなスイッチング周波数信号を生成することを特徴としている。

上記請求項１の発明においては、前記周波数設定回路は、前記入力電圧検出信号と前記電流制御信号の少なくとも一方の変化に応じて、前記スイッチング周波数信号を変化させるようにすることができる（請求項２の発明）。
上記請求項１または２の発明においては、前記周波数設定回路は、前記入力電圧検出信号と、前記電流制御信号を反転させ所定の直流信号を重畳させた反転電流制御信号とから前記スイッチング周波数信号を生成し、前記交流電源の電圧絶対値が小さい部分では、前記入力電圧検出信号が大きいほど周波数が増加するように変化させ、前記電圧絶対値が大きい部分では、前記反転電流制御信号が小さいほど周波数が減少するように変化させることができる（請求項３の発明）。
上記請求項１〜３のいずれかの発明においては、前記周波数設定回路は、前記スイッチング周波数信号が予め設定した最大値以上の場合には該最大値を出力し、予め設定した最小値以下の場合には該最小値を出力することができる（請求項４の発明）。

この発明によれば、スイッチング周波数を交流入力電圧と電流制御信号のいずれかまたは両方（少なくとも一方）を用いて、交流電源電圧の絶対値が小さい部分では入力電圧検出信号が大きいほど周波数が増加するように変化させ、交流電源電圧の絶対値が大きい部分では電流制御信号が大きいほど周波数が減少するように変化させる。これにより、スイッチング損失が低減され、効率向上を図ることが可能となり、ノイズレベルが大きくなる部分では、周波数を高くしてノイズ振幅を下げることにより、伝導ノイズの低減を図ることも可能となる。

この発明の実施の形態を示す回路構成図図１における周波数変化を説明する波形図図１の発振回路および周波数設定回路の具体例を示す詳細図図３に示す周波数設定回路の信号波形例を説明する波形図従来例を示す回路構成図

この発明による電源回路の実施の形態について、以下に説明する。図１はこの発明の実施の形態を示す回路構成図である。同図において、図５に示す従来例と同一の部分については同一の符号を付して説明を省略する。
従来例との違いは、発振回路１５が周波数設定回路１７に接続され、周波数設定回路１７は入力電圧検出回路１１および乗算回路１０と接続され、周波数設定回路１７には入力電圧信号Ｖinと電流制御信号Ｉthと定電圧信号Ｖcとが入力されるようにした点にある。

図２に図１における周波数の変化例を示す。
図２において、（Ａ）は交流電源１の交流電源電圧波形、（Ｂ）は（Ａ）の交流電源電圧を整流回路３により全波整流して得られる脈流出力波形（整流回路３の出力波形）、（Ｃ）は脈流出力の１周期、つまり交流電源電圧の位相０度から１８０度の期間、もしくは１８０度から３６０度の期間の各周期に、スイッチング周波数の極小値が１つある場合のスイッチング周波数を示す波形、（Ｄ）は上記１周期内に、スイッチング周波数の（広義の）極大値をもつ部分（峰もしくは山）が２つある場合のスイッチング周波数を示す波形を、それぞれ示す。特に図２（Ｄ）の信号（波形）は、多峰性を有する信号（波形）とも言う。なお、極小値は２つ以上でも良く、（広義の）極大値をもつ部分は３つ以上でも良い。

ところで、商用電源に接続されるノイズに対する規格として、例えば国際無線障害特別委員会（ＣＩＳＰＲ）による規格がある。この規格では、伝導ノイズは１５０ｋＨｚから３０ＭＨｚの周波数範囲での規格値が定められている。
このため、スイッチング周波数の基本波を１５０ｋＨｚ以下に設定して、基本波よりもレベルが小さくなる第２高調波以上が上記規格を満たすようにするのが一般的である。
なお、スイッチング損失を低減するために、基本波の周波数を７５ｋＨｚ以下に設定して、第３高調波以上が上記規格を満たすようにする場合もある。

基本波に対する高調波のレベルはデューティの影響が大きく、第３高調波の場合はデューティが１／３〜２／３の場合に最小となり、基本波に対して１／１０００以下となる。また、例えばデューティが０．８の場合は、基本波に対して約１／１０程度となる。
力率改善回路では、デューティＤは入力電圧をＶin（実効値）、出力電圧をＶout、交流電源の位相をθとして、次の（１）式に示されるように変化する。
Ｄ＝１−√２Ｖin・ｓｉｎθ／Ｖｏｕｔ…（１）

基本波の振幅は正弦波状に変化し、位相９０度での振幅を１とすれば、位相３０度での振幅は１／２となる。いま、入力電圧Ｖinが１００Ｖ、出力電圧Ｖoutが４００Ｖの場合は、位相９０度付近のデューティＤは約０．６５で、基本波に対する第３高調波の比率は約１／１００であり、位相３０度付近のデューティＤは約０．８となり、基本波に対する第３高調波の比率は約１／１３程度になる。
基本波の位相９０度での振幅を１とすれば、第３高調波の振幅は位相９０度付近では１／１００、位相３０度付近では１／２６（＝１／２×１／１３）となる。つまり、第３高調波の位相９０度付近の振幅は、位相３０度付近の振幅に対して１／４程度となる。

一方、基本波の振幅はスイッチング周波数に反比例し、スイッチング周波数が高いほど小さくなる。また、スイッチング損失はスイッチング周波数が低いほど小さい。
このとき、基本波や高調波は、元の交流電源電圧波形をスイッチング周波数に対応する周期で切り取り、切り取った部分に対しフーリエ変換を施すことにより求められる。すなわち、フーリエ変換ではＤＣ成分はいわゆる第０項として現れ、基本波（フーリエ変換の第１項）や高調波（フーリエ変換の第２項以下）は、元の信号からＤＣ成分を取り除いた変化成分により決定される。つまり、スイッチング周波数が高いということは周期が短いことであり、元の交流電源電圧波形から切り出す時間幅も小さくなる。従って、その部分の変化幅（最大値−最小値）も小さくなり、これにより基本波の振幅が小さくなる。

従って、図２（Ｃ）に示すように、第３高調波の振幅が相対的に高くなる位相３０，１５０，２１０，３３０度付近では、スイッチング周波数を高くしてノイズレベルを低減し、第３高調波の振幅が相対的に低くなる位相９０，２７０度付近では、スイッチング周波数を低くすることが可能となる。その結果、低ノイズで高力率な力率改善回路を実現することができる。さらに、位相０度付近では基本波の振幅が小さいことから、この付近では図２（Ｄ）に示すように、スイッチング周波数を低くすることにより、スイッチング損失を低減することも可能である。

次に図３，図４を参照して、発振回路１５および周波数設定回路１７の構成・作用について説明する。なお、図３は発振回路１５および周波数設定回路１７の具体例を示す詳細図であり、図４は周波数設定回路１７における各部の信号波形例を説明する波形図である。
発振回路１５は定電流源１５Ａ、コンパレータ１５Ｂ，１５Ｃ、コンデンサ１５Ｄ、トランジスタ１５Ｅおよびフリップフロップ１５Ｆなどからなり、定電流源１５Ａから流れる電流により、コンデンサ１５Ｄが充電される。そのコンデンサ１５Ｄの端子電圧が一定値Ｖ１を超えると、コンパレータ１５Ｂの出力がハイレベルとなり、フリップフロップ１５Ｆがセットされて出力（Ｑ）がハイレベルとなり、トランジスタ１５Ｅがオンしてコンデンサ１５Ｄが放電される。コンデンサ１５Ｄが放電され、端子電圧が一定値Ｖ２より低下すると、コンパレータ１５Ｃの出力がハイレベルとなり、フリップフロップ１５Ｆがリセットされて出力（Ｑ）がローレベルとなり、トランジスタ１５Ｅがオフして定電流源１５Ａによるコンデンサ１５Ｄの充電が行われる。これを繰り返すことにより所定周期の三角波（鋸波）を発生する。なお、Ｖ１とＶ２は、Ｖ１＞Ｖ２となるように設定される。

コンパレータ１５Ｃの出力は、図１のフリップフロップ１４のセット入力にも接続されており、コンパレータ１５Ｃの出力がハイレベルとなったときに、フリップフロップ１４がセットされ、駆動回路１６を介してスイッチング素子８をオンさせる。
定電流源１５Ａは周波数設定回路１７とともにコンデンサ１５Ｄに接続され、周波数設定回路１７は周波数設定信号ｆｓに応じた電流を、定電流源１５Ａからの電流に重畳させてコンデンサ１５Ｄを充電する。つまり、コンデンサ１５Ｄの充電電流が周波数設定信号ｆｓに応じて変化するため、三角波の周期およびスイッチング周波数が変化するように動作する。

周波数設定回路１７は、図３のように非反転増幅回路１７Ａ、反転増幅回路１７Ｂ、バッファ回路１７Ｃ、ダイオード１７Ｄ１,１７Ｄ２,１７Ｄ３、トランジスタ１７Ｔ１,１７Ｔ２,１７Ｔ３、および抵抗１７Ｒなどから構成される。周波数設定回路１７に入力された入力電圧信号Ｖinは、非反転増幅回路１７Ａにより非反転増幅される。反転増幅回路１７Ｂは、入力された電流制御信号Ｉthを反転増幅するとともに所定のバイアス電圧ＶＢを付加した信号を出力する。なお、反転増幅回路１７Ｂは、オペアンプ（演算増幅回路）を使った減算回路により構成することができる。非反転増幅回路１７Ａの出力はダイオード１７Ｄ１を介して、また反転増幅回路１７Ｂの出力はダイオード１７Ｄ２を介して、さらに定電圧信号Ｖcはダイオード１７Ｄ３を介してそれぞれバッファ回路１７Ｃに入力される。このバッファ回路１７Ｃは、図３に示すように非反転増幅回路１７Ａ、反転増幅回路１７Ｂの出力および定電圧信号Ｖcのうちで最小の信号を、周波数設定信号ｆｓとして出力することになる。

バッファ回路１７Ｃの２入力はイマジナリショートとなるので、抵抗１７Ｒの端子電圧が、バッファ回路１７Ｃの非反転端子（＋）に入力される電圧と一致するように、トランジスタ１７Ｔ１の電流を制御する。このため、抵抗１７Ｒにはバッファ回路１７Ｃの非反転端子（＋）に入力される電圧に比例する電流が流れる。トランジスタ１７Ｔ２，１７Ｔ３はカレントミラー回路を構成するので、トランジスタ１７Ｔ３のドレインには、抵抗１７Ｒに流れる電流に比例した電流が流れることになる。トランジスタ１７Ｔ３のドレインはコンデンサ１５Ｄに接続されていて、これにより、コンデンサ１５Ｄを充電する電流は、定電流源１５Ａからの電流にトランジスタ１７Ｔ３からの電流を重畳した電流となる。

最大周波数は、定電流源１５Ａから流れる電流に、周波数設定信号ｆｓの最大値（図４の場合は定電圧信号Ｖc）に対応してトランジスタ１７Ｔ３に流れる電流が重畳された電流と、コンデンサ１５Ｄの容量により決定される。
同様に、最小周波数は、定電流源１５Ａから流れる電流に、周波数設定信号ｆｓの最小値（図４の場合は非反転増幅回路１７Ａの出力の最小値）に対応してトランジスタ１７Ｔ３に流れる電流が重畳された電流と、コンデンサ１５Ｄの容量により決定される。

以上のように、交流電源１の交流電源電圧を整流回路３により全波整流して得られる脈流出力の各周期において、極小値を有し、多峰性となるようなスイッチング周波数信号を生成することにより、インダクタ電流が大きくなる交流入力電圧の絶対値が大きい部分でのスイッチング周波数を減少させてスイッチング損失を低減し、効率向上を図ることが可能となる。また第３高調波の振幅が大きくなる部分では、スイッチング周波数を高くすることにより、伝導ノイズの低減が可能であり、フィルタ回路の小型化が可能となる。
また交流入力電圧の絶対値が大きい部分でのスイッチング周波数を減少させる信号として、電流制御信号を用いることで、負荷が重くなるにつれて、交流入力電圧の絶対値が大きい部分でのスイッチング周波数はより低下し、効率低下をさらに抑制することが可能となる。

以上は、入力電圧信号と電流制御信号に応じてスイッチング周波数を変化させる例について述べたが、電流制御信号のみを用い、非反転増幅回路１７Ａにも電流制御信号を入力して本発明に係るスイッチング電源を構成することも可能である。
この場合は、軽負荷時に、非反転増幅回路１７Ａの出力が定電圧信号Ｖcよりも小さくなるように非反転増幅回路１７Ａの増幅率を設定することにより、スイッチング周波数が高くならないようにすることで、効率向上を図ることが可能である。

また、入力電圧信号と電流制御信号の代わりに入力電圧信号のみを用いることも可能であり、この場合は、負荷によらず一定の周波数変化となるため、伝導ノイズの周波数分布が一定となり、フィルタ回路の設計を容易にすることが可能である。
なお、図３の周波数設定回路１７における非反転増幅回路１７Ａを省略し、反転増幅回路１７Ｂと定電圧信号Ｖｃのみ用いて周波数設定信号ｆｓを生成することもできる。これにより、周波数設定回路１７の構成を簡略化でき、そのときの周波数設定信号ｆｓの波形は図２（Ｃ）のようになる。この場合のスイッチング周波数信号は、多峰性ではないが、交流電源１の交流電源電圧を整流回路３により全波整流して得られる脈流出力の各周期において極小値を有する波形となる。

１：交流電源
２：フィルタ回路
３：整流回路
４：コンデンサ
５：インダクタ
６：ダイオード
７：平滑コンデンサ
８：スイッチング素子
９：出力電圧誤差検出回路
９Ｒ：分圧抵抗
１０：乗算回路
１１：入力電圧検出回路
１２：比較回路
１３：電流検出回路
１３Ｒ：検出抵抗
１４：フリップフロップ
１５：発振回路
１５Ａ：定電流源
１５Ｂ，１５Ｃ：コンパレータ
１５Ｄ：コンデンサ
１５Ｅ：トランジスタ
１５Ｆ：フリップフロップ
１６：駆動回路
１７：周波数設定回路
１７Ａ：非反転増幅回路
１７Ｂ：反転増幅回路
１７Ｃ：バッファ回路
１７Ｄ１，１７Ｄ２，１７Ｄ３：ダイオード
１７Ｔ１，１７Ｔ２，１７Ｔ３：トランジスタ
１７Ｒ：抵抗
ｆｓ：周波数設定信号
Ｉth：電流制御信号
Ｖc：定電圧信号
Ｖerr：出力電圧誤差信号
Ｖin：入力電圧信号
Ｖref：設定電圧

Claims

交流電源電圧を全波整流して脈流出力を得る整流回路と、
該整流回路に一端が接続されたインダクタと、該インダクタから供給される電流を平滑して直流出力を得るコンデンサと、前記インダクタの他端に接続されて前記コンデンサへ供給される電流をオン・オフするスイッチング素子とを備えるチョッパ回路と、
該チョッパ回路の入力電圧を検出して入力電圧検出信号を出力する入力電圧検出回路と、
前記チョッパ回路の出力電圧の設定電圧に対する誤差を検出して出力電圧誤差信号を出力する出力電圧誤差検出回路と、
前記入力電圧検出信号と同位相で波形が相似形であり、かつ前記出力電圧誤差信号と比例した振幅となる電流制御信号を生成する電流制御信号生成回路と、
前記インダクタを流れる電流または前記スイッチング素子を流れる電流を検出して電流検出信号を出力する電流検出回路と、
スイッチング周波数信号を生成する周波数設定回路と、
前記スイッチング周波数信号に基づいた周波数で発振信号を発生する発振回路と、
前記発振信号と前記電流制御信号と前記電流検出信号とに基づいて前記スイッチング素子をオン・オフするスイッチング制御回路と、
を備え、
前記周波数設定回路は、前記脈流出力の各周期において、極小値が１つ以上あるか、または多峰性となるようなスイッチング周波数信号を生成することを特徴とするスイッチング電源。
前記周波数設定回路は、前記入力電圧検出信号と前記電流制御信号の少なくとも一方の変化に応じて、前記スイッチング周波数信号を変化させることを特徴とする請求項１に記載のスイッチング電源。
前記周波数設定回路は、前記入力電圧検出信号と、前記電流制御信号を反転させ所定の直流信号を重畳させた反転電流制御信号とから前記スイッチング周波数信号を生成し、前記交流電源の電圧絶対値が小さい部分では、前記入力電圧検出信号が大きいほど周波数が増加するように変化させ、前記交流電源の電圧絶対値が大きい部分では、前記反転電流制御信号が小さいほど周波数が減少するように変化させることを特徴とする請求項１または２に記載のスイッチング電源。
前記周波数設定回路は、前記スイッチング周波数信号が予め設定した最大値以上の場合には該最大値を出力し、予め設定した最小値以下の場合には該最小値を出力することを特徴とする請求項１〜３のいずれか１つに記載のスイッチング電源。