JP2010272600A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳＯＩ基板の半導体層に互いに隣接するＮ型領域及びＰ型領域をイオン注入法によって形成する際に、注入マスクの位置合わせずれに起因するＰＮ接合の状態の変動をなくす。
【解決手段】ＳＯＩ基板７のＳＯＩ層５の上に、Ｐ型領域形成位置９を覆い、Ｎ型領域形成位置１１に開口をもつ注入マスク用絶縁膜１３を形成する。イオン注入法により、注入マスク用絶縁膜１３をマスクにして、ボロンイオン１７を、Ｐ型領域形成位置９では注入マスク用絶縁膜１３を突き抜けてＳＯＩ層５に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５及び埋め込み酸化膜３を突き抜けて支持基板１に留まる条件で注入する。また、リンイオン２１を、Ｐ型領域形成位置９では注入マスク用絶縁膜１３に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５に留まる条件で注入する。注入マスク用絶縁膜１３を除去し、熱処理を施してＰ型領域２３、Ｎ型領域２５を形成する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、支持基板に形成された絶縁層とその絶縁層上に形成された半導体層をもつＳＯＩ基板の半導体層に、Ｎ型又はＰ型の第１導電型領域と、第１導電型領域に隣接する第１導電型とは反対導電型のＰ型又はＮ型の第２導電型領域を形成してＰＮ接合を形成する工程を含む半導体装置の製造方法に関するものである。

ＳＯＩ基板のＳＯＩ層に、イオン注入法によって形成されたＮ型領域及びＰ型領域を互いに隣接させて配置して横方向のＰＮ接合を形成する場合、フォトマスクを用いてレジストパターンを形成する写真製版工程と、レジストパターンをマスクにしてイオン注入を行なう工程とを、Ｎ型領域とＰ型領域に対してそれぞれに行なうのが一般的である。

例えば、図２に示すように、支持基板１、埋め込み酸化膜３及びＳＯＩ層５からなるＳＯＩ基板７のＳＯＩ層５にＰ型領域２３とＮ型領域２５を互いに隣接させて形成する場合、Ｐ型領域２３を形成するための不純物注入工程と、Ｎ型領域２５を形成するための不純物注入工程とで、それぞれ異なる注入マスクを用いてＰ型領域２３とＮ型領域２５を形成している（例えば特許文献１参照。）。

Ｐ型領域２３とＮ型領域２５の形成工程において、Ｐ型領域２３、Ｎ型領域２５が隣接するように２つの注入マスクを別途形成するため、それらの注入マスクの形成において位置合わせずれが起こると、Ｐ型領域２３とＮ型領域２５の形成位置が重なったり、Ｐ型領域２３とＮ型領域２５との間に隙間ができたりしてしまうことが考えられる。

イオン注入法によって互いに隣接して形成されたＮ型領域及びＰ型領域をもち、ＳＯＩ基板に形成されるＭＯＳトランジスタとして、ソース・タイ構造のＭＯＳトランジスタが知られている（例えば特許文献２参照。）。
図３は、ソース・タイ構造のＭＯＳトランジスタを概略的に示す図である。（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａでの断面図である。

Ｐ型ＳＯＩ層５をもつＳＯＩ基板７にＮチャネルＭＯＳトランジスタ（ＮＭＯＳ）２７とＮチャネルＭＯＳトランジスタ（ＰＭＯＳ）２９が形成されている。ＮＭＯＳ２７とＰＭＯＳ２９は、Ｐ型ＳＯＩ層５に形成された、例えばＬＯＣＯＳ（local oxidation of silicon）酸化膜からなる素子分離膜３１によって電気的に分離されている。

ＮＭＯＳ２７は、Ｐ型ＳＯＩ層（Ｐ）５上にゲート酸化膜３３を介して配置されたゲート電極３５を挟んで形成されたＮ型領域からなるＮ型ドレイン（Ｎ＋）３７及びＮ型ソース（Ｎ＋）３９を備えている。Ｎ型ソース３９は縞状に形成された複数のＮ型領域からなる。Ｎ型ソース３９を形成するＮ型領域の間のＰ型ＳＯＩ層５にＰ型領域（Ｐ＋）４１が形成されている。

ＰＭＯＳ２９の形成領域のＰ型ＳＯＩ層５にＮ型不純物が拡散されてＮ型ウェル（Ｎ）４３が形成されている。ＰＭＯＳ２９は、Ｎ型ウェル２９上にゲート酸化膜４５を介して配置されたゲート電極４７を挟んで形成されたＰ型領域からなるＰ型ドレイン（Ｐ＋）４９及びＰ型ソース（Ｐ＋）５１を備えている。Ｐ型ソース５１は縞状に形成された複数のＰ型領域からなる。Ｐ型ソース５１を形成するＮ型領域の間のＮ型ウェル２９にＮ型領域（Ｎ＋）５３が形成されている。

ソース・タイ構造のＭＯＳトランジスタ２７，２９では、ソース３９，５１が複数のＮ型領域又はＰ型領域からなり、それらの領域の間に反対導電型のＰ型領域４１又はＮ型領域５３が形成されている。
このようなソース構造を形成する際、上述のように、注入マスクの位置合わせずれが起こると、ＭＯＳトランジスタ２７，２９の実効的なチャネル幅が変化するので、トランジスタ特性のバラツキが生じる。

また、上述の注入マスクの位置合わせずれは、ＰＮ接合の状態の変化や、ダイオードなどのデバイス特性のばらつきなどの不具合も招く。

本発明の目的は、ＳＯＩ基板の半導体層に互いに隣接するＮ型領域及びＰ型領域をイオン注入法によって形成する際に、注入マスクの位置合わせずれに起因するＰＮ接合の状態の変動をなくすことができる半導体装置の製造方法を提供することである。

本発明にかかる半導体装置の製造方法は、支持基板に形成された絶縁層とその絶縁層上に形成された半導体層をもつＳＯＩ基板の半導体層に、Ｎ型又はＰ型の第１導電型領域と、第１導電型領域に隣接する第１導電型とは反対導電型のＰ型又はＮ型の第２導電型領域を形成してＰＮ接合を形成する工程を含むものである。そして、以下の工程をその順に含む。
（Ａ）ＳＯＩ基板の半導体層上に絶縁膜を形成し、上記絶縁膜をパターニングして第１導電型領域の形成位置及び第２導電型領域の形成位置の一方を覆い、他方に開口をもつ注入マスク用絶縁膜を形成する注入マスク用絶縁膜形成工程、
（Ｂ）イオン注入法により、上記注入マスク用絶縁膜をマスクにして、第１導電型不純物又は第２導電型不純物を、上記注入マスク用絶縁膜が形成されている領域では上記注入マスク用絶縁膜に留まり、上記注入マスク用絶縁膜が形成されていない領域では上記半導体層に留まる注入条件で注入を行なう第１イオン注入工程、
（Ｃ）イオン注入法により、上記注入マスク用絶縁膜をマスクにして、上記第１イオン注入工程（Ｂ）で注入した第１導電型不純物又は第２導電型不純物とは反対導電型の第２導電型不純物又は第１導電型不純物を、上記注入マスク用絶縁膜が形成されている領域では上記注入マスク用絶縁膜を突き抜けて上記半導体層に留まり、上記注入マスク用絶縁膜が形成されていない領域では上記半導体層を突き抜けて上記絶縁層もしくは上記支持基板又はその両方に留まる注入条件で注入を行なう第２イオン注入工程、
（Ｄ）上記注入マスク用絶縁膜を除去する注入マスク用絶縁膜除去工程。

本発明の半導体装置の製造方法では、第１イオン注入工程（Ｂ）で、第１導電型領域又は第２導電型領域を形成するための第１導電型不純物又は第２導電型不純物が半導体層に注入され、第２イオン注入工程（Ｃ）で、第２導電型領域又は第１導電型領域を形成するための第２導電型不純物又は第１導電型不純物が半導体層に注入される。第１イオン注入工程及び第２イオン注入工程では、同一の注入マスク用絶縁膜が用いられる。

本発明の半導体装置の製造方法において、上記第１イオン注入工程（Ｂ）と上記第２イオン注入工程（Ｃ）とに関し、上記第２イオン注入工程（Ｃ）を先に行ない、その後に上記第１イオン注入工程（Ｂ）を行なってもよい。

また、上記注入マスク用絶縁膜の材料の例として、例えばシリコン酸化膜とシリコン窒化膜を挙げることができる。ただし、注入マスク用絶縁膜の材料はこれらに限定されるものではない。例えば、シリコン酸窒化膜や、これらの膜の積層膜であってもよい。

本発明の半導体装置の製造方法では、注入マスク用絶縁膜形成工程（Ａ）で第１導電型領域の形成位置及び第２導電型領域の形成位置の一方を覆い、他方に開口をもつ注入マスク用絶縁膜を形成し、第１イオン注入工程（Ｂ）で、注入マスク用絶縁膜をマスクにして、第１導電型不純物又は第２導電型不純物を、注入マスク用絶縁膜が形成されている領域では注入マスク用絶縁膜に留まり、注入マスク用絶縁膜が形成されていない領域では半導体層に留まる注入条件で注入を行ない、第２イオン注入工程（Ｃ）で、工程（Ｂ）で用いるのと同一の注入マスク用絶縁膜をマスクにして、第１イオン注入工程（Ｂ）で注入した第１導電型不純物又は第２導電型不純物とは反対導電型の第２導電型不純物又は第１導電型不純物を、注入マスク用絶縁膜が形成されている領域では注入マスク用絶縁膜を突き抜けて半導体層に留まり、注入マスク用絶縁膜が形成されていない領域では半導体層を突き抜ける条件で注入を行なうようにした。
このように、１枚の注入マスクを用いて、セルフアラインで第１導電型領域及び第２導電型領域を互いに隣接させて形成することができる。これにより、注入マスクの位置合わせずれに起因して第１導電型領域と第２導電型領域のＰＮ接合の状態の変動が生じるのを防止できる。第１導電型領域と第２導電型領域のＰＮ接合の状態の変動の防止は、特にソース・タイ構造のＭＯＳトランジスタの特性バラツキの低減に有効である。なお、ソース・タイ構造のＭＯＳトランジスタに限らず、本発明はＰＮ接合ダイオードなど、他の半導体素子の形成にも有効である。

本発明の半導体装置の製造方法において、第１イオン注入工程（Ｂ）と第２イオン注入工程（Ｃ）とに関し、第２イオン注入工程（Ｃ）を先に行ない、その後に第１イオン注入工程（Ｂ）を行なっても同じ効果が得られる。

また、注入マスク用絶縁膜としてシリコン窒化膜からなるものを用いれば、シリコン窒化膜はシリコン酸化膜とのエッチング選択比を高くできるので、注入マスク用絶縁膜を除去する際の半導体層への影響を少なくできる。

一実施例を説明するための概略的な工程断面図である。 ＳＯＩ基板に互いに隣接して形成されたＰ型領域とＮ型領域を示す概略的な断面図である。 ソース・タイ構造のＭＯＳトランジスタを概略的に示す図である。（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａでの断面図である。

図１は、一実施例を説明するための概略的な工程断面図である。図１中のかっこ数字は以下に説明する工程に対応している。

（１）支持基板１、埋め込み酸化膜（絶縁層）３及びＳＯＩ層（半導体層）５からなるＳＯＩ基板７を用いる。例えば、埋め込み酸化膜３の膜厚は３００ｎｍ（ナノメートル）、ＳＯＩ層５の膜厚は４００ｎｍである。ＳＯＩ層５の上に、例えばシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を３５０ｎｍ程度の膜厚で形成する。写真製版技術及びエッチング技術を用いてその絶縁膜をパターニングして、Ｐ型領域形成位置９を覆い、Ｎ型領域形成位置１１に開口をもつ注入マスク用絶縁膜１３を形成する。注入マスク用絶縁膜１３としてシリコン窒化膜を用いる場合、シリコン窒化膜とＳＯＩ層５との間に緩衝用のシリコン酸化膜を形成してもよい。

（２）イオン注入法により、注入マスク用絶縁膜１３をマスクにしてＰ型不純物であるボロンイオンをＳＯＩ基板７に注入する。このとき、ボロンイオンの注入条件は、ボロンイオン飛程のピーク深さを示す実線１５に示すように、ボロンイオンが、Ｐ型領域形成位置９では注入マスク用絶縁膜１３を突き抜けてＳＯＩ層５に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５及び埋め込み酸化膜３を突き抜けて支持基板１に留まる条件に設定される。例えば、ボロンイオンの注入条件は、注入エネルギーが１７０ｋｅＶ、ドーズ量は２.３×１０¹⁵ｃｍ^-2である。なお、シリコン中でのボロンイオンの飛程は４６５.４ｎｍである。

（３）上記イオン注入工程（２）により、三角印で示すボロンイオン１７は、Ｐ型領域形成位置９ではＳＯＩ層５に注入され、Ｎ型領域形成位置１１では支持基板１に注入される。

（４）イオン注入法により、注入マスク用絶縁膜１３をマスクにしてＮ型不純物であるリンイオンをＳＯＩ基板７に注入する。このとき、リンイオンの注入条件は、リンイオン飛程のピーク深さを示す破線１９に示すように、リンイオンが、Ｐ型領域形成位置９では注入マスク用絶縁膜１３に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５に留まる条件に設定される。例えば、リンイオンの注入条件は、注入エネルギーが１７０ｋｅＶ、ドーズ量は５.０×１０¹⁵ｃｍ^-2である。なお、シリコン中でのリンイオンの飛程は２１４.９ｎｍである。

（５）上記イオン注入工程（４）により、×印で示すリンイオン２１は、Ｐ型領域形成位置９では注入マスク用絶縁膜１３に注入され、Ｎ型領域形成位置１１ではＳＯＩ層５に注入される。

（６）注入マスク用絶縁膜１３を除去する。熱処理を施してボロンイオン１７及びリンイオン２１を活性化させて、Ｐ型領域形成位置９のＳＯＩ層５にＰ型領域（Ｐ＋）２３を形成し、Ｎ型領域形成位置１１のＳＯＩ層にＮ型領域（Ｎ＋）２５を形成する。

この実施例によれば、１枚の注入マスク用絶縁膜１３を用いて、セルフアラインでＰ型領域２３及びＮ型領域２５を互いに隣接させて形成することができる。これにより注入マスク用絶縁膜１３の位置合わせずれに起因してＰ型領域２３とＮ型領域２５のＰＮ接合の状態の変動が生じるのを防止できる。

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

例えば、上記実施例では、ボロンイオン注入工程（２）とリンイオン注入工程（４）に関し、ボロンイオン注入工程を先に行なっているが、リンイオン注入工程を先に行なってもよい。

また、上記実施例では、注入マスク用絶縁膜１３に対して、Ｐ型不純物であるボロンイオンを突き抜けさせてＳＯＩ層５に注入し、Ｎ型不純物であるリンイオンを注入マスク用絶縁膜１３に留まらせているが、本発明はこれに限定されない。すなわち、Ｐ型不純物を、注入マスク用絶縁膜で覆われた位置では注入マスク用絶縁膜に留まらせ、注入マスク用絶縁膜で覆われていない位置では半導体層に注入し、Ｎ型不純物を、注入マスク用絶縁膜で覆われた位置では注入マスク用絶縁膜を注入マスク用絶縁膜を突き抜けさせて半導体層に留まらせ、注入マスク用絶縁膜で覆われていない位置では半導体層を突き抜けてＳＯＩ基板の絶縁層以下の層に注入してもよい。

本発明は、ＳＯＩ基板の半導体層に互いに隣接するＮ型領域及びＰ型領域をイオン注入法によって形成する工程を含む製造方法に適用できる。

１ 支持基板
３ 埋め込み酸化膜（絶縁層）
５ ＳＯＩ層（半導体層）
７ ＳＯＩ基板
９ Ｐ型領域形成位置（第１導電型領域の形成位置）
１１ Ｎ型領域形成位置（第２導電型領域の形成位置）
１３ 注入マスク用絶縁膜
１７ ボロンイオン（第１導電型不純物）
２１ リンイオン（第２導電型不純物）
２３ Ｐ型領域（第１導電型領域）
２５ Ｎ型領域（第２導電型領域）

特開２００３−１０１０３０号公報 特開２００３−１５２１８９号公報

Claims (3)

1. 支持基板に形成された絶縁層とその絶縁層上に形成された半導体層をもつＳＯＩ基板の半導体層に、Ｎ型又はＰ型の第１導電型領域と、第１導電型領域に隣接する第１導電型とは反対導電型のＰ型又はＮ型の第２導電型領域を形成してＰＮ接合を形成する工程を含む半導体装置の製造方法において、以下の工程（Ａ）〜（Ｄ）をその順に含むことを特徴とする半導体装置の製造方法。
   （Ａ）ＳＯＩ基板の半導体層上に絶縁膜を形成し、前記絶縁膜をパターニングして第１導電型領域の形成位置及び第２導電型領域の形成位置の一方を覆い、他方に開口をもつ注入マスク用絶縁膜を形成する注入マスク用絶縁膜形成工程、
   （Ｂ）イオン注入法により、前記注入マスク用絶縁膜をマスクにして、第１導電型不純物又は第２導電型不純物を、前記注入マスク用絶縁膜が形成されている領域では前記注入マスク用絶縁膜に留まり、前記注入マスク用絶縁膜が形成されていない領域では前記半導体層に留まる注入条件で注入を行なう第１イオン注入工程、
   （Ｃ）イオン注入法により、前記注入マスク用絶縁膜をマスクにして、前記第１イオン注入工程（Ｂ）で注入した第１導電型不純物又は第２導電型不純物とは反対導電型の第２導電型不純物又は第１導電型不純物を、前記注入マスク用絶縁膜が形成されている領域では前記注入マスク用絶縁膜を突き抜けて前記半導体層に留まり、前記注入マスク用絶縁膜が形成されていない領域では前記半導体層を突き抜けて前記絶縁層もしくは前記支持基板又はその両方に留まる注入条件で注入を行なう第２イオン注入工程、
   （Ｄ）前記注入マスク用絶縁膜を除去する注入マスク用絶縁膜除去工程。
2. 前記第１イオン注入工程（Ｂ）と前記第２イオン注入工程（Ｃ）とに関し、前記第２イオン注入工程（Ｃ）を先に行ない、その後に前記第１イオン注入工程（Ｂ）を行なう請求項１に記載の半導体装置の製造方法。
3. 前記注入マスク用絶縁膜はシリコン酸化膜又はシリコン窒化膜である請求項１又は２に記載の半導体装置の製造方法。

Images