JP2010259283A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2010259283A JP2010259283A JP2009109303A JP2009109303A JP2010259283A JP 2010259283 A JP2010259283 A JP 2010259283A JP 2009109303 A JP2009109303 A JP 2009109303A JP 2009109303 A JP2009109303 A JP 2009109303A JP 2010259283 A JP2010259283 A JP 2010259283A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- emitter
- switching
- base
- driving transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電流不連続モードにおける無効電力の発生を抑圧し、電力効率の向上を図る。
【解決手段】
スイッチング素子1とインダクタ21は直列接続され、スイッチング素子1のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置において、スイッチング素子のべースには、駆動用トランジスタ2のコレクタが接続される一方、駆動用トランジスタ2のエミッタは、スイッチング素子1のエミッタに接続され、駆動用トラジスタ2のベース印加されるPWM比較器31による制御信号による駆動用トランジスタ2のオン・オフ制御に応じてスイッチング素子1のオン・オフが制御されようになっており、スイッチング素子1のエミッタ・ベース間のツェナー降伏が生じないようにして、無効電流の発生を回避でき、電力効率の向上が可能となっている。
【選択図】図1
【解決手段】
スイッチング素子1とインダクタ21は直列接続され、スイッチング素子1のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置において、スイッチング素子のべースには、駆動用トランジスタ2のコレクタが接続される一方、駆動用トランジスタ2のエミッタは、スイッチング素子1のエミッタに接続され、駆動用トラジスタ2のベース印加されるPWM比較器31による制御信号による駆動用トランジスタ2のオン・オフ制御に応じてスイッチング素子1のオン・オフが制御されようになっており、スイッチング素子1のエミッタ・ベース間のツェナー降伏が生じないようにして、無効電流の発生を回避でき、電力効率の向上が可能となっている。
【選択図】図1
Description
本発明は、スイッチング電源装置に係り、特に、電力効率の改善等を図ったものに関する。
従来、入力電圧をスイッチング素子により断続して所望の電圧を得るよう構成されてなるスイッチング電源装置は、降圧型、極性反転型、昇圧型に大別されたものが従来から良く知られている(例えば、特許文献1、非特許文献1等参照)。
図5には、降圧型のスイッチング電源装置の従来回路構成例が、図8には、極性反転型のスイッチング電源装置の従来回路構成例が、それぞれ示されており、以下、これらの図を参照しつつ従来装置について説明する。
最初に、図5を参照しつつ降圧型について説明する。
降圧型スイッチング電源装置において、NPN型トランジスタを用いたスイッチング素子Q11のエミッタと負荷との間には、インダクタL1が直列接続されると共に、インダクタL1と負荷の接続点とグランドとの間には、平滑用コンデンサC1が設けられる一方、エミッタとグランドとの間には、整流素子D1が、グランド側からエミッタ側へ順方向となるように接続されて設けられている。
図5には、降圧型のスイッチング電源装置の従来回路構成例が、図8には、極性反転型のスイッチング電源装置の従来回路構成例が、それぞれ示されており、以下、これらの図を参照しつつ従来装置について説明する。
最初に、図5を参照しつつ降圧型について説明する。
降圧型スイッチング電源装置において、NPN型トランジスタを用いたスイッチング素子Q11のエミッタと負荷との間には、インダクタL1が直列接続されると共に、インダクタL1と負荷の接続点とグランドとの間には、平滑用コンデンサC1が設けられる一方、エミッタとグランドとの間には、整流素子D1が、グランド側からエミッタ側へ順方向となるように接続されて設けられている。
また、出力電圧Voutは、分圧用の抵抗器R1,R2により分圧され、比較器3において基準電源2による基準電圧と比較され、その比較結果は、PWM比較器5に入力されるものとなっている。
PWM比較器5は、比較器3の出力電圧をのこぎり波又は三角波と比較し、その比較結果に応じてPWM制御信号を、駆動用トランジスタQ12のベースへ出力するようになっている。
駆動用トランジスタQ12は、PWM比較器5からのPWM制御信号により、そのオン・オフが制御されるようになっている。そして、スイッチング素子Q11は、駆動用トランジスタQ12がオン状態となるとオフ状態とされる一方、駆動用トランジスタQ12がオフ状態になるとオン状態されるようになっている。
PWM比較器5は、比較器3の出力電圧をのこぎり波又は三角波と比較し、その比較結果に応じてPWM制御信号を、駆動用トランジスタQ12のベースへ出力するようになっている。
駆動用トランジスタQ12は、PWM比較器5からのPWM制御信号により、そのオン・オフが制御されるようになっている。そして、スイッチング素子Q11は、駆動用トランジスタQ12がオン状態となるとオフ状態とされる一方、駆動用トランジスタQ12がオフ状態になるとオン状態されるようになっている。
次に、かかる構成における動作について、図6及び図7を参照しつつ説明する。
上記構成における降圧型スイッチング電源装置の動作は、インダクタL1に流れる電流Ilx1 が常に零を超える電流連続モードと、インダクタL1に流れる電流Ilx1 が零となる期間が生ずる電流不連続モードとに大別できる。
電流連続モードであるか電流不連続モードであるかを問わず、その基本的動作は同一であり、以下の通りである。
まず、駆動用トランジスタQ12のベース電圧Vbが論理値Lowに相当するレベルとなると(図6(B)及び図7(B)参照)、スイッチング素子Q11のベース電圧Vaが論理値Highに相当するレベルとなり(図6(A)及び図7(A)参照)、スイッチング素子Q11はオン状態となる。
上記構成における降圧型スイッチング電源装置の動作は、インダクタL1に流れる電流Ilx1 が常に零を超える電流連続モードと、インダクタL1に流れる電流Ilx1 が零となる期間が生ずる電流不連続モードとに大別できる。
電流連続モードであるか電流不連続モードであるかを問わず、その基本的動作は同一であり、以下の通りである。
まず、駆動用トランジスタQ12のベース電圧Vbが論理値Lowに相当するレベルとなると(図6(B)及び図7(B)参照)、スイッチング素子Q11のベース電圧Vaが論理値Highに相当するレベルとなり(図6(A)及び図7(A)参照)、スイッチング素子Q11はオン状態となる。
その結果、入力電圧Vin側からスイッチング素子Q11へ電流が流れ、インダクタンスL1には入力電圧Vinに応じた磁気エネルギーが蓄積され、この蓄積された磁気エネルギーは、平滑用コンデンサC1に充電されると共に平滑化されることで、出力電圧VOUTが得られることとなる。
次に、上述とは逆に、駆動用トランジスタQ12のベース電圧Vbが論理値Highに相当するレベルとなると(図6(B)及び図7(B)参照)、スイッチング素子Q11のベース電圧Vaが論理値Lowに相当するレベルとなり(図6(A)及び図7(A)参照)、スイッチング素子Q11はオフ状態となる。
次に、上述とは逆に、駆動用トランジスタQ12のベース電圧Vbが論理値Highに相当するレベルとなると(図6(B)及び図7(B)参照)、スイッチング素子Q11のベース電圧Vaが論理値Lowに相当するレベルとなり(図6(A)及び図7(A)参照)、スイッチング素子Q11はオフ状態となる。
スイッチング素子Q11がオフ状態になると、整流素子D1、インダクタンスL1及び平滑用コンデンサC1による閉ループが形成され、インダクタンスL1を流れる電流Ilx1は、整流素子D1のカード側から平滑用コンデンサC1へ向かうようにながれ、インダクタンスL1に蓄積された磁気エネルギーが放出されることとなる。
上述のようにスイッチング素子Q11のオン・オフが繰り返されることにより、入力電圧Vinよりも低い出力電圧VOUTが得られるようになっている。
上述のようにスイッチング素子Q11のオン・オフが繰り返されることにより、入力電圧Vinよりも低い出力電圧VOUTが得られるようになっている。
このような基本動作において、インダクタンスL1に流れる電流Ilx1 は、電流連続モードの場合、図6(C)に示された如くとなり、電流不連続モードの場合には、図7(C)に示された如くとなる。
電流連続モードにおいては、スイッチング素子Q11がオン状態の際、エミッタと整流素子D1及びインダクタンスL1との相互の接続点における電圧Vlx1は、概ね入力電圧Vinと等しくなる一方、スイッチング素子Q11がオフ状態の際には、電圧Vlx1は、グランド電位から整流素子D1の順方向電圧降下分だけ低下した値に等しくなる(図6(D)参照)。
電流連続モードにおいては、スイッチング素子Q11がオン状態の際、エミッタと整流素子D1及びインダクタンスL1との相互の接続点における電圧Vlx1は、概ね入力電圧Vinと等しくなる一方、スイッチング素子Q11がオフ状態の際には、電圧Vlx1は、グランド電位から整流素子D1の順方向電圧降下分だけ低下した値に等しくなる(図6(D)参照)。
一方、電流不連続モードにおいては、インダクタンスL1に流れる電流が零となると、電圧Vlx1は、インダクタンスL1とスイッチング素子Q11の寄生容量により、共振を始めることとなる(図7(C)及び図7(D)参照)。
この共振における初期状態は、振幅及びオフセット電圧が出力電圧VOUTと同電圧の正弦波となる。
この共振における初期状態は、振幅及びオフセット電圧が出力電圧VOUTと同電圧の正弦波となる。
次に、極性反転型のスイッチング電源装置について、図8を参照しつつ説明する。なお、図5に示された構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
極性反転型スイッチング電源装置は、まず、インダクタL1、整流素子D1の接続が先の図5に示された降圧型スイッチング電源装置における接続と次述するように異なるものとなっている。
極性反転型スイッチング電源装置は、まず、インダクタL1、整流素子D1の接続が先の図5に示された降圧型スイッチング電源装置における接続と次述するように異なるものとなっている。
すなわち、スイッチング素子Q11のエミッタとグランドとの間に、インダクタL1が接続される一方、エミッタと負荷との間に、整流素子D1が、負荷側からスイッチング素子Q11のエミッタ側へ順方向となるように直列接続されて設けられたものとなっている。
また、極性反転型のスイッチング電源装置においては、基準電源2の負極側と駆動用トランジスタ12のエミッタが共に整流素子D1のアノードに接続されたものとなっている。
また、極性反転型のスイッチング電源装置においては、基準電源2の負極側と駆動用トランジスタ12のエミッタが共に整流素子D1のアノードに接続されたものとなっている。
かかる構成における動作について、図9及び図10に示された主要部における波形図を参照しつつ説明する。
上記構成における極性反転型スイッチング電源装置の動作も、先の降圧型と同様に、インダクタL1に流れる電流Ilx1 が常に零となる電流連続モードと、インダクタL1に流れる電流Ilx1 が零となる期間が生ずる電流不連続モードとに大別できる。
電流連続モードであるか電流不連続モードであるかを問わず、その基本的動作は同一であり、以下の通りである。
上記構成における極性反転型スイッチング電源装置の動作も、先の降圧型と同様に、インダクタL1に流れる電流Ilx1 が常に零となる電流連続モードと、インダクタL1に流れる電流Ilx1 が零となる期間が生ずる電流不連続モードとに大別できる。
電流連続モードであるか電流不連続モードであるかを問わず、その基本的動作は同一であり、以下の通りである。
まず、駆動用トランジスタQ12のベース電圧Vdが論理値Lowに相当するレベルとなると(図9(B)及び図10(B)参照)、スイッチング素子Q11のベース電圧Vcが論理値Highに相当するレベルとなり(図6(A)及び図7(A)参照)、スイッチング素子Q11はオン状態となる。
その結果、入力電圧Vin側からスイッチング素子Q11を介して電流が流れ、インダクタンスL1には入力電圧Vinに応じた磁気エネルギーが蓄積される。
その結果、入力電圧Vin側からスイッチング素子Q11を介して電流が流れ、インダクタンスL1には入力電圧Vinに応じた磁気エネルギーが蓄積される。
次に、上述とは逆に、駆動用トランジスタQ12のベース電圧Vbが論理値Highに相当するレベルとなると(図9(B)及び図10(B)参照)、スイッチング素子Q11のベース電圧Vaが論理値Lowに相当するレベルとなり(図9(A)及び図10(A)参照)、スイッチング素子Q11はオフ状態となる。
その結果、インダクタL1、整流素子D1、平滑用コンデンサC1による閉ループが形成され、平滑用コンデンサC1、整流素子D1、インダクタL1の順となる方向に電流が流れ、インダクタL1に蓄積された磁気エネルギーが放出される。
上述のようにスイッチング素子Q11のオン・オフが繰り返されることにより、入力電圧Vinに対して逆極性の出力電圧VOUTが得られるようになっている。
その結果、インダクタL1、整流素子D1、平滑用コンデンサC1による閉ループが形成され、平滑用コンデンサC1、整流素子D1、インダクタL1の順となる方向に電流が流れ、インダクタL1に蓄積された磁気エネルギーが放出される。
上述のようにスイッチング素子Q11のオン・オフが繰り返されることにより、入力電圧Vinに対して逆極性の出力電圧VOUTが得られるようになっている。
このような基本動作において、インダクタンスL1に流れる電流Ilx1 は、電流連続モードの場合、図9(C)に示された如くとなり、電流不連続モードの場合には、図10(C)に示された如くとなる。
電流連続モードにおいては、スイッチング素子Q11のベース電圧Vcが論理値Highに相当するレベルの時に、スイッチング素子Q11のエミッタ電圧であるVlx1は、概ね入力電圧Vinに等しくなる(図9(A)及び図9(D)参照)。一方、Vcが論理値Lowに相当するレベルの時には、Vlx1は、概ね出力電圧VOUTから整流素子D1の順方向電圧降下分だけ低下した値になる(図9(A)及び図9(D))。
電流連続モードにおいては、スイッチング素子Q11のベース電圧Vcが論理値Highに相当するレベルの時に、スイッチング素子Q11のエミッタ電圧であるVlx1は、概ね入力電圧Vinに等しくなる(図9(A)及び図9(D)参照)。一方、Vcが論理値Lowに相当するレベルの時には、Vlx1は、概ね出力電圧VOUTから整流素子D1の順方向電圧降下分だけ低下した値になる(図9(A)及び図9(D))。
一方、電流不連続モードにおいては、インダクタンスL1に流れる電流が零となると、電圧Vlx1は、インダクタンスL1とスイッチング素子Q11の寄生容量により、共振を始めることとなる(図10(C)及び図10(D)参照)。
この共振における初期状態は、振幅及びオフセット電圧が出力電圧VOUTと同電圧の正弦波となる。
この共振における初期状態は、振幅及びオフセット電圧が出力電圧VOUTと同電圧の正弦波となる。
長谷川 彰著、「改訂スイッチング・レギュレータ設計ノウハウ」、CQ出版社、1993年、p.20−28
ところで、上述の降圧型スイッチング電源装置、極性反転型スイッチング電源において、上述したように電流不連続モードの際に、インダクタL1が零の際に、スイッチング素子Q11のエミッタ電圧Vlx1が共振状態となるが、この際、次のように無効電流を生じ、電流不連続モードにおける電力効率を低下させるという問題がある。
すなわち、降圧型スイッチング電源装置においては、共振発生の際に、駆動用トランジスタQ12のベース電位は、論理値Highに相当するレベルにあり(図7(B)及び図7(D)参照)、コレクタ電位は概ねグランド電位、すなわち、零Vである。
かかる状態にあって、スイッチング素子Q11のエミッタ・ベース間電位が、ツェナー電圧以上となると、スイッチング素子Q11のエミッタ・ベース間で降伏が生じ、図5に示されたように、スイッチング素子Q11のエミッタ・ベース間を通って、駆動用トランジスタQ12のコレクタ・エミッタ間を介してグランド側へ電流Iaが流れ込むこととなる。かかる電流Iaは、無効電流であり、スイッチング電源装置の電力効率の低下を招くものである。
かかる状態にあって、スイッチング素子Q11のエミッタ・ベース間電位が、ツェナー電圧以上となると、スイッチング素子Q11のエミッタ・ベース間で降伏が生じ、図5に示されたように、スイッチング素子Q11のエミッタ・ベース間を通って、駆動用トランジスタQ12のコレクタ・エミッタ間を介してグランド側へ電流Iaが流れ込むこととなる。かかる電流Iaは、無効電流であり、スイッチング電源装置の電力効率の低下を招くものである。
本発明は、上記実状に鑑みてなされたもので、電流不連続モードにおける無効電力の発生を抑圧し、電力効率の良好なスイッチング電源装置を提供するものである。
上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子とインダクタが直列接続される一方、前記出力端子と前記インダクタの接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタを用いてなり、そのコレクタに前記入力電圧が印加可能とされ、エミッタには前記インダクタが接続されると共に、当該接続点とグランドとの間に整流素子が、前記スイッチング素子の方向に順方向となるように設けられる一方、ベースとコレクタとの間には、電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記スイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記スイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記スイッチング素子のオン・オフ制御を可能としてなるものである。
また、上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子と整流素子が直列接続され、前記整流素子は、前記スイッチング素子の方向に順方向となるよう設けられると共に、前記スイッチング素子と前記整流素子の相互の接続点とグランドとの間にインダクタが接続される一方、前記出力端子と前記整流素子の接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により前記入力電圧と逆極性の出力電圧が得られるよう構成されてなる極性反転型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタを用いてなり、そのコレクタに前記入力電圧が印加可能とされ、エミッタには前記整流素子及び前記インダクタが接続される一方、ベースとコレクタとの間には、電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記スイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記スイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記スイッチング素子のオン・オフ制御を可能としてなるものも好適である。
また、上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子とインダクタが直列接続される一方、前記出力端子と前記インダクタの接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタによる第1及び第2のスイッチング素子を用いてなり、前記第1及び第2のスイッチング素子をなすNPN型トランジスタの各々のコレクタに前記入力電圧が印加可能とされ、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタには前記インダクタが接続されると共に、当該接続点とグランドとの間に整流素子が、前記第1のスイッチング素子の方向に順方向となるように設けられる一方、前記第1のスイッチング素子をなすNPN型トランジスタのベースには、前記第2のスイッチング素子をなすNPN型トランジスタのエミッタと共に抵抗器の一端が接続され、前記抵抗器の他端は、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記第2のスイッチング素子をなすNPN型トランジスタのベースとコレクタ間には電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記第1及び第2のスイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記第1及び第2のスイッチング素子のオン・オフ制御を可能としてなるものも好適である。
さらに、上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子と整流素子が直列接続され、前記整流素子は、前記スイッチング素子の方向に順方向となるよう設けられると共に、前記スイッチング素子と前記整流素子の相互の接続点とグランドとの間にインダクタが接続される一方、前記出力端子と前記整流素子の接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により前記入力電圧と逆極性の出力電圧が得られるよう構成されてなる極性反転型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタによる第1及び第2のスイッチング素子を用いてなり、前記第1及び第2のスイッチング素子をなすNPN型トランジスタの各々のコレクタに前記入力電圧が印加可能とされ、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタには、前記整流素子及び前記インダクタが接続される一方、前記第1のスイッチング素子をなすNPN型トランジスタのベースには、前記第2のスイッチング素子をなすNPN型トランジスタのエミッタと共に抵抗器の一端が接続され、前記抵抗器の他端は、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記第2のスイッチング素子をなすNPN型トランジスタのベースとコレクタ間には電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記第1及び第2のスイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記第1及び第2のスイッチング素子のオン・オフ制御を可能としてなるものも好適である。
入力電圧端子と出力端子との間にスイッチング素子とインダクタが直列接続される一方、前記出力端子と前記インダクタの接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタを用いてなり、そのコレクタに前記入力電圧が印加可能とされ、エミッタには前記インダクタが接続されると共に、当該接続点とグランドとの間に整流素子が、前記スイッチング素子の方向に順方向となるように設けられる一方、ベースとコレクタとの間には、電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記スイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記スイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記スイッチング素子のオン・オフ制御を可能としてなるものである。
また、上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子と整流素子が直列接続され、前記整流素子は、前記スイッチング素子の方向に順方向となるよう設けられると共に、前記スイッチング素子と前記整流素子の相互の接続点とグランドとの間にインダクタが接続される一方、前記出力端子と前記整流素子の接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により前記入力電圧と逆極性の出力電圧が得られるよう構成されてなる極性反転型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタを用いてなり、そのコレクタに前記入力電圧が印加可能とされ、エミッタには前記整流素子及び前記インダクタが接続される一方、ベースとコレクタとの間には、電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記スイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記スイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記スイッチング素子のオン・オフ制御を可能としてなるものも好適である。
また、上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子とインダクタが直列接続される一方、前記出力端子と前記インダクタの接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタによる第1及び第2のスイッチング素子を用いてなり、前記第1及び第2のスイッチング素子をなすNPN型トランジスタの各々のコレクタに前記入力電圧が印加可能とされ、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタには前記インダクタが接続されると共に、当該接続点とグランドとの間に整流素子が、前記第1のスイッチング素子の方向に順方向となるように設けられる一方、前記第1のスイッチング素子をなすNPN型トランジスタのベースには、前記第2のスイッチング素子をなすNPN型トランジスタのエミッタと共に抵抗器の一端が接続され、前記抵抗器の他端は、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記第2のスイッチング素子をなすNPN型トランジスタのベースとコレクタ間には電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記第1及び第2のスイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記第1及び第2のスイッチング素子のオン・オフ制御を可能としてなるものも好適である。
さらに、上記本発明の目的を達成するため、本発明に係るスイッチング電源装置は、
入力電圧端子と出力端子との間にスイッチング素子と整流素子が直列接続され、前記整流素子は、前記スイッチング素子の方向に順方向となるよう設けられると共に、前記スイッチング素子と前記整流素子の相互の接続点とグランドとの間にインダクタが接続される一方、前記出力端子と前記整流素子の接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により前記入力電圧と逆極性の出力電圧が得られるよう構成されてなる極性反転型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタによる第1及び第2のスイッチング素子を用いてなり、前記第1及び第2のスイッチング素子をなすNPN型トランジスタの各々のコレクタに前記入力電圧が印加可能とされ、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタには、前記整流素子及び前記インダクタが接続される一方、前記第1のスイッチング素子をなすNPN型トランジスタのベースには、前記第2のスイッチング素子をなすNPN型トランジスタのエミッタと共に抵抗器の一端が接続され、前記抵抗器の他端は、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記第2のスイッチング素子をなすNPN型トランジスタのベースとコレクタ間には電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記第1及び第2のスイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記第1及び第2のスイッチング素子のオン・オフ制御を可能としてなるものも好適である。
本発明によれば、電流不連続モードにおいて、スイッチング素子をなすトランジスタのエミッタ・ベース間の電圧がツェナー電圧以上とならないよう構成したので、スイッチング素子をなすトランジスタのエミッタ・ベース間を通り、駆動用トランジスタを介して出力側へ無効電流が流れるようなことが確実に回避され、電力効率の良好なスイッチング電源装置を提供することができるという効果を奏するものである。
以下、本発明の実施の形態について、図1乃至図4を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源装置の第1の構成例について図1を参照しつつ説明する。
このスイッチング電源装置は、いわゆる降圧型であり、概略的には、スイッチング素子(図1においては「Q1」と表記)1とインダクタ(図1においては「L1」と表記)21が負荷32に直列接続されると共に、出力電圧に応じて駆動用トランジスタ(図1においては「Q2」と表記)2によりスイッチング素子1のオン・オフが制御されるよう構成されてなるものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源装置の第1の構成例について図1を参照しつつ説明する。
このスイッチング電源装置は、いわゆる降圧型であり、概略的には、スイッチング素子(図1においては「Q1」と表記)1とインダクタ(図1においては「L1」と表記)21が負荷32に直列接続されると共に、出力電圧に応じて駆動用トランジスタ(図1においては「Q2」と表記)2によりスイッチング素子1のオン・オフが制御されるよう構成されてなるものである。
以下、具体的な回路接続について説明する。
まず、スイッチング回路101を構成するスイッチング素子1は、NPN型トランジスタが用いられており、そのコレクタは、入力電圧印加端子(図1においては「IN」と表記)41に接続される一方、エミッタは、インダクタ21を介して出力端子(図1においては「OUT」と表記)42に接続されると共に、エミッタとグランドとの間には、整流素子(図1においては「D1」と表記)11が接続されている。
まず、スイッチング回路101を構成するスイッチング素子1は、NPN型トランジスタが用いられており、そのコレクタは、入力電圧印加端子(図1においては「IN」と表記)41に接続される一方、エミッタは、インダクタ21を介して出力端子(図1においては「OUT」と表記)42に接続されると共に、エミッタとグランドとの間には、整流素子(図1においては「D1」と表記)11が接続されている。
本発明の実施の形態においては、整流素子11には、ダイオードが用いられており、そのアノードがグランドに接続される一方、カソードがスイッチング素子1のエミッタに接続されて、スイッチング素子1の方向に順方向となるように設けられたものとなっている。
また、上述のインダクタL1と出力端子42の接続点とグランドとの間には、平滑用コンデンサ(図1においては「C1」と表記)22が接続されている。
さらに、出力端子42とグランドとの間には、分圧用第1及び第2の抵抗器(図1においては、それぞれ「R1」、「R2」と表記))15,16が直列接続されて設けられている。
また、上述のインダクタL1と出力端子42の接続点とグランドとの間には、平滑用コンデンサ(図1においては「C1」と表記)22が接続されている。
さらに、出力端子42とグランドとの間には、分圧用第1及び第2の抵抗器(図1においては、それぞれ「R1」、「R2」と表記))15,16が直列接続されて設けられている。
分圧用抵抗器第1及び第2の抵抗器15,16の相互の接続点である中点の電圧は、次述するように駆動用トランジスタ2のオン・オフ制御に用いられるように回路が構成されている。
すなわち、分圧用抵抗器第1及び第2の抵抗器15,16の相互の接続点は、比較器12の反転入力端子に接続される一方、比較器12の非反転入力端子には、基準電源13の正極側が接続されており所定の基準電圧が印加されるようになっている。
すなわち、分圧用抵抗器第1及び第2の抵抗器15,16の相互の接続点は、比較器12の反転入力端子に接続される一方、比較器12の非反転入力端子には、基準電源13の正極側が接続されており所定の基準電圧が印加されるようになっている。
そして、比較器12の出力端子は、PWM比較器31の入力段に接続されている。
PWM比較器31は、基準信号入力端子31aに外部から入力される基準信号、例えば、三角波やのこぎり波などが入力され、この基準信号と比較器12から入力された比較器12の比較結果との比較を行い、その比較結果に応じたPWM信号を出力するよう構成されてなるもので、このような回路自体は、従来から良く用いられているものである。
PWM比較器31は、基準信号入力端子31aに外部から入力される基準信号、例えば、三角波やのこぎり波などが入力され、この基準信号と比較器12から入力された比較器12の比較結果との比較を行い、その比較結果に応じたPWM信号を出力するよう構成されてなるもので、このような回路自体は、従来から良く用いられているものである。
そして、PWM比較器31の出力段は、出力ドライバ回路102の入力段に接続されている。
すなわち、出力ドライバ回路102は、駆動用トランジスタ2と電流源14とから構成されており、駆動用トランジスタ2のベースに、PWM比較器31の出力段が接続されたものとなっている。
本発明の実施の形態においては、駆動用トランジスタ2は、NPN型トランジスタが用いられており、そのコレクタと入力電圧印加端子41との間には、電流源14が接続されると共に、コレクタは、スイッチング素子1のベースに接続されたものとなっている。
さらに、駆動用トランジスタ2のエミッタは、スイッチング素子1のエミッタに接続されたものとなっている、
すなわち、出力ドライバ回路102は、駆動用トランジスタ2と電流源14とから構成されており、駆動用トランジスタ2のベースに、PWM比較器31の出力段が接続されたものとなっている。
本発明の実施の形態においては、駆動用トランジスタ2は、NPN型トランジスタが用いられており、そのコレクタと入力電圧印加端子41との間には、電流源14が接続されると共に、コレクタは、スイッチング素子1のベースに接続されたものとなっている。
さらに、駆動用トランジスタ2のエミッタは、スイッチング素子1のエミッタに接続されたものとなっている、
次に、かかる構成における動作について説明する。
この第1の構成例における動作も、インダクタ21に流れる電流が常に零を超える電流連続モードと、インダクタ21に流れる電流が零となる期間が生ずる電流不連続モードに大別される点は、従来同様である。
そして、電流連続モードにおける基本的な動作は、従来同様である。
すなわち、PWM比較器31から駆動用トランジスタ2のベースに印加される制御信号が論理値Lowに相当するレベルとなると駆動用トランジスタ2がオフ状態となる一方、スイッチング素子1はオン状態となり、スイッチング素子1を介してインダクタ21に電流が流れ、入力電圧Vinに応じた磁気エネルギーが蓄積される。インダクタ21に蓄積された磁気エネルギーは、平滑用コンデンサ22に平滑化されつつ充電されると共に出力端子42に放出される。
この第1の構成例における動作も、インダクタ21に流れる電流が常に零を超える電流連続モードと、インダクタ21に流れる電流が零となる期間が生ずる電流不連続モードに大別される点は、従来同様である。
そして、電流連続モードにおける基本的な動作は、従来同様である。
すなわち、PWM比較器31から駆動用トランジスタ2のベースに印加される制御信号が論理値Lowに相当するレベルとなると駆動用トランジスタ2がオフ状態となる一方、スイッチング素子1はオン状態となり、スイッチング素子1を介してインダクタ21に電流が流れ、入力電圧Vinに応じた磁気エネルギーが蓄積される。インダクタ21に蓄積された磁気エネルギーは、平滑用コンデンサ22に平滑化されつつ充電されると共に出力端子42に放出される。
次に、駆動用トランジスタ2のベースに論理値Highに相当する制御信号が印加されると、駆動用トランジスタ2はオン状態となる一方、スイッチング素子1はオフ状態となる。そのため、整流素子11、インダクタ21、平滑用コンデンサ22による閉ループが形成され、整流素子11、インダクタ21,平滑用コンデンサ22の順となる方向に電流が流れ、インダクタL1に蓄積された磁気エネルギーが放出される。
かかるスイッチング素子1のオン・オフが繰り返されることで、入力電圧Vinよりも低い所望の出力電圧VOUTが得られることとなる。
かかるスイッチング素子1のオン・オフが繰り返されることで、入力電圧Vinよりも低い所望の出力電圧VOUTが得られることとなる。
次に、電流不連続モードについて説明する。
本発明の実施の形態におけるスイッチング電源装置の第1の構成例の場合、駆動用トランジスタ2のベースが論理値Highに相当するレベルとなった際において、スイッチング素子1のエミッタ電圧、すなわち、整流素子11とインダクタ21との相互の接続点における電圧が共振状態となる際の動作が次述するように異なるが、他の基本的な動作は、従来同様である。
ここで、スイッチング素子とインダクタ及び整流素子との相互の接続点の電圧の共振状態は、例えば、図5に示された従来回路における波形図を例に採れば、図7(D)の如くである。
本発明の実施の形態におけるスイッチング電源装置の第1の構成例の場合、駆動用トランジスタ2のベースが論理値Highに相当するレベルとなった際において、スイッチング素子1のエミッタ電圧、すなわち、整流素子11とインダクタ21との相互の接続点における電圧が共振状態となる際の動作が次述するように異なるが、他の基本的な動作は、従来同様である。
ここで、スイッチング素子とインダクタ及び整流素子との相互の接続点の電圧の共振状態は、例えば、図5に示された従来回路における波形図を例に採れば、図7(D)の如くである。
本発明の実施の形態においては、駆動用トランジスタ2のベースが論理値Highに相当するレベルとなった際、駆動用トランジスタ2がオン状態となりコレクタ電位とエミッタ電位、換言すれば、コレクタ電位と、スイッチング素子1のエミッタと整流素子11とインダクタ21との相互の接続点における電圧Vlx3は、概ね等しくなる。そのため、従来と異なり、共振状態におけるスイッチング素子1のエミッタ・ベース間でのツェナー降伏は起こらなくなり、スイッチング素子Q11のエミッタ・ベース間を通って、駆動用トランジスタQ12のコレクタ・エミッタ間を介してグランド側へ流れるような無効電流が発生することはなくなる。したがって、電流不連続モードでの電力効率が改善されることとなる。
次に、第2の構成例について、図2を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の構成例は、第1の構成例に示された駆動用トランジスタ2の接続の仕方を、極性反転型のスイッチング電源装置に適用した例である。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の構成例は、第1の構成例に示された駆動用トランジスタ2の接続の仕方を、極性反転型のスイッチング電源装置に適用した例である。
以下、図1に示された第1の構成例における回路接続と異なる点について説明すれば、まず、駆動用トランジスタ2のエミッタが、スイッチング素子1のエミッタに接続される点は、第1の構成例と同一であるが、スイッチング素子1のエミッタとグランドとの間には、インダクタ21が接続されたものとなっている。
そして、スイッチング素子1と負荷32との間に、カソードがスイッチング素子1のエミッタ側となるように、すなわち、スイッチング素子1の方向に順方向となるように整流素子11が直列接続されて設けられたものとなっている。
また、基準電源13の負極側が整流素子11のアノードに接続されたものとなっている。
そして、スイッチング素子1と負荷32との間に、カソードがスイッチング素子1のエミッタ側となるように、すなわち、スイッチング素子1の方向に順方向となるように整流素子11が直列接続されて設けられたものとなっている。
また、基準電源13の負極側が整流素子11のアノードに接続されたものとなっている。
次に、かかる構成における動作について説明する。
この極性反転型スイッチング電源装置の動作も、先の降圧型と同様に電流連続モードと電流不連続モードに大別でき、基本的な動作は、電流不連続モードにおける共振時の動作を除けば(詳細は後述)、従来の極性反転型スイッチング電源装置と同様である。
最初に、電流連続モード及び電流不連続モードに共通する基本的動作について説明すれば、まず、PWM比較器31から駆動用トランジスタ2のベースに印加される制御信号が論理値Lowに相当するレベルとなると駆動用トランジスタ2がオフ状態となる一方、スイッチング素子1はオン状態となり、スイッチング素子1を介してインダクタ21に電流が流れ、入力電圧Vinに応じた磁気エネルギーが蓄積される。インダクタ21に蓄積された磁気エネルギーは、平滑用コンデンサ22に平滑化されつつ充電されると共に出力端子42に放出される。
この極性反転型スイッチング電源装置の動作も、先の降圧型と同様に電流連続モードと電流不連続モードに大別でき、基本的な動作は、電流不連続モードにおける共振時の動作を除けば(詳細は後述)、従来の極性反転型スイッチング電源装置と同様である。
最初に、電流連続モード及び電流不連続モードに共通する基本的動作について説明すれば、まず、PWM比較器31から駆動用トランジスタ2のベースに印加される制御信号が論理値Lowに相当するレベルとなると駆動用トランジスタ2がオフ状態となる一方、スイッチング素子1はオン状態となり、スイッチング素子1を介してインダクタ21に電流が流れ、入力電圧Vinに応じた磁気エネルギーが蓄積される。インダクタ21に蓄積された磁気エネルギーは、平滑用コンデンサ22に平滑化されつつ充電されると共に出力端子42に放出される。
次に、駆動用トランジスタ2のベースに論理値Highに相当する制御信号が印加されると、駆動用トランジスタ2はオン状態となる一方、スイッチング素子1はオフ状態となる。そのため、インダクタ21、整流素子11、平滑用コンデンサ22による閉ループが形成され、平滑用コンデンサ22、整流素子11、インダクタ21の順となる方向に電流が流れ、インダクタL1に蓄積された磁気エネルギーが放出される。
かかるスイッチング素子1のオン・オフが繰り返されることで、入力電圧Vinに対して逆極性の所望の出力電圧VOUTが得られることとなる。
かかるスイッチング素子1のオン・オフが繰り返されることで、入力電圧Vinに対して逆極性の所望の出力電圧VOUTが得られることとなる。
ところで、電流不連続モードにおいては、インダクタ21を流れる電流が零となると、スイッチング素子1とインダクタ21及び整流素子22の相互の接続点における電圧Vlx4は、共振を始める。
この共振状態は、例えば、図8に示された従来回路におけるものと基本的に同様である(図10(C)及び図10(D)参照)。
この共振の際、駆動用トランジスタ2のベース電位は、論理値Highに相当するレベルであり、駆動用トランジスタ2はオン状態であるため、スイッチング素子1のエミッタとインダクタ21と整流素子11との相互の接続点における電圧Vlx4は、概ね等しくなる。
この共振状態は、例えば、図8に示された従来回路におけるものと基本的に同様である(図10(C)及び図10(D)参照)。
この共振の際、駆動用トランジスタ2のベース電位は、論理値Highに相当するレベルであり、駆動用トランジスタ2はオン状態であるため、スイッチング素子1のエミッタとインダクタ21と整流素子11との相互の接続点における電圧Vlx4は、概ね等しくなる。
そのため、従来と異なり、共振状態におけるスイッチング素子1のエミッタ・ベース間でのツェナー降伏は起こらなくなり、スイッチング素子Q11のエミッタ・ベース間を通って、駆動用トランジスタQ12のコレクタ・エミッタ間を介してグランド側へ流れるような無効電流が発生することはなくなる。したがって、電流不連続モードでの電力効率が改善されることとなる。
次に、第3の構成例について、図3を参照しつつ説明する。
なお、図1に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第3の構成例は、図1に示された構成例が一つのスイッチング素子1を用いた構成であったのに対して、ダーリントン接続型のトランジスタを用いた構成としたものである。
なお、図1に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第3の構成例は、図1に示された構成例が一つのスイッチング素子1を用いた構成であったのに対して、ダーリントン接続型のトランジスタを用いた構成としたものである。
以下、具体的に説明すれば、まず、本発明の実施の形態において、第1及び第2のスイッチング素子(図3においては、それぞれ「Q1−1」、「Q1−2」と表記)1,3は、NPN型トランジスタが用いられており、コレクタが相互に接続されて入力電圧印加端子41に接続される一方、第1のスイッチング素子1のベースと第2のスイッチング素子3のエミッタとが相互に接続されると共に、その接続点と第1のスイッチング素子1のエミッタとの間には、抵抗器(図3においては「R3」と表記)17が接続されている。
そして、第2のスイッチング素子3のベースには、駆動用トランジスタ2のコレクタが接続されたものとなっており、第1及び第2のスイッチング素子1,3は、ダーリントン接続された構成となっている。
そして、第2のスイッチング素子3のベースには、駆動用トランジスタ2のコレクタが接続されたものとなっており、第1及び第2のスイッチング素子1,3は、ダーリントン接続された構成となっている。
次に、かかる構成における動作について説明する。
この第3の構成例における動作は、図1に示された第1の構成例に対して、駆動用トランジスタ2の動作によって第1及び第2のスイッチング素子1,3がオン・オフ制御される点が異なるのみであり、インダクタ21に流れる電流が第1及び第2のスイッチング素子1,3のオン・オフ制御によって断続されるという点では第1の構成例と同一である。それ故、この第3の構成例における動作は、第1の構成例における電流連続モード及び電流不連続モードにおける動作と基本的に同一であるため、ここでの再度の詳細な説明は省略し、以下、第1及び第2のスイッチング素子1,3の動作についてのみ説明をすることとする。
この第3の構成例における動作は、図1に示された第1の構成例に対して、駆動用トランジスタ2の動作によって第1及び第2のスイッチング素子1,3がオン・オフ制御される点が異なるのみであり、インダクタ21に流れる電流が第1及び第2のスイッチング素子1,3のオン・オフ制御によって断続されるという点では第1の構成例と同一である。それ故、この第3の構成例における動作は、第1の構成例における電流連続モード及び電流不連続モードにおける動作と基本的に同一であるため、ここでの再度の詳細な説明は省略し、以下、第1及び第2のスイッチング素子1,3の動作についてのみ説明をすることとする。
最初に、PWM比較器31から駆動用トランジスタ2のベースに印加される制御信号が論理値Lowに相当するレベルとなると駆動用トランジスタ2がオフとなり、第2のスイッチング素子2のベースは、論理値Highに相当するレベルとなるため、第2のスイッチング素子3はオン状態となる。
そして、第2のスイッチング素子3のオンにより、第1のスイッチング素子1のベース及び抵抗器17に電流が流れ、第1のスイッチング素子1のベースは、論理値Highに相当するレベルとなるため、第1のスイッチング素子1がオン状態となり、第1のスイッチング素子1を介して電流が流れ、先に第1の構成例で説明したようにインダクタ21への磁気エネルギーの蓄積が行われる。
そして、第2のスイッチング素子3のオンにより、第1のスイッチング素子1のベース及び抵抗器17に電流が流れ、第1のスイッチング素子1のベースは、論理値Highに相当するレベルとなるため、第1のスイッチング素子1がオン状態となり、第1のスイッチング素子1を介して電流が流れ、先に第1の構成例で説明したようにインダクタ21への磁気エネルギーの蓄積が行われる。
一方、PWM比較器31から駆動用トランジスタ2のベースに印加される制御信号が論理値Highに相当するレベルとなると駆動用トランジスタ2はオン状態となり、第2のスイッチング素子3のベースは、論理値Lowに相当するレベルとなるため、第2のスイッチング素子3は、オフ状態となり、第1のスイッチング素子1のベース及び抵抗器17に電流が流れなくなり、第1のスイッチング素子1は、オフ状態となる。
その結果、第1の構成例で説明したと同様に、整流素子11、インダクタ21、平滑用コンデンサ22による閉ループが形成され、整流素子11、インダクタ21,平滑用コンデンサ22の順となる方向に電流が流れ、インダクタL1に蓄積された磁気エネルギーが放出されることとなる。
その結果、第1の構成例で説明したと同様に、整流素子11、インダクタ21、平滑用コンデンサ22による閉ループが形成され、整流素子11、インダクタ21,平滑用コンデンサ22の順となる方向に電流が流れ、インダクタL1に蓄積された磁気エネルギーが放出されることとなる。
次に、第4の構成例について、図4を参照しつつ説明する。
なお、図2又は図3に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第4の構成例は、図2に示された構成例が一つのスイッチング素子1を用いた構成であったのに対して、ダーリントン接続型のトランジスタを用いた構成としたものである。
なお、図2又は図3に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第4の構成例は、図2に示された構成例が一つのスイッチング素子1を用いた構成であったのに対して、ダーリントン接続型のトランジスタを用いた構成としたものである。
すなわち、図3に示された構成例と同様、NPN型トランジスタを用いた第1及び第2のスイッチング素子1,3は、コレクタが相互に接続されて入力電圧印加端子41に接続される一方、第1のスイッチング素子1のベースと第2のスイッチング素子3のエミッタとが相互に接続されると共に、その接続点と第1のスイッチング素子1のエミッタとの間には、抵抗器17が接続されている。
そして、第2のスイッチング素子3のベースには、駆動用トランジスタ2のコレクタが接続されたものとなっており、第1及び第2のスイッチング素子1,3は、ダーリントン接続された構成となっている。
そして、第2のスイッチング素子3のベースには、駆動用トランジスタ2のコレクタが接続されたものとなっており、第1及び第2のスイッチング素子1,3は、ダーリントン接続された構成となっている。
かかる第4の構成例において、回路の基本的動作は、ダーリントン接続の第1及び第2のスイッチング素子1,3の動作を除けば、図2に示された構成例と基本的に同一であり、また、第1及び第2のスイッチング素子1,3の動作については、図3で説明した通りであるので、それぞれについて再度詳細な説明は省略することとする。
1…スイッチング素子
3…駆動用トランジスタ
11…整流素子
12…比較器
21…インダクタ
22…コンデンサ
31…PWM比較器
3…駆動用トランジスタ
11…整流素子
12…比較器
21…インダクタ
22…コンデンサ
31…PWM比較器
Claims (4)
- 入力電圧端子と出力端子との間にスイッチング素子とインダクタが直列接続される一方、前記出力端子と前記インダクタの接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタを用いてなり、そのコレクタに前記入力電圧が印加可能とされ、エミッタには前記インダクタが接続されると共に、当該接続点とグランドとの間に整流素子が、前記スイッチング素子の方向に順方向となるように設けられる一方、ベースとコレクタとの間には、電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記スイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記スイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記スイッチング素子のオン・オフ制御を可能としてなることを特徴とする降圧型スイッチング電源装置。 - 入力電圧端子と出力端子との間にスイッチング素子と整流素子が直列接続され、前記整流素子は、前記スイッチング素子の方向に順方向となるよう設けられると共に、前記スイッチング素子と前記整流素子の相互の接続点とグランドとの間にインダクタが接続される一方、前記出力端子と前記整流素子の接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により前記入力電圧と逆極性の出力電圧が得られるよう構成されてなる極性反転型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタを用いてなり、そのコレクタに前記入力電圧が印加可能とされ、エミッタには前記整流素子及び前記インダクタが接続される一方、ベースとコレクタとの間には、電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記スイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記スイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記スイッチング素子のオン・オフ制御を可能としてなることを特徴とする極性反転型スイッチング電源装置。 - 入力電圧端子と出力端子との間にスイッチング素子とインダクタが直列接続される一方、前記出力端子と前記インダクタの接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により降圧出力電圧が得られるよう構成されてなる降圧型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタによる第1及び第2のスイッチング素子を用いてなり、前記第1及び第2のスイッチング素子をなすNPN型トランジスタの各々のコレクタに前記入力電圧が印加可能とされ、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタには前記インダクタが接続されると共に、当該接続点とグランドとの間に整流素子が、前記第1のスイッチング素子の方向に順方向となるように設けられる一方、前記第1のスイッチング素子をなすNPN型トランジスタのベースには、前記第2のスイッチング素子をなすNPN型トランジスタのエミッタと共に抵抗器の一端が接続され、前記抵抗器の他端は、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記第2のスイッチング素子をなすNPN型トランジスタのベースとコレクタ間には電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記第1及び第2のスイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記第1及び第2のスイッチング素子のオン・オフ制御を可能としてなることを特徴とする降圧型スイッチング電源装置。 - 入力電圧端子と出力端子との間にスイッチング素子と整流素子が直列接続され、前記整流素子は、前記スイッチング素子の方向に順方向となるよう設けられると共に、前記スイッチング素子と前記整流素子の相互の接続点とグランドとの間にインダクタが接続される一方、前記出力端子と前記整流素子の接続点とグランドとの間に平滑用コンデンサが接続され、前記スイッチング素子のオン・オフ制御により前記入力電圧と逆極性の出力電圧が得られるよう構成されてなる極性反転型スイッチング電源装置であって、
前記スイッチング素子は、NPN型トランジスタによる第1及び第2のスイッチング素子を用いてなり、前記第1及び第2のスイッチング素子をなすNPN型トランジスタの各々のコレクタに前記入力電圧が印加可能とされ、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタには、前記整流素子及び前記インダクタが接続される一方、前記第1のスイッチング素子をなすNPN型トランジスタのベースには、前記第2のスイッチング素子をなすNPN型トランジスタのエミッタと共に抵抗器の一端が接続され、前記抵抗器の他端は、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記第2のスイッチング素子をなすNPN型トランジスタのベースとコレクタ間には電流源が接続されると共に、当該ベースには、NPN型の駆動用トランジスタのコレクタが接続され、
前記駆動用トランジスタのエミッタは、前記第1のスイッチング素子をなすNPN型トランジスタのエミッタに接続され、
前記駆動用トラジスタのベースに、前記第1及び第2のスイッチング素子のオン・オフ制御のための制御信号を印加することにより、当該駆動用トランジスタを介して前記第1及び第2のスイッチング素子のオン・オフ制御を可能としてなることを特徴とする極性反転型スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109303A JP2010259283A (ja) | 2009-04-28 | 2009-04-28 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109303A JP2010259283A (ja) | 2009-04-28 | 2009-04-28 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010259283A true JP2010259283A (ja) | 2010-11-11 |
Family
ID=43319540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009109303A Pending JP2010259283A (ja) | 2009-04-28 | 2009-04-28 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010259283A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5762773A (en) * | 1980-10-03 | 1982-04-15 | Matsushita Electric Ind Co Ltd | Output circuit for switching drive |
JPS61293159A (ja) * | 1985-06-18 | 1986-12-23 | Fuji Electric Co Ltd | 直流電圧制御回路 |
JPH01134986U (ja) * | 1988-03-08 | 1989-09-14 | ||
JP2004229451A (ja) * | 2003-01-24 | 2004-08-12 | Sharp Corp | スイッチング電源回路、および、それを用いた電子機器 |
-
2009
- 2009-04-28 JP JP2009109303A patent/JP2010259283A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5762773A (en) * | 1980-10-03 | 1982-04-15 | Matsushita Electric Ind Co Ltd | Output circuit for switching drive |
JPS61293159A (ja) * | 1985-06-18 | 1986-12-23 | Fuji Electric Co Ltd | 直流電圧制御回路 |
JPH01134986U (ja) * | 1988-03-08 | 1989-09-14 | ||
JP2004229451A (ja) * | 2003-01-24 | 2004-08-12 | Sharp Corp | スイッチング電源回路、および、それを用いた電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4710749B2 (ja) | Dc−dcコンバータの制御回路及び方法 | |
JP4810283B2 (ja) | スイッチング制御回路 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP4718598B2 (ja) | 電力変換装置及び方法並びに三角波発生回路 | |
JP2010068671A (ja) | Dc−dcコンバータ | |
JP2007143368A (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP2006006004A (ja) | 昇降圧型dc−dcコンバータ | |
JP5727797B2 (ja) | Dc−dcコンバータ | |
CN103051184A (zh) | 一种升压电路 | |
JP5195849B2 (ja) | Dc−dcコンバータ | |
JP2012060854A (ja) | Dc−dcコンバータ | |
JP5955294B2 (ja) | スイッチング電源装置 | |
TW201351086A (zh) | 直流對直流控制器與其操作方法 | |
JP2006014559A (ja) | Dc−dcコンバータ | |
US9602093B2 (en) | Zero-crossing voltage detection circuit and method thereof | |
JP2013247574A (ja) | Pwm信号生成回路および半導体装置 | |
JP2009303382A (ja) | 三角波発生回路及びスイッチングレギュレータ | |
JP6044444B2 (ja) | 変換装置 | |
JP5593104B2 (ja) | リップルコンバータ | |
JP2010259283A (ja) | スイッチング電源装置 | |
JP6541262B2 (ja) | スイッチング電源装置 | |
JP4412535B2 (ja) | 同期整流方式スイッチングレギュレータ制御回路及びこれを含む半導体集積回路 | |
JP4677284B2 (ja) | 誤差増幅回路 | |
JP2008067531A (ja) | スイッチング制御回路 | |
JP5533250B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |