JP6541262B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP6541262B2 JP6541262B2 JP2015202746A JP2015202746A JP6541262B2 JP 6541262 B2 JP6541262 B2 JP 6541262B2 JP 2015202746 A JP2015202746 A JP 2015202746A JP 2015202746 A JP2015202746 A JP 2015202746A JP 6541262 B2 JP6541262 B2 JP 6541262B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- frequency
- output voltage
- soft start
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
図1は、本発明の実施例1におけるスイッチング電源装置を示す概略の機能ブロック図である。
このコンバータ主回路10は、入力端子1を構成する正側入力端子1a及びグランドGND側の負側入力端子1bに接続された平滑用の入力コンデンサ11及びフルブリッジ型のスイッチング回路12を有している。フルブリッジ型のスイッチング回路12は、スイッチング素子である4つのFET12−1〜12−4を有し、入力端子1aと入力端子1bとの間に、FET12−1、ノードN1及びFET12−2が直列に接続されると共に、FET12−3、ノードN2及びFET12−4が直列に接続されている。ノードN1,N2には、直列の共振回路13、及びトランス14が接続されている。
本実施例1のスイッチング電源装置における起動時の動作(I)と定常時の動作(II)とを説明する。
図4は、図1のスイッチング電源装置の出力電圧Voutを示す起動時の波形図である。図4において、横軸は時間T、縦軸は出力電圧Vout、H1は第1のソフトスタート期間、H2は第2のソフトスタート期間、Tendはソフトスタート完了時刻である。ソフトスタート完了時刻Tendにおいて、出力電圧Voutが目標となる定格出力電圧VoTに達した後、定常時の定電圧制御動作に移行する。
負荷の変動等により、出力電圧Voutが定格出力電圧VoTに対して変動すると、第2のスイッチング周波数設定手段22により、その変動を抑制するような第2のスイッチング周波数f2が設定され、周波数切り替え制御部23へ与えられる。
本実施例1のスイッチング電源装置によれば、次の(1)〜(3)のような効果がある。
図8は、本発明の実施例2におけるスイッチング電源装置の構成例を示す概略の回路図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
図4における第1のソフトスタート期間H1では、タイマ21bの出力信号により、切り替えスイッチ44がバッファ43側に切り替えられ、更に、切り替えスイッチ48がグランドGND側に切り替えられている。電圧源55の出力電圧がダイオード56で整流され、このダイオード56の出力電圧と鋸波発生器57の出力電圧と、がコンパレータ58で比較される。そのため、コンパレータ58から、第1のスイッチング周波数f1を有する制御パルスS23が出力され、この制御パルスS23がドライバ30で駆動されてスイッチング信号S31〜S34が生成される。このスイッチング信号S31〜S34により、コンバータ主回路10内のFET12−1〜12−4がオン/オフ動作し、出力端子17a,17bの出力電圧Voutが、0Vから立ち上がっていく。
本実施例2のスイッチング電源装置によれば、実施例1と同様の効果がある。
図9は、本発明の実施例3におけるスイッチング電源装置を示す概略の機能ブロック図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
本実施例3のその他の構成は、実施例1と同様である。
図10は、図9中の制御回路20Aにおける起動時の処理を示すフローチャートであり、実施例1を示す図5中の要素と共通の要素には共通の符号が付されている。
本実施例3のスイッチング電源装置によれば、実施例1と略同様の効果がある。特に、本実施例3では、第1のソフトスタート期間H1において、出力電圧Voutの立ち上がり傾斜(dv/dt)が所定値以下になったら、第2のソフトスタート期間H2へ移行するので、より滑らかに第2のソフトスタート期間H2へ移行でき、より滑らかな出力電圧Voutの立ち上がりを実現できる。
図11は、本発明の実施例4におけるスイッチング電源装置の構成例を示す概略の回路図であり、実施例2の図8及び実施例3の図9中の要素と共通の要素には共通の符号が付されている。
本実施例4のその他の構成は、図8のスイッチング電源装置と同様である。
図4における第1のソフトスタート期間H1では、タイマ21bの出力信号により、切り替えスイッチ44がバッファ43側に切り替えられ、更に、切り替えスイッチ48がグランドGND側に切り替えられている。電圧源55の出力電圧がダイオード56で整流され、このダイオード56の出力電圧と鋸波発生器57の出力電圧とが、コンパレータ58で比較される。そのため、コンパレータ58から、第1のスイッチング周波数f1を有する制御パルスS23が出力され、この制御パルスS23がドライバ30で駆動されてスイッチング信号S31〜S34が生成される。このスイッチング信号S31〜S34により、コンバータ主回路10内のFET12−1〜12−4がオン/オフ動作し、出力端子17a,17bの出力電圧Voutが、0Vから立ち上がっていく。
本実施例4のスイッチング電源装置によれば、実施例3と同様の効果がある。
本発明は、上記実施例1〜4に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)〜(h)のようなものがある。
12 スイッチング回路
12−1〜12−4 FET
13 共振回路
14 トランス
15 整流回路
20,20A 制御回路
21,21A 第1のスイッチング周波数設定手段
21a スイッチング周波数設定部
21b タイマ
21c 電圧傾斜検出部
21d 第1のソフトスタート完了検出部
22 第2のスイッチング周波数設定手段
22a 第1基準電圧設定部
22b 第2基準電圧生成部
22c 周波数演算部
23 周波数切り替え制御部
30 ドライバ
Claims (10)
- スイッチング信号によってオン/オフ動作するスイッチング素子を有するスイッチング回路と、
前記スイッチング回路の出力電圧を整流する整流回路と、
前記スイッチング素子をオン/オフ動作させる前記スイッチング信号を生成し、前記スイッチング素子に対するソフトスイッチング動作を制御する制御部と、
を備えるスイッチング電源装置において、
前記制御部は、
前記スイッチング回路の起動を開始する第1のソフトスタート期間における第1のスイッチング周波数を設定する第1のスイッチング周波数設定手段と、
前記第1のソフトスタート期間経過後に、前記整流回路の出力電圧を上昇させる第2のソフトスタート期間へ切り替える際に、前記第1のソフトスタート期間終了時における前記整流回路の出力電圧に基づいて基準電圧を求め、前記整流回路の出力電圧と前記基準電圧とを比較演算して第2のスイッチング周波数を設定する第2のスイッチング周波数設定手段と、
前記第1のスイッチング周波数及び前記第2のスイッチング周波数を有する前記スイッチング信号を生成し、前記第1のソフトスタート期間から前記第2のソフトスタート期間への切り替え制御を行って、前記スイッチング素子をオン/オフ動作させる周波数制御手段と、
を有することを特徴とするスイッチング電源装置。
- 前記周波数制御手段は、
前記スイッチング回路の起動を開始して、前記整流回路の出力電圧が所定電圧値に達したら、前記第1のソフトスタート期間から前記第2のソフトスタート期間への切り替え制御を行うことを特徴とする請求項1記載のスイッチング電源装置。 - 前記周波数制御手段は、
前記スイッチング回路の起動を開始して、所定時間が経過したら、前記第1のソフトスタート期間から前記第2のソフトスタート期間への切り替え制御を行うことを特徴とする請求項1記載のスイッチング電源装置。 - 前記周波数制御手段は、
前記スイッチング回路の起動を開始して、前記整流回路の出力電圧における単位時間当たりの電圧変化率が所定値以下になったら、前記第1のソフトスタート期間から前記第2のソフトスタート期間への切り替え制御を行うことを特徴とする請求項1記載のスイッチング電源装置。 - 前記第1のスイッチング周波数設定手段は、
予め設定したスイッチング周波数値、又は、前記スイッチング回路の起動前における前記整流回路の出力電圧から決定したスイッチング周波数値により、前記第1のスイッチング周波数を設定することを特徴とする請求項1〜4のいずれか1項記載のスイッチング電源装置。 - 前記第1のスイッチング周波数設定手段は、
予め設定したスイッチング周波数値、又は、前記スイッチング回路の起動前における前記整流回路の出力電圧から決定したスイッチング周波数値により、前記第1のスイッチング周波数を設定し、
前記所定時間の経過をタイマにより計測して前記周波数制御手段へ通知することを特徴とする請求項3記載のスイッチング電源装置。 - 前記第1のスイッチング周波数設定手段は、
予め設定したスイッチング周波数値、又は、前記スイッチング回路の起動前における前記整流回路の出力電圧から決定したスイッチング周波数値により、前記第1のスイッチング周波数を設定し、
前記電圧変化率を検出して前記電圧変化率が前記所定値以下になったら、前記第1のソフトスタート期間終了を前記周波数制御手段へ通知することを特徴とする請求項4記載のスイッチング電源装置。 - 前記第2のスイッチング周波数設定手段は、
前記第1のソフトスタート期間終了時における前記整流回路の出力電圧に基づいて第1の基準電圧を設定する第1基準電圧設定部と、
前記第1の基準電圧から目標基準電圧まで徐々に上昇させた第2の基準電圧を生成する第2基準電圧生成部と、
前記整流回路の出力電圧と前記第2の基準電圧とを比較演算して前記第2のスイッチング周波数を設定する周波数演算部と、
を有することを特徴とする請求項1〜7のいずれか1項記載のスイッチング電源装置。 - 前記第2のソフトスタート期間は、
複数の期間に区分され、
前記第2のスイッチング周波数設定手段は、
区分された前記複数の期間に対応した、複数の前記第2のスイッチング周波数を設定することを特徴とする請求項1〜8のいずれか1項記載のスイッチング電源装置。 - 前記スイッチング回路と、
前記スイッチング回路の出力電圧によって所定の共振周波数で共振する共振回路と、
前記共振回路の出力電圧を所定の電圧レベルに変換する変圧器と、
前記変圧器の出力電圧を整流する整流回路と、
前記制御部と、
を備える電流共振型コンバータを構成することを特徴とする請求項1〜9のいずれか1項記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015202746A JP6541262B2 (ja) | 2015-10-14 | 2015-10-14 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015202746A JP6541262B2 (ja) | 2015-10-14 | 2015-10-14 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017077076A JP2017077076A (ja) | 2017-04-20 |
JP6541262B2 true JP6541262B2 (ja) | 2019-07-10 |
Family
ID=58549867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015202746A Active JP6541262B2 (ja) | 2015-10-14 | 2015-10-14 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6541262B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7275695B2 (ja) | 2019-03-18 | 2023-05-18 | 富士電機株式会社 | スイッチング電源の制御装置 |
JP7358144B2 (ja) * | 2019-09-18 | 2023-10-10 | 新電元工業株式会社 | スイッチング電源装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005143196A (ja) * | 2003-11-06 | 2005-06-02 | Matsushita Electric Ind Co Ltd | インバータ制御方法 |
JP5477699B2 (ja) * | 2009-09-30 | 2014-04-23 | サンケン電気株式会社 | スイッチング電源装置 |
US8018740B2 (en) * | 2010-01-07 | 2011-09-13 | Texas Instruments Incorporated | LLC soft start by operation mode switching |
-
2015
- 2015-10-14 JP JP2015202746A patent/JP6541262B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017077076A (ja) | 2017-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591002B2 (ja) | 電流共振型コンバータ及びその制御方法 | |
JP5950635B2 (ja) | 電源装置及び画像形成装置 | |
JP6586912B2 (ja) | 双方向dc/dcコンバータ | |
JP4720821B2 (ja) | Dc−dcコンバータおよび電源制御用半導体集積回路 | |
JP6323258B2 (ja) | 電流共振型電源装置 | |
JP6583963B2 (ja) | スイッチング電源装置 | |
JP2007295761A (ja) | スイッチング電源装置 | |
JP2010288378A (ja) | 半導体装置およびスイッチング電源装置 | |
JP2012105424A (ja) | スイッチング電源装置 | |
JP5974563B2 (ja) | 昇圧型スイッチング電源 | |
JP2010045939A (ja) | スイッチング電源装置 | |
JP5955294B2 (ja) | スイッチング電源装置 | |
JP6541262B2 (ja) | スイッチング電源装置 | |
US9071149B2 (en) | Electric power conversion circuit | |
JP6569420B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP5630895B2 (ja) | スイッチング電源回路 | |
JP4400426B2 (ja) | スイッチング電源装置 | |
JP5493916B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP2012039736A (ja) | 電源装置 | |
JP2016059182A (ja) | スイッチング電源装置 | |
JP2009240114A (ja) | スイッチング電源 | |
JP6305903B2 (ja) | スイッチング電源 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP5862312B2 (ja) | スイッチング電源 | |
JP7358144B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6541262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |