JP2010258444A - パッケージ隔離構造のためのパッケージ・インターフェース・プレート - Google Patents

パッケージ隔離構造のためのパッケージ・インターフェース・プレート Download PDF

Info

Publication number
JP2010258444A
JP2010258444A JP2010086232A JP2010086232A JP2010258444A JP 2010258444 A JP2010258444 A JP 2010258444A JP 2010086232 A JP2010086232 A JP 2010086232A JP 2010086232 A JP2010086232 A JP 2010086232A JP 2010258444 A JP2010258444 A JP 2010258444A
Authority
JP
Japan
Prior art keywords
package
paddles
plate
sensor die
isolation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010086232A
Other languages
English (en)
Other versions
JP5571999B2 (ja
Inventor
Max C Glenn
マックス・シー・グレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2010258444A publication Critical patent/JP2010258444A/ja
Application granted granted Critical
Publication of JP5571999B2 publication Critical patent/JP5571999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0045Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッケージ基部、センサダイ、隔離プレートおよびパッケージ・インターフェース・プレートを備えるパッケージ組立体を提供する。
【解決手段】隔離プレート104は、センサダイ102に接合され、複数の可撓性ビームを有する。各可撓性ビームは応力を受けて撓むように構成され、それによってセンサダイ102に対するパッケージ基部108とセンサダイ102の間の熱的不整合の影響が低減される。パッケージ・インターフェース・プレート106は、隔離プレート104およびパッケージ基部108に接合される。パッケージ・インターフェース・プレート106は、各可撓性ビームが撓むことができる最大距離を制限するように構成される。
【選択図】図1

Description

関連出願の相互参照
本出願は、2009年4月7日に出願した「PACKAGE INTERFACE PLATE FOR MEMS PACKAGE ISOLATION STRUCTURES」という名称の米国仮特許出願第61/167,500号(整理番号H0023187−5837)に関する。本明細書ではこれを‘500出願と呼ぶ。本出願は、米国仮特許出願第61/167,500号の優先権を主張するものである。‘500出願は参照により本明細書に組み込まれる。
いくつかの集積回路(IC)パッケージ組立体は、パッケージ基部、およびパッケージ組立体に接合されるセンサダイなどのダイを含む。センサダイとパッケージ基部の間に熱膨張不整合がある場合、その熱膨張不整合の影響を軽減するために隔離構造がセンサダイとパッケージ基部の間に設けられ得る。
米国仮特許出願第61/167,500号
一実施形態では、パッケージ組立体が提供される。パッケージ組立体は、パッケージ基部、センサダイ、隔離プレートおよびパッケージ・インターフェース・プレートを備える。隔離プレートは、センサダイに接合され、複数の可撓性ビームを有する。各可撓性ビームは応力を受けて撓むように構成され、それによってセンサダイに対するパッケージ基部とセンサダイの間の熱的不整合の影響が低減される。パッケージ・インターフェース・プレートは、隔離プレートおよびパッケージ基部に接合される。パッケージ・インターフェース・プレートは、各可撓性ビームが撓むことができる最大距離を制限するように構成される。
図面は例示的な実施形態のみを示し、したがって本発明の範囲の限定とはみなされないと理解されたい。例示的な実施形態は、添付の図面を使用して、さらに明確かつ詳細に述べられる。
一実施形態のパッケージ・インターフェース・プレートを有する例示的なパッケージ組立体の分解斜視図である。 一実施形態のパッケージ・インターフェース・プレートの断面図である。 一実施形態の隔離プレートの斜視図である。 他の実施形態のパッケージ・インターフェース・プレートの斜視図である。 一実施形態のパッケージ組立体の製造方法を示す流れ図である。
一般的なやり方により、記載の様々な特徴は、一律の縮尺に従わずに描かれ、例示的な実施形態に関する特定の特徴を強調するように描かれる。
以下の詳細な説明では、本明細書の一部をなす添付の図面を参照し、この図面で、特定の例示的な実施形態が実例として示される。しかし、他の実施形態が利用されてよく、また論理的、機械的、電気的変更が加えられてよいと理解されよう。さらに、製図図面および本特許明細書に示される方法は、個々の動作が実施され得る順序の限定と解釈されるべきではない。したがって、以下の詳細な説明は、限定の意味にとらえられるべきではない。
図1は、一実施形態のパッケージ・インターフェース・プレート(PIP)106を有する例示的なパッケージ組立体100の分解斜視図である。パッケージ組立体100は、センサダイ102、隔離構造104およびパッケージ基部108をさらに含む。本実施形態では、パッケージ組立体100は微小電気機械システム(MEMS)として実施される。さらに、例示的な本実施形態では、パッケージ基部108は、無鉛チップキャリア(LCC)パッケージとして実施される。センサダイ102は、パッケージ組立体100が使用される特定の応用例の対象の測定を行うセンサとして実施される。例えば、本実施形態では、センサダイ102は、運動測定を行う慣性センサダイとして実施される。しかし、他の実施形態では、他のパッケージ基部および/またはセンサダイが使用されると理解されよう。
(本明細書では隔離プレートとも呼ばれる)例示的な隔離構造104は、複数のパドル110−1・・・110−Nおよび複数のビーム112を含む。複数のパドル110−1・・・110―Nは、隔離プレート104をセンサダイ102およびPIP106に接合するのに使用される。例えば、例示的な本実施形態では、パドル110−1、110−3、110−5は、PIP106に接合され、パドル110−2、110−4、110−Nは、センサダイ102に接合される。具体的には、PIP106は、隔離プレート104のパドル110の少なくとも1つの配置に対応する複数の突出台114−1・・・114―Mを含む。例えば、本実施形態では、PIP106は、パドル110−1、110−3、110−5の配置に対応する3つの台114を含む。
したがって、本例では、パドル110−1、110−3、110−5の(図1の隔離プレート104の下面の)第1の表面122は、対応する台114−1・・・114−Mに接合される。パドル110−2、110−4、110−Nの(図1の隔離プレート104の上面の)第2の表面124は、センサダイ102に接合される。他の実施形態では、パドル110−1・・・110−Nのそれぞれの第1の表面122がPIP106の対応する台114に接合され、パドル110−1・・・110−Nのそれぞれの第2の表面124がセンサダイに接合される。
例示的な本実施形態では、台114とパドル110−1、110−3、110−5の間の接合は、ウエハレベルで実施される陽極接合である。言い換えれば、複数の隔離構造を備えるウエハが、対応する複数のパッケージ・インターフェース・プレートを含むウエハに陽極接合される。ウエハの接合後、個々の隔離プレート/PIP積層体が接合ウエハから切り離される。
ウエハレベルでのPIP106と隔離プレート104の接合には、化学結合を形成する陽極接合のような非マクロ接合技術が使用可能である。例えば、いくつかの実施形態では、PIP106はガラスからなり、隔離プレート104はシリコンからなる。したがって、いくつかのそのような実施形態では、当業者に既知のガラスとシリコンの陽極接合技術が使用される。他の実施形態では、PIP106および隔離プレート104は両方ともシリコンからなる。いくつかのそのような実施形態では、シリコンのパッケージ・インターフェース・プレート上にガラスのフィルムを被着させるというような当業者に既知のシリコンとシリコンの陽極接合技術が使用される。他の実施形態では、シリコン融合接合のような当業者に既知の他の非マクロ接合技術が使用される。マクロ接合技術に比べて、非マクロ接合技術の使用は、接合プロセス中に隔離プレート104の複数のビーム112上に掛けられる応力を低減する助けとなる。
さらに、いくつかの実施形態では、センサダイ102もやはり非マクロ接合技術を使用してウエハレベルで隔離プレート104に接合される。他の実施形態では、対応するウエハが個別のセンサダイと隔離プレートに分離された後、センサダイ102を隔離プレート104に接合するのに、エポキシ樹脂、金バンプまたははんだなどのマクロ接合技術が使用される。例えば、図1の例示的な実施形態では、隔離プレート104をセンサダイ102に接合するのに、金バンプ120がパドル110−2、110−4、110−N上で使用される。
図1の例示的な隔離プレート104では6つのパドル110が示されているが、他の実施形態では異なる数のパドル110が使用されると理解されよう。さらに、本例では、パドル110−1、110−3、110−5は、パドル110−2、110−4、110−Nより大きいが、他の実施形態では、パドル110−1・・・110−Nは、異なるように構成される。例えば、いくつかの実施形態では、パドル110−1・・・110−Nのそれぞれは、実質的に同じ寸法である。さらに、いくつかの実施形態では、パドル110−1・・・110−Nのそれぞれは、センサダイ102およびPIP106の両方に接合される。
隔離プレート104は、パッケージ基部108からのセンサダイ102の機械的熱的隔離をもたらす。具体的には、センサダイ102とパッケージ基部108の間には熱膨張不整合がある。センサダイ102がパッケージ基部に直接接合されると、熱的不整合により、センサダイ102が温度変化とともに曲がってしまうだろう。したがって、隔離プレート104は、センサダイ102の湾曲を低減する。具体的には、応力を受けて、センサダイ102でなく隔離プレート104の可撓性ビーム112が曲がる。
PIP106は、マクロ接合技術を使用してパッケージ基部108に接合される。例えば、本実施形態では、整然と並べられた金ボンド116がPIP106のパッケージ基部108への接合に使用される。上述のように、PIP106は、接合プロセス中に隔離プレート104のビーム112上に掛かる応力を低減する。具体的には、台114は、ビーム112が湾曲できる高さをそれぞれ有し、したがって、センサダイ102に対する熱膨張不整合の影響を低減する。しかし、台114の高さは、ビーム112の撓みまたは湾曲の程度が制約されるように構成される。例えば、ビーム112が本明細書では破断距離と呼ぶあるレベルの撓みよりも撓んだ後に破断する恐れがある場合、台114の高さは破断距離未満に設定される。
台114の高さを破断距離未満に設定することにより、ビーム112は、破断距離に達する前にPIP106の表面に接触するようになる。したがって、ビーム112は破断し難くなる。例えば、破断距離が20ミクロンに決められる場合、台114の高さは、ビーム112が20ミクロンの破断距離を上回って撓まないように、3〜4ミクロンに設定され得る。さらに、台114の高さは、隔離プレート104の隔離機能を妨害しないように、熱膨張不整合による予想される撓み量より大きい。
図2は、例示的な一実施形態のパッケージ・インターフェース・プレート206の断面図である。図2に示されるように、PIP206の第1の表面201上に配置される台214は、高さ218を有する。例えば、本実施形態では、高さ218は、約4ミクロンである。高さ218は、例えば、隔離プレートのビームが破断せずに曲がり得る最大距離を示す経験的証拠に基づいて決定され得る。あるいは、高さ218は、モデリングにより決定され得る。したがって、高さ218は、ビームが曲がるまたは撓むことができる最大距離より小さくなるように選択される。台214は、第1の表面201のエッチングにより第1の表面201に形成され得る。このように、台214の高さ218は調節可能である。
このように、隔離プレートのパドルが台214に接合されると、第1の表面201と隔離プレートの間に空隙が形成される。第1の表面201と隔離プレートの間の距離は、台214の高さ218によって定まる。上述のように、高さ218は、隔離プレートのビームがその破断を引き起こす恐れのあるレベルよりも撓まないように構成される。したがって、ビームは、撓むと、台214の高さ218と等しい距離撓んだ後にPIP206の第1の表面201に接触する。そして、第1の表面201はビームのさらなる撓みを防止する。
マクロ接合技術を使用して隔離プレートがパッケージ基部に直接接合されると、隔離プレートのビームがそれらが破断するところまで撓む恐れがあり、したがって、隔離プレートがパッケージ基部とセンサダイの間の熱膨張不整合の影響の軽減する効果がなくなってしまう。しかし、図2に示されるように、パッケージ・インターフェース・プレート206の第1の表面201の反対の第2の表面203は、実質的に平らである。第2の表面203が実質的に平らなので、パッケージ・インターフェース・プレート206は、典型的なダイのような扱いが可能であり、それによって、マクロ接合技術が隔離プレートのビームに悪影響を与えることなくPIP206をパッケージ基部に接合できるようになる。
図3は、他の例示的な隔離プレート304の斜視図である。隔離プレート304は、上述の隔離プレート104と類似している。しかし、パドル310−1・・・310−Nは、異なるように構成される。具体的には、本例では、パドル310−1、310−3、310−5は隔離プレート304の中央付近に配置され、一方、パドル310−2、310−4、310−Nは隔離プレート304の外辺部付近に配置される。
図4は、図3の例示的な隔離プレート304に対応するパッケージ・インターフェース・プレート406の斜視図である。図4に見られるように、台414は、隔離プレート304のパドル310−1、310−3、310−5の配置に対応する位置に配置される。このように、様々な実施形態において隔離プレートおよびパッケージ・インターフェース・プレートの様々な構成が使用され得ると理解されよう。
図5は、上述のパッケージ組立体100のようなパッケージ組立体を製造する一実施形態の方法500を示す流れ図である。ブロック502で、パッケージ・インターフェース・プレートが隔離プレートに接合される。具体的には、パッケージ・インターフェース・プレートの第1の表面上の少なくとも1つの台が隔離プレートの個々のパドルの第1の表面に接合されて、パッケージ・インターフェース・プレートの第1の表面と隔離プレートの間に空隙を形成する。空隙は、パッケージ・インターフェース・プレートの第1の表面上の台の高さにより定まる。いくつかの実施形態では、少なくとも1つの台が、ウエハレベルで複数のパドルのうちの個々の1つに接合される。さらに、いくつかの実施形態では、少なくとも1つの台が個々のパドルに陽極接合される。他の実施形態では、シリコン融合などの他の非マクロ接合技術が使用される。
ブロック504で、隔離プレートの少なくとも1つのパドルの第2の表面がセンサダイに接合される。具体的には、隔離プレートは複数のパドルを有する。いくつかの実施形態では、センサダイに接合される1つまたは複数のパドルは、少なくとも1つの台にそれぞれ接合される1つまたは複数のパドルとは異なる。いくつかの実施形態では、センサダイは、ウエハレベルで少なくとも1つのパドルに接合される。他の実施形態では、センサダイは、ウエハが個別のセンサダイに分けられた後、少なくとも1つのパドルに接合される。さらに、いくつかの実施形態では、金バンプなどのマクロ接合技術が、センサダイを隔離プレートの少なくとも1つのパドルに接合するのに使用される。
ブロック506で、パッケージ・インターフェース・プレートの第2の表面がパッケージ基部に接合される。具体的には、本実施形態では、整然と並べられた金バンプが、パッケージ・インターフェース・プレートのパッケージ基部への接合に使用される。他の実施形態では、エポキシ樹脂またははんだなどの他のマクロ接合技術が使用される。ブロック502〜506で実施される作用は、本明細書に記載の順序に限定されないと理解されよう。例えば、いくつかの実施形態では、センサダイを隔離プレートの少なくとも1つのパドルに接合する前に、パッケージ・インターフェース・プレートがパッケージ基部に接合される。
本明細書では特定の実施形態が図示され述べられてきたが、同じ目的の達成を意図する任意の構成が図示の特定の実施形態に取って代えられ得ることが当業者には明らかであろう。したがって、明らかに、本発明は特許請求の範囲およびその均等物によってのみ限定されるものである。
100 パッケージ組立体
102 センサダイ
104 隔離構造、隔離プレート
106 パッケージ・インターフェース・プレート
108 パッケージ基部
110−1 パドル
110−2 パドル
110−3 パドル
110−4 パドル
110−5 パドル
110−N パドル
112 ビーム
114−1 台
114−2 台
114−M 台
116 金ボンド
120 金バンプ
122 第1の表面
124 第2の表面
201 第1の表面
203 第2の表面
206 パッケージ・インターフェース・プレート
214−1 台
214−M 台
218 高さ
304 隔離プレート
310−1 パドル
310−2 パドル
310−3 パドル
310−4 パドル
310−5 パドル
310−N パドル
406 パッケージ・インターフェース・プレート
414−1 台
414−2 台
414−M 台

Claims (3)

  1. 複数のパドル(110)、および、前記複数のパドルに結合されそれぞれが応力を受けて撓むように構成される複数の可撓性ビーム(112)を備える隔離プレート(104)と、
    所定の高さ(218)をそれぞれ有する複数の台(114)が上に配置される第1の表面(201)であって、前記第1の表面上の各台の配置が前記隔離プレートの前記複数のパドルの個々の1つの配置に対応する第1の表面(201)、および、パッケージ基部(108)に接合されるように構成される第2の表面(203)を備えるパッケージ・インターフェース・プレート(106)と
    を備える、パッケージ組立体(100)であって、
    前記パッケージ・インターフェース・プレートの前記第1の表面上の前記複数の台のそれぞれが、前記隔離プレートの前記複数のパドルの個々の1つに接合され、
    各可撓性ビームが撓むことができる最大距離が、前記複数の台の前記高さによって制限される、
    パッケージ組立体(100)。
  2. 前記複数の台(114)のそれぞれが、前記複数のパドル(110)のうちの1つに陽極接合される、請求項1に記載のパッケージ組立体(100)。
  3. 前記複数の台(114)のそれぞれが、前記複数のパドル(110)のうちの1つにウエハレベルで接合される、請求項1に記載のパッケージ組立体(100)。
JP2010086232A 2009-04-07 2010-04-02 パッケージ隔離構造のためのパッケージ・インターフェース・プレート Expired - Fee Related JP5571999B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16750009P 2009-04-07 2009-04-07
US61/167,500 2009-04-07
US12/749,687 US8614491B2 (en) 2009-04-07 2010-03-30 Package interface plate for package isolation structures
US12/749,687 2010-03-30

Publications (2)

Publication Number Publication Date
JP2010258444A true JP2010258444A (ja) 2010-11-11
JP5571999B2 JP5571999B2 (ja) 2014-08-13

Family

ID=42307772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086232A Expired - Fee Related JP5571999B2 (ja) 2009-04-07 2010-04-02 パッケージ隔離構造のためのパッケージ・インターフェース・プレート

Country Status (3)

Country Link
US (2) US8614491B2 (ja)
EP (1) EP2246292B1 (ja)
JP (1) JP5571999B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012097088A1 (en) * 2011-01-11 2012-07-19 Inputive Corporation Mems/moems sensor design
US20130264755A1 (en) * 2012-04-05 2013-10-10 Honeywell International Inc. Methods and systems for limiting sensor motion
US9187313B2 (en) 2012-06-26 2015-11-17 Honeywell International Inc. Anodically bonded strain isolator
JP2014033070A (ja) * 2012-08-03 2014-02-20 Toshiba Corp 半導体装置及びその製造方法並びに半導体装置形成用基材
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
EP3367082A1 (en) 2013-11-06 2018-08-29 Invensense, Inc. Pressure sensor
EP3076146B1 (en) 2015-04-02 2020-05-06 Invensense, Inc. Pressure sensor
US10278281B1 (en) * 2015-10-30 2019-04-30 Garmin International, Inc. MEMS stress isolation and stabilization system
EP3444609A1 (en) 2017-08-14 2019-02-20 Sensirion AG Measuring concentrations of a target gas
US20190241428A1 (en) * 2018-02-06 2019-08-08 Epack, Inc. Space-efficient planar interposer for environment-resistant packaging
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
US11326972B2 (en) 2019-05-17 2022-05-10 Invensense, Inc. Pressure sensor with improve hermeticity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243162A (ja) * 1997-12-19 1999-09-07 Texas Instr Inc <Ti> 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法
JP2005322844A (ja) * 2004-05-11 2005-11-17 Sony Corp 回路基板及び半導体装置
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
JP2008049464A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769562A (en) * 1972-02-07 1973-10-30 Texas Instruments Inc Double isolation for electronic devices
US4800758A (en) * 1986-06-23 1989-01-31 Rosemount Inc. Pressure transducer with stress isolation for hard mounting
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
US5587601A (en) * 1995-06-05 1996-12-24 Kulite Semiconductor Products, Inc. Support structure for a semiconductor pressure transducer
US5783854A (en) * 1996-10-15 1998-07-21 Honeywell Inc. Thermally isolated integrated circuit
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
US20010001550A1 (en) * 1998-11-12 2001-05-24 Janusz Bryzek Integral stress isolation apparatus and technique for semiconductor devices
US6822318B2 (en) * 2001-05-14 2004-11-23 Lightconnect, Inc. Stress isolating die attach structure and method
US6768196B2 (en) * 2002-09-04 2004-07-27 Analog Devices, Inc. Packaged microchip with isolation
DE10332303A1 (de) * 2003-07-16 2005-02-17 Robert Bosch Gmbh Halterung für Bauteile
JP2005221453A (ja) * 2004-02-09 2005-08-18 Denso Corp 圧力センサ
US8138586B2 (en) * 2005-05-06 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with multi-planar paddle
US20070090475A1 (en) * 2005-10-05 2007-04-26 Honeywell International Inc. Mems performance improvement using high gravity force conditioning
ATE503988T1 (de) * 2006-02-27 2011-04-15 Auxitrol Sa Spannungsisolierter drucksensorchip
US7661318B2 (en) * 2006-02-27 2010-02-16 Auxitrol S.A. Stress isolated pressure sensing die, sensor assembly inluding said die and methods for manufacturing said die and said assembly
EP2047596A2 (en) * 2006-07-20 2009-04-15 Nxp B.V. Frame and method of manufacturing assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243162A (ja) * 1997-12-19 1999-09-07 Texas Instr Inc <Ti> 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法
JP2005322844A (ja) * 2004-05-11 2005-11-17 Sony Corp 回路基板及び半導体装置
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
JP2008049464A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置

Also Published As

Publication number Publication date
JP5571999B2 (ja) 2014-08-13
EP2246292A2 (en) 2010-11-03
US20140065770A1 (en) 2014-03-06
EP2246292B1 (en) 2014-11-26
EP2246292A3 (en) 2014-01-22
US8614491B2 (en) 2013-12-24
US20100252899A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
JP5571999B2 (ja) パッケージ隔離構造のためのパッケージ・インターフェース・プレート
US7402905B2 (en) Methods of fabrication of wafer-level vacuum packaged devices
JP4568202B2 (ja) 半導体装置
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US7615835B2 (en) Package for semiconductor acceleration sensor
JP4548793B2 (ja) 半導体センサー装置およびその製造方法
TW200534493A (en) Microelectronic packages and methods therefor
JP2010052086A (ja) 半導体装置及びその製造方法
JP2010035155A (ja) 機械電気変換素子及び機械電気変換装置の製造方法
US7280262B1 (en) Integrated die level isolation for a MEMS device
TWI281730B (en) Semiconductor micro device
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
CN103824787A (zh) 基于粘接剂的晶圆键合方法
JP2010019693A (ja) 加速度センサー装置
JP2014134427A (ja) 物理量センサおよびその製造方法
JP2006062002A (ja) 半導体装置の個片化方法
CN1898572B (zh) 导电性触头保持器及其制造方法、导电性触头单元
JP2010538847A (ja) 複数のチップの製造方法
US9963339B2 (en) Sensor device
JP2006250550A (ja) センサ
JP2010062448A (ja) センサモジュール及びその製造方法
JP2000304765A (ja) 半導体加速度センサの製造方法
JP2009079948A (ja) 半導体加速度センサ及びその製造方法
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
JP2007178374A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5571999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees