JP2010258301A5 - - Google Patents

Description

本発明者は、金属コアボール２００に代えて、四角形状の本体部の両端部を包むように電極が形成されているチップコンデンサを用いて樹脂モールドしたところ、チップコンデンサの電極から成る貫通導体部が所定位置に形成されたインターポーザを容易に得ることができ、前記課題を解消できることを見出した。
すなわち、前記課題を解決するための手段としては、一面側および他面側に露出して貫通する貫通導体部が設けられた基板状のインターポーザであって、基板状となるように同一面内で配設された複数のチップ部品が、樹脂によって一体化され、前記チップ部品では、該チップ部品の本体部の周面に沿って、該本体部よりも低電気抵抗の電極が形成され、前記樹脂から露出した前記電極が、前記貫通導体部を構成するインターポーザを提供できる。
また、前記課題を解決するための手段としては、前記インターポーザによって、該インターポーザの一面側および他面側のそれぞれに設けられた半導体素子および配線基板が電気的に接続されている半導体装置を提供できる。

本発明者が課題を解決できる手段として提供した半導体装置の一例を図１に示す。図１に示す半導体装置は、電子部品としての半導体素子搭載基板１０とマザーボードとしての配線基板２０とを、インターポーザ３０によって電気的に接続しているものである。
半導体素子搭載基板１０は、多層配線基板１２の一面側に半導体素子１４をフリップチップ方式で搭載し、多層配線基板１２の他面側に外部接続端子としてのはんだボール１６，１６・・が設けられている。
また、配線基板２０には、多層配線基板２２の一面側に、外部接続端子としてのはんだボール２４，２４・・が設けられている。この多層配線基板２２には、半導体素子搭載基板１０の外周縁近傍に設けられている信号用配線と接続される信号用配線２６ａ、半導体素子搭載基板１０の中央部近傍に設けられているグランド用配線と接続されるグランド用配線２６ｂ、及び半導体素子搭載基板１０の中央部近傍に設けられている電源用配線と接続される電源用配線２６ｃが形成されている。

かかる半導体素子搭載基板１０と配線基板２０とを電気的に接続するインターポーザ３０を図２に示す。図２に示すインターポーザ３０は、基板状であって、複数のチップ部品３２，３２・・が、モールド樹脂３４，３４・・で一体化されている。
図２に示すインターポーザ３０では、その両面側の各表面に、チップ部品３２，３２・・の各本体部３２ａの両端部に形成された帯状の電極３２ｂの一部が露出している。
かかるチップ部品３２は、図３（ａ）に示す様に、四角形状の本体部３２ａの両端側の各周面に沿って、本体部３２ａよりも低電気抵抗値の金属から成る帯状の電極３２ｂが形成されている。電極３２ｂは、図３（ｂ）に示す様に、本体部３２ａの端面を覆うように形成されている。
この様な、図３に示すチップ部品３２の電極３２ｂには、互いに対向する平坦面３５，３５が形成されており、平坦面３５，３５の各々がインターポーザ３０の両面に露出している。このため、チップ部品３２の電極３２ｂ，３２ｂの各々は、インターポーザ３０を貫通する貫通導体部としての役割を奏する。

図３及び図４（ａ）（ｂ）に示すチップ部品３２を用いた図１に示す半導体装置では、半導体素子搭載基板１０のはんだボール１６，１６・・の各々と配線基板２０の外部接続端子としてのはんだボール２４とがチップ部品３２の帯状の電極３２ｂによって接続されて、半導体素子搭載基板１０のはんだボール１６から配線基板２０のはんだボール２４に至る複数の配線が形成される。かかる複数の配線は、配線を形成する金属よりも高抵抗の材料を介して互いに離間されている。
図３及び図４（ａ）（ｂ）に示すチップ部品３２の様に、電極３２ｂ，３２ｂを形成する金属よりも高抵抗の材料を介して互いに離間されているチップ部品に代えて、図４（ｃ）に示す様に、チップ抵抗器を用いることができる。図４（ｃ）に示すチップ部品３２は、絶縁性材料から成る本体部３２ａに電極３２ｂ，３２ｂを接続する抵抗体が設けられているものである。この抵抗体は、電極３２ｂ，３２ｂを形成する金属よりも高抵抗の材料によって形成されている。
その他に、チップ部品３２として、チップインダクタを用いることができる。

以上、説明してきた図１では、電子部品として、半導体素子を搭載する半導体素子搭載基板１０を用いているが、電子部品として、半導体素子、受動部品、受動部品を搭載する搭載基板、半導体素子及び受動部品を搭載する搭載基板を用いることができる。
これまで、説明してきたインターポーザ３０では、チップ部品３２の電極３２ｂ，３２ｂの平坦面の全面を露出しているが、平坦面の一部を露出するようにしてもよい。
また、チップ部品３２は、本体部３２ａも四角形状であったが、本体部３２ａは円筒状であってもよい。
更に、チップ部品３２の電極３２ｂ，３２ｂは、少なくとも二面が互いに対向する平坦面に形成されていればよく、その横断面形状が四角形状でなくてもよい。また、電極３２ｂ，３２ｂは、本体部３２ａの両端側の各周面に沿って帯状の電極が形成されていればよく、本体部３２ａの両端面に電極が形成されておらず、本体部３２ａの端面が露出していてもよい。

１０ 半導体素子搭載基板
２０ 配線基板
３０ インターポーザ
３２ チップ部品
３２ａ 本体部
３２ｂ 電極
３４ モールド樹脂
３５ 平坦面

Claims (7)

1. 一面側および他面側に露出して貫通する貫通導体部が設けられた基板状のインターポーザであって、
   基板状となるように同一面内で配設された複数のチップ部品が、樹脂によって一体化され、
   前記チップ部品では、該チップ部品の本体部の周面に沿って、該本体部よりも低電気抵抗の電極が形成され、
   前記樹脂から露出した前記電極が、前記貫通導体部を構成することを特徴とするインターポーザ。
2. 前記本体部が、断面四角形状であり、
   前記電極が、前記本体部の両端側の各周面に沿った帯状の金属から成る請求項１記載のインターポーザ。
3. 前記本体部が、誘電体材料又は絶縁性材料から成る請求項１又は請求項２記載のインターポーザ。
4. 前記樹脂が、モールド樹脂であって、前記チップ部品間に充填されている請求項１〜３のいずれか一項記載のインターポーザ。
5. 前記チップ部品が、チップコンデンサ、チップ抵抗器又はチップインダクタである請求項１〜４のいずれか一項記載のインターポーザ。
6. 請求項１〜５のいずれか一項記載のインターポーザによって、該インターポーザの一面側および他面側のそれぞれに設けられた半導体素子および配線基板が電気的に接続されていることを特徴とする半導体装置。
7. 前記半導体素子が電子部品に搭載され、
   前記インターポーザの一面側および他面側に露出する前記貫通導体部によって、前記電子部品の接続端子と前記配線基板の接続端子とが電気的に接続され、
   前記電子部品の配線と前記配線基板の配線とが、誘電体材料又は絶縁性材料から成る前記本体部を介して離間されている請求項６記載の半導体装置。