JP2010251868A

JP2010251868A - 復調装置

Info

Publication number: JP2010251868A
Application number: JP2009096499A
Authority: JP
Inventors: Mitsuru Banno; 充伴野; Makoto Hamaminato; 真濱湊
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2009-04-10
Filing date: 2009-04-10
Publication date: 2010-11-04
Anticipated expiration: 2029-04-10
Also published as: JP5293360B2

Abstract

【課題】エラー訂正能力の高い復調装置を提供することを課題とする。
【解決手段】伝送情報及びパリティ情報を含む受信信号を入力し、判定閾値を基に前記伝送情報及びパリティ情報を復調し、複数ビットの伝送情報及び複数ビットのパリティ情報を出力する復調部（２０１）と、前記受信信号内の伝送情報の信号点が第１の範囲内に位置すればエラーの可能性が低いことを示す確度情報を生成し、前記受信信号内の伝送情報の信号点が第２の範囲内に位置すればエラーの可能性が高いことを示す確度情報を生成する確度情報生成部（５０１）と、前記復調されたパリティ情報及び前記確度情報を基に前記復調された伝送情報をエラー訂正するエラー訂正部（２０４，２０５）とを有することを特徴とする復調装置が提供される。
【選択図】図５

Description

本発明は、復調装置に関する。

特開２００５−２７７７１６号公報には、地上デジタル放送などで用いられる巡回符号を用いたビット単位で誤り訂正を行なう誤り訂正回路が開示されている。

また、特開２００３−２６４５３４号公報には、地上デジタル放送の部分受信を行う場合に用いられかつ地上デジタル放送で用いられている差集合巡回符号を復号するための誤り訂正回路であって、閾値を変化させてｎ回（ｎは自然数）訂正処理を行う誤り訂正回路において、伝送モード条件に基づいて、誤り訂正に用いる閾値および訂正処理回数を決定する手段を備えていることを特徴とする誤り訂正回路が開示されている。

特開２００５−２７７７１６号公報特開２００３−２６４５３４号公報

本発明の目的は、エラー訂正能力の高い復調装置を提供することである。

本発明の一観点によれば、伝送情報及びパリティ情報を含む受信信号を入力し、判定閾値を基に前記伝送情報及びパリティ情報を復調し、複数ビットの伝送情報及び複数ビットのパリティ情報を出力する復調部と、前記受信信号内の伝送情報の信号点が第１の範囲内に位置すればエラーの可能性が低いことを示す確度情報を生成し、前記受信信号内の伝送情報の信号点が第２の範囲内に位置すればエラーの可能性が高いことを示す確度情報を生成する確度情報生成部と、前記復調されたパリティ情報及び前記確度情報を基に前記復調された伝送情報をエラー訂正するエラー訂正部とを有することを特徴とする復調装置が提供される。

パリティ情報の他に確度情報を用いることにより、伝送情報に対するエラー訂正能力を高くすることができる。

ＴＭＣＣ情報の構成を示す図である。復調装置の構成を示すブロック図である。差集合巡回符号の短縮化符号のシンドローム和の演算方法を示す図である。差集合巡回符号の可変閾値多数決論理方式によるエラー訂正方法を示すフローチャートである。本発明の第１の実施形態による復調装置の構成例を示すブロック図である。ｉ信号（ｉチャンネル）及びｑ信号（ｑチャンネル）の復調方法及び確度情報の生成方法を示す図である。確度情報生成部の構成例を示すブロック図である。エラー訂正部のエラー訂正方法を示すフローチャートである。本発明の第２の実施形態によるエラー訂正部のエラー訂正方法を示すフローチャートである。

（参考技術）
ＴＭＣＣ（Transmission and Multiplexing Configuration Control）情報は、地上デジタル放送における伝送制御信号である。ＴＭＣＣ情報のエラー訂正方式には、差集合巡回符号（２７３、１９１）の短縮化符号（１８４、１０２）が用いられている。（２７３、１９１）符号の生成多項式を式（１）に示す。

g(x)=x⁸²+x⁷⁷+x⁷⁶+x⁷¹+x⁶⁷+x⁶⁶+x⁵⁶+x⁵²+x⁴⁸+x⁴⁰+x³⁶+x³⁴+x²⁴+x²²+x¹⁸+x¹⁰+x⁴+1 ・・・（１）

図１は、ＴＭＣＣ情報の構成を示す図である。ＴＭＣＣ情報は、差動復調の基準信号１０１、同期信号１０２、セグメント形式情報１０３、１０２ビットの伝送制御情報１０４及び８２ビットのパリティ情報１０５を有する。１０２ビットの伝送制御情報１０４に対して、８２ビットのパリティ情報１０５が付加されている。パリティ情報１０５は、上式（１）の多項式を用いて伝送制御情報１０４を基に生成される。

図２は、復調装置の構成を示すブロック図である。復調装置は、復調部２０１、シンドロームレジスタ２０２、ビットシフトレジスタ２０３、可変閾値多数決論理回路２０４及び排他的論理和（ＸＯＲ）回路２０５を有し、差集合巡回符号の可変閾値多数決論理方式を用いてエラー訂正を行う。

復調部２０１は、ＴＭＣＣ情報を含む受信信号Ｄ１を復調し、１０２ビットの復調した伝送制御情報１０４をビットシフトレジスタ２０３に格納し、８２ビットの復調したパリティ情報１０５をシンドロームレジスタ２０２に格納する。シンドロームレジスタ２０２は、その出力端子がその入力端子に接続され、ビットシフトを行う。排他的論理和回路２０５の出力端子はビットシフトレジスタ２０３の入力端子に接続され、ビットシフトレジスタ２０３はビットシフトを行う。

図３は、差集合巡回符号の短縮化符号のシンドローム和の演算方法を示す図である。可変閾値多数決論理回路２０４は、シンドロームレジスタ２０２内の８２ビットのパリティ情報１０５を基に差集合巡回符号（２７３、１９１）の短縮化符号（１８４、１０２）のシンドローム和ＳＡを演算する。パリティ情報Ｓ０〜Ｓ８１は、８２ビットのパリティ情報１０５である。シンドロームＡ１〜Ａ１７は、パリティ情報Ｓ０〜Ｓ８１の排他的論理和により求められる。シンドローム和ＳＡは、１７個のシンドロームＡ１〜Ａ１７の和である。８２ビットのパリティ情報Ｓ０〜Ｓ８１がすべて０であれば、シンドローム和ＳＡも０になり、伝送制御情報１０４にエラーがないことになる。

図４は、差集合巡回符号の可変閾値多数決論理方式によるエラー訂正方法を示すフローチャートである。可変閾値多数決論理回路２０４は、ステップＳ４０１〜Ｓ４０６の処理を行うことにより、差集合巡回符号の可変閾値多数決論理の演算を行う。

ステップＳ４０１では、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１４（閾値）以上である場合にはそのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、シンドローム和ＳＡが１４（閾値）未満である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。可変閾値多数決論理回路２０４の出力信号が１であるときには、排他的論理和回路２０５はビットシフトレジスタ２０３の出力信号を反転して出力し、エラー訂正を行う。これに対し、可変閾値多数決論理回路２０４の出力信号が０であるときには、排他的論理和回路２０５はビットシフトレジスタ２０３の出力信号をそのまま出力し、エラー訂正を行わない。排他的論理和回路２０５の出力信号は、ビットシフトレジスタ２０３にフィードバックされる。その後、ビットシフトレジスタ２０３及びシンドロームレジスタ２０２は、ビットシフトを行う。以上の処理をビット単位で行い、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。その結果、ビットシフトレジスタ２０３には、エラー訂正後の伝送制御情報１０４が格納される。

次に、ステップＳ４０２では、可変閾値多数決論理回路２０４は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算する。次に、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１３（閾値）以上である場合にはそのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、シンドローム和ＳＡが１３（閾値）未満である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、上記と同様に、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。そして、上記と同様に、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ４０３では、可変閾値多数決論理回路２０４は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算する。次に、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１２（閾値）以上である場合にはそのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、シンドローム和ＳＡが１２（閾値）未満である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、上記と同様に、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。そして、上記と同様に、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ４０４では、閾値を１１にして上記と同様の処理を行う。次に、ステップＳ４０５では、閾値を１０にして上記と同様の処理を行う。次に、ステップＳ４０６では、閾値を９にして上記と同様の処理を行う。最終的な排他的論理和回路２０５の出力信号Ｄ２がエラー訂正後の伝送制御情報１０４になる。

以上のように、復調装置は、差集合巡回符号の可変閾値多数決論理方式における繰り返し復号によるエラー訂正を行う。可変閾値多数決論理方式は、設定する閾値を最初は大きな値に設定し、順次、その閾値を小さくしながらエラー訂正を繰り返すことで、エラー訂正能力を向上させることができる。

差集合巡回符号の可変閾値多数決論理方式は、閾値を可変にし、復号を繰り返すことにより、差集合巡回符号の復号におけるエラー訂正能力を向上させている。しかしながら、地上デジタル放送向け復調ＬＳＩ等においては、よりＳ／Ｎ比の劣悪な環境や、モバイル端末における移動受信環境では、ＴＭＣＣ情報エラーにより復調を開始できないという状況が発生する。よって、そのようなエラーが多くなる環境下でも、より早期にＴＭＣＣ情報を取り出すためには、エラー訂正能力の高い差集合巡回符号の復号方式が必要となる。

以下、エラー訂正能力が高い差集合巡回符号の復号方式を実現する復調装置の実施形態を説明する。

（第１の実施形態）
図５は、本発明の第１の実施形態による復調装置の構成例を示すブロック図である。復調装置は、復調部２０１、シンドロームレジスタ２０２、ビットシフトレジスタ２０３、可変閾値多数決論理回路２０４、排他的論理和（ＸＯＲ）回路２０５及び確度情報レジスタ５０２を有する。復調部２０１は、確度情報生成部５０１を有する。

受信信号Ｄ１は、図１のＴＭＣＣ情報を含む。ＴＭＣＣ情報は、地上デジタル放送における伝送制御信号である。ＴＭＣＣ情報は、差動復調の基準信号１０１、同期信号１０２、セグメント形式情報１０３、１０２ビットの伝送制御情報１０４及び８２ビットのパリティ情報１０５を有する。１０２ビットの伝送制御情報１０４に対して、８２ビットのパリティ情報１０５が付加されている。パリティ情報１０５は、上式（１）の多項式を用いて伝送制御情報１０４を基に生成される。

図６は、ｉ信号（ｉチャンネル）及びｑ信号（ｑチャンネル）の復調方法及び確度情報の生成方法を示す図である。具体例として、復調にＢＰＳＫ（Binary Phase Shift Keying）を用い、１ビットの情報を復調する場合を例として説明する。ＢＰＳＫでは、情報「０」をコンスタレーション上の座標（１，０）に対応させ、情報「１」をコンスタレーション上の座標（−１，０）に対応させる。

まず、復調部２０１の復調方法を説明する。ｉ信号及びｑ信号は、復調部２０１に入力される受信信号Ｄ１である。座標が（１，０）であるときには情報「０」に復調され、座標が（−１，０）であるときには情報「１」に復調される。復調部２０１は、ｉ信号が判定閾値（例えば０）より大きければ情報「０」の判定値に復調し、ｉ信号が判定閾値（例えば０）より小さければ情報「１」の判定値に復調する。これにより、復調部２０１は、図１に示すように、１０２ビットの伝送制御情報１０４及び８２ビットのパリティ情報１０５を復調する。復調部２０１は、ＴＭＣＣ情報を含む受信信号Ｄ１を復調し、１０２ビットの復調した伝送制御情報１０４をビットシフトレジスタ２０３に格納し、８２ビットの復調したパリティ情報１０５をシンドロームレジスタ２０２に格納する。

次に、確度情報生成部５０１の確度情報生成方法を説明する。上記のように、情報「０」はコンスタレーション上の座標（１，０）に対応し、情報「１」はコンスタレーション上の座標（−１，０）に対応する。したがって、確度情報生成部５０１は、ハッチで示されたｉ信号上の−ａから＋ａまでの範囲に受信信号Ｄ１の伝送制御情報１０４の信号点があった場合、そのビットはエラーの可能性が高いことを示す「１」の確度情報Ｄ３を生成する。これに対して、確度情報生成部５０１は、ｉ信号上の−ａ以下の範囲又はａ以上の範囲に受信信号Ｄ１の伝送制御情報１０４の信号点があった場合、そのビットはエラーの可能性が低いことを示す「０」の確度情報Ｄ３を生成する。確度情報Ｄ３は、１０２ビットの伝送制御情報１０４のビット毎のエラーの可能性の高さを示す。確度情報生成部５０１は、１０２ビットの確度情報Ｄ３を確度情報レジスタ５０２に格納する。

図７は、確度情報生成部５０１の構成例を示すブロック図である。確度情報生成部５０１は、比較判定部７０１、境界値設定部７０２及び確度情報設定部７０３を有する。境界値設定部７０２は、エラーの可能性が低い第１の範囲及びエラーの可能性が高い第２の範囲の境界値を設定する。第１の範囲は、例えばｉ信号が−ａ以下又は＋ａ以上のエラーの可能性が低い範囲である。第２の範囲は、例えばｉ信号が−ａから＋ａまでのエラーの可能性が高い範囲である。比較判定部７０１は、受信信号Ｄ１の伝送制御情報１０４の信号点が、第１の範囲又は第２の範囲のいずれに位置するのかを判定する。確度情報設定部７０３は、伝送制御情報１０４の信号点が第１の範囲に位置するときにはエラーの可能性が低いことを示す「０」の確度情報Ｄ３を出力し、伝送制御情報１０４の信号点が第２の範囲に位置するときにはエラーの可能性が高いことを示す「１」の確度情報Ｄ３を出力する。

シンドロームレジスタ２０２は、その出力端子がその入力端子に接続され、ビットシフトを行う。確度情報レジスタ５０２は、その出力端子がその入力端子に接続され、ビットシフトを行う。排他的論理和回路２０５の出力端子はビットシフトレジスタ２０３の入力端子に接続され、ビットシフトレジスタ２０３はビットシフトを行う。

次に、図３を参照しながら、差集合巡回符号の短縮化符号のシンドローム和の演算方法を説明する。可変閾値多数決論理回路２０４は、シンドロームレジスタ２０２内の８２ビットのパリティ情報１０５を基に差集合巡回符号（２７３、１９１）の短縮化符号（１８４、１０２）のシンドローム和ＳＡを演算する。パリティ情報Ｓ０〜Ｓ８１は、８２ビットのパリティ情報１０５である。シンドロームＡ１〜Ａ１７は、パリティ情報Ｓ０〜Ｓ８１の排他的論理和により求められる。シンドローム和ＳＡは、１７個のシンドロームＡ１〜Ａ１７の和である。８２ビットのパリティ情報Ｓ０〜Ｓ８１がすべて０であれば、シンドローム和ＳＡも０になり、伝送制御情報１０４にエラーがないことになる。

図８は、エラー訂正部のエラー訂正方法を示すフローチャートである。エラー訂正部は、可変閾値多数決論理回路２０４及び排他的論理和回路２０５を有し、確度情報を用いて差集合巡回符号の可変閾値多数決論理方式によるエラー訂正を行う。可変閾値多数決論理回路２０４は、ステップＳ８０１〜Ｓ８１２の処理を行うことにより、確度情報を用いて差集合巡回符号の可変閾値多数決論理の演算を行う。

ステップＳ８０１では、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１４（閾値）以上かつ確度情報Ｄ３が「１」である場合にはそのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、それ以外である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。可変閾値多数決論理回路２０４の出力信号が１であるときには、排他的論理和回路２０５はビットシフトレジスタ２０３の出力信号を反転して出力し、エラー訂正を行い、可変閾値多数決論理回路２０４はシンドロームレジスタ２０２内のパリティ情報Ｓ０〜Ｓ８１を更新する。これに対し、可変閾値多数決論理回路２０４の出力信号が０であるときには、排他的論理和回路２０５はビットシフトレジスタ２０３の出力信号をそのまま出力し、エラー訂正を行わない。排他的論理和回路２０５の出力信号は、ビットシフトレジスタ２０３にフィードバックされる。その後、ビットシフトレジスタ２０３、確度情報レジスタ５０２及びシンドロームレジスタ２０２は、ビットシフトを行う。以上の処理をビット単位で行い、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。その結果、ビットシフトレジスタ２０３には、エラー訂正後の伝送制御情報１０４が格納される。

次に、ステップＳ８０２では、可変閾値多数決論理回路２０４は、更新されたパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドロームＡ１〜Ａ１７及びシンドローム和ＳＡを演算する。次に、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１４（閾値）以上である場合には、確度情報Ｄ３にかかわらず、そのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、それ以外である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、上記と同様に、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。可変閾値多数決論理回路２０４も、上記と同様に、シンドロームレジスタ２０２内のパリティ情報Ｓ０〜Ｓ８１を更新する。そして、上記と同様に、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ８０３では、可変閾値多数決論理回路２０４は、更新されたパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドロームＡ１〜Ａ１７及びシンドローム和ＳＡを演算する。次に、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１３（閾値）以上かつ確度情報Ｄ３が「１」である場合にはそのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、それ以外である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、上記と同様に、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。可変閾値多数決論理回路２０４も、上記と同様に、シンドロームレジスタ２０２内のパリティ情報Ｓ０〜Ｓ８１を更新する。そして、上記と同様に、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ８０４では、可変閾値多数決論理回路２０４は、更新されたパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドロームＡ１〜Ａ１７及びシンドローム和ＳＡを演算する。次に、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１３（閾値）以上である場合には、確度情報Ｄ３にかかわらず、そのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、それ以外である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、上記と同様に、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。可変閾値多数決論理回路２０４も、上記と同様に、シンドロームレジスタ２０２内のパリティ情報Ｓ０〜Ｓ８１を更新する。そして、上記と同様に、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ８０５では、上記と同様に、シンドローム和ＳＡが１２（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８０６では、上記と同様に、シンドローム和ＳＡが１２（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８０７では、上記と同様に、シンドローム和ＳＡが１１（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８０８では、上記と同様に、シンドローム和ＳＡが１１（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８０９では、上記と同様に、シンドローム和ＳＡが１０（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８１０では、上記と同様に、シンドローム和ＳＡが１０（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８１１では、上記と同様に、シンドローム和ＳＡが９（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

次に、ステップＳ８１２では、上記と同様に、シンドローム和ＳＡが９（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力する。

最終的な排他的論理和回路２０５の出力信号Ｄ２がエラー訂正後の伝送制御情報１０４になる。

以上のように、まず、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが閾値以上であり、かつ、確度情報Ｄ３が「１」である場合のみ、第１のエラー訂正を行う。次に、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが閾値以上である場合に、確度情報Ｄ３にかかわらず、第２のエラー訂正を行う。上記の第１のエラー訂正及び第２のエラー訂正の処理を１セットとして、その後は閾値を１ずつ小さくして、上記の第１のエラー訂正及び第２のエラー訂正の処理のセットを繰り返す。エラー条件を徐々に厳しくしてエラー訂正処理を繰り返すことにより、エラー訂正能力を向上させることができる。

本実施形態によれば、正しいはずの伝送制御情報１０４を間違ってエラーと判断し、エラー訂正してしまう機会を少なくすることが可能となる。これにより、差集合巡回符号の復号におけるエラー訂正能力を向上させることができる。

（第２の実施形態）
図９は、本発明の第２の実施形態によるエラー訂正部のエラー訂正方法を示すフローチャートである。エラー訂正部は、可変閾値多数決論理回路２０４及び排他的論理和回路２０５を有し、確度情報を用いて差集合巡回符号の可変閾値多数決論理方式によるエラー訂正を行う。以下、本実施形態（図９）が第１の実施形態（図８）と異なる点を説明する。可変閾値多数決論理回路２０４は、ステップＳ９０１〜Ｓ９１２の処理を行うことにより、確度情報を用いて差集合巡回符号の可変閾値多数決論理の演算を行う。

ステップＳ９０１では、可変閾値多数決論理回路２０４は、シンドローム和ＳＡが１４（閾値）以上かつ確度情報Ｄ３が「１」である場合にはそのビットがエラーであると判断してエラー訂正を行うために排他的論理和回路２０５に１を出力し、それ以外である場合にはそのビットがエラーではないと判断して排他的論理和回路２０５に０を出力する。排他的論理和回路２０５は、上記と同様に、ビットシフトレジスタ２０３内の伝送制御情報１０４及び可変閾値多数決論理回路２０４の出力信号の排他的論理和を演算し、出力する。可変閾値多数決論理回路２０４も、上記と同様に、シンドロームレジスタ２０２内のパリティ情報Ｓ０〜Ｓ８１を更新する。そして、上記と同様に、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０２では、可変閾値多数決論理回路２０４は、更新されたパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドロームＡ１〜Ａ１７及びシンドローム和ＳＡを演算する。次に、可変閾値多数決論理回路２０４は、上記と同様に、シンドローム和ＳＡが１３（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、シンドロームレジスタ２０２内のパリティ情報Ｓ０〜Ｓ８１を更新し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０３では、上記と同様に、シンドローム和ＳＡが１２（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０４では、上記と同様に、シンドローム和ＳＡが１１（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０５では、上記と同様に、シンドローム和ＳＡが１０（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０６では、上記と同様に、シンドローム和ＳＡが９（閾値）以上かつ確度情報Ｄ３が「１」である場合には排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０７では、上記と同様に、シンドローム和ＳＡが１４（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０８では、上記と同様に、シンドローム和ＳＡが１３（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９０９では、上記と同様に、シンドローム和ＳＡが１２（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９１０では、上記と同様に、シンドローム和ＳＡが１１（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９１１では、上記と同様に、シンドローム和ＳＡが１０（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

次に、ステップＳ９１２では、上記と同様に、シンドローム和ＳＡが９（閾値）以上である場合には、確度情報Ｄ３にかかわらず、排他的論理和回路２０５に１を出力し、それ以外である場合には排他的論理和回路２０５に１を出力し、１０２ビット分の伝送制御情報１０４のエラー訂正処理を行う。

以上のように、本実施形態では、まず、ステップＳ９０１〜Ｓ９０６で確度情報Ｄ３が「１」である場合についてシンドローム和ＳＡが最大閾値から最少閾値までエラー訂正処理を繰り返し、その後、ステップＳ９０７〜Ｓ９１２で確度情報Ｄ３にかかわらず、シンドローム和ＳＡが最大閾値から最小閾値までエラー訂正処理を繰り返す。エラー条件を徐々に厳しくしてエラー訂正処理を繰り返すことにより、エラー訂正能力を向上させることができる。

なお、第１及び第２の実施形態において、確度情報Ｄ３は１ビットに限定する必要はなく、複数ビット構成とし、エラー訂正の際に多段階的にエラー訂正の可否を判定してもよい。

第１及び第２の実施形態において、エラー訂正部は、シンドローム和ＳＡが閾値以上かつ確度情報Ｄ３がエラーの可能性が高いことを示すビットに対応する復調された伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが閾値以上であるビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。

第１の実施形態では、エラー訂正部は、シンドローム和ＳＡが第１の閾値以上かつ確度情報Ｄ３がエラーの可能性が高いことを示すビットに対応する復調された伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが第１の閾値以上であるビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが第１の閾値より小さい第２の閾値以上かつ確度情報Ｄ３がエラーの可能性が高いことを示すビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが第２の閾値以上であるビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。

第２の実施形態では、エラー訂正部は、シンドローム和ＳＡが第１の閾値以上かつ確度情報Ｄ３がエラーの可能性が高いことを示すビットに対応する復調された伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが第１の閾値より小さい第２の閾値以上かつ確度情報Ｄ３がエラーの可能性が高いことを示すビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが第１の閾値以上であるビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。その後、エラー訂正部は、エラー訂正後のパリティ情報Ｓ０〜Ｓ８１を基に差集合巡回符号の短縮化符号のシンドローム和ＳＡを演算し、演算されたシンドローム和ＳＡが第２の閾値以上であるビットに対応するエラー訂正後の伝送情報１０４をエラー訂正する。

第１及び第２の実施形態の復調装置は、ＴＭＣＣ情報の復調装置として、地上デジタル放送受信の集積回路に用いることができる。パリティ情報１０５の他に確度情報Ｄ３を用いることにより、伝送情報１０４に対するエラー訂正能力を高くすることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

２０１復調部
２０２シンドロームレジスタ
２０３ビットシフトレジスタ
２０４可変閾値多数決論理回路
２０５排他的論理和回路
５０１確度情報生成部
５０２確度情報レジスタ

Claims

伝送情報及びパリティ情報を含む受信信号を入力し、判定閾値を基に前記伝送情報及びパリティ情報を復調し、複数ビットの伝送情報及び複数ビットのパリティ情報を出力する復調部と、
前記受信信号内の伝送情報の信号点が第１の範囲内に位置すればエラーの可能性が低いことを示す確度情報を生成し、前記受信信号内の伝送情報の信号点が第２の範囲内に位置すればエラーの可能性が高いことを示す確度情報を生成する確度情報生成部と、
前記復調されたパリティ情報及び前記確度情報を基に前記復調された伝送情報をエラー訂正するエラー訂正部と
を有することを特徴とする復調装置。
前記エラー訂正部は、前記復調された複数ビットのパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記シンドローム和及び前記確度情報を基に前記復調された伝送情報をエラー訂正することを特徴とする請求項１記載の復調装置。
前記エラー訂正部は、前記シンドローム和が閾値以上かつ前記確度情報がエラーの可能性が高いことを示すビットに対応する前記復調された伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記閾値以上であるビットに対応する前記エラー訂正後の伝送情報をエラー訂正することを特徴とする請求項２記載の復調装置。
前記エラー訂正部は、前記シンドローム和が第１の閾値以上かつ前記確度情報がエラーの可能性が高いことを示すビットに対応する前記復調された伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記第１の閾値以上であるビットに対応する前記エラー訂正後の伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記第１の閾値より小さい第２の閾値以上かつ前記確度情報がエラーの可能性が高いことを示すビットに対応する前記エラー訂正後の伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記第２の閾値以上であるビットに対応する前記エラー訂正後の伝送情報をエラー訂正することを特徴とする請求項３記載の復調装置。
前記エラー訂正部は、前記シンドローム和が第１の閾値以上かつ前記確度情報がエラーの可能性が高いことを示すビットに対応する前記復調された伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記第１の閾値より小さい第２の閾値以上かつ前記確度情報がエラーの可能性が高いことを示すビットに対応する前記エラー訂正後の伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記第１の閾値以上であるビットに対応する前記エラー訂正後の伝送情報をエラー訂正し、
その後、前記エラー訂正後のパリティ情報を基に差集合巡回符号の短縮化符号のシンドローム和を演算し、前記演算されたシンドローム和が前記第２の閾値以上であるビットに対応する前記エラー訂正後の伝送情報をエラー訂正することを特徴とする請求項３記載の復調装置。