JP2010251715A - プラズマcvd装置及びシリコン系薄膜の製造方法 - Google Patents

プラズマcvd装置及びシリコン系薄膜の製造方法 Download PDF

Info

Publication number
JP2010251715A
JP2010251715A JP2010043805A JP2010043805A JP2010251715A JP 2010251715 A JP2010251715 A JP 2010251715A JP 2010043805 A JP2010043805 A JP 2010043805A JP 2010043805 A JP2010043805 A JP 2010043805A JP 2010251715 A JP2010251715 A JP 2010251715A
Authority
JP
Japan
Prior art keywords
exhaust hole
source gas
plasma
plasma cvd
exhaust
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010043805A
Other languages
English (en)
Other versions
JP5488051B2 (ja
Inventor
Tsunenori Komori
常範 小森
Takao Amioka
孝夫 網岡
Keitaro Sakamoto
桂太郎 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2010043805A priority Critical patent/JP5488051B2/ja
Publication of JP2010251715A publication Critical patent/JP2010251715A/ja
Application granted granted Critical
Publication of JP5488051B2 publication Critical patent/JP5488051B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】欠陥が低く、高次シランの混入のない高品質なαSi薄膜を得ることができるプラズマCVD装置、及Si系薄膜の製造方法を提供する。
【解決手段】プラズマCVD装置1は、真空容器2と、それを減圧するための排気系と、被成膜基板を置く接地電極10と、排気孔と原料ガス導入路とを有する放電電極3と、それに高周波電力を印加する高周波電源14と、を備え、前記排気孔には、その壁面に前記原料ガス導入路につながる原料ガス供給口が形成され、前記原料ガス導入路が、前記原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に前記排気孔の壁面が位置するように構成されているものである。また、シリコン系薄膜の製造方法は、上記装置で珪素を含む原料ガスを導入し、該排気孔中において該原料ガスをプラズマ化させ、高次シランを真空容器外へ排気し、プラズマ化したSiH3ラジカルを被成膜基板上に到達させる方法である。
【選択図】図1

Description

本発明はプラズマCVD装置及びプラズマCVD法に関するものである。特にシリコン薄膜太陽電池や、薄膜トランジスタなどに利用される高品質なアモルファスシリコン薄膜を形成するためのプラズマCVD装置及びプラズマCVD法を用いたシリコン系薄膜の製造方法に関するものである。
現在、太陽電池の主流を成す結晶シリコン系太陽電池または、多結晶シリコン系太陽電池と比較して、シリコン薄膜太陽電池は温度依存性がなく、コスト的にも有利であるため次世代の太陽電池として注目されている。
シリコン薄膜太陽電池に用いられるアモルファスシリコン薄膜を作製するための技術として平行平板型プラズマCVD法が採用されている。このような従来の平行平板型プラズマCVD装置を図4に示す。図4に示す従来のプラズマCVD装置1には真空度を保持する排気系を有する真空容器2が備えられ、同容器2内には放電電極3と、基板12を保持する接地電極10が設置されている。接地電極10上には基板12が保持されており、接地電極10の内部には基板を加熱するための加熱機構11が内蔵されている。原料ガスは放電電極3内部へ絶縁物を介しガス供給管5により供給され、放電電極3の内部を通じ放電電極表面4に設けられたシャワープレートより、基板12上へ均一に導入される。また放電電極3にはマッチングボックス13を介し高周波電源14が接続されており、排気系により一定の圧力に保持し、放電電極3に高周波電力を印加してプラズマを発生させ、基板表面にアモルファスシリコン薄膜を形成する。
しかし、このような平行平板型プラズマCVD法で作製されたアモルファスシリコン薄膜は光照射により、膜中の中性ダングリングボンド(欠陥)が増大し、光劣化を起こすことが知られている。この光劣化はStaeber−Wronski効果として30年以上前に見出されているにも関わらず、現在いまだに解消されていない。
またこの光劣化を起こすメカニズムに関しても、現在明確に解明されたわけではないが、その光劣化と相関のあるものとして膜中のSi−H結合濃度が知られており、膜中のSi−H濃度が低いものは光劣化が少ないとの報告がされている(非特許文献1)。その中で膜中のSi−H濃度が増加する原因として、成膜中に発生する高次シランラジカル((SiH:n=2〜5)が原因であるとされており、高次シランラジカルはプラズマ中に生成したSiHラジカルが、Si−H結合に挿入する逐次反応によって成長し、膜中に混入することによって、Si−H結合の増加や、初期のダングリングボンドを膜中に形成するとされている。
このようなSi−H結合の混入やダングリングボンドを抑制する手段として基板表面温度は220℃から250℃が好適であるとされている(非特許文献1)。これはこの範囲より低温であると成膜中のアモルファスシリコン薄膜表面での表面反応が抑制され、欠陥の多い膜となってしまい、またこれより高温となると表面からの水素の脱離が発生し欠陥が多くなったり、太陽電池を作製する際に下地へのダメージが問題になったりするからである。
プラズマ中のガス温度も重要な因子である。高次シランを成長させる逐次反応は三体反応であることが知られ、これを抑える手段としてガス加熱が有効であるとされている(非特許文献2)。SiHラジカルのSi−H結合への挿入反応により生成した高次シランは余剰なエネルギーを第三体(親分子であるSiH)に吸収させることにより安定化を図る。そのため第三体がエネルギーを受け取れないような状態、つまり温度が高い状態であると三体反応が進行せず、高次シランの成長が抑制される。
これらの基板温度や、ガス温度をコントロールする方法として、いくつかの手段が提案されている。例えば特許文献1ではプラズマ雰囲気中に導入する反応ガスを加熱し、基板を加熱することにより、基板温度の低下を抑制する方法が開示されている(特許文献1)。さらに電極中に導入するガス温度を変化させることにより、基板の表面温度を制御する手段等が開示されている(特許文献2)。
さらに近年、トライオード法が考案されSi−H結合濃度を低くする成膜方法が提案された。このトライオード法の成膜装置を図5に示す。トライオード法によるプラズマCVD装置は図5に示すように図4に示した平行平板型プラズマCVD装置の放電電極3と接地電極10の間にメッシュ電極16を挿入し、このメッシュ電極には直流可変電源15が接続されている。このようにトライオード法も平行平板型のCVD法であるが、放電電極3と接地電極間10にメッシュ電極16を挿入し、これに電位(通常負電位)を印加することによって、放電電極3とメッシュ電極16間にプラズマを閉じ込めることが可能になる。メッシュ電極16と接地電極10間にはプラズマが生成しないため、成膜に寄与するラジカルは放電電極3とメッシュ電極16間で生成し、メッシュ電極16の空隙より拡散によって基板12へと到達する。ラジカルの拡散距離は分子量の逆数の平方根に比例する。高次シランラジカルは分子量が大きいため、SiHラジカルに比べ拡散距離が短いことを利用して、選択的にSiHラジカルを基板上へ輸送しようとするものである。これにより、非常に低いSi−H結合濃度を達成し、劣化率の低いアモルファスシリコン薄膜を得ている(非特許文献3)。
特開平8−91987号公報 特開2000−273637号公報

A. Matsuda et al. Solar Energy Materials & Sollar Cells 78 (2003) 3-26 Madoka Takai et al. Thin Solid Films 390 (2001) 83 Satoshi Shimizu et al. JOURNAL OF APPLIED PHYSICS 101、 064911、 (2007)
しかしながら、特許文献1、2に開示されている技術のようにガス加熱を行ったとしても、シャワーヘッド内から真空チャンバ内にガスを導入しようとすると流速は数m/s以上となり、ガス加熱を行おうとしても加熱機構の能力が現実的ではないという問題がある。また基板として一般的に用いられるガラスは熱伝導度の低い材料である。そのためガラスを設置する電極を加熱し、ガラス裏面より加熱しても、表面がガスにより冷やされた場合、ガラス表層の温度が下がってしまうことは十分考えられる。またいくら加熱が可能であったとしてもシャワーヘッド内から真空容器内に導入された際に圧力差によって断熱膨張をおこし、周囲の温度を下げてしまうことが予想される。
また、非特許文献3に開示されている技術では、高次シランラジカルを取り除くためには、メッシュ電極と接地電極間の距離が必要となる。そのため、この距離が不十分であると高次シランラジカルを十分取り除けなくなり、高次シランラジカルを取り除くためにこの距離を長くすると成膜速度が遅くなるという問題がある。
本発明は上記のような事情を鑑みてなされたものであり、欠陥が低く、高次シランの混入のない高品質なアモルファスシリコン薄膜を高い成膜速度で得ることを目的とする。
上記課題を解決するため、本発明のプラズマCVD装置は以下の構成をとる。すなわち、
真空容器と、該真空容器内を減圧下に保持するための排気系と、被成膜基板を置くための接地電極と、排気孔と原料ガス導入路とを有する放電電極と、該放電電極に高周波電力を印加する高周波電源と、を備え、
前記排気孔には、その壁面に前記原料ガス導入路につながる原料ガス供給口が形成され、
前記原料ガス導入路及び前記原料ガス供給口が、該原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に前記排気孔の壁面が位置するように構成されているプラズマCVD装置である。
また、上記課題を解決するため、本発明のシリコン系薄膜の製造方法は以下のプロセスを経るものである。すなわち、
真空容器を減圧下に保持し、
放電電極に排気孔および、原料ガスを排気孔内に排気孔の壁面に向けて放出するように原料ガス導入路を形成し、該原料ガス導入路から少なくとも珪素を含む原料ガスを供給し、
該放電電極に高周波電力を印加して、該排気孔中において該原料ガスをプラズマ化させ、
該電位シールドの電位を接地電位又は負電位に保つことにより、該接地電極に保持された被成膜基板上へのプラズマの流出を防ぎ、
該排気孔より該プラズマ化した原料ガス中に含まれる高次シランを真空容器外へ排気し、
該プラズマ化した原料ガス中に含まれるSiHラジカルを該被成膜基板上に到達させるシリコン系薄膜の製造方法である。
本発明によれば、以下に説明するとおり、真空容器内に導入されるガスの流れおよび、プラズマを制御することによりガス温度および基板温度の低下を防ぎ、高次シランを取り除くことにより、欠陥および高次シランの混入量が少ない高品質なアモルファスシリコン等の薄膜を形成可能なプラズマCVD装置、および高品質なアモルファスシリコン薄膜の製造方法を提供できる。
本発明にかかる第一実施形態によるプラズマCVD装置の構成を示す概略図である。 本発明にかかる第一実施形態によるプラズマCVD装置の放電電極表面と電位シールドの部分の拡大図である。 本発明にかかる第二実施形態によるプラズマCVD装置の構成を示す概略図である。 従来のプラズマCVD装置の構成を示す概略図である。 従来のトライオード法を用いたプラズマCVD装置の構成を示す概略図である。
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
[第一実施の形態]
図1は本発明の第一実施の形態によるプラズマCVD装置の構成を示す概略図である。また図2には放電電極表面4と電位シールド8の部分の拡大図を示す。
図1によると本発明のプラズマCVD装置1には、真空度を保持する排気系を備えた真空容器2と、真空容器2内には放電電極3と、被成膜基板12が置かれる接地電極10が設置されている。
放電電極3にはマッチングボックス13を介して、高周波電源14が接続されている。この高周波電源の周波数は任意に選択が可能で、生産性および均一性の観点から、好ましくは100kHz以上100MHz以下、さらに好ましくは10MHz以上60MHz以下がよい。
被成膜基板12は接地電極10上に動かないように置かれていればよく、例えば接地電極10に座繰りを設けて被成膜基板12をその中に置いたり、別の治具で被成膜基板12を接地電極10に押し付けてもよい。また接地電極10の内部には被成膜基板12を加熱するための加熱機構11が内蔵されている。
放電電極3には排気孔7が形成されている。排気孔7は電極内部を通じて、図示しない真空ポンプ接続され真空排気が可能となっている。この排気孔7の直径はあまり小さすぎると十分な排気能力が得られなかったり、電極の加工が難しくなったりするため好ましくなく、また、大きすぎると均一な放電が得られない。そのため、好ましい範囲としては2mm以上100mm以下であり、さらに好ましくは5mm以上50mm以下である。この排気孔7は放電電極表面4上で均一に配置されていることが好ましい。
また、放電電極3には、原料ガスを供給するための原料ガス導入路6が形成されている。原料ガス導入路6は排気孔7の壁面へ通じ、排気孔7の壁面に原料ガス供給口を形成している。原料ガスは原料ガス導入路6へ、図示しないマスフローコントローラーにより流量をコントロールして供給され、原料ガス供給口から排気孔7の中へ、排気孔7の壁面に向けて放出される。 このように排気孔の中へ原料ガスを導入することにより、被成膜基板に原料ガスが直接噴射されるのが防ぐことができるため、熱導電率の低いガラス基板等であっても表面温度を下げることなく成膜が可能である。その結果、薄膜の成長表面での表面反応が促進され欠陥が少ない膜が得られるものである。
原料ガスを、原料ガス供給口から排気孔7の中へ、排気孔7の壁面に向けて放出する具体的な手段としては、原料ガス導入路6を、原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に排気孔7の壁面が位置するように構成するとよい。ここで、「原料ガス供給口から吐出される原料ガスの流れ方向」とは、原料ガス導入路6内におけるガス流路の原料ガス供給口を含む最後の直線部分の方向のこととする。また「原料ガス供給口から吐出される原料ガスの流れ方向の延長線」とは、原料ガス導入路6内におけるガス流路の原料ガス供給口を含む最後の直線部分の方向を持ち、原料ガス供給口の開口中心を通る直線のこととする。
また、成膜中の排気は放電電極3に形成された排気孔7からのみからの排気でもかまわないが、これ以外に排気系を設け圧力調整を行ってもなんら問題が無い。
原料ガスには一般的にシランガス(SiH)が用いられるが、ハロゲン化物や、ジボラン等のガスを選択することも可能である。また水素や、アルゴン等の不活性ガスで希釈してもかまわない。
さらに、図1のプラズマCVD装置のように、放電電極3と接地電極10の間に、複数の貫通孔9が形成され、電位を一定に保つ電源15を備えた電位シールド板8が設置されていることが好ましい。
この電位シールド板8を設置する目的は、放電電極3に形成された排気孔7の内部にプラズマを局在化させることためであり、トライオード法の要素を取り入れるためである。そのために電位シールド板8を接地、または電位シールド板8に直流可変電源15等を接続し電位を印加することはプラズマをコントロールする上で非常に有効な手段である。電位シールド板8を接地電位または、負電位とすることで、プラズマを排気孔7の中に閉じ込め、電位シールド板8と基板12間に存在するプラズマを弱めることが可能となる。また、電位シールド板8に接続する電源は電位をかけられるものであれば問題ないがなく、周波数がkHzオーダー以上の交流電源であれば自己バイアスが発生し直流電位をかけることができるので、直流電源以外にも、kHz程度の交流電源やRF電源を用いてもよい。
プラズマの閉じ込めを考慮した場合、その電位シールド板8の貫通孔9の中心軸が、放電電極3に形成された排気孔7の中心軸と重なるように配置されることが好ましい。排気孔中に発生するプラズマは、ホロカソード放電による円柱状のプラズマが発生すると考えられ、貫通孔9と排気孔7の中心軸が一致していると、プラズマから接地電位又は負電位である電位シールド板8までの距離が均等となり、プラズマの放電が安定するためである。また、電位シールド板8の貫通孔9の直径は排気孔7の直径より大きすぎるとプラズマが漏れる原因となり、狭すぎるとプラズマからの活性種の拡散が抑えられ成膜速度が維持できないので、好ましくは排気孔径の0.5倍から1.2倍の範囲である.電位シールド板8の貫通孔9の形状はテーパー状等の形状となっていてもかまわない。
このようにしてプラズマを排気孔7中に閉じ込めることにより、プラズマは排気の流れの中に存在することになる。このため拡散長の短い高次シランは排気の流れによって排気され、また拡散長の長いSiHラジカルは拡散によって基板方向へと拡散が可能である。
また、電位シールド板8と基板12間のプラズマが弱められることにより、電位シールド板8と基板12の間では新たな活性種の発生はほとんどなくなることになる。これにより成膜に寄与する高次シラン、SiHラジカルや、SiHラジカルは電位シールド板8の貫通孔9より基板12の方向へ拡散したものに限られることになる。
電位シールド8と基板12との間で起こる反応としては以下のようなものが考えられる。
Si2m+1 + SiH → Si2m+2 + SiH (式1)
SiH + SiH → Si (式2)
SiH + SiH → SiH + SiH (式3)
排気の流れに逆らい基板12の方向へ拡散した高次シランラジカルは、基板12の方向へ拡散中に親分子であるSiHと反応し不活性な高次シランになることにより成膜には関与せず排気される(式1)。SiHラジカルは拡散しながら高次シランへ成長していく過程で親分子であるSiHと反応し不活性になることにより、成膜には関与せず排気される(式2)。一方で親分子との反応により変化しないSiHラジカル(式3)は基板へ到達し、選択的に成膜に寄与することにより、高品質な膜を得ることが可能になる。さらに、電位シールド板8に加熱機構11を設け電位シールド板8を加熱することにより、電位シールド板8と基板12との間を均一に加熱することが可能になり、前述した三体反応の進行を抑えることが可能になる。
[第二実施の形態]
第二実施の形態によるプラズマCVD装置は、第一実施の形態のプラズマCVD装置の放電電極4のガス導入形状を変更させたもので装置の概要に変更は無い。図3にその第二実施の形態によるプラズマCVD装置の放電電極3と、電位シールド板8の拡大図を示す。放電電極3、電位シールド板8の形状は一例を示すものであって、これに限定されるものではない。
図3によると、排気孔7の中に導入されるガス導入の方向は排気の方向と近い方向となっていることがわかる。このように原料ガスを導入することにより、図4に示されるようなガス供給法と比べ、導入するガスの慣性の方向を排気の方向と近くすることにより、排気孔中のガス流速が上昇させることが可能であると思われる。このようにして排気孔7中のガス流速を高めた状態で排気孔7中にプラズマを発生させ、成膜することはより高次シランの排気を促進し、膜中への高次シランの混入を防ぐことができるものである。そのため、導入するガスの慣性と排気の方向を近くする、すなわちガスの導入方向と排気の方向のなす角度が90度以下であることが好ましく、さらに好ましくは60度以下であることが好ましい。具体的な手段としては、原料ガス導入路6を、原料ガス供給口から吐出される原料ガスの流れ方向の延長線と排気孔の中心軸とのなす角度が90度以下となるように構成するとよい。
[実施例1]
第一実施の形態にあるプラズマCVD装置の放電電極にマッチングボックスを介し、60MHzの高周波電源を接続し、基板ヒーター温度を220℃、アースカバー温度を200℃とした。まず、プラズマCVD装置内部を1×10−4Paにまでチャンバ底面に設けられた排気孔を通して排気した。その後、排気系を切り替え放電電極に設けられた排気孔より排気を行い、SiH50sccmをマスフローコントローラーにより放電電極に設けられたガス導入孔より導入し、28Paに調整した。この際の接地電極上に設置された基板表面の温度を測定すると194℃であった。その後、放電電極に30Wの電力を投入し、プラズマを発生させることにより、本発明の目的であるアモルファスシリコン薄膜を接地電極上に設置した単結晶シリコン基板上に形成した。
[実施例2]
第二実施の形態に示すプラズマCVD装置においてガスの導入方向と排気の方向のなす角度が45度としたプラズマCVD装置の放電電極にマッチングボックスを介し、60MHzの高周波電源を接続し、基板ヒーター温度を270℃に設定し、アースカバー温度は加熱しなかった。まず、プラズマCVD装置内部を1×10−4Paにまでチャンバ底面に設けられた排気孔を通して排気した。その後、排気系を切り替え放電電極に設けられた排気孔より排気を行い、SiH50sccmおよび、H150sccmをマスフローコントローラーにより放電電極に設けられたガス導入孔より導入し、37Paに調整した。その後、放電電極に30Wの電力を投入し、プラズマを発生させることにより、本発明の目的であるアモルファスシリコン薄膜を接地電極上に設置した単結晶シリコン基板上に形成した。
[比較例1]
図5に示す従来のプラズマCVD装置の放電電極にマッチングボックスを介し、60MHzの高周波電源を接続し、基板ヒーターを270℃設定とした。まず、プラズマCVD装置を1×10−4Paにまで真空排気し、SiHを50sccmの流量にてマスフローコントローラーにより放電電極表面のシャワーヘッドよりCVD装置内へ導入し、チャンバ底に設けられた排気孔より排気を行い、10Paに調整した。この際の接地電極上に設置された基板表面の温度を測定すると230℃であった。その後、放電電極に10Wの電力を投入し、プラズマを発生させることにより、アモルファスシリコン薄膜基板を接地電極上に設置した単結晶シリコン基板上に形成した。
実施例1、2および、比較例1で得られたアモルファスシリコン薄膜の膜中のSi−Hおよび、Si−H濃度をFT−IRを用いて定量した結果を下表1に示す。
Figure 2010251715
実施例1によると、基板温度が194℃と比較的低いにも関わらず、膜中のSi−H濃度が1%を下回る低い値となっている。さらに実施例2に示すように、導入するガスの慣性の方向を排気の方向と近くすることにより、排気孔中のガス流速が上昇させ、排気孔中のガス流速を高めた状態で成膜を行うことにより、実施例1と比べてもさらに低いSi−H濃度が得られることが分かる。
このように第一、第二実施の形態であるプラズマCVD装置を用い、シリコン薄膜を成させると、従来の平行平板型プラズマCVD装置で形成した膜と比べて高次シランの混入が少なく欠陥が低減された高品質な膜が得られる。また、この高品質なアモルファスシリコン薄膜を太陽電池に適用することで、光劣化が少ない高変換効率の太陽電池を作製することが可能となる。
本発明は、プラズマCVD装置およびアモルファスシリコン薄膜形成に限らず、微結晶シリコン薄膜等の各種薄膜形成、エッチング装置や、プラズマ表面処理装置などにも応用することができるが、その応用範囲が、これらに限られるものではない。
1 プラズマCVD装置
2 真空容器
3 放電電極
4 放電電極表面
5 原料ガス供給管
6 原料ガス導入路
7 排気孔
8 電位シールド板
9 貫通孔
10 接地電極
11 基板加熱機構
12 基板
13 マッチングボックス
14 高周波電源
15 直流電源
16 メッシュ電極

Claims (7)

  1. 真空容器と、
    該真空容器内を減圧下に保持するための排気系と、
    被成膜基板を置くための接地電極と、
    排気孔と原料ガス導入路とを有する放電電極と、
    該放電電極に高周波電力を印加する高周波電源と、を備え、
    前記排気孔には、その壁面に前記原料ガス導入路につながる原料ガス供給口が形成され、
    前記原料ガス導入路が、前記原料ガス供給口から吐出される原料ガスの流れ方向の延長線上に前記排気孔の壁面が位置するように構成されているプラズマCVD装置。
  2. 前記原料ガス供給口から吐出される原料ガスの流れ方向と前記排気孔の中心軸に沿った排気方向とのなす角度が90度以下である請求項1記載のプラズマCVD装置。
  3. 前記放電電極と前記接地電極との間に、複数の貫通孔が形成され、電位を一定に保つ電源を備えた電位シールド板が備えられた請求項1又は2に記載のプラズマCVD装置。
  4. 前記電位シールド板に形成された貫通孔の中心軸と、前記排気孔の中心軸とが重なる請求項1〜3のいずれかに記載のプラズマCVD装置。
  5. 前記電位シールド板が加熱機構を有する請求項1〜4のいずれかに記載のプラズマCVD装置。
  6. 真空容器を減圧下に保持し、
    放電電極に形成された排気孔の中へ、該排気孔の壁面に向けて少なくとも珪素を含む原料ガスを導入し、
    該放電電極に高周波電力を印加して、該排気孔中において該原料ガスをプラズマ化させ、
    該排気孔より該プラズマ化した原料ガス中に含まれる高次シランを真空容器外へ排気し、
    該プラズマ化した原料ガス中に含まれるSiHラジカルを被成膜基板上に到達させるシリコン系薄膜の製造方法。
  7. 前記排気孔へ導入される原料ガスの該排気孔への導入方向と、前記排気孔より排気される高次シランの該排気孔中での排気方向とのなす角度が90度以下である請求項6に記載のシリコン系薄膜の製造方法。
JP2010043805A 2009-03-23 2010-03-01 プラズマcvd装置及びシリコン系薄膜の製造方法 Expired - Fee Related JP5488051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010043805A JP5488051B2 (ja) 2009-03-23 2010-03-01 プラズマcvd装置及びシリコン系薄膜の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009069576 2009-03-23
JP2009069576 2009-03-23
JP2010043805A JP5488051B2 (ja) 2009-03-23 2010-03-01 プラズマcvd装置及びシリコン系薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2010251715A true JP2010251715A (ja) 2010-11-04
JP5488051B2 JP5488051B2 (ja) 2014-05-14

Family

ID=43313668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010043805A Expired - Fee Related JP5488051B2 (ja) 2009-03-23 2010-03-01 プラズマcvd装置及びシリコン系薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP5488051B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222991A (ja) * 2010-03-25 2011-11-04 Toray Ind Inc プラズマcvd装置及び薄膜基板の製造方法
KR20130006301A (ko) * 2011-07-08 2013-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 실리콘막의 제작 방법 및 축전 장치의 제작 방법
CN112609170A (zh) * 2020-11-24 2021-04-06 鑫天虹(厦门)科技有限公司 原子层沉积设备与制程方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115757A (ja) * 2005-10-18 2007-05-10 Mitsubishi Heavy Ind Ltd 放電電極、薄膜製造装置及び太陽電池の製造方法
JP2007266094A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd プラズマcvd装置及びプラズマcvdによる半導体薄膜の成膜方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115757A (ja) * 2005-10-18 2007-05-10 Mitsubishi Heavy Ind Ltd 放電電極、薄膜製造装置及び太陽電池の製造方法
JP2007266094A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd プラズマcvd装置及びプラズマcvdによる半導体薄膜の成膜方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222991A (ja) * 2010-03-25 2011-11-04 Toray Ind Inc プラズマcvd装置及び薄膜基板の製造方法
KR20130006301A (ko) * 2011-07-08 2013-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 실리콘막의 제작 방법 및 축전 장치의 제작 방법
CN112609170A (zh) * 2020-11-24 2021-04-06 鑫天虹(厦门)科技有限公司 原子层沉积设备与制程方法

Also Published As

Publication number Publication date
JP5488051B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5678883B2 (ja) プラズマcvd装置、および、シリコン薄膜の製造方法
JP6103104B2 (ja) 成膜装置
US8431996B2 (en) Plasma processing apparatus and method of producing amorphous silicon thin film using same
JP2006261217A (ja) 薄膜形成方法
KR101321424B1 (ko) 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치
WO2010079766A1 (ja) プラズマ処理装置
US20130213575A1 (en) Atmospheric Pressure Plasma Generating Apparatus
JP5488051B2 (ja) プラズマcvd装置及びシリコン系薄膜の製造方法
JP5614180B2 (ja) プラズマcvd装置
JP5772941B2 (ja) プラズマcvd装置
JPWO2009031520A1 (ja) プラズマ処理装置およびプラズマ処理方法ならびに半導体素子
JP5105898B2 (ja) シリコン系薄膜の成膜方法
JPH11323562A (ja) 薄膜形成装置
JP5862027B2 (ja) プラズマcvd装置及び薄膜基板の製造方法
JP2006319306A (ja) 多結晶質薄膜のインサイチュー成長方法
JP5206478B2 (ja) プラズマcvd装置及びシリコン系薄膜の製造方法
JP5487990B2 (ja) プラズマcvd装置
JP4196517B2 (ja) 半導体素子製造方法
JP2004131305A (ja) シリコン結晶の液相成長方法、太陽電池の製造方法及びシリコン結晶の液相成長装置
JP2009272428A (ja) 反射防止膜成膜方法および反射防止膜成膜装置
JP2009239160A (ja) プラズマcvd装置及びプラズマcvd法
JP4510242B2 (ja) 薄膜形成方法
JP2012204730A (ja) プラズマcvd装置及びシリコン系薄膜の製造方法
JP6194850B2 (ja) 薄膜形成装置
JP2011021256A (ja) ナノ結晶シリコン薄膜の成膜方法及びナノ結晶シリコン薄膜、並びに該薄膜を成膜する成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R151 Written notification of patent or utility model registration

Ref document number: 5488051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees