JP2010250112A - 光導波路の製造方法 - Google Patents

光導波路の製造方法 Download PDF

Info

Publication number
JP2010250112A
JP2010250112A JP2009100099A JP2009100099A JP2010250112A JP 2010250112 A JP2010250112 A JP 2010250112A JP 2009100099 A JP2009100099 A JP 2009100099A JP 2009100099 A JP2009100099 A JP 2009100099A JP 2010250112 A JP2010250112 A JP 2010250112A
Authority
JP
Japan
Prior art keywords
film
optical waveguide
sio
oxide film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009100099A
Other languages
English (en)
Other versions
JP5104808B2 (ja
Inventor
Teruo Kurahashi
輝雄 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009100099A priority Critical patent/JP5104808B2/ja
Publication of JP2010250112A publication Critical patent/JP2010250112A/ja
Application granted granted Critical
Publication of JP5104808B2 publication Critical patent/JP5104808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】光ファイバとの結合損失の低い光導波路を得る。
【解決手段】酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、第1エッチング工程の後、Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、第2の酸化膜上の第1の酸化膜のマスクの両側となる領域に、光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、レジストパターンをマスクとして、第2の酸化膜をエッチングする第2のエッチング工程と、第2のエッチング工程の後、熱酸化を行う熱酸化工程と、熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程を有し、Si層を光導波路とすることを特徴とする光導波路の製造方法により上記課題を解決する。
【選択図】 図6

Description

本発明は、光導波路の製造方法に関する。
レーザ、変調器、方向性結合器、受光器等の光学素子を1つの結晶基板上に形成し、各素子間を光導波路で光学的に結合した半導体光集積回路がある。この半導体光集積回路は、各素子間を光ファイバ等で結合するハイブリッド光回路に比べて、素子間の光軸合せが不要でかつ回路全体の面積が極めて小さいという利点を有している。しかし各素子の構造は互いに異なるため、光導波路による効率的な光結合は困難であり、また光入出力端においては光ファイバとの結合による光損失が生じる。具体的には、光導波路デバイスにおける光導波路は、高さ及び幅が250nm〜500nm程度であり、伝搬する光のスポットサイズが小さいのに対し、結合に用いられる光ファイバの径は、数μm以上と太いため、光ファイバとの結合の際に結合損失が生じる。このため、コア層の厚さを徐々に変化させたテーパー光導波路、コアの幅を徐々に変化させることにより、光導波路からの光の漏れを生じさせて、光ファイバに入射することにより、光ファイバとの結合損失を低減する光導波路等に関する技術が開示されている。
特開平5−257018号公報 特表2008−509450号公報
T. Shoji, Elec-tron. Lett., vol.38, pp1669-1670, 2002.
しかしながら、コア層の厚さを徐々に変化させたテーパー光導波路等を形成することは極めて困難であり、現在開示されている方法では実用的なテーパー光導波路等を得ることができない。
よって、実用的な製造方法により製造可能であって、少ない光損失により光ファイバと結合することが可能な光導波路が望まれている。
本実施の形態の一観点によれば、酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、前記光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法である。
また、本実施の形態の別の観点によれば、酸化層、Si層が積層された基板上に、光導波路となる領域に前記光導波路の出力端において幅が徐々に細くなる第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、一定の間隔を有し平行に2つのレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法である。
開示の光導波路の製造方法によれば、コア層の厚さを徐々に変化させたテーパー光導波路を容易に製造することができるため、低光損失で光ファイバと結合可能な導波路を低コストで得ることができる。
第1の実施の形態における光導波路の製造方法の工程図(1) 第1の実施の形態における光導波路の製造方法の工程図(2) 第1の実施の形態における光導波路の製造方法の工程図(3) 第1の実施の形態における光導波路の製造方法の工程図(4) 第1の実施の形態における光導波路の製造方法の工程図(5) 第1の実施の形態における光導波路の製造方法の工程図(6) 図6における破線7A−7Bにより切断した断面図 第1の実施の形態における光導波路の別の製造方法の説明図 第2の実施の形態における光導波路の製造方法の工程図(1) 第2の実施の形態における光導波路の製造方法の工程図(2) 第2の実施の形態における光導波路の製造方法の工程図(3) 第2の実施の形態における光導波路の製造方法の工程図(4) 第2の実施の形態における光導波路の製造方法の工程図(5) 第2の実施の形態における光導波路の製造方法の工程図(6) 図14における破線15A−15Bにより切断した断面図 第3の実施の形態における光導波路の製造方法の工程図(1) 第3の実施の形態における光導波路の製造方法の工程図(2) 第3の実施の形態における光導波路の製造方法の工程図(3) 第3の実施の形態における光導波路の製造方法の工程図(4) 第3の実施の形態における光導波路の製造方法の工程図(5) 第3の実施の形態における光導波路の製造方法の工程図(6) 図21における破線22A−22Bにより切断した断面図 第4の実施形態におけるリング装荷スローライト・マッハツェンダ変調器の構成図 第4の実施形態におけるトランシーバチップの構成図
実施するための形態について、以下に説明する。
〔第1の実施の形態〕
第1の実施の形態における光導波路の製造方法について説明する。
図1から図6に基づき本実施の形態における光導波路の製造方法について説明する。
最初に、図1に示すように、SOI基板10上にSiO膜14のマスクを形成する。図1(a)は、本実施の形態における光導波路の製造工程の上面図であり、図1(b)は、図1(a)の破線1A−1Bにおいて切断した要部断面図であり、図1(c)は、図1(a)の破線1C−1Dにおいて切断した要部断面図である。本実施の形態において用いられるSOI基板10は、Si基板11上にSiO層12が形成され、更にSi層13が形成されており、SiO層12は下側のクラッド層となる。具体的には、SOI基板10におけるSi層13上に膜厚が約50nmの第1の酸化膜であるSiO膜14をLPCVD(Low Pressure Chemical Vapor Deposition)法により形成する。この後、SiO膜14上にフォトレジストを塗布し、露光装置による露光、現像を行うことによりレジストパターン15を形成する。形成されるレジストパターンは、図1(a)に示されるように、左側が広く右側が狭い形状のパターンであり、左側から右側に緩やかに狭くなる形状のパターンであり、右側の端が光導波路の出射端となるものである。この後、レジストパターン15をマスクとしてRIE(Reactive Ion Etching)法によりレジストパターン15の形成されていない領域のSiO膜14を除去する。この際行われるRIEは、異方性エッチングである。これにより、SiO膜14のマスクが形成される。尚、形成されるSiO膜14は、690℃程度の基板温度においてLPCVDにより低圧状態において形成されるため、400℃程度の基板温度のプラズマCVDにより形成されるSiO膜よりも緻密で密度の高い膜を得ることができる。
次に、図2に示すように、SiO膜14のマスクの形成されていない領域のSi層13を除去する。図2(a)は、本実施の形態における光導波路の製造工程の上面図であり、図2(b)は、図2(a)の破線2A−2Bにおいて切断した要部断面図であり、図2(c)は、図2(a)の破線2C−2Dにおいて切断した要部断面図である。具体的には、レジストパターン15を有機溶剤等により除去した後、RIE法により、SiO膜14をマスクとしてSiO膜14の形成されていない領域のSi層13を除去する。この際、RIEは選択エッチングであるため、Siは除去されるがSiOは、ほとんどエッチングされることはないものの、形成されているSiO膜14の幅が大きく異なる場合等では、RIE後のSiO膜14のエッジ部分の形状は異なる形状となる。即ち、図2(b)に示すように、SiO膜14の幅が広い場合には、エッジ部分の形状は垂直に近いものとなり、図2(c)に示すように、SiO膜14の幅が狭い場合には、エッジ部分は傾斜したテーパーを有する形状となる。
次に、図3に示すように、第2の酸化膜であるSiO膜16を形成する。図3(a)は、本実施の形態における光導波路の製造工程の上面図であり、図3(b)は、図3(a)の破線3A−3Bにおいて切断した要部断面図であり、図3(c)は、図3(a)の破線3C−3Dにおいて切断した要部断面図である。SiO膜16は、CVD(Chemical Vapor Deposition)法により形成され、形成される膜厚は約250nmである。この際、図3(b)及び図3(c)に示すように、SiO膜14の形状が異なるため、積層されるSiO膜16も、この形状の影響により、異なる形状で形成される。即ち、図3(b)に示されるようにエッジ部分の形状が垂直に近く、幅の広いSiO膜14の場合では、SiO膜16は台形状の凸部となる形状となり、図3(c)に示されるように、エッジ部分の形状が傾斜したテーパーを有し、幅の狭いSiO膜14の場合では、台形状とはならず、傾斜を有する単なる凸部となる形状となる。尚、CDV法によりSiO膜16を形成する際の基板温度は400℃である。
次に、図4に示すように、レジストパターン17を形成し、RIEによりSiO膜16を除去する。図4(a)は、本実施の形態における光導波路の製造工程の上面図であり、図4(b)は、図4(a)の破線4A−4Bにおいて切断した要部断面図であり、図4(c)は、図4(a)の破線4C−4Dにおいて切断した要部断面図である。具体的には、SiO膜16上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、レジストパターン17を形成する。形成されるレジストパターン17は、SiO膜14から離れて2本の帯状に形成されており、SiO膜14が細くなるに従い、レジストパターン17の間隔が広くなるよう形成される。尚、SiO膜14が細くなるに従い、即ち、形成される導波路の出射端に近づくに従いレジストパターン17の間隔が広くなるものであれば、帯状でなくともよい。また、この際のRIEの条件は、等方的にエッチングがされる条件であり、RIE装置のチャンバー内の圧力は1Torr以上で行われる。これにより、図4(b)に示すSiO膜14の幅が広い領域では、SiO膜14とレジストパターン17との間が狭く、間に形成されているSiO膜16は多く残存し、また、SiO膜14は厚く残存する。一方、図4(c)に示すSiO膜14の幅が狭い領域では、SiO膜14とレジストパターン17との間が広く、SiO膜16がよりエッチングされるため、SiO膜14はプラズマに曝されやすくなり、より多くエッチングされて、SiO膜14は薄くなる。尚、形成方法の相違によりSiO膜16とSiO膜14のエッチング速度は異なっており、緻密なSiO膜14に比べてSiO膜16はより多くエッチングされる。
次に、図5に示すように、希HFによりSiO膜16及びSiO膜14をエッチングし後退させる。図5(a)は、本実施の形態における光導波路の製造工程の上面図であり、図5(b)は、図5(a)の破線5A−5Bにおいて切断した要部断面図であり、図5(c)は、図5(a)の破線5C−5Dにおいて切断した要部断面図である。具体的には、レジストパターン17を除去した後、0.5%の希HF(フッ酸)によるウエットエッチングによりSiO膜16及びSiO膜14をエッチングする。これにより、図5(b)に示すように、SiO膜14が広い領域では、SiO膜14の膜厚が厚いため、エッチング後においてもSiO膜14が厚く残存しているが、図5(c)に示すように、SiO膜14が狭い領域では、SiO膜14の膜厚が薄く、ウエットエッチングにより除去され、Si層13の表面及び側面の一部が露出する。
次に、図6に示すように、熱酸化を行った後、CVD法により第3の酸化膜であるSiO膜19を成膜する。図6(a)は、本実施の形態における光導波路の製造工程の上面図であり、図6(b)は、図6(a)の破線6A−6Bにおいて切断した要部断面図であり、図6(c)は、図6(a)の破線6C−6Dにおいて切断した要部断面図である。具体的には、1000℃で30分の熱酸化を行う。これにより、図6(c)に示すように、Si膜13の幅が狭く表面及び側面の一部が露出した領域では、Si膜13の表面及び側面の一部より酸化が進行し、Siの熱酸化によりSiO膜18が形成される。一方、図6(b)に示すように、Si膜13が厚く残存している領域では、熱酸化が殆ど進行することはない。熱酸化では、均一に酸素の拡散が進むことから、Si膜13の上部において均一にSiO膜14及び18が形成される。尚、Siを熱酸化することにより形成されるSiOは、体積膨張するため膜厚が厚くなる。この後、CVD法によりSiO膜19を積層形成することにより、上部クラッド層が形成され、Si膜13を光の導波路とする光導波路が出来上がる。
図7に、図6(a)における破線7A−7Bにおいて切断した断面図を示す。本実施の形態の製造方法により製造された光導波路は、図6(b)に示す光導波路の幅の広い領域(図7における左側)より、図6(c)に示す光導波路の幅の狭い領域(図7における右側)に光が進行し、不図示の光ファイバに光が入射する。これにより、不図示の光ファイバに入射する光の結合損失を少なくすることができる。
また、図4に示す工程において、図8に示すように、レジストパターン17をSiO膜14の両側に略平行に形成してもよい。この場合においても、SiO膜14の幅が狭くなるのに従い、レジストパターン17との間隔は広がるため、SiO膜14の幅が狭くなる部分で薄くすることができ、上述の光導波路と同様の導波路を得ることができる。
〔第2の実施の形態〕
次に、第2の実施の形態における光導波路の製造方法について説明する。本実施の形態は、Si層が徐々に厚さが薄くなる光導波路の製造方法に関するものである。
図9から図14に基づき本実施の形態における光導波路の製造方法について説明する。
最初に、図9に示すように、SOI基板30上にSiO膜34のマスクを形成する。図9(a)は、本実施の形態における光導波路の製造工程の上面図であり、図9(b)は、図9(a)の破線9A−9Bにおいて切断した要部断面図であり、図9(c)は、図9(a)の破線9C−9Dにおいて切断した要部断面図である。本実施の形態において用いられるSOI基板30は、Si基板31上にSiO層32が形成され、更にSi層33が形成されており、SiO層32は下側のクラッド層となる。具体的には、SOI基板30におけるSi層33上に膜厚が約50nmの第1の酸化膜であるSiO膜34をLPCVD法により形成し、SiO膜34上にフォトレジストを塗布し、露光装置による露光、現像を行うことによりレジストパターン35を形成する。形成されるレジストパターンは、図9(a)に示されるように、幅の長さが同じ形状のパターンである。尚、右側の端が光導波路の出射端となる。この後、レジストパターン35をマスクとしてRIE法によりレジストパターン35の形成されていない領域のSiO膜34を除去する。この際行われるRIEは、異方性エッチングである。これにより、SiO膜34のマスクが形成される。尚、形成されるSiO膜34は、基板温度が600℃でLPCVD法により低圧状態において形成されるため、一般的なCVD法で形成されるSiO膜よりも緻密で密度の高い膜を得ることができる。
次に、図10に示すように、SiO膜34のマスクの形成されていない領域のSi層33を除去する。図10(a)は、本実施の形態における光導波路の製造工程の上面図であり、図10(b)は、図10(a)の破線10A−10Bにおいて切断した要部断面図であり、図10(c)は、図10(a)の破線10C−10Dにおいて切断した要部断面図である。具体的には、レジストパターン35を有機溶剤等により除去した後、RIE法により、SiO膜34をマスクとしてSiO膜34の形成されていない領域のSi層33を除去する。この際、RIEは選択エッチングであるため、Siは除去されるがSiOは、ほとんどエッチングされることはない。
次に、図11に示すように、第2の酸化膜であるSiO膜36を形成する。図11(a)は、本実施の形態における光導波路の製造工程の上面図であり、図11(b)は、図11(a)の破線11A−11Bにおいて切断した要部断面図であり、図11(c)は、図11(a)の破線11C−11Dにおいて切断した要部断面図である。SiO膜36は、CVD法により形成され、形成される膜厚は約250nmである。この際、図11(b)及び図11(c)に示すように、SiO膜34の形状が異なるため、積層されるSiO膜36も、この形状の影響により、異なる形状で形成される。尚、CDV法によりSiO膜36を形成する際の基板温度は400℃である。
次に、図12に示すように、レジストパターン37を形成し、RIEによりSiO膜36を除去する。図12(a)は、本実施の形態における光導波路の製造工程の上面図であり、図12(b)は、図12(a)の破線12A−12Bにおいて切断した要部断面図であり、図12(c)は、図12(a)の破線12C−12Dにおいて切断した要部断面図である。具体的には、SiO膜36上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、レジストパターン37を形成する。形成されるレジストパターン17は、SiO膜34から離れて2本の帯状に形成されており、光の出射側となる右側方向に、レジストパターン37の間隔が広くなるよう形成される。尚、SiO膜34が細くなるに従い、即ち、形成される導波路の出射端に近づくに従いレジストパターン37の間隔が広くなるものであれば、帯状でなくともよい。また、この際のRIEの条件は、等方的にエッチングがされる条件であり、RIE装置のチャンバー内の圧力は1.8Torrで行われる。これにより、図12(b)に示すSiO膜34の幅が広い領域では、SiO膜34とレジストパターン37との間が狭く、間に形成されたSiO膜36は多く残存し、また、SiO膜34は厚く残存する。一方、図12(c)に示すSiO膜34の幅が狭い領域では、SiO膜34とレジストパターン17との間が広く、SiO膜36がよりエッチングされるため、SiO膜34はプラズマにさらされやすくなり、より多くエッチングされて、SiO膜34は薄くなる。尚、形成方法の相違によりSiO膜36とSiO膜34のエッチング速度は異なっており、緻密なSiO膜34に比べてSiO膜36はより多くエッチングされる。
次に、図13に示すように、希HFによりSiO膜36及びSiO膜34をエッチングし後退させる。図13(a)は、本実施の形態における光導波路の製造工程の上面図であり、図13(b)は、図13(a)の破線13A−13Bにおいて切断した要部断面図であり、図13(c)は、図13(a)の破線13C−13Dにおいて切断した要部断面図である。具体的には、レジストパターン37を除去した後、0.5%の希HFによるウエットエッチングによりSiO膜36及びSiO膜34をエッチングする。これにより、図13(b)に示すように、SiO膜34が広い領域では、SiO膜34の膜厚が厚いため、エッチング後においてもSiO膜34が厚く残存しているが、図13(c)に示すように、SiO膜34が狭い領域では、SiO膜34の膜厚が薄く、ウエットエッチングにより除去され、Si層33の表面及び側面の一部が露出する。
次に、図14に示すように、熱酸化を行った後、CVD法により第3の酸化膜であるSiO膜39を成膜する。図14(a)は、本実施の形態における光導波路の製造工程の上面図であり、図14(b)は、図14(a)の破線14A−14Bにおいて切断した要部断面図であり、図14(c)は、図14(a)の破線14C−14Dにおいて切断した要部断面図である。具体的には、1000℃で30分の熱酸化を行う。これにより、図14(c)に示すように、Si膜33の幅が狭く表面及び側面の一部が露出した領域では、Si膜33の表面及び側面の一部より酸化が進行し、Siの熱酸化によりSiO膜38が形成される。一方、図14(b)に示すように、Si膜33が厚く残存している領域では、熱酸化が殆ど進行することはない。熱酸化では、均一に酸素の拡散が進むことから、Si膜33の上部において均一にSiO膜34及び38が形成される。尚、Siを熱酸化することにより形成されるSiOは、体積膨張するため膜厚が厚くなる。この後、CVD法によりSiO膜19を積層形成することにより、上部クラッド層が形成され、Si膜33を光の導波路とする光導波路が出来上がる。
図15に、図14(a)における破線15A−15Bにおいて切断した断面図を示す。本実施の形態の製造方法により製造された光導波路は、図14(b)に示す光導波路の高さの高い領域(図15における左側の領域)より、図14(c)に示す光導波路の高さが低い領域(図15における右側の領域)に光が進行し不図示の光ファイバに光が入射する。これにより、光ファイバに入射する際の光損失を少なくすることができる。
〔第3の実施の形態〕
第3の実施の形態における光導波路の製造方法について説明する。本実施の形態は、リブ型と称する光導波路の製造方法である。
図16から図21に基づき本実施の形態における光導波路の製造方法について説明する。
最初に、図16に示すように、SOI基板50上にSiO膜54のマスクを形成する。図16(a)は、本実施の形態における光導波路の製造工程の上面図であり、図16(b)は、図16(a)の破線16A−16Bにおいて切断した要部断面図であり、図16(c)は、図16(a)の破線16C−16Dにおいて切断した要部断面図である。本実施の形態において用いられるSOI基板50は、Si基板51上にSiO層52が形成され、更にSi層53が形成されており、SiO層52は下側のクラッド層となる。具体的には、SOI基板50におけるSi層53上に膜厚が約50nmの第1の酸化膜であるSiO膜54をLPCVD法により形成し、SiO膜54上にフォトレジストを塗布し、露光装置による露光、現像を行うことによりレジストパターン15を形成する。形成されるレジストパターンは、図16(a)に示されるように、左側が広く右側が狭い形状のパターンであり、左側から右側に緩やかに狭くなる形状のパターンであり、右側の端が光導波路の出射端となるものである。この後、レジストパターン55をマスクとしてRIE法によりレジストパターン55の形成されていない領域のSiO膜54を除去する。この際行われるRIEは、異方性エッチングである。これにより、SiO膜54のマスクが形成される。尚、形成されるSiO膜54は、基板温度が600℃でLPCVD法により低圧状態において形成されるため、一般的なCVD法で形成されるSiO膜よりも緻密で密度の高い膜を得ることができる。
次に、図17に示すように、SiO膜54のマスクの形成されていない領域のSi層13を除去する。図17(a)は、本実施の形態における光導波路の製造工程の上面図であり、図17(b)は、図17(a)の破線17A−17Bにおいて切断した要部断面図であり、図17(c)は、図17(a)の破線17C−17Dにおいて切断した要部断面図である。具体的には、レジストパターン55を有機溶剤等により除去した後、RIE法により、SiO膜54をマスクとしてSiO膜54の形成されていない領域のSi層53においてドライエッチングを行う。このドライエッチングでは、Si層53を完全に除去するのではなく、SiO層52の表面にSi層53が薄く覆われた領域53aが残存するようにエッチングを行う。この際、RIEは選択エッチングであるため、Siは除去されるがSiOは、ほとんどエッチングされることはないものの、形成されているSiO膜54の幅が大きく異なる場合等では、RIE後におけるSiO膜54のエッジ部分の形状は異なるものとなる。即ち、図17(b)に示すように、SiO膜54の幅が広い場合には、エッジ部分の形状は垂直に近い形状となり、図17(c)に示すように、SiO膜54の幅が狭い場合には、エッジ部分は傾斜したテーパーを有する形状となる。
次に、図18に示すように、第2の酸化膜であるSiO膜56を形成する。図18(a)は、本実施の形態における光導波路の製造工程の上面図であり、図18(b)は、図18(a)の破線18A−18Bにおいて切断した要部断面図であり、図18(c)は、図18(a)の破線18C−18Dにおいて切断した要部断面図である。SiO膜56は、CVD法により形成され、形成される膜厚は約250nmである。この際、図18(b)及び図18(c)に示すように、SiO膜54の形状が異なるため、積層されるSiO膜56も、この形状の影響により、異なる形状で形成される。即ち、図18(b)に示されるようにエッジ部分の形状が垂直に近く、幅の広いSiO膜54の場合では、SiO膜66は台形状の凸部となる形状となり、図18(c)に示されるように、エッジ部分の形状が傾斜したテーパーを有し、幅の狭いSiO膜54の場合では、台形状とはならず、傾斜を有する単なる凸部となる形状となる。尚、CDV法によりSiO膜56を形成する際の基板温度は400℃である。
次に、図19に示すように、レジストパターン57を形成し、RIEによりSiO膜56を除去する。図19(a)は、本実施の形態における光導波路の製造工程の上面図であり、図19(b)は、図19(a)の破線19A−19Bにおいて切断した要部断面図であり、図19(c)は、図19(a)の破線19C−19Dにおいて切断した要部断面図である。具体的には、SiO膜56上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、レジストパターン57を形成する。形成されるレジストパターン57は、SiO膜54から離れて2本の帯状に形成されており、SiO膜54が細くなるに従い、レジストパターン57の間隔が広くなるよう形成される。尚、SiO膜54が細くなるに従い、即ち、形成される導波路の出射端に近づくに従いレジストパターン57の間隔が広くなるものであれば、帯状でなくともよい。また、この際のRIEの条件は、等方的にエッチングがされる条件であり、RIE装置のチャンバー内の圧力は1Torrで行われる。これにより、図19(b)に示すSiO膜54の幅が広い領域では、SiO膜54とレジストパターン57との間が狭く、間に形成されたSiO膜56は多く残存し、また、SiO膜54は厚く残存する。一方、図19(c)に示すSiO膜54の幅が狭い領域では、SiO膜54とレジストパターン17との間が広くSiO膜56がエッチングされるため、SiO膜54はプラズマにさらされやすくなり、より多くエッチングされて、SiO膜54は薄くなる。尚、形成方法の相違によりSiO膜56とSiO膜54のエッチング速度は異なっており、緻密なSiO膜54に比べてSiO膜56はより多くエッチングされる。
次に、図20に示すように、希HFによりSiO膜56及びSiO膜54をエッチングし後退させる。図20(a)は、本実施の形態における光導波路の製造工程の上面図であり、図20(b)は、図20(a)の破線20A−20Bにおいて切断した要部断面図であり、図20(c)は、図20(a)の破線20C−20Dにおいて切断した要部断面図である。具体的には、レジストパターン57を除去した後、0.5%の希HFによるウエットエッチングによりSiO膜56及びSiO膜54をエッチングする。これにより、図20(b)に示すように、SiO膜54が広い領域では、SiO膜54の膜厚が厚いため、エッチング後においてもSiO膜14が厚く残存しているが、図20(c)に示すように、SiO膜54が狭い領域では、SiO膜54の膜厚が薄く、ウエットエッチングにより除去され、Si層53の表面及び側面の一部が露出する。
次に、図21に示すように、熱酸化を行った後、CVD法により第3の酸化膜であるSiO膜59を成膜する。図21(a)は、本実施の形態における光導波路の製造工程の上面図であり、図21(b)は、図21(a)の破線21A−21Bにおいて切断した要部断面図であり、図21(c)は、図21(a)の破線21C−21Dにおいて切断した要部断面図である。具体的には、1000℃で30分の熱酸化を行う。これにより、図21(c)に示すように、Si膜53の幅が狭く表面及び側面の一部が露出した領域では、Si膜53の表面及び側面の一部より酸化が進行し、Siの熱酸化によりSiO膜58が形成される。一方、図21(b)に示すように、Si膜53が厚く残存している領域では、熱酸化が殆ど進行することはない。熱酸化では、均一に酸素の拡散が進むことから、Si膜53の上部において均一にSiO膜54及び58が形成される。尚、Siを熱酸化することにより形成されるSiOは、体積膨張するため膜厚が厚くなる。この後、CVD法によりSiO膜59を積層形成することにより、上部クラッド層が形成され、Si膜53を光の導波路とする光導波路が出来上がる。
図22に、図21(a)における破線22A−22Bにおいて切断した断面図を示す。本実施の形態の製造方法により製造された光導波路は、図21(b)に示す光導波路の幅の広い領域(図22における左側の領域)より、図21(c)に示す光導波路の幅の狭い領域(図22における右側の領域)に光が進行し、不図示の光ファイバに光が入射する。これにより、光ファイバに入射する際の光損失を少なくすることができる。
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。本実施の形態は、第1から第3の実施の形態において作製した光導波路を有する光導波路デバイス及び光送受信機である。
図23に基づき、本実施の形態における光導波路デバイスを説明する。本実施の形態における光導波路デバイスは、リング装荷スローライト・マッハツェンダ変調器100である。このリング装荷スローライト・マッハツェンダ変調器100は、外部共振器レーザ110よりレーザ光を光導波路111に入射し、光導波路111内を光が進行し、カプラ112を介し、光導波路113内を進行する。光導波路113においては側部近傍に設けられた複数の電極114により変調される。この複数の電極114には各々リング状光導波路115が設けられている。この後、カプラ116を介し光導波路117内を光が進行し出射部118より出射され、光ファイバ119に光が入射する。本実施の形態では、光導波路117の出射部118は、第1から第3の実施の形態における光導波路の製造方法により製造されている。よって、光導波路117の出射部118の端面において高さ方向又は、高さ方向と幅方向が狭く形成されており、低い光損失で光ファイバ119に光を入射させることができる。
次に、図24に基づき、本実施の形態における光送受信機について説明する。本実施の形態における光送受信機であるトランシーバチップは、図23において説明したリング装荷スローライト・マッハツェンダ変調器100を有するものである。本実施の形態におけるトランシーバチップは、半導体レーザ120(図23における外部共振器レーザ110に相当する)を有しており、この半導体レーザ120を駆動するためのレーザ駆動電源121を有している。この半導体レーザ120からは連続したレーザ光が出射されており、光導波路122及び123に入射する。光導波路123はモニタ用フォトディテクタ124に接続されており、半導体レーザ120の光量がモニタされ、レーザ駆動電源121の出力にフィードバックがかけられる。また、光導波路122に入射した光は、リング装荷スローライト・マッハツェンダ変調器100に入射する。
一方、本実施の形態におけるトランシーバチップには、電気信号入力部125より電気信号が入力し、変調器ドライバ回路126を介して、リング装荷スローライト・マッハツェンダ変調器100に変調がかけられる。具体的には、リング装荷スローライト・マッハツェンダ変調器100に設けられた複数の電極114に変調された電気信号が印加される。リング装荷スローライト・マッハツェンダ変調器100では、変調された電気信号に基づき変調された光信号が生成され、リング装荷スローライト・マッハツェンダ変調器100の出射部118より光ファイバ127に光信号が出力される。
また、本実施の形態におけるトランシーバチップには、光入力部である光ファイバ131からの光信号が入力しており、入力した光信号は、光導波路132を介し、フォトディテクタ133に入射する。フォトディテクタ133に入射した光信号は電気信号に変換され、この電気信号が電気アンプ134に入力し増幅され、電気信号出力部135より出力される。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の付記を開示する。
(付記1)
酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、前記光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。
(付記2)
前記第1エッチング工程における第1の酸化膜のマスクは、前記光導波路の出力端において幅が徐々に細くなるように形成されているものであることを特徴とする付記1に記載の光導波路の製造方法。
(付記3)
酸化層、Si層が積層された基板上に、光導波路となる領域に前記光導波路の出力端において幅が徐々に細くなる第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、一定の間隔を有し平行に2つのレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。
(付記4)
前記第1のエッチング工程において、前記第1の酸化膜をマスクの形成されていない領域の前記Si層を除去することを特徴とする付記1から3のいずれかに記載の光導波路の製造方法。
(付記5)
前記第1の酸化膜はLPCVD法により形成されるものであることを特徴とする付記1から4のいずれかに記載の光導波路の製造方法。
(付記6)
前記第2の酸化膜はCVD法により形成されるものであることを特徴とする付記1から5のいずれかに記載の光導波路の製造方法。
(付記7)
前記第2の酸化膜の成膜時の基板温度より前記第1の酸化膜の成膜時の基板温度の方が高いことを特徴とする付記1から6のいずれかに記載の光導波路の製造方法。
(付記8)
前記第2のエッチング工程により、前記第1の酸化膜をマスクのうち、前記光導波路の出力端側において一部は除去されるものであることを特徴とする付記1から7のいずれかに記載の光導波路の製造方法。
(付記9)
前記第2のエッチング工程は、前記酸化膜を等方的にエッチングするドライエッチングであることを特徴とする付記1から8のいずれかに記載の光導波路の製造方法。
(付記10)
前記ドライエッチングは、RIEであることを特徴とする付記1から9のいずれかに記載の光導波路の製造方法。
(付記11)
前記第2のエッチング工程は、前記ドライエッチングの後、前記酸化膜のウエットエットエッチングを行うことを特徴とする付記9または10に記載の光導波路の製造方法。
(付記12)
前記ウエットエッチングはHFによるものであることを特徴とする付記11に記載の光導波路の製造方法。
(付記13)
前記基板はSOI基板であって、前記酸化層はSiO層であることを特徴とする付記1から12に記載の光導波路の製造方法。
(付記14)
前記第1の酸化膜、前記第2の酸化膜及び前記第3の酸化膜は、SiO膜であることを特徴とする付記1から13に記載の光導波路の製造方法。
10 SOI基板
11 Si基板
12 SiO
13 Si層
14 SiO膜(第1の酸化膜)
15 レジストパターン
16 SiO膜(第2の酸化膜)
17 レジストパターン
18 SiO
19 SiO膜(第3の酸化膜)
100 リング装荷スローライト・マッハツェンダ変調器
110 外部共振器レーザ
111 光導波路
112 カプラ
113 光導波路
114 電極
115 リング状光導波路
116 カプラ
117 光導波路
118 出射部
119 光ファイバ
120 半導体レーザ
121 レーザ駆動電源
122 光導波路
123 光導波路
124 モニタ用フォトディテクタ
125 電気信号入力部
126 変調器ドライバ回路
127 光ファイバ
131 光ファイバ
132 光導波路
133 フォトディテクタ
134 電気アンプ
135 電気信号出力部

Claims (6)

  1. 酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
    前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
    前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、前記光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
    前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
    前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
    を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。
  2. 前記第1エッチング工程における第1の酸化膜のマスクは、前記光導波路の出力端において幅が徐々に細くなるように形成されているものであることを特徴とする請求項1に記載の光導波路の製造方法。
  3. 酸化層、Si層が積層された基板上に、光導波路となる領域に前記光導波路の出力端において幅が徐々に細くなる第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
    前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
    前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、一定の間隔を有し平行に2つのレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
    前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
    前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
    を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。
  4. 前記第1のエッチング工程において、前記第1の酸化膜をマスクの形成されていない領域の前記Si層を除去することを特徴とする請求項1から3のいずれかに記載の光導波路の製造方法。
  5. 前記第2のエッチング工程は、前記酸化膜を等方的にエッチングするドライエッチングであることを特徴とする請求項1から4のいずれかに記載の光導波路の製造方法。
  6. 前記第2のエッチング工程は、前記ドライエッチングの後、前記酸化膜のウエットエットエッチングを行うことを特徴とする請求項5に記載の光導波路の製造方法。
JP2009100099A 2009-04-16 2009-04-16 光導波路の製造方法 Expired - Fee Related JP5104808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100099A JP5104808B2 (ja) 2009-04-16 2009-04-16 光導波路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100099A JP5104808B2 (ja) 2009-04-16 2009-04-16 光導波路の製造方法

Publications (2)

Publication Number Publication Date
JP2010250112A true JP2010250112A (ja) 2010-11-04
JP5104808B2 JP5104808B2 (ja) 2012-12-19

Family

ID=43312504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100099A Expired - Fee Related JP5104808B2 (ja) 2009-04-16 2009-04-16 光導波路の製造方法

Country Status (1)

Country Link
JP (1) JP5104808B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074890A1 (ja) * 2003-02-18 2004-09-02 Fujitsu Limited 光導波路デバイスの製造方法および光導波路デバイス
JP2005070557A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Works Ltd スポットサイズ変換器およびその製造方法
WO2008111447A1 (ja) * 2007-03-14 2008-09-18 Nec Corporation 光導波路及びその製造方法
JP2010230982A (ja) * 2009-03-27 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> スポットサイズ変換素子の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074890A1 (ja) * 2003-02-18 2004-09-02 Fujitsu Limited 光導波路デバイスの製造方法および光導波路デバイス
JP2005070557A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Works Ltd スポットサイズ変換器およびその製造方法
WO2008111447A1 (ja) * 2007-03-14 2008-09-18 Nec Corporation 光導波路及びその製造方法
JP2010230982A (ja) * 2009-03-27 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> スポットサイズ変換素子の作製方法

Also Published As

Publication number Publication date
JP5104808B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
TWI431348B (zh) Light control element and manufacturing method thereof
JP5413810B2 (ja) 光導波路及びその製造方法
US8818146B2 (en) Silica-on-silicon waveguides and related fabrication methods
JP6490705B2 (ja) 半導体光集積素子およびその製造方法
US20150003782A1 (en) Polarization conversion device
JP5357214B2 (ja) 光集積回路
CN113296292B (zh) 一种有机无机混合集成的聚合物可变光衰减器及其制备方法
JP3943615B2 (ja) 光回路素子およびそれを用いた集積型光回路装置
US20130223790A1 (en) Optical Waveguide Arrangements Comprising An Auxiliary Waveguide - Like Structure
JP5104808B2 (ja) 光導波路の製造方法
JP4146788B2 (ja) 光導波路接続モジュールおよびその導波路作製方法
JP2007328257A (ja) 光導波路、光デバイスおよび光導波路の製造方法
JP2010008686A (ja) 光変調素子及びその製造方法
JPH05173036A (ja) 光導波路形成法
JP3999748B2 (ja) 波長変換素子の製造方法
JP2016161915A (ja) 光導波路素子および光学デバイス
JP2005266005A (ja) フォトニック結晶を備えた光回路およびその製造方法
CN114114533B (zh) 一种三维光波导调制结构及其制备方法
JP4954828B2 (ja) 光導波回路およびその製造方法
JP2005292245A (ja) 光学素子およびその製造方法
US11740491B2 (en) Optical module and manufacturing method thereof
JP2006146127A (ja) 光導波路の製造方法
JP6685548B2 (ja) スポットサイズ変換器
JP2009186577A (ja) 光集積回路、光電子集積回路およびこれらの製造方法
JPH10111423A (ja) 半導体偏波回転素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees