JP2010250112A - 光導波路の製造方法 - Google Patents
光導波路の製造方法 Download PDFInfo
- Publication number
- JP2010250112A JP2010250112A JP2009100099A JP2009100099A JP2010250112A JP 2010250112 A JP2010250112 A JP 2010250112A JP 2009100099 A JP2009100099 A JP 2009100099A JP 2009100099 A JP2009100099 A JP 2009100099A JP 2010250112 A JP2010250112 A JP 2010250112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- optical waveguide
- sio
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
【解決手段】酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、第1エッチング工程の後、Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、第2の酸化膜上の第1の酸化膜のマスクの両側となる領域に、光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、レジストパターンをマスクとして、第2の酸化膜をエッチングする第2のエッチング工程と、第2のエッチング工程の後、熱酸化を行う熱酸化工程と、熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程を有し、Si層を光導波路とすることを特徴とする光導波路の製造方法により上記課題を解決する。
【選択図】 図6
Description
第1の実施の形態における光導波路の製造方法について説明する。
次に、第2の実施の形態における光導波路の製造方法について説明する。本実施の形態は、Si層が徐々に厚さが薄くなる光導波路の製造方法に関するものである。
第3の実施の形態における光導波路の製造方法について説明する。本実施の形態は、リブ型と称する光導波路の製造方法である。
次に、第4の実施の形態について説明する。本実施の形態は、第1から第3の実施の形態において作製した光導波路を有する光導波路デバイス及び光送受信機である。
(付記1)
酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、前記光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。
(付記2)
前記第1エッチング工程における第1の酸化膜のマスクは、前記光導波路の出力端において幅が徐々に細くなるように形成されているものであることを特徴とする付記1に記載の光導波路の製造方法。
(付記3)
酸化層、Si層が積層された基板上に、光導波路となる領域に前記光導波路の出力端において幅が徐々に細くなる第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、一定の間隔を有し平行に2つのレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。
(付記4)
前記第1のエッチング工程において、前記第1の酸化膜をマスクの形成されていない領域の前記Si層を除去することを特徴とする付記1から3のいずれかに記載の光導波路の製造方法。
(付記5)
前記第1の酸化膜はLPCVD法により形成されるものであることを特徴とする付記1から4のいずれかに記載の光導波路の製造方法。
(付記6)
前記第2の酸化膜はCVD法により形成されるものであることを特徴とする付記1から5のいずれかに記載の光導波路の製造方法。
(付記7)
前記第2の酸化膜の成膜時の基板温度より前記第1の酸化膜の成膜時の基板温度の方が高いことを特徴とする付記1から6のいずれかに記載の光導波路の製造方法。
(付記8)
前記第2のエッチング工程により、前記第1の酸化膜をマスクのうち、前記光導波路の出力端側において一部は除去されるものであることを特徴とする付記1から7のいずれかに記載の光導波路の製造方法。
(付記9)
前記第2のエッチング工程は、前記酸化膜を等方的にエッチングするドライエッチングであることを特徴とする付記1から8のいずれかに記載の光導波路の製造方法。
(付記10)
前記ドライエッチングは、RIEであることを特徴とする付記1から9のいずれかに記載の光導波路の製造方法。
(付記11)
前記第2のエッチング工程は、前記ドライエッチングの後、前記酸化膜のウエットエットエッチングを行うことを特徴とする付記9または10に記載の光導波路の製造方法。
(付記12)
前記ウエットエッチングはHFによるものであることを特徴とする付記11に記載の光導波路の製造方法。
(付記13)
前記基板はSOI基板であって、前記酸化層はSiO2層であることを特徴とする付記1から12に記載の光導波路の製造方法。
(付記14)
前記第1の酸化膜、前記第2の酸化膜及び前記第3の酸化膜は、SiO2膜であることを特徴とする付記1から13に記載の光導波路の製造方法。
11 Si基板
12 SiO2層
13 Si層
14 SiO2膜(第1の酸化膜)
15 レジストパターン
16 SiO2膜(第2の酸化膜)
17 レジストパターン
18 SiO2膜
19 SiO2膜(第3の酸化膜)
100 リング装荷スローライト・マッハツェンダ変調器
110 外部共振器レーザ
111 光導波路
112 カプラ
113 光導波路
114 電極
115 リング状光導波路
116 カプラ
117 光導波路
118 出射部
119 光ファイバ
120 半導体レーザ
121 レーザ駆動電源
122 光導波路
123 光導波路
124 モニタ用フォトディテクタ
125 電気信号入力部
126 変調器ドライバ回路
127 光ファイバ
131 光ファイバ
132 光導波路
133 フォトディテクタ
134 電気アンプ
135 電気信号出力部
Claims (6)
- 酸化層、Si層が積層された基板上に、光導波路となる領域に第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、前記光導波路の出力端に近づくに従い、相互に間隔が徐々に広がる2つのレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。 - 前記第1エッチング工程における第1の酸化膜のマスクは、前記光導波路の出力端において幅が徐々に細くなるように形成されているものであることを特徴とする請求項1に記載の光導波路の製造方法。
- 酸化層、Si層が積層された基板上に、光導波路となる領域に前記光導波路の出力端において幅が徐々に細くなる第1の酸化膜のマスクを形成し、前記第1の酸化膜をマスクとして前記Si層をエッチングする第1エッチング工程と、
前記第1エッチング工程の後、前記Si層を覆う第2の酸化膜を形成する第2の酸化膜形成工程と、
前記第2の酸化膜上の前記第1の酸化膜のマスクの両側となる領域に、一定の間隔を有し平行に2つのレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記第2の酸化膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後、熱酸化を行う熱酸化工程と、
前記熱酸化工程の後、第3の酸化膜を形成する第3の酸化膜形成工程と、
を有し、前記Si層を光導波路とすることを特徴とする光導波路の製造方法。 - 前記第1のエッチング工程において、前記第1の酸化膜をマスクの形成されていない領域の前記Si層を除去することを特徴とする請求項1から3のいずれかに記載の光導波路の製造方法。
- 前記第2のエッチング工程は、前記酸化膜を等方的にエッチングするドライエッチングであることを特徴とする請求項1から4のいずれかに記載の光導波路の製造方法。
- 前記第2のエッチング工程は、前記ドライエッチングの後、前記酸化膜のウエットエットエッチングを行うことを特徴とする請求項5に記載の光導波路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100099A JP5104808B2 (ja) | 2009-04-16 | 2009-04-16 | 光導波路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009100099A JP5104808B2 (ja) | 2009-04-16 | 2009-04-16 | 光導波路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010250112A true JP2010250112A (ja) | 2010-11-04 |
JP5104808B2 JP5104808B2 (ja) | 2012-12-19 |
Family
ID=43312504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009100099A Expired - Fee Related JP5104808B2 (ja) | 2009-04-16 | 2009-04-16 | 光導波路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5104808B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004074890A1 (ja) * | 2003-02-18 | 2004-09-02 | Fujitsu Limited | 光導波路デバイスの製造方法および光導波路デバイス |
JP2005070557A (ja) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Works Ltd | スポットサイズ変換器およびその製造方法 |
WO2008111447A1 (ja) * | 2007-03-14 | 2008-09-18 | Nec Corporation | 光導波路及びその製造方法 |
JP2010230982A (ja) * | 2009-03-27 | 2010-10-14 | Nippon Telegr & Teleph Corp <Ntt> | スポットサイズ変換素子の作製方法 |
-
2009
- 2009-04-16 JP JP2009100099A patent/JP5104808B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004074890A1 (ja) * | 2003-02-18 | 2004-09-02 | Fujitsu Limited | 光導波路デバイスの製造方法および光導波路デバイス |
JP2005070557A (ja) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Works Ltd | スポットサイズ変換器およびその製造方法 |
WO2008111447A1 (ja) * | 2007-03-14 | 2008-09-18 | Nec Corporation | 光導波路及びその製造方法 |
JP2010230982A (ja) * | 2009-03-27 | 2010-10-14 | Nippon Telegr & Teleph Corp <Ntt> | スポットサイズ変換素子の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5104808B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI431348B (zh) | Light control element and manufacturing method thereof | |
JP5413810B2 (ja) | 光導波路及びその製造方法 | |
US8818146B2 (en) | Silica-on-silicon waveguides and related fabrication methods | |
JP6490705B2 (ja) | 半導体光集積素子およびその製造方法 | |
US20150003782A1 (en) | Polarization conversion device | |
JP5357214B2 (ja) | 光集積回路 | |
CN113296292B (zh) | 一种有机无机混合集成的聚合物可变光衰减器及其制备方法 | |
JP3943615B2 (ja) | 光回路素子およびそれを用いた集積型光回路装置 | |
US20130223790A1 (en) | Optical Waveguide Arrangements Comprising An Auxiliary Waveguide - Like Structure | |
JP5104808B2 (ja) | 光導波路の製造方法 | |
JP4146788B2 (ja) | 光導波路接続モジュールおよびその導波路作製方法 | |
JP2007328257A (ja) | 光導波路、光デバイスおよび光導波路の製造方法 | |
JP2010008686A (ja) | 光変調素子及びその製造方法 | |
JPH05173036A (ja) | 光導波路形成法 | |
JP3999748B2 (ja) | 波長変換素子の製造方法 | |
JP2016161915A (ja) | 光導波路素子および光学デバイス | |
JP2005266005A (ja) | フォトニック結晶を備えた光回路およびその製造方法 | |
CN114114533B (zh) | 一种三维光波导调制结构及其制备方法 | |
JP4954828B2 (ja) | 光導波回路およびその製造方法 | |
JP2005292245A (ja) | 光学素子およびその製造方法 | |
US11740491B2 (en) | Optical module and manufacturing method thereof | |
JP2006146127A (ja) | 光導波路の製造方法 | |
JP6685548B2 (ja) | スポットサイズ変換器 | |
JP2009186577A (ja) | 光集積回路、光電子集積回路およびこれらの製造方法 | |
JPH10111423A (ja) | 半導体偏波回転素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5104808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |