JP2010246001A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2010246001A
JP2010246001A JP2009094824A JP2009094824A JP2010246001A JP 2010246001 A JP2010246001 A JP 2010246001A JP 2009094824 A JP2009094824 A JP 2009094824A JP 2009094824 A JP2009094824 A JP 2009094824A JP 2010246001 A JP2010246001 A JP 2010246001A
Authority
JP
Japan
Prior art keywords
layer
electronic component
bonding
metal
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009094824A
Other languages
English (en)
Inventor
Shinya Aoki
信也 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009094824A priority Critical patent/JP2010246001A/ja
Publication of JP2010246001A publication Critical patent/JP2010246001A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】接合部からのろう材の飛散や溢れ出しを防止すると共に、接合強度を安定化させた電子部品及びその製造方法を提供することを目的としている。
【解決手段】本発明の電子部品は、第1の被接合部材と第2の被接合部材とを、互いの接合面に夫々第1の金属メタライズ、第2の金属メタライズを施すと共に、第1の金属メタライズと第2の金属メタライズとをロウ材を挟んで接合してなり、ロウ材がInであり、接合部が金属メタライズとInとの拡散により形成された共晶合金であり、第1の金属メタライズの幅をl1とし、第2の金属メタライズの幅をl2とし、ロウ材の幅をl3とし、ロウ材の側面から突出した第1の金属メタライズの側面の長さをL1とし、ロウ材の側面から突出した第2の金属メタライズの側面の長さをL2としたとき、l3<l1<l2、L1<L2、の関係を満足することを特徴とする。
【選択図】図3

Description

本発明は、電子機器等に用いられる圧電振動子等の電子部品に関し、特に複数の基材を共晶合金を用いて気密的に接合封止してなる電子部品およびその製造方法に関するものである。
従来、電子部品の実装に用いる半田材として、Sn(錫)とPb(鉛)の共晶合金がある。この共晶半田は62Sn−38Pb(wt%)組成からなり、共晶点の溶融温度が183度でリフロー用として電子部品の実装に用いられていた。しかし、このような共晶合金を用いた電子機器が廃棄された場合、有害な鉛が酸性雨などにより地下水又は河川へ溶出して汚染する土壌汚染及び水質汚染の問題が生じていた。そこで近年、環境保護の観点から鉛を含まない所謂、鉛フリー半田が着目されている。
特許文献1には、鉛フリー半田であるSi−Auからなる共晶合金を用いて複数の基板を接合してなる水晶振動子が開示されている。図13に示すように、振動子用水晶の両主面側に保持用水晶を接合してなる水晶振動子において、振動子用水晶101の両主面外周の下地電極(Cr−Au)111a,111bと、前記振動子用水晶101に対向する面側の保持用水晶102a,102bの外周の下地電極(Cr−Au)111c,111dとに夫々形成した共晶合金(Si−Au)からなる第1接合部113a,113bと第2接合部113c,113dとを当接させて、共晶合金を385度(水晶α―β転位温度573度より低い温度)で加熱溶融することにより前記第1接合部113a,113bと第2接合部113c,113dとを接合して3層構造の水晶振動子を構成することが開示されている。
図14は特許文献2に開示された圧電素子容器の部分断面図であって、セラミック基板121上にキャップ122を半田123を用いて接合して封止するにあたり、セラミック基板121の外周に形成した第1メタライズリング124の内側の縁がキャップ122の封止面に形成した第2メタライズリング125の内側の縁よりも外側にした圧電素子容器が開示されている。
図15は特許文献3に開示された気密容器であって、凹部138を有する容器136とガラスリッド131とをろう材である半田133を用いて接合して気密封止するにあたり、ガラスリッド131の封止面に設けた第1メタライズリング132の表面に形成した半田リング133を容器136の封止面に形成した第2メタライズリング137を当接したとき、半田が容器136の内側に飛散したり、流れ出ないようにガラスリッド131の第1メタライズリング132の内側に隙間135を介して第3メタライズリング134を形成した気密容器が開示されている。
図16は特許文献4に開示されたセラミックパッケージであって、凹部146を有するセラミック製容器142とセラミック製蓋141の双方の封止面に半田メタライズ145,145′を形成するとともに、少なくともどちらか一方の半田メタライズの内側に溝148を設けることにより、凹部146内への半田の流出を防止したセラミックパッケージが開示されている。
図17は特許文献5に開示された圧電デバイスであって、以下のような圧電デバイス用容器が開示されている。パッケージ157の上端に予めメタライズ部182が形成されており、パッケージ側の下から上の順にタングステン182a、ニッケル182b、金182cの各層が形成されている。この他にモリブデン182a、ニッケル182b、金182cの層構造とすることもできる。またコバール製の蓋体140の少なくとも接合面にはニッケル層183aの表面に金層183bがメッキされたメッキ層183が形成されている。パッケージ157と蓋体140の両方の接合面には金が露出している。パッケージ157と蓋体140とを加熱チャンバー内等に収容して、金とゲルマニウムからなる共晶合金Au−Geのろう材184を用いて、当該ろう材(Au−Ge)184を加熱することにより溶融させて接合している。
特開2001−119264号公報 特開平7−22888号公報 特開昭52−22493号公報 特開昭53−7172号公報 特開2008−72705号公報
しかしながら、特許文献1乃至5には次のような問題がある。
特許文献1では、水晶振動子用水晶の両主面外周と保持用水晶の対向する面の外周に共晶合金を形成させているが、接合時に両水晶基板のアライメントがずれると接合領域が一致せず接合領域が少なくなってしまうため、接合強度の劣化を招き、接合信頼性の低下による気密性の確保が困難となる問題があった。さらに積層させた共晶合金を融解させて接合するプロセスの場合、お互いの接合部のアライメントがずれると共晶組成にバラツキが生じるため、容器の気密信頼性が低下するという問題があった。従って、本構造では、位置ズレしないような高精度な装置が必要となりコスト高となってしまう。
特許文献2では、下地膜と低融点金属層が同面積で形成されているため、接合時にろう材がウェハ面に溢れ出てしまう。溢れ出したろう材はメタライズパターン以外に付着すると密着強度がないため、簡単に剥がれ落ちて電極間ショートや圧電デバイスの発振不良等の要因となる問題があった。
特許文献3では、ガラスリッドのメタライズリングよりも容器のメタライズリングのリング幅が広く、加熱により容器のメタライズリングの全面にろう材である半田が流れ出ると共晶合金である半田の組成が変化してしまい、それに伴って接合信頼性が劣化してしまうという問題があった。
特許文献4では、セラミック表面に溝を形成しなければならず、製造の煩雑性の問題があった。
特許文献5では、パッケージ157と蓋体140の両方の接合面には金が露出しており、ろう材である共晶合金Au−Geが加熱により溶融したとき、夫々の接合面の前記金と拡散を起こし、Au−Geの組成比率が変化してしまい、それに伴って接合信頼性が劣化してしまうという問題があった。
そこで本発明は、上記従来技術の問題点を解決するため、接合部からのろう材の飛散や溢れ出しを防止すると共に、接合強度を安定化させた電子部品及びその製造方法を提供することを目的としている。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
〔適用例1〕第1の被接合部材と第2の被接合部材とを、互いの接合面に夫々第1の金属メタライズ、第2の金属メタライズを施すと共に、前記第1の金属メタライズと前記第2の金属メタライズとをロウ材を挟んで接合してなる電子部品であって、前記ロウ材がInであり、接合部が前記金属メタライズと前記Inとの拡散により形成された共晶合金であり、前記第1の金属メタライズの幅をl1とし、前記第2の金属メタライズの幅をl2とし、前記ロウ材の幅をl3とし、前記ロウ材の側面から突出した前記第1の金属メタライズの側面の長さをL1とし、前記ロウ材の側面から突出した前記第2の金属メタライズの側面の長さをL2としたとき、l3<l1<l2、L1<L2、の関係を満足することを特徴とする電子部品。
これによれば、低融点金属層が下地膜及び接合用金属膜の間で接合されるため、固相−液相相互拡散接合によりパッケージ接合面は常に同一の組成比となり目標とする金属組成の共晶金属が得られる。このため接合部からのろう材の飛散や溢れ出しを防止し、パッケージの接合強度を安定化させることができる。また上層の低融点金属層が下地膜以外に濡れ広がって剥がれ落ちパッケージ内の励振電極に付着することがなく振動体の発振精度を安定化させることができる。
〔適用例2〕前記L2と前記L1の差分をL3としたとき、前記第1の被接合部材と前記第2の被接合部材との接合誤差ΔLが、ΔL≦L3を満足することを特徴とする適用例1に記載の電子部品。
これによれば、低融点金属層が下地膜及び接合用金属膜の間で十分な拡散領域を確保することができる。このため目標とする金属組成の共晶金属が得られて接合強度を安定化させることができる。また上層の接合膜が下地膜以外に濡れ広がって剥がれ落ちパッケージ内の励振電極に付着するという不具合がなくなり振動片の発振精度を安定化させることができる。
〔適用例3〕前記第1及び第2の被接合部材は、一方が電子素子を収容する容器であり、他方が当該容器の開口部を封止するリッドであることを特徴とする適用例1又は2に記載の電子部品。
これによれば、Au−In共晶合金の共晶点は約500度となり、気密性の劣化のおそれがなく、高精度な2層積層構造の電子部品が得られる。
〔適用例4〕前記被接合部材は、3つの部材からなり、第1の被接合部材が電子素子層であり、第2及び第3の被接合部材が前記電子素子層の上下面を夫々保持する第1のケースと第2のケースであることを特徴とする適用例1又は2に記載の電子部品。
これによれば、第1接合で形成された共晶結合は接合温度よりも高くなっているため、第2接合又はリフロー等の熱処理などの後工程を行う際、加熱により第1接合が溶解することがなく気密性の劣化のおそれがなく、高精度な3層積層構造の電子部品が得られる。
〔適用例5〕前記金属メタライズの少なくとも表面層がAuであることを特徴とする適用例1乃至4の何れか1項に記載の電子部品。
これによれば、Au−In共晶合金の共晶点は約500度となり、共晶合金に悪影響を与えることなく電子部品をリフローを用いてプリント配線基板上などに実装することができる。
〔適用例6〕前記共晶合金のInの含有比率が36.8以上53.8wt%以下であることを特徴とする適用例5に記載の電子部品。
これによれば、Au−In共晶合金の結晶粒を極めて小さくした緻密な構造を実現できるので、接合信頼性を格段に向上させることができる。
〔適用例7〕前記共晶合金を構成するAuとInの組成比率がAu:In=46.2:53.8(wt%)であることを特徴とする適用例5又は6に記載の電子部品。
これによれば、Au−In共晶合金の結晶粒が極めて小さく緻密な構造を実現できるので、接合信頼性を高く安定化させることができる。
〔適用例8〕前記共晶合金がAu−Inであることを特徴とする適用例5乃至7の何れか1項に記載の電子部品。
これによれば、共晶合金が最も結晶的に安定化させることができる。
〔適用例9〕本発明の電子部品の製造方法は、適用例1乃至9の何れか1例に記載の電子部品の製造方法であって、何れか1つの被接合部材の金属メタライズの表層にロウ材からなる層を形成する工程と、前記被接合部材の互いの接合面を対向させて積層させる積層体を作る工程と、前記ロウ材が溶融する温度で前記積層体を加熱加圧し、前記ロウ材を前記メタライズ層の中へ拡散させることによって、互いの接合面同士を接合する工程と、を含むことを特徴としている。
これによれば、第2接合部を形成する工程では、第1接合部と同一材料、同一条件で行なうことができる。また第2基板の接合の前に振動体の発振周波数調整を行なうことができる。さらに第1接合で形成された共晶結合は接合温度よりも高くなっているため、第2接合又はリフロー等の熱処理などの後工程を行う際、加熱により第1接合が溶解することがなく気密性の劣化のおそれがなく、高精度な電子部品の製造が可能となる。
本発明に係る電子部品の一実施例である圧電振動子を第1保持基板の斜め上方から見た分解斜視図である。 圧電振動子の第2保持基板の斜め下方から見た分解斜視図である。 本発明に係る電子部品の一実施例である圧電振動子の側面から見た模式図である。 本発明に係る圧電振動子の製造方法の説明図であって、(a)は第1接合部の接合前の配置状態の断面図、(b)は周波数調整の説明図、(c)は積層体の断面図である。 Au−In共晶合金を形成するプロセスを示した部分拡大図である。 AuとInの平衡状態図である。 TLP接合により形成されたAu−In共晶合金の図である。 AuとInの平衡状態図である。 本発明に係る電子部品の変形例の説明図であって、(a)は第1の変形例を示す断面図、(b)は第2の変形例を示す断面図である。 圧電振動子の変形例の断面図である。 第1接合部の一部の断面拡大図である。 接合部の説明図である。 従来の水晶振動子の構成概略図である。 従来の圧電素子容器の部分断面図である。 従来の気密容器の説明図である。 従来のセラミックパッケージの説明図である。 従来の圧電デバイスの説明図である。
本発明の電子部品及びその製造方法の実施形態を添付の図面を参照しながら、以下詳細に説明する。なお本実施形態の圧電デバイス用パッケージは、一例として圧電振動子を用いて以下説明する。
図1は本発明に係る電子部品の一実施例である圧電振動子を第1保持基板の斜め上方から見た分解斜視図である。図2は前記圧電振動子の第2保持基板の斜め下方から見た分解斜視図である。図3は本発明に係る電子部品の位置実施例である圧電振動子の側面から見た模式図である。
本発明に係る圧電振動子10は、振動体基板20と、当該振動体基板20の両主面を夫々保持する第1保持基板30と、第2保持基板40と、第1接合部50と、第2接合部60を主な構成要素としている。
被接合部材となる振動体基板20は、振動体21と、この振動体21外周と所定間隔を隔てて振動体21を囲む枠体22とから構成されている。振動体21と枠体22とは連結部23A,23Bを介して一体形成されている。なお本実施形態の振動体21は、枠体22よりも薄肉に形成されており、連結部23A,23Bはテーパ状に形成している。振動体21を中心として連結部23Aと対角線上に位置する枠体22には突出部24を形成している。連結部23Aと突出部24の裏面(第2保持基板40側)には、一対の接続電極25A,25Bが形成されている。振動体21の表裏面には、一対の励振電極26A,26Bが対向して形成されている。励振電極26A,26Bは夫々引き回し電極27A,27Bを介して振動体基板20の裏面に対角線上に形成した接続電極25A,25Bと電気的に接続している。
なお実施形態に係る振動体基板20は、一例として平板状のATカット水晶基板を用いて説明するが、振動体基板20は水晶以外にもタンタル酸リチウム、ニオブ酸リチウム、チタン酸ジルコン酸鉛等の圧電材料、シリコン半導体などの半導体材料、またはその他絶縁体材料などを適用することが可能である。
被接合部材となる第1及び第2保持基板30,40は、材質に水晶、ガラス或いはセラミック基板を用いることができる。第1及び第2保持基板30,40は、熱膨張係数差による内部応力を回避するために振動体基板20と同質の材料を用いることが好ましい。第1保持基板30は、前記振動体基板20の上面を覆う平板基板である。第2保持基板40は、前記振動体基板20の下面を支持する平板基板である。第2保持基板40は、振動体基板20の下面に形成した接続電極25A,25Bと対向する位置に貫通孔42A,42Bが形成されている。貫通孔42A,42Bは内部に金属被膜が形成されている。第2保持基板40の下面には、外部電極44A,44Bが形成されている。外部電極44A,44Bは貫通孔42A,42Bを介して接続電極25A,25Bと電気的に接続させている。
図10は圧電振動子の変形例の断面図である。図示のように圧電振動子10aは、振動板基板20の振動体21と枠体22は同じ板厚に形成し、第1及び第2保持基板30、40は振動体21と対向する面を凹状に形成し、キャビティ空間を形成する構成としてもよい。
本発明において、第1及び第2接合部50,60は、接合する2つの端子電極の間に配置した金属ロウ材やインサート金属を一時的に溶融・液化した後、前記端子電極の金属の中へ前記金属ロウ材を拡散させて等温凝固することにより接合させる方法、所謂、液相拡散接合法(以下、TLP(Transient Liquid Phase)接合と称す)を採用している。
第1及び第2接合部50,60は、TLP接合により形成された共晶合金である。本実施形態では一例として、第1及び第2接合部50,60にAu−In共晶合金を形成している。第1接合部50は、振動体基板20と第1保持基板30の間に形成する膜である。第2接合部60は、振動体基板20と第2保持基板40の間に形成する第1接合部50と同質の膜である。
図11は、第1接合部の一部の断面拡大図である。図示のように第1接合部50は、第1被接合部材となる第1保持基板30の下面に形成した下地膜(金属メタライズ)520及び低融点金属層(ロウ材)540と、第2被接合部材となる振動体基板20の上面に形成した接合用金属膜560から構成されている。
具体的に下地膜520は、まず第1保持基板30に水晶基板と密着性の高いCr層51を形成し、その後Auとの密着性も高いCr層51の上にAu層52を積層させて形成してなる2層構造を有する。
低融点金属層540は、Au(融点:1064度)よりも融点の低いIn(インジウム、融点:156度)を用い、In層55を下地膜520の最上層であるとなるAu層52の表面上に積層させて形成することができる。
接合用金属膜560は、前記下地膜520と同様に、まず振動体基板20の上面に水晶基板と密着性の高いCr層54を形成し、その後Auとの密着性も高いCr層54の上にAu層53を積層させて形成してなる2層構造を有する。
なお第2接合部60も同様に、第1被接合部材となる第2保持基板40の上面に形成した下地膜520及び低融点金属層540と、第2被接合部材となる振動体基板20の下面に形成した接合用金属膜560から構成されている。
図5はAu−In共晶合金を形成するプロセスを示した部分拡大図である。具体的に両基板の接合面を重ね合わせて積層体を形成すると、第1接合部50は、図示のように上からCr層51、Au層52、In層55、Au層53、Cr層54の積層構造となる。そしてIn層55の融点(約156度)以上の温度、例えば200度で加熱加圧することにより、Au層52、53間のIn層55を溶融して、InをAu層52、53中へ拡散させることにより共晶反応を引き起こし、共晶合金であるAu−Inを形成させる。このとき、Au層52のIn層55は拡散により共晶合金化されているので、振動体基板ウェハ200上のCr層54と第1基板ウェハ300上のCr層51との間にはAu−In共晶合金のみが存在する。
図12は接合部の説明図である。第1及び第2接合部50,60は、下地膜520(第1の金属メタライズ)の幅をl1、長さをl′1(図12の断面図と直交する方向)、下地膜520のAu層52の厚みをt1とし、接合用金属膜560(第2の金属メタライズ)の幅をl2、長さをl′2、接合用金属膜560のAu層53の厚みをt2とし、低融点金属層540(ロウ材)の幅をl3、長さをl′3、層の厚みをt3とする。
下地膜520の幅l1と接合用金属膜560の幅l2を同じに設定すると、形成する共晶合金の共晶組成の関係から同じ層の厚みに設定することができるため、目的とする共晶組成が得られ易い。しかし、l1とl2を同じ幅に設定した第1保持基板と第2保持基板を接合する際、位置ズレが生じると、低融点金属層540が第2保持基板の接合用金属膜560と接触しない箇所が発生してしまう場合がある。そうすると、一部共晶結合が生じない箇所が発生して目的とする共晶組成が得られず、接合強度が安定化しないことがある。また第1保持基板の低融点金属層540が剥がれ落ちてパッケージ内の振動体の励振電極に付着して発振精度が安定化しないという問題が生じる。
そこで本発明の圧電デバイス用パッケージは、l1、l2、l3が
l3<l1<l2
の関係を満たすように設計した。
更に、低融点金属層540の側面から突出した下地膜520の側面の長さ(低融点金属層540の側面からの下地膜520の側面の突出量)をL1とし、低融点金属層540の側面から突出した接合用金属膜560の側面の長さ(低融点金属層540の側面からの接合用金属膜560の側面の突出量)をL2としたとき、
L1<L2
の関係を満たすように設計した。
また、Au−In共晶合金の共晶組成(wt%)が
Au:In
={(l1×l′1)×t1+(l2×l′2)×t2}d1:t3×l3×l′3×d2=63:37〜46:54
の関係を満たすように設計した。なおd1はAuの密度を、d2はInの密度をそれぞれ示している。
さらに低融点金属層540の側面から突出した接合用金属膜560の側面までの距離L2と低融点金属層540の側面から突出した下地膜520の側面までの距離L1の差分となるL3が、第1保持基板と第2保持基板の接合時の接合誤差ΔLの範囲内となる
ΔL≦L3
の関係を満足するように設定した。
l3<l1<l2、L1<L2を満たすことにより、l3の幅はl1の幅よりも短いため低融点金属層540が溶融したとき基板上に濡れ広がることを防止できる。また接合用金属膜560の幅l2は下地膜520の幅l1よりも長く、かつL2はL1よりも大きいため、第1保持基板と第2保持基板の接合の際、低融点金属層540は、上面が下地膜520と、下面が接合用金属膜560と必ず接し、低融点金属層540の上下面を金属膜で挟んだ構成となる。
また共晶合金の重量(wt)は、各層の幅lと長さl′と厚みtと密度dの積から求めることができ、その共晶組成(wt%)をAu:In=63:37〜46:54の範囲に設定することにより、共晶点を低融点金属層540の融点よりも高温にすることができる。
次に本願発明者が、接合信頼性に着目し接合強度の観点から前述のAu−In共晶合金の最適な組成比率に想到した経緯ついて、解説する。
図6は学術論文「GOLD−INDIUM TRANSIENT LIQUID PHASE (TLP)WAFER BONDING FOR MEMS VACCUM PACKAGING (MEMS 2008、Tucson、AZ、USA、January 13−17、 2008)」に掲載されているAuとInの平衡状態図である。当該状態図に示すように、共晶点である500度付近には、共晶構造が三斜型のAu−Inと共晶構造が立方型のAu−Inとが存在する。Au−Inは共晶点に対して亜共晶組成領域にあり、Au−Inは共晶点に対して過共晶組成領域にある。この状態図からAu−Inの融点は509度、Au−Inの融点は540.7度であることがわかる。また夫々の融点における組成比率については、Au−InがAu:In=63.2:36.8wt%で、Au−InがAu:In=46.2:53.8wt%である。
次にTLP接合により形成された共晶合金の解析を行った。図7はTLP接合により形成されたAu−In共晶合金の図である。
図示のようにSEM分析によれば、接合部はAu−Inからなる固相とAu−Inからなる固相とが混在しており、断面観察の結果からAu−Inの方がAu−Inに比べて、結晶粒が極めて小さく緻密な構造になっていることが判明した。
共晶合金を形成する過程で、組成比率を最適にコントロールしなければ、このように2つの固相からなるAu−In共晶合金が形成されてしまうことになるため、相分離が発生し接合部が剥離してしまう危険性があるという新たな問題に直面した。
そこで、本願発明者は、実験並びに評価分析を重ねた結果、結晶粒が極めて小さく緻密な構造であるAu−In或いはそれに近い固相とするためにAu−In共晶合金のInの含有比率を少なくとも41以上55wt%以下とすることに想到した。
ここで、Inが41〜55wt%の範囲を外れた場合について考察する。
図6の状態図において、各組成比の成分Ca(Au−In共晶合金の成分)、Cb(Au−In共晶合金の成分)、Cc(温度T1の成分)、C0(CaとCbの間の領域)、C1(CbよりもInの組成が多い領域)について、それらの溶融状態における相の比率について検討する。
図中Aにおける成分C0において、Au−In相とAu−In相は下記の比率で混在していることになる。
Au−In:Au−In=(Cb−C0):(C0−Ca)
よって、Au−Inの組成比率に近い合金であればAu−In相の割合が多くなる。
また図中Bにおける成分C1において、温度T1におけるInの液相とInの固相の比率が、以下の比率となる。
In液相:In固相=(Cc−C1):(C1−Cb)
この場合、Au−In相とAu−In相は上記の比率で混在していることになる。
ここで、AuとInの原子量は、それぞれAuが197、Inが114.8であるから、Au−InとAu−Inの夫々におけるInの重量濃度(%)は、以下のように算出される。
Au−Inに対するInの比率=114.8/(197+114.8)=36.8%
Au−Inに対するInの比率=(114.8×2)/(197+114.8×2)=53.8%
従って、成分Cbにおける共晶合金はAu−Inであるので、その組成比率は
Au:In=46.2:53.8
となる。ここで、図6に示す平衡状態図を見ると、Inの組成比率が53.8%以上になると156度以上で固相と液相が混在することになり、つまり156度以上で融解するところが存在することになる。
一方、40wt%以下になると、Au−Inの固相がかなり少なくなり、Au−Inの固相が大部分を占めることなる。
一方、成分Caにおける共晶合金は、Au−Inであるので、そのInの組成比率が36.8%であることは前述の通りである。
ここで図8は、長崎 誠三、平林 眞 編著、「二元合金状態図集」、アグネ技術センターに掲載されているAuとInの平衡状態図である。Inの比率が36%より低下し逆にAuの比率が増加していくと、特に組成比率がAu:In=80:20においてAu−Inの相が存在するので、Inの比率が36%より低下してしまうと、Au−In相とAu−Inとが混在した領域となり、Au−In相はほとんど存在しない領域となってしまう。
即ち、100%のIn中へAuを拡散させ徐々にAuの組成比率を上げながら合金化が進行していくと、最初にAu−In相が形成される。さらに拡散が進行するとAu−In相が形成されていくことになる。そしてさらに拡散が進行していくと、Au−In相が形成されることとなる。
よって、Inの比率が36.8%より低下してしまうと、Au−In相の割合が増えていくことになる。
従って、接合部にAuが残っていると拡散が進行し組成比率が変化しながら共晶合金相を形成していくことになるので、Au−In相の組成比率でAuとInとの拡散が完了してAu−In相での組成比率よりAuの比率の高い合金相(図中のAu−Inよりも左側にある合金相)が形成されないようにすれば良いことになる。つまり、Auの全てが拡散したときにAu−Inの共晶合金相を形成するように組成比率を調整すれば良い。このときの組成比率がAu:In=46.2:53.8wt%となる。
従って、Au−In共晶合金のInの含有比率を少なくとも36.8以上53.8wt%以下とすることによって、結晶粒を極めて小さくした緻密な構造を実現できるので、接合信頼性を格段に向上させることが可能となった。
そして、より好ましくは、AuとInとの共晶合金としてはAuとInの組成比率が46.2:53.8wt%のAu−Inが結晶的に安定していて好ましいことがわかった。
またL2とL1の差分となるL3は、第1保持基板と第2保持基板の接合の接合誤差の範囲内に設定することにより、低融点金属層540の接合面が高融点金属膜(Au層)と接する構成とすることができる。
上記構成による圧電振動子は、第1保持基板30と振動体基板20の接合面に第1接合部50を形成し、積層させる。積層した第1保持基板30及び振動体基板20を低融点金属の溶融温度まで加熱加圧して接合させる。
そして振動体基板20の振動体の周波数調整を行い、所定の周波数に調整した後、振動体基板20と第2保持基板40の接合面に第2接合部60を形成し、積層させる。ついで第1接合部50と同様に積層した第2保持基板40及び振動体基板20を低融点金属の溶融温度まで加熱加圧して接合させる。
これにより本発明の圧電デバイス用パッケージは、低融点金属層540の上下面は第1及び接合用金属層52,56と必ず接する構成となって接合に十分な領域を確保することができる。従ってTLP接合の際、目的とする共晶組成の共晶金属が得られる。また溶融した低融点金属層が基板から剥がれ落ちることがなく、振動体の振動精度を安定化させることができる。
なおAu−In共晶金属は、Inの融点となる約156度以上で加熱すると共晶反応により結合し共晶点が約500度となる。このため、Au−In共晶合金に悪影響を与えることなく圧電振動子をリフローを用いてプリント配線基板上に実装することができる。またInの融点は156度であるため、Geの融点(959度)よりも極めて低い温度で溶融しAu中へ拡散させて共晶合金を形成し、接合を行うことができるので、接合界面での熱膨張係数の違いによる熱ひずみや内部応力を低減することが可能である。
また第1及び第2保持基板を構成するAu−In共晶金属は、振動子の後処理工程の加熱温度よりも高い共晶点であれば、この他にも接合温度約175度のAg−In共晶金属(共晶点約880度)、接合温度約200度のCu−In共晶金属(共晶点約650度)等を適用することができる。
本発明に係る圧電振動子は、上記のように、第1保持基板と圧電振動体と第2保持基板とを第1及び第2接合部を介して接合させて製造するほかに、次のような複数のシートを用いて製造する場合にも適用できる。
図4は本発明に係る圧電振動子の製造方法を説明する図であって、(a)は第1接合部の接合前の配置状態の断面図、(b)は周波数調整の説明図、(c)は積層体の断面図を示す。図示するように本実施形態の製造方法は、ウェハ単位での製造例で説明する。振動体基板20は、振動体基板ウェハ(マザーウェハ)200上に複数個整列配置されている。振動体基板ウェハ200上の振動体基板20の形状及び電極は、フォトリソグラフィ技術とエッチング技法或いはサンドブラスト法とを用いて形成している。また第1保持基板30,第2保持基板40についても同様にそれぞれ第1保持基板ウェハ300,第2保持基板ウェハ400上に複数個整列配置されており、形状又は電極はフォトリソグラフィ技術とエッチング技法或いはサンドブラスト法とを用いて形成している。
振動体基板ウェハ200と第1及び第2保持基板ウェハ300、400との接合箇所には、第1及び第2接合部50,60が形成されている。本実施形態の第1及び第2接合部50,60はAu−In共晶金属を用いている。
ここで振動体基板ウェハ200と第1及び第2保持基板ウェハ300、400との接合部にAu−In共晶合金を形成する場合、高融点(1064度)金属のAu層を第1及び第2保持基板ウェハ300、400に形成した下地層のCr層の表面上に形成し、低融点金属層のIn層を少なくとも何れか一方の基板上に形成した前記Au層の表面上に形成している。Au層を両方の基板に形成することによりAuとInとのTLP接合を促進させることができる。また、In層は何れか一方の基板に形成することにより製造工程を軽減化することができる。
振動体基板ウェハ200は、フォトリソグラフィ技法とエッチング技法或いはサンドブラスト法等からなる複数の工程を経て、振動体21と、この振動体21の外周と所定の間隔を隔てて振動体21を囲む枠体22とを形成し、更に励振電極26A,26B並びに引き回し電極27A,27B等を形成しなければならない。このため、In層は振動体基板ウェハ200に比べ構造が単純な第1及び第2保持基板ウェハ300、400上に形成することが望ましい。
第1及び第2接合部50,60の形成は、まず下地材として水晶基板と密着性の高いCr層を形成した後、CrはAuとの密着性も高く、Cr層の上にAu層を形成し、下地膜520としている。さらに低融点金属層540を下地膜520上に形成している。
振動体基板ウェハ200の枠体22の表裏面に形成する接合用金属膜560は、矩形の枠体22に沿って形成し、まず下地膜となるCr層を形成し、ついでAu層を形成した積層構造としている。Au層は、接続電極25A,25B、引き回し電極27A,27Bと短絡しないように所定間隔を隔てて形成している。
なお第1及び第2接合部50,60は、l1、l2、l3がl3<l1<l2の関係を満たし、L1及びL2がL1<L2の関係を満たすように設定した。
またAu−In共晶金属の共晶組成(wt%)が
Au:In
={(l1×l′1)×t1+(l2×l′2)×t2}d1:t3×l3×l′3×d2=63:37〜46:54
の関係を満たすように設定した。
さらにL2とL1の差分となるL3が、第1保持基板と第2保持基板の接合時の接合誤差の範囲内となるように設定した。
次にIn層55の形成は、第1及び第2保持基板30、40のAu層52上に形成している。
図4(a)に示すように、振動体基板ウェハ200と第1保持基板ウェハ300をTLP接合により接合する。具体的には両ウェハを重ね合わせると、第1接合部50は、上からCr層、Au層、In層55、Au層53、Cr層の積層構造となる。そしてIn層55の溶融温度(約156度)以上の温度、例えば200度で加熱加圧することにより、Au層52、53間のIn層55を溶融して、InをAu層52、53中へ拡散させることにより共晶反応を引き起こし、共晶合金であるAu−Inを形成させる。このとき、Au層52、53のIn層55は拡散により共晶合金化されているので、振動体基板ウェハ200上のCr層54と第1基板ウェハ300上のCr層51との間にはAu−In共晶合金のみが存在する。
次に図4(b)に示すように、振動体基板20の発振周波数の調整を行なう。具体的には第2保持基板シート400を接合させる面から励振電極26が露出するようにマスク500を配置する。そして励振電極26に対し、イオンエッチングによる金属膜の低減又は蒸着による質量付加によってモニタリングしながら周波数調整を行なっている。
次に図4(c)に示すように、周波数調整した後、振動体基板ウェハ200と第2保持基板ウェハ400を接合させる。具体的に両ウェハの接合面を重ね合わせて積層体を形成すると、第2接合部60は、第1接合部50と同様に上からCr層、Au層、In層、Au層、Cr層の積層構造となる。
第2接合部60の共晶合金の形成は、第1保持基板ウェハ300と同一の条件、即ちIn層の溶融である約156度以上の例えば200度で加熱加圧して行なう。また第2接合部60の接合は、例えば真空封止又は不活性ガス雰囲気で気密封止している。このとき第1接合部50はAu−In共晶金属により共晶点が約500度となるため、第2接合部60のIn層を溶融させる加熱により溶融することがない。
このような共晶接合により積層されてなるウェハの積層体は、図中点線に示すよう切断(ダイシング)して個片にすると圧電振動子10が得られる。
このような本発明の圧電デバイス用パッケージによれば、低融点金属層の上下面が下地層及び低融点金属層のAu層と接する構成となり、接合に十分な領域を確保することができる。従ってTLP接合の際、目的とする共晶組成の共晶金属が得られる。このため接合部からのろう材の飛散や溢れ出しを防止し、パッケージの接合強度を安定化させることができる。また低融点金属層が剥がれ落ちることがなく、振動体の発振精度を安定化させることができる。
以上、本願発明に係るAu−In共晶合金を用いた接合からなる電子部品は、振動体基板20の上下面を第1保持基板30と第2保持基板40とで夫々サンドイッチしてなる三層構造の水晶振動子10を用いて説明したが、この他にも図9に示すような電子部品に適用できる。
図9は本発明に係る電子部品の変形例の説明図であって、(a)は第1の変形例を示す断面図、(b)は第2の変形例を示す断面図である。
図9(a)の第1の変形例に示すように、内部に水晶振動子70等のチップ部品(電子素子)を搭載した凹型のパッケージ(容器)72の額縁状封止面を金属やガラス、水晶等からなるリッド74で気密的に封止する際に、Au−In共晶合金76を形成することによって前記封止面を接合してもよい。
また図9(b)の第2の変形例に示すように、複数のチップ部品77a,77b等を搭載した凹型のパッケージ72の額縁状封止面を金属やガラス、水晶等からなるリッド74で気密的に封止する際に、Au−In共晶合金76を形成することによって前記封止面を接合しても良いことは言うまでもない。
10………圧電振動子、20………振動体基板、21………振動体、22………枠体、23………連結部、24………突出部、25………接続電極、26………励振電極、27………引き回し電極、30………第1保持基板、40………第2保持基板、42………貫通孔、44………外部電極、50………第1接合部、51………Cr層、52………Au層、53………Au層、54………Cr層、55………In層、60………第2接合部、70………水晶振動子、72………パッケージ、74………リッド、76………Au−In共晶合金、77………チップ部品、200………振動体基板ウェハ、300………第1保持基板ウェハ、400………第2保持基板ウェハ、500………マスク、520………下地膜、540………低融点金属層、560………接合用金属膜。

Claims (9)

  1. 第1の被接合部材と第2の被接合部材とを、互いの接合面に夫々第1の金属メタライズ、第2の金属メタライズを施すと共に、前記第1の金属メタライズと前記第2の金属メタライズとをロウ材を挟んで接合してなる電子部品であって、
    前記ロウ材がInであり、
    接合部が前記金属メタライズと前記Inとの拡散により形成された共晶合金であり、
    前記第1の金属メタライズの幅をl1とし、
    前記第2の金属メタライズの幅をl2とし、
    前記ロウ材の幅をl3とし、
    前記ロウ材の側面から突出した前記第1の金属メタライズの側面の長さをL1とし、
    前記ロウ材の側面から突出した前記第2の金属メタライズの側面の長さをL2としたとき、
    l3<l1<l2、
    L1<L2、
    の関係を満足することを特徴とする電子部品。
  2. 前記L2と前記L1の差分をL3としたとき、
    前記第1の被接合部材と前記第2の被接合部材との接合誤差ΔLが
    ΔL≦L3
    を満足することを特徴とする請求項1に記載の電子部品。
  3. 前記第1及び第2の被接合部材は、一方が電子素子を収容する容器であり、他方が当該容器の開口部を封止するリッドであることを特徴とする請求項1又は2に記載の電子部品。
  4. 前記被接合部材は、3つの部材からなり、第1の被接合部材が電子素子層であり、第2及び第3の被接合部材が前記電子素子層の上下面を夫々保持する第1のケースと第2のケースであることを特徴とする請求項1又は2に記載の電子部品。
  5. 前記金属メタライズの少なくとも表面層がAuであることを特徴とする請求項1乃至4の何れか1項に記載の電子部品。
  6. 前記共晶合金のInの含有比率が36.8以上53.8wt%以下であることを特徴とする請求項5に記載の電子部品。
  7. 前記共晶合金を構成するAuとInの組成比率がAu:In=46.2:53.8(wt%)であることを特徴とする請求項5又は6に記載の電子部品。
  8. 前記共晶合金がAu−Inであることを特徴とする請求項5乃至7の何れか1項に記載の電子部品。
  9. 請求項1乃至8の何れか1項に記載の電子部品の製造方法であって、
    対向する何れか1つの被接合部材の金属メタライズの表層にロウ材からなる層を形成する工程と、
    前記被接合部材の互いの接合面を対向させて積層させる積層体を作る工程と、
    前記ロウ材が溶融する温度で前記積層体を加熱加圧し、前記ロウ材を前記メタライズ層の中へ拡散させることによって、互いの接合面同士を接合する工程と、
    を含むことを特徴とする電子部品の製造方法。
JP2009094824A 2009-04-09 2009-04-09 電子部品及びその製造方法 Pending JP2010246001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009094824A JP2010246001A (ja) 2009-04-09 2009-04-09 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009094824A JP2010246001A (ja) 2009-04-09 2009-04-09 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010246001A true JP2010246001A (ja) 2010-10-28

Family

ID=43098499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009094824A Pending JP2010246001A (ja) 2009-04-09 2009-04-09 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010246001A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778120B1 (ja) * 2011-03-08 2011-09-21 有限会社ナプラ 電子機器
JP2015503276A (ja) * 2011-11-23 2015-01-29 マイクロクリスタル・アーゲー カプセル化デバイスを製造する方法
JP2015156583A (ja) * 2014-02-20 2015-08-27 株式会社大真空 圧電振動デバイス
JPWO2015102080A1 (ja) * 2014-01-06 2017-03-23 株式会社大真空 圧電振動デバイス、及び圧電振動デバイスと回路基板との接合構造
JP2017085412A (ja) * 2015-10-29 2017-05-18 日本電波工業株式会社 水晶デバイス
JP2018019417A (ja) * 2017-09-25 2018-02-01 株式会社大真空 圧電振動デバイス
JP2021048374A (ja) * 2019-09-20 2021-03-25 エイブリック株式会社 光センサ装置およびその製造方法
US11342897B2 (en) 2016-06-29 2022-05-24 Daishinku Corporation Piezoelectric resonator device and method for manufacturing piezoelectric resonator device
WO2024047745A1 (ja) * 2022-08-30 2024-03-07 京セラ株式会社 振動デバイス

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778120B1 (ja) * 2011-03-08 2011-09-21 有限会社ナプラ 電子機器
US8217403B1 (en) 2011-03-08 2012-07-10 Napra Co., Ltd. Electronic device
TWI412303B (zh) * 2011-03-08 2013-10-11 Napra Co Ltd 電子機器、電子零件、太陽能電池、太陽光發電裝置、發光二極體、發光裝置、照明裝置、號誌燈及液晶顯示器
JP2015503276A (ja) * 2011-11-23 2015-01-29 マイクロクリスタル・アーゲー カプセル化デバイスを製造する方法
JPWO2015102080A1 (ja) * 2014-01-06 2017-03-23 株式会社大真空 圧電振動デバイス、及び圧電振動デバイスと回路基板との接合構造
JP2015156583A (ja) * 2014-02-20 2015-08-27 株式会社大真空 圧電振動デバイス
JP2017085412A (ja) * 2015-10-29 2017-05-18 日本電波工業株式会社 水晶デバイス
US11342897B2 (en) 2016-06-29 2022-05-24 Daishinku Corporation Piezoelectric resonator device and method for manufacturing piezoelectric resonator device
JP2018019417A (ja) * 2017-09-25 2018-02-01 株式会社大真空 圧電振動デバイス
JP2021048374A (ja) * 2019-09-20 2021-03-25 エイブリック株式会社 光センサ装置およびその製造方法
WO2024047745A1 (ja) * 2022-08-30 2024-03-07 京セラ株式会社 振動デバイス

Similar Documents

Publication Publication Date Title
JP2010246001A (ja) 電子部品及びその製造方法
US8089200B2 (en) Piezoelectric vibrating devices and methods for manufacturing same
JP5482788B2 (ja) パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法
WO2010079803A1 (ja) 圧電振動デバイスの製造方法
US8896185B2 (en) Piezoelectric device
JP4809410B2 (ja) 圧電デバイスとその製造方法
US8531092B2 (en) Surface-mountable piezoelectric devices including eutectic-bonded packages
JP2004129223A (ja) 圧電部品およびその製造方法
TW201203471A (en) Method of manufacturing an electronic device package, an electronic device package, and oscillator
JP5853702B2 (ja) 圧電振動デバイス
JP5152012B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP4341268B2 (ja) 圧電デバイス用パッケージと圧電デバイスならびに圧電デバイスを利用した携帯電話装置と圧電デバイスを利用した電子機器
JP2011082870A (ja) 圧電デバイス
JP2014175899A (ja) 圧電デバイス
JP2011091586A (ja) 圧電振動子、電子部品
JP2010245266A (ja) 電子部品及びその製造方法
JP2008205761A (ja) 圧電振動デバイス
JP2006229283A (ja) 圧電デバイス
WO2021059731A1 (ja) 圧電振動板、圧電振動デバイス、及び、圧電振動デバイスの製造方法
JP2008252442A (ja) 圧電振動デバイスの製造方法
WO2015115388A1 (ja) 圧電デバイス用パッケージ及び圧電デバイス
JP5026197B2 (ja) 圧電デバイス、及びその製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法
JP2008109430A (ja) 圧電デバイス