JP2010226581A - 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 - Google Patents
超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 Download PDFInfo
- Publication number
- JP2010226581A JP2010226581A JP2009073467A JP2009073467A JP2010226581A JP 2010226581 A JP2010226581 A JP 2010226581A JP 2009073467 A JP2009073467 A JP 2009073467A JP 2009073467 A JP2009073467 A JP 2009073467A JP 2010226581 A JP2010226581 A JP 2010226581A
- Authority
- JP
- Japan
- Prior art keywords
- array
- decimal
- binary
- voltage
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】超伝導デジタルアナログ変換回路は、マイクロ波分配回路を構成するすべてのアレーユニットは2分岐を繰り返し行うように接続し、アレーユニットはデシマルアレーとバイナリアレーから構成し、アレーユニットはジョセフソン素子を含み周波数−電圧変換器を構成する。アレーユニットの数は、実行に必要な実行用アレー11としてのアレーユニット数を満足しながら、全アレーユニット数は2のべき乗個でなければならないとする条件を満足する最小限の代替アレー12の数とし、この最小限の代替アレーの数を有することによりチップサイズと接合実装密度の両方を必要最小限にする条件を満足するように構成する。
【選択図】図2
Description
ジョセフソン電圧標準装置は、周波数を電圧に正確に変換できる交流ジョセフソン効果という物理法則に基づいており、周波数−電圧変換器とみなすことができる。
図3はジョセフソン接合に周波数fの電磁波を与えたときの電流電圧特性を示しており
縦軸は電流(I)軸で、横軸は電圧(V)軸である。
ジョセフソン接合にマイクロ波を与えると、電圧V=nf/KJ (KJ=483597.9GHz/V;ジョセフソン定数、nは任意の整数)に定電圧ステップ3が得られる。このステップ電圧はシャピロステップとよばれる。接合1個あたりのステップ電圧は比較的小さいが、複数の接合を直列にすることで必要な電圧出力を得ることができる。接合に電流を流さないとき接合は超伝導状態にあり抵抗値がゼロであるため接合両端の電圧もゼロである。接合にバイアス電流4を与えるとステップ電圧3が接合の両端に現れる。バイアス電流をオンにしたりオフにしたりすることで、接合の出力電圧をゼロか有限値かに制御することができる。
マイクロ波入力端子5とマイクロ波終端抵抗6との間にジョセフソン接合の数が2のべき乗個であるアレーが直列になっており、最小のアレーの接合数はm個で、最大アレーの接合数はm×2^k個である。mは最小ビットLSB(Least Significant Bit:最下位ビット)の接合数、kは整数で解像度に相当する。このバイナリアレーにバイアス電流を2進数の規則に基づいてオンにしたりオフにしたりすることで最小桁の接合数がm個でビット数がkビットのD/A変換をおこない、出力電圧端子8に任意電圧を発生することができる。
例えば、分解能が8ビットで、最小桁の接合数が128接合の場合、128個、256個、512個、1024個、2048個、4096個、8192個、16384個のジョセフソン接合を含むアレーを直列に配置すればよい。
しかしながら、予備のアレーを使うためには回路規模が大きくなりすぎるか、2進法の規則からずれてしまうという問題点があった。
図5はすべて2進法に基づいたバイナリアレーで予備のアレーを用意した場合の実施例の等価回路である。
ところが、このように冗長度が100%となる予備のアレーを設けた場合、チップサイズと接合実装密度の両方が大きくなってしまう。経験上、接合密度が大きくなると作製歩留まりは逆に悪くなり、チップサイズが大きくなると1枚のウェハーから得られるチップ数が減少するため、チップの生産数が極端に減少してしまう傾向があった。
しかし、条件(1)として、マイクロ波分配回路は2分岐を繰り返すためにアレーの本数は2のべき乗個でなければならない。48本のアレーというのは分岐の回数を途中で部分的に減らすことで可能であるが、この場合分岐の多いところと少ないところでマイクロ波パワーにバラツキが生じるためアレーごとにマイクロ波の動作マージンがずれてしまう。アレーの数がべき乗個でなければならないという制限の下で、2進数に基づいたバイナリアレーを用いる場合冗長度が100%になり回路規模が大きくなるという問題は避けられなかった。大規模な回路を作製できる十分な歩留まりがあれば問題は無いが、その場合ははじめから予備のアレーを設ける必要は無い。さらに条件(2)として、チップサイズと接合実装密度の両方を必要最小限にする必要がある。
これにより、アレーユニットAU数が16は、上記条件(1)と(2)の両方を満足する最小の数字になる。
この結果、アレーユニットAU数16は、チップサイズと接合実装密度の両方を大きくすること無しに見かけの作成歩留まりを改善する超伝導デジタルアナログ変換回路を構成することができる。
なお、1Vずつ10進法で電圧を得ることにすると分解能が著しく不足してしまう場合、デシマルアレーの最小桁のセルを図2に示すような10bitのバイナリアレー18a、18bとすれば分解能を補うことが可能になる。
デシマルアレー11は、接合数n(nは任意の整数)個のアレーユニットAUが例えば10個直列に接続されている。バイアス電流の駆動方法は、それぞれのアレーの出力電圧を1Vにしておくと、0Vから10Vまでの任意の電圧が必要な場合は、必要な個数のセルにバイアス電流を供給することで、0Vから10Vまでの出力電圧を1Vきざみで得られる。
バイナリD/A変換器で予備のアレーを追加するには、新たにマイクロ波分配回路を開発しない限り、どうしても2倍の回路になってしまい、回路規模が大きくなるのを避けられない。
本発明は、これらの制約を解決するもので、バイナリアレーにデシマルアレーを組み合わせて超伝導デジタルアナログ変換回路およびバイアス電流の駆動方式を構成する。
この結果、本発明は、回路規模が大きくなる従来のバイナリD/A変換回路を用いず、回路規模を小さくする10進法に基づいたデシマルアレーを採用して従来のものに比べ回路規模が大きくなるのを避け、真の歩留まりを改善することができる。また、本発明は、予備のアレーによって見かけの歩留まりを改善することにより、予備の回路の冗長度と作製歩留まりのうまい折り合いを与えてくれる。
これにより、アレーユニットAU数が16は、上記条件(1)と(2)の両方を満足する最小の数字の条件をも満足させることができる。
アレー11は、接合数n(nは任意の整数)個のアレーユニットAUが10個直列に接続されている。
バイアス電流の駆動方法は、それぞれのアレーの出力電圧を1Vにしておくと、0Vから10Vまでの任意の電圧が必要な場合は、必要な個数のセルにバイアス電流を供給することで、0Vから10Vまでの出力電圧を1Vきざみで得られる。
デシマルアレーの最小桁のセルを図2に示すような10bitのバイナリアレー18a、18bとしたものでは、バイナリアレー18a、18bでビット数のカウントを行い、桁上げが生じたときには、デシマルアレーを駆動する。測定単位として1Vをバイナリアレー18a、18bの桁数で細分することができるようになる。
図2のマイクロ波入力端子5に入力されたマイクロ波は、マイクロ波分配回路13によって32(=25)本に分割されDCブロックキャパシタ14を介してさらに2本のアレーに分割され合計64(=26)本のジョセフソン接合アレーに均等に分割され供給される。64本のアレーは4本ずつ1Vのセル19a、19bにまとめられる。
実行用アレーとして、1V9ビットのバイナリアレー18aと9個の1Vセルのデシマルアレー19aで出力電圧端子16に最大10Vの出力電圧を得ることができる。
予備のアレーとして、1V9ビットのバイナリアレー18bと5個の1Vセルのデシマルアレー19bで予備電圧端子17に最大6Vの出力電圧を得ることができる。
本願発明のデシマル−バイナリ混合型のジョセフソン接合アレーを用い電圧標準装置を構成することによって、見かけ上の作製歩留まりを大幅に改善することが可能になる。
アレー11は、接合数n(nは任意の整数)個のアレーユニットAUが10個直列に接続されている。バイアス電流の駆動方法は、それぞれのアレーの出力電圧を1Vにしておくと、0Vから10Vまでの任意の電圧が必要な場合は、必要な個数のセルにバイアス電流を供給することで、0Vから10Vまでの出力電圧を1Vきざみ又は更にデジタルビット数で細分した電圧値で得られる。
2:電圧軸
3:ステップ電圧(シャピロステップ)
4:バイアス電流
5:マイクロ波入力端子
6:マイクロ波終端
7:バイアス電流入力端子
8a、8b:出力電圧端子
9:最小ビット(m個の接合)
10:バイナリアレー
11:デシマルアレー
12:接合予備
13:マイクロ波分配回路
14:DCブロックキャパシタ
15:10Vバイナリアレー
16:(10V)出力電圧端子
17:予備電圧端子
18a、18b:1V 9ビットバイナリアレー
19a、19b:1Vセル
AU:アレーユニット
Claims (6)
- マイクロ波分配回路を構成するすべてのアレーユニットは2分岐を繰り返し行うように接続し、
前記アレーユニットはデシマルアレーとバイナリアレーから構成し、
前記アレーユニットはジョセフソン素子を含み周波数−電圧変換器を構成し、
前記アレーユニットの数は、実行に必要な実行用アレーとしてのアレーユニット数を満足しながら、全アレーユニット数は2のべき乗個でなければならないとする条件を満足する最小限の代替アレー数とし、この最小限の代替アレー数を有することによりチップサイズと接合実装密度の両方を必要最小限にする条件を満足するように構成したことを特徴とする超伝導デジタルアナログ変換回路。 - 前記アレーユニットは、任意数のデシマルアレーと、前記デシマルアレー1つの出力電圧値を複数電圧値に量子化する1つのバイナリアレーから構成することを特徴とする請求項1記載の超伝導デジタルアナログ変換回路。
- 前記実行用アレーの数を10とし、前記代替アレーの数を6としたことを特徴とする請求項1又は2記載の超伝導デジタルアナログ変換回路。
- 前記実行用アレーおよび前記デシマルアレーは、1つをバイナリアレーとし残りをデシマルアレーとすることを特徴とする請求項1乃至3のいずれか1項記載の超伝導デジタルアナログ変換回路。
- 請求項1記載の超伝導デジタルアナログ変換回路において、
必要な個数のセルにバイアス電流を供給することで、出力電圧をアレーユニットの出力電圧きざみで得られるように駆動することを特徴とするバイアス電流の駆動方法。 - 最初に前記バイナリアレーを駆動することを特徴とする請求項5記載のバイアス電流の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073467A JP5046131B2 (ja) | 2009-03-25 | 2009-03-25 | 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073467A JP5046131B2 (ja) | 2009-03-25 | 2009-03-25 | 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010226581A true JP2010226581A (ja) | 2010-10-07 |
JP5046131B2 JP5046131B2 (ja) | 2012-10-10 |
Family
ID=43043260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073467A Expired - Fee Related JP5046131B2 (ja) | 2009-03-25 | 2009-03-25 | 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5046131B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106533118A (zh) * | 2016-12-12 | 2017-03-22 | 北京无线电计量测试研究所 | 一种超导阵列驱动装置、超低频超导电压源和控制方法 |
WO2022043020A1 (en) * | 2020-08-27 | 2022-03-03 | International Business Machines Corporation | Radio-frequency (rf) to direct current (dc) converter and bipolar quantized supercurrent generator (qsg) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54127669A (en) * | 1978-03-28 | 1979-10-03 | Fujitsu Ltd | Digital-analog converter using josephson junction element |
JP2004165948A (ja) * | 2002-11-13 | 2004-06-10 | Sony Corp | D/a変換器とその製造方法 |
JP2004172692A (ja) * | 2002-11-18 | 2004-06-17 | National Institute Of Advanced Industrial & Technology | 電圧標準装置 |
-
2009
- 2009-03-25 JP JP2009073467A patent/JP5046131B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54127669A (en) * | 1978-03-28 | 1979-10-03 | Fujitsu Ltd | Digital-analog converter using josephson junction element |
JP2004165948A (ja) * | 2002-11-13 | 2004-06-10 | Sony Corp | D/a変換器とその製造方法 |
JP2004172692A (ja) * | 2002-11-18 | 2004-06-17 | National Institute Of Advanced Industrial & Technology | 電圧標準装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106533118A (zh) * | 2016-12-12 | 2017-03-22 | 北京无线电计量测试研究所 | 一种超导阵列驱动装置、超低频超导电压源和控制方法 |
WO2022043020A1 (en) * | 2020-08-27 | 2022-03-03 | International Business Machines Corporation | Radio-frequency (rf) to direct current (dc) converter and bipolar quantized supercurrent generator (qsg) |
US11536780B2 (en) | 2020-08-27 | 2022-12-27 | International Business Machines Corporation | Radio-frequency (RF) to direct current (DC) converter and bipolar quantized supercurrent generator (QSG) |
US11774522B2 (en) | 2020-08-27 | 2023-10-03 | International Business Machines Corporation | Quantum architecture biasing scheme |
Also Published As
Publication number | Publication date |
---|---|
JP5046131B2 (ja) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7903013B2 (en) | Semiconductor device | |
US7439894B2 (en) | Electronic apparatus for current source array and layout method thereof | |
US7250890B1 (en) | Area-efficient, digital variable resistor with high resolution | |
CN107565969B (zh) | 电容阵列、逐次逼近型模数转换器以及电容阵列板 | |
US9276598B1 (en) | Trim-matched segmented digital-to-analog converter apparatus, systems and methods | |
US6118398A (en) | Digital-to-analog converter including current sources operable in a predetermined sequence and associated methods | |
Keskin et al. | Exploiting combinatorial redundancy for offset calibration in flash ADCs | |
JP5046131B2 (ja) | 超伝導デジタルアナログ変換回路およびその変換回路におけるバイアス電流の駆動方法 | |
US20220207404A1 (en) | Input/output systems and methods for superconducting devices | |
US9553084B2 (en) | Switching element, semiconductor device, and semiconductor device manufacturing method | |
SE507892C2 (sv) | Förfarande och anordning för att åstadkomma en konstruktion för digital-till-analogomvandling med hög prestanda | |
US6344815B2 (en) | Digital-to-analog converter | |
JP2023538511A (ja) | 無線周波数(rf)‐直流(dc)コンバータ、およびバイポーラ量子化超伝導電流生成器(qsg) | |
JP3834635B2 (ja) | 電圧標準装置 | |
CN113543470B (zh) | 基于电阻串数模转换器的版图结构和芯片 | |
Vernik et al. | Experimental investigation of local timing parameter variations in RSFQ circuits | |
JP2013033797A (ja) | ジョセフソン接合アレー構造体、該構造体を用いたデジタルアナログ変換器及び超伝導電圧標準回路 | |
CN211959177U (zh) | 图像传感器斜坡信号产生电路 | |
CN103023503B (zh) | 一种流水线型模数转换器 | |
CN108390668B (zh) | 一种译码器和具有该译码器的电子装置 | |
CN114665881B (zh) | 一种电阻型dac电路结构及数模转换器 | |
Zhao et al. | A 14-bit 1-GS/s DAC with a programmable interpolation filter in 65 nm CMOS | |
AU2021331239B2 (en) | Radio-frequency (RF) to direct current (DC) converter and bipolar quantized supercurrent generator (QSG) | |
CN101127528A (zh) | 适用于电流源矩阵的电子装置与其布局方法 | |
US11239633B2 (en) | Photonic transmitter drivers with logic using cascaded differential transistor pairs stepped by supply voltage differences |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5046131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |