JP2010219291A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010219291A
JP2010219291A JP2009064296A JP2009064296A JP2010219291A JP 2010219291 A JP2010219291 A JP 2010219291A JP 2009064296 A JP2009064296 A JP 2009064296A JP 2009064296 A JP2009064296 A JP 2009064296A JP 2010219291 A JP2010219291 A JP 2010219291A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
analog
variation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009064296A
Other languages
English (en)
Inventor
Hideki Agari
英樹 上里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009064296A priority Critical patent/JP2010219291A/ja
Publication of JP2010219291A publication Critical patent/JP2010219291A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】上部の部材による応力の影響を受けにくくするチップレイアウトを考慮し特性変動を最小限に抑えるようにした半導体装置を提供すること
【解決手段】アナログ回路を含む第１のＩＣチップ１上に該第１のＩＣチップ１とは異なる部材を積層して実装する半導体装置において、アナログ回路の構成要素のうちアナログ特性の変動に影響する回路ブロックを、前記部材の端部（エッジ）から一定の距離離れた領域１３に配置する。１４は特性変動が予測できない領域であるので配置を避ける。前記部材はＩＣチップでもＩＣチップでなくてもよい。また前記アナログ特性の変動に影響する回路ブロックとは、基準電圧源、分圧抵抗、あるいは誤差増幅器などである。９はパッドである。
【選択図】図４

Description

本発明は、応力による影響を受けやすいアナログ回路を含む第１のＩＣチップ上に、該第１のＩＣチップとは異なる部材（例えば、第２のＩＣチップ）を積層して実装する半導体装置に係り、特に、積層した場合に、応力による影響を受けにくくし、特性変動を最小限に抑えることができるチップレイアウトを有する半導体装置に関する。
近年、電子回路の小型化、高性能化が要求されており、そのために、複数のチップを樹脂で封止してパッケージ化することによって実装密度を向上させる技術（例えば、特許文献１（特開平５−１１４６９３号公報））、電子回路を構成する半導体装置を複数の半導体チップを多層化して構成する技術（例えば、特許文献２（特開２００５−２７７３５６号公報））が提案されている。
半導体チップを多層化する場合に、上部の半導体チップを搭載することにより下部の半導体チップに応力がかかり、応力に敏感なアナログ回路の特性が劣化して信頼性が低下することが知られている。
このような特性の劣化を解消するためのものとして、例えば特許文献３（特開２００８−１８７０７６号公報）には、アナログＩＣにおいては、実装時に下部のチップにかかる応力により特性が変動するため、デジタル回路の上にのみスペーサーを設け、アナログ回路の上にはスペーサーを設けないようにすることが開示されている。
しかしながら、特許文献１〜２には、多層化したことによる応力により下層のチップの特性劣化については全く考慮されていない。
また特許文献３では、多層化による下部のチップの特性劣化を考慮し、アナログセル上にスペーサーを設けないようにすることは開示されているが、上部のチップが下部のチップに与える応力の影響する範囲についてまでは考慮されていない。
そこで、本発明は、ＩＣチップの上に部材（ＩＣチップを含む）を積層した場合に、上部の部材が下部のＩＣチップに与える応力の影響する範囲まで考慮し、上部の部材による応力の影響を受けにくくするチップレイアウトを提案することにより特性変動を最小限に抑えるようにした半導体装置を提供することを目的としている。
本発明は、上記目的を達成するために、次のような構成を採用した。
ａ）少なくともアナログ回路を含む第１のＩＣチップ上に該第１のＩＣチップとは異なる部材を積層して実装する半導体装置において、前記アナログ回路の構成要素のうちアナログ特性の変動に影響する回路ブロックを、前記部材の端部（エッジ）から一定の距離離れた領域に配置することを特徴としている。また、少なくともアナログ回路を含む第１のＩＣチップ上に該第１のＩＣチップとは異なる部材を積層して実装する半導体装置において、前記アナログ回路の構成要素のうちアナログ特性の変動に影響する回路ブロックを、前記部材の下部を除く領域で、かつ前記部材の端部（エッジ）から一定の距離離れた領域に配置することを特徴としている。
ｂ）前記部材が第２のＩＣチップを含むこと、前記アナログ特性の変動に影響する回路ブロックが、少なくとも基準電圧源、分圧抵抗、あるいは誤差増幅器のいずれかを含んでいることも特徴としている。
本発明によれば、下部のチップ（第１のチップ）のレイアウトにおいて、特性変動の少ない領域にアナログ特性変動に重要なブロックをレイアウトすること、一定の特性変動が予測される領域には、変動を予測することで補正が可能なアナログブロックをレイアウトすること、エッジがかかる可能性のある領域には、変動があっても問題にならないロジック部などのブロックをレイアウトするようにしたことにより、積層した場合に応力による特性変動の少ない半導体装置を提供することができる。
２つのチップを積層し、パッケージングした場合の断面図の一部を示す図である。 ２つのチップを積層し、パッケージングした場合の断面図の一部を示す図である（スペーサーを用いた場合）。 第１のチップおよび第２のチップのパッドと基板のボンディングパッドの間を接続するボンディングワイヤの例を示す図である。 第２のチップを搭載する場合に第１のチップに生じる、特性の変化が少ない領域、一定の特性変動がある領域、特性変動が予測できない領域を説明するための図である。 アナログ回路の例としてのボルテージレギュレータ（ＶＲ）を示す図である。 第１のチップにレイアウトされたボルテージレギュレータ（ＶＲ）が実際にエッジ部による影響を受け、出力電圧ＶＯＵＴが変動することを示すヒストグラムである。
図１および２は、２つのチップを積層し、パッケージングした場合の断面図の一部を示す図である。
図１は、２つのチップを直接貼り合わせて実装した例であり、図２は、ワイヤリングしやすくするために２つのチップの間にスペーサーを挟んだ場合の例である。
図１，２において、１は第１のチップ、２は第２のチップ、３は接着剤、４はボンディングワイヤ、５はパッケージ樹脂、６は基板、７は電極、８はスペーサーである。
図１では、基板６上に接着剤３により第１のチップ１が接着され、該第１のチップ上に接着剤３により第２のチップ１が接着され、第１のチップ１と第２のチップ２のパッド部（図示せず）と基板６の所望のボンディングパッド（図示せず）がボンディングワイヤ４で接続され、基板６の裏側に電極７が取り付けられる。
図２では、基板６上に接着剤３により第１のチップ１が接着され、該第１のチップ上に接着剤３によりスペーサー８が接着され、該スペーサー８上に接着剤３により第２のチップ２が接着され、第１のチップ１と第２のチップ２のパッド部（図示せず）と基板６の所望のボンディングパッド（図示せず）がボンディングワイヤ４で接続され、基板６の裏側に電極７が取り付けられる。
第１のチップ１と第２のチップ２のパッド部（図示せず）から基板６へはボンディングワイヤ４で接続される。スペーサー８は、通常ＩＣチップと同じシリコンを使う場合が多い。
図３は、第１のチップ１および第２のチップのパッド９と基板６のボンディングパッド１０の間を接続するボンディングワイヤの例を示す図である。基板６には配線層があり、所望の電極（ボンディングパッド）と接続される。
図３に示すように、第２のチップ２を第１のチップ１に搭載する場合、量産時のばらつきにより、数十〜百数十μｍ程度、上下左右にずれるため、第２のチップ２の端面（エッジ部）の位置は、図３に積層時の外側ずれマージンを示す破線１１と積層時の内側ずれマージンを示す破線１２の間になる可能性が大きい。
第２のチップを搭載する場合に第１のチップに生じる特性について考慮すると、図４に示すように、特性の変化が少ない領域（第２のチップ２による影響を常に受けない領域）１３、一定の特性変動がある領域（第２のチップ２の下になる領域）１５、特性変動が予測できない領域（第２のチップ２のエッジ部がかかる可能性のある領域）１４の３つが考えられる。
実装時のチップにかかる応力は、チップ上にかかる材質の依存性があるため、上記３つの領域を考慮することによって第１のチップのチップレイアウトを考慮することが望ましい。
図５は、アナログ回路の例としてのボルテージレギュレータ（ＶＲ）を示す図である。ボルテージレギュレータ（ＶＲ）は一定の電圧を出力する用途に広く用いられている回路である。ボルテージレギュレータ（ＶＲ）は、同図に示すように、基準電圧源２５、出力ドライバトランジスタ２６、誤差増幅器２７、分圧抵抗（R１，Ｒ２）２８などから構成される。２１〜２４は端子である。
ここで、基準電圧源２５、誤差増幅器２７、分圧抵抗（R１，Ｒ２）２８などのアナログ回路は、その特性が応力の影響を受けやすいので、本発明では、これらの回路を応力のない領域すなわち図４の特性の変化が少ない領域１３にレイアウトするようにしたものである。
図６は、第１のチップにレイアウトされたボルテージレギュレータ（ＶＲ）が実際にエッジ部による影響を受け、出力電圧ＶＯＵＴが変動したことを示すヒストグラムである。
同図において、横軸は出力電圧ＶＯＵＴ、縦軸はその電圧が計測された回数を示し、ハッチングされた棒グラフは上層に第２のチップを設けない場合（第１のチップに加わる応力が少ない場合）のヒストグラムで、黒の棒グラフは上層に第２のチップを設けた場合（第１のチップに加わる応力が大きい場合）のヒストグラムである。
図６からわかるように、第１のチップにレイアウトされたボルテージレギュレータ（ＶＲ）は、上層に第２のチップ２を載せない場合の出力電圧ＶＯＵＴの平均が２.８１５Ｖ程度（ハッチングの棒グラフ参照）であるのに対して、上層に第２のチップ２を載せた場合の出力電圧ＶＯＵＴの平均は２.７９５Ｖ程度であり（黒の棒グラフ参照）、約２０ｍＶも変動してしまうことがわかる。この変動は、用途によっては許容できない誤差になる。また、第２のチップ２による影響を受けない場所（図４の特性の変化が少ない領域１３）では第１のチップの特性の変動が少ないことが観測されている。
第１のチップ１としては、比較的規模の大きい複合電源ＩＣが想定され（例えば、特許文献４（特開２００４−１９３４７５号公報））、複合電源ＩＣを構成する内部回路のうち、精度の要求が高いボルテージレギュレータ（ＶＲ）、特にその構成要素である基準電圧源、誤差増幅器、分圧抵抗などは、特性の変化が少ない領域（第２のチップ２による影響を常に受けない領域）１３にレイアウトされることが望ましいことがわかる。なお、一定の特性変動がある領域（第２のチップ２の下になる領域）１５の下部は、変動の予測が可能なので、予測を盛り込んで設計することで精度の要求が高いボルテージレギュレータ（ＶＲ）などのアナログ回路ブロックをこの部分にレイアウトすることも可能である。
なお、上記実施例では第１のチップおよび第２のチップとしてＩＣチップを想定しているが、第２のチップは必ずしもＩＣチップでなくてもよく、その搭載により第１のチップに応力を与えるものであればどのような部材でも本発明に適用できることはいうまでもない。
１：第１のＩＣチップ
２：第２のＩＣチップ
３：接着剤
４：ボンディングワイヤ
５：パッケージ樹脂
６：基板
７：電極
８：スペーサー
９：パッド
１０：ボンディングパッド
１１：積層時の外側ずれマージン
１２：積層時の内側ずれマージン
１３：特性の変化が少ない領域
１４：特性変動の予測ができない領域
１５：一定の特性変動がある領域
２１〜２４：端子
２５：基板電圧源
２６：出力ドライバトランジスタ
２７：誤差増幅器
２８：分圧抵抗
特開平５−１１４６９３号公報 特開２００５−２７７３５６号公報 特開２００８−１８７０７６号公報 特開２００４−１９３４７５号公報

Claims (4)

  1. 少なくともアナログ回路を含む第１のＩＣチップ上に該第１のＩＣチップとは異なる部材を積層して実装する半導体装置において、
    前記アナログ回路の構成要素のうちアナログ特性の変動に影響する回路ブロックを、前記部材の端部（エッジ）から一定の距離離れた領域に配置したことを特徴とする半導体装置。
  2. 少なくともアナログ回路を含む第１のＩＣチップ上に該第１のＩＣチップとは異なる部材を積層して実装する半導体装置において、
    前記アナログ回路の構成要素のうちアナログ特性の変動に影響する回路ブロックを、前記部材の下部を除く領域で、かつ前記部材の端部（エッジ）から一定の距離離れた領域に配置したことを特徴とする半導体装置。
  3. 請求項１または２記載の半導体装置において、
    前記部材が、第２のＩＣチップであることを特徴とする半導体装置。
  4. 請求項１または２記載の半導体装置において、
    前記アナログ特性の変動に影響する回路ブロックは、少なくとも基準電圧源、分圧抵抗、あるいは誤差増幅器のいずれかを含んでいることを特徴とする半導体装置。
JP2009064296A 2009-03-17 2009-03-17 半導体装置 Pending JP2010219291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009064296A JP2010219291A (ja) 2009-03-17 2009-03-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064296A JP2010219291A (ja) 2009-03-17 2009-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2010219291A true JP2010219291A (ja) 2010-09-30

Family

ID=42977809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009064296A Pending JP2010219291A (ja) 2009-03-17 2009-03-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2010219291A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132835A1 (ja) * 2013-02-26 2014-09-04 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132835A1 (ja) * 2013-02-26 2014-09-04 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Similar Documents

Publication Publication Date Title
KR20110032711A (ko) 반도체 패키지 및 이의 제조 방법
JP2017045915A (ja) 半導体装置
JP6537815B2 (ja) 半導体パッケージ及びその製造方法
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP2012209432A (ja) 半導体装置内蔵基板モジュール及びその実装構造、並びに、半導体装置内蔵基板モジュールの製造方法
JP6793025B2 (ja) 半導体装置
US20210257287A1 (en) Chip package and circuit board thereof
US9997484B2 (en) Semiconductor device and manufacturing method of the same
US20120153471A1 (en) Semiconductor device and semiconductor package
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
JP2010219291A (ja) 半導体装置
US20190267364A1 (en) Semiconductor device
JP5154275B2 (ja) 磁気センサパッケージ
US10910349B2 (en) Stacked semiconductor chips having transistor in a boundary region
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
JP5677160B2 (ja) 半導体装置
JP2006013300A (ja) 半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
KR101096453B1 (ko) 적층 반도체 패키지
US20190198482A1 (en) Semiconductor device
US20080128874A1 (en) Semiconductor device
JP2021181942A (ja) ひずみセンサモジュール
US7679199B2 (en) Semiconductor apparatus
JP2001110978A (ja) 半導体装置の実装構造
US20170271253A1 (en) Printed circuit board and method of fabricating an element

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110602