JP2010210282A - Ｔｆｔアレイ・ビルトイン・セルフ検査装置と検査方法 - Google Patents

Abstract

【課題】本発明は、ＣＣＤを活用して、高額な検査装置を使用することなく、製品とした場合にも表示機能の低下を招かず、効率的に検査し得るアクティブマトリックス型基板と、該検査方法を提供することを目的とする。
【解決手段】
アクティブマトリックス型基板において、複数のデータ線の一方の端にデータ線毎に検査用の検査用ＣＣＤを作成し、検査用ＣＣＤ同士をゲート線方向に接続し、終端を接触用外部パッドに接続し、検査用ＣＣＤへの書き込みを許可または禁止する検査用のＣＣＤ書き込みゲート線を設置し、表示領域内の所定のゲート線に接続された画素に検査用のデータを書き込み、次に、該書き込まれたデータをゲート線方向に接続された検査用ＣＣＤに移し、その内容をＣＣＤ・ＣＬＯＣＫ線を利用して、接触用外部パッドに向かってシフトし、
各画素に書き込まれたデータを検査用のデータと比較して所定のゲート線に接続された画素の良否を判定する。
【選択図】図１

Description

本発明は、主にアクティブマトリックス型液晶パネルに使用されるＴＦＴアレイ基板（アクティブマトリックス型基板）検査回路と検査方法に関する。特にCCDを利用した検査回路と検査方法に関する。

近年、液晶表示装置の主流はアクティブマトリックス型液晶表示装置である。このアクティブマトリックス型液晶表示装置が従来のブラウン管テレビにかわり家庭用テレビとして普及するにつれて、表示画面の大型化とともに価格競争も激化している。

表示画面の大型化が進むとともに、画質の改善にために、画素電極の配列ピッチは年々微細なものとなるので、結果として、表示装置あたりの画素数が増加し、画素自体の不良率が変わらないと、液晶表示装置一台あたりの不良率は高くなってしまう。また、画素数の増加等に伴い、検査自体も困難なものとなりつつある。

また、このＴＦＴアレイ基板の検査装置は非常に高額なものであり、アクティブマトリックス型液晶表示装置の製造コストにおける検査コストの占める割合が増加している。

このような状況下において、製造コストを低減するためには、 検査方法を考慮した設計をすることにより、製造の歩留まりを維持しつつ、高額な検査装置への依存度を低くして、総合的な製造コストを低減することが必要である。

従来のＴＦＴアレイ基板のテストには、電子線、光電効果等による非接触のものや、回路の一部にプローブ（針）でコンタクトして、電荷を検出して行う方法がある。

しかしながら、いずれの方法も検査装置が大掛かりで、プローブも微細なものが必要となり、テストのためのランニングコストが大きくなってしまう。この課題に対して、
文献１にアクティブマトリックス型液晶パネルの検査に関して、アクティブマトリックス型液晶パネルのデータ線を2本毎のペアにして、前記2本毎のペアのデータ線の電圧を比較する手段を備えた検査回路・検査方法が開示されている（図５は文献１に開示されている図１である）。

しかし、この検査方法では前記2本毎のペアの間に短絡のような欠陥が存在した場合に、ペアのうち、どちらの信号線が欠陥を有するのかを特定できない等の問題がある。

また、文献２にアクティブマトリックス型液晶パネルの検査に関して、アクティブマトリックス型液晶パネルの各画素に順次、検査用の情報を書き込み、水平方向に走査回路を設け（文献２の図１、符号番号２参照）各画素情報を読み出すことにより、各画素の欠陥を検出する検査装置・ 検査方法が開示されている。

しかし、この検査回路・検査方法によると検査時間が長く、また画素の蓄積容量内の電荷が微小な場合に問題があると思われる。

さらに、文献３にアクティブマトリックス型液晶パネルのすべての画素に順次、検査用の情報を書き込み、一定時間後に、順次情報を読み出すことにより各画素データをセンスアンプで読み取り、それをAD変換(アナログデジタル変換）して、デジタルに変換されたデータをシフトレジスターに移して、順次、シフトアウトすることにより、欠陥画素を特定する方法が開示されている。

しかしながら、AD変換をおこなうことは現実的ではなく、また、具体的な検査回路が開示されていない。

さらに、文献４には前記文献１と同様に、アクティブ マトリックス型液晶パネルの信号線のペアに対してセンスアンプを配置し、前記文献１に類似した検査方法が開示されている。

しかし、この検査方法では、画素の諧調表示に 問題があり、十分な検査はできない。

特許第３８７９６６８号 特許第２７２８７４８号 特開２００５−２４５５８ 特開２００２−３５１４３０

発明者は前記文献１乃至４等の長所と弱点を比較検討し、新たな検査方法を模索した。その結果、アクティブマトリックス型ＴＦＴアレイ基板の信号線毎にＣＣＤを接続し、該ＣＣＤ同士を水平方向（ゲート線／走査線方向）に接続し、終端に外部から接触可能な外部パッドを設ければ、各画素を大掛かりで、高額な検査装置で検査していたＴＦＴアレイ基板に単純な回路を追加することで、各画素を大掛かりで、高額な検査装置で検査していたＴＦＴアレイ基板を検査でき、かつ、製品とした場合にコントラストの低下等の表示機能の低下も招かないことに着目した。

そこで、本発明はアクティブマトリックス型ＴＦＴアレイ基板の信号線毎にＣＣＤを接続し、該ＣＣＤ同士を水平方向（ゲート線／走査線方向）に接続し、終端に外部から接触可能な外部パッドを設けることにより、高額な検査装置を使用することなくＴＦＴアレイ基板を検査でき、かつ、製品とした場合にコントラストの低下等の表示機能の低下も招くことなく、効率的に検査し得るアクティブマトリックス型基板とアクティブマトリックス型基板の検査方法を提供することを目的とする。

請求項１に記載の発明は、絶縁基板上に画素電極、 前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板であって、
検査終了後に共通電極を有する対向基板と液晶層を介して張り合される前記アクティブマトリックス型基板において、
前記複数のデータ線の一方の端に、データの供給をスイッチングするためのデータ線検査用スイッチング素子を個別に接続し、
前記データ線検査用スイッチング素子の全てを 共通に開閉するデータ線検査用スイッチング素子ゲート線を設置し、
前記データ線検査用スイッチング素子の外側に２本のデータ線側ショートリング線（以下、前記２本のデータ線側ショートリング線のうち１本を「データ線側奇数ショートリング線」、他の１本を「データ線側偶数ショートリング線」ともいう。）を設置し、
前記データ線側奇数ショートリング線には奇数番目の前記データ線を前記データ線側偶数ショートリング線には偶数番目の前記データ線を接続し、
前記複数のデータ線の一方の端にデータ線毎に検査用の検査用ＣＣＤを接続し、
前記検査用ＣＣＤ同士をゲート線方向に接続し、終端を外部接触用パッドに接続し、
前記検査用ＣＣＤへの書き込みを許可または禁止する検査用のＣＣＤ書き込みゲート線を設置し、
前記ゲート線方向に接続された前記検査用ＣＣＤの内容を前記外部接触用パッドに向かってシフトするためのＣＣＤ・ＣＬＯＣＫ線を設置し、
前記検査用ＣＣＤに書き込まれた電荷を前記ＣＣＤ・ＣＬＯＣＫ線にクロック信号を送って、前記接触用外部パッドから取り出し、
各データ線に接続された各画素内の電荷と比較して、各画素の良否を検査することを特徴とする。

請求項２に記載の発明は、絶縁基板上に画素電極、 前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板であって、
検査終了後に共通電極を有する対向基板と液晶層を介して張り合される前記アクティブマトリックス型基板に係り
前記複数のデータ線の一方の端に、データの供給をスイッチングするためのデータ線検査用スイッチング素子を個別に接続するステップと、
前記データ線検査用スイッチング素子の全てを 共通に開閉するデータ線検査用スイッチング素子ゲート線を設置するステップと、
前記データ線検査用スイッチング素子の外側に２本のデータ線側ショートリング線（以下、前記２本のデータ線側ショートリング線のうち１本を「データ線側奇数ショートリング線」、他の１本を「データ線側偶数ショートリング線」ともいう。）を設置するステップと、
前記データ線側奇数ショートリング線には奇数番目の前記データ線を前記データ線側偶数ショートリング線には偶数番目の前記データ線を接続するステップと、
前記複数のデータ線の一方の端にデータ線毎に検査用の検査用ＣＣＤを接続するステップと、
前記検査用ＣＣＤ同士をゲート線方向に接続し、終端を接触用外部パッドに接続するステップと、
前記検査用ＣＣＤへの書き込みを許可または禁止する検査用のＣＣＤ書き込みゲート線を設置するステップと、
前記ゲート線方向に接続された前記検査用ＣＣＤの内容を前記接触用外部パッドに向かってシフトするためのＣＣＤ・ＣＬＯＣＫ線を設置するステップと、
所定のゲート線に接続された画素に検査用のデータを書き込み、該書き込まれたデータを
前記検査用のデータのデータと比較して前記所定のゲート線に接続された画素の良否を判定するステップと、を有することを特徴とする。

請求項３に記載の発明は、 請求項２に記載のアクティブマトリックス型基板の検査方法に係り、
前記複数のデータ線に、データの供給をスイッチングするためのデータ線検査用スイッチング素子を個別に接続し、
前記データ線検査用スイッチング素子の全てを 共通に開閉するデータ線検査用スイッチング素子ゲート線を設置し、
前記データ線検査用スイッチング素子の外側に２本のデータ線側ショートリング線（以下、前記２本のデータ線側ショートリング線のうち１本を「データ線側奇数ショートリング線」、他の１本を「データ線側偶数ショートリング線」ともいう。）を設置し、
前記データ線側奇数ショートリング線には奇数番目の前記データ線を前記データ線側偶数ショートリング線には偶数番目の前記データ線を接続し、
前記データ線側奇数ショートリング線とデータ線側偶数ショートリング線に異なる検査用信号を与えることにより隣接する前記データ線間の欠陥を検査することを特徴とする。

請求項４に記載の発明は、請求項２または３に記載のアクティブマトリックス型基板の検査方法に係り、
前記表示領域の全画素とすべての前記検査用ＣＣＤに１または０を書き込んで検査をすることを特徴とする。

請求項５に記載の発明は、請求項２または３に記載のアクティブマトリックス型基板の検査方法に係り、
前記表示領域の全画素と、すべての前記検査用ＣＣＤには千鳥格子を構成するようなデータを書き込んで検査をすることを特徴とする。

請求項６に記載の発明は、請求項２または３に記載のアクティブマトリックス型基板の検査方法において、
前記表示領域の全画素と、すべての前記検査用ＣＣＤには前記表示領域の画素垂直方向データ線毎に垂直方向に列を構成するようなデータを書き込んで検査をすることを特徴とする。

請求項７に記載の発明は、請求項２または３に記載のアクティブマトリックス型基板の検査方法に係り、
前記表示領域の全画素と、すべての前記検査用ＣＣＤには前記表示領域の画素垂直方向データ線毎に水平方向に行を構成するようなデータを書き込んで検査をすることを特徴とする。

アクティブマトリックス型ＴＦＴアレイ基板にＣＣＤを利用した単純な回路を追加することで、製品とした場合にコントラストの 低下等の表示機能の低下を招くことなく、効率的に検査でき、製造コストを低減できる。またＣＣＤを利用することにより、トランジスター等の能動素子が少なくてすむので検査のために追加する回路が単純となり、コスト低減が可能ともなる。

本発明の実施の形態1に係るアクティブマトリックス型基板の配線の様子を示す模式図である。 本発明の検査装置・方法における主な信号線に関するタイミングチャート図である。 本発明で検査する方法の概略を示すフローチャート図である。 検査対象であるアクティブマトリックス型基板のマトリックス状の画素に書き込む検査用のデータのパターンを図示した模式図である。 文献１に開示されている図１である。

以下、図を参照しつつ、本発明を実施するための形態につき 説明する。

図１は本発明の実施の形態に係るアクティブマトリックス型基板と検査方法の概要を示す説明図である。

図１において、１００は通常の画像が表示される画素マトリックスである。
１０１、１０２、１０３、１０４、１０５および１０６はデータ線である。
また、１９１は走査線であり、１９２、１９３も 同様に走査線である。１２８はＧａｔｅＳｅｌｅｃｔｏｒである。

２６１ＳＷ、２６２ＳＷ、２６３ＳＷ、２６４ＳＷ、２６５ＳＷ、および２６６ＳＷはデータ線の一方の端に設置された、検査用スイッチング素子であり、２６１ＳＷは画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線１０１に接続されており、２６２ＳＷは画素マトリックス１００の列を成すデータ線のうち偶数番目データ線１０２に接続されており、２６３ＳＷは画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線１３３に接続されており、２６４ＳＷは画素マトリックス１００の列を成すデータ線のうち偶数番目データ線１０４に接続されており、２６５ＳＷは画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線１０５に接続されており、２６６ＳＷは画素マトリックス１００の列を成すデータ線のうち偶数番目データ線１０６に接続されている。以下２６１ＳＷのように画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線に接続されているものを「奇数番目データ線検査用スイッチング素子」ともいい、２６２ＳＷのように画素マトリックス１００の列を成すデータ線のうち偶数番目のデータ線接続されているものを「偶数番目データ線検査用スイッチング素子」ともいう。

１５１はデータ線１０１と走査線１９１に接続された画素である。１６１はデータ線１０１と走査線１９２に接続された画素である。

１３１はデータ線１０１に接続された画素（例えば、画素１５１、画素１６１等）を検査するための検査用ＣＣＤである。１３２はデータ線１０２に接続された画素（例えば、画素１５２）を検査するための検査用ＣＣＤである。１３３はデータ線１０３と走査線１９１に接続された画素（例えば、画素１５３）を検査するための検査用ＣＣＤである。１３４はデータ線１０４と走査線１９１に接続された画素（例えば、画素１５４）を検査するための検査用ＣＣＤである。１３５，１３６も同様の検査用ＣＣＤである。１４９はゲート線方向に接続された検査用ＣＣＤの終端に接続された接触用外部パッドである。

１２５は検査用ＣＣＤの出力をゲート線方向に並ぶＣＣＤの中のデータを接触用外部パッドに向かって移動するためのＣＣＤ・クロック線である。

１２１および１２２はショートリングとも呼ばれる線であり、１２１は奇数番目のデータ線検査用スイッチング素子に接続される検査用奇数信号線、１２２は偶数番目データ線検査用スイッチング素子に接続される検査用偶数信号線であり、１２３は偶数、奇数を問わずすべてのデータ線検査用スイッチング素子に共通に接続され、検査用奇数信号線とデータ線の間を接続・遮断するデータ線検査用スイッチング素子制御線である。

検査用奇数信号線１２１、検査用偶数信号線１２２および前記奇数番目データ線検査用スイッチング素子、前記偶数番目データ線検査用スイッチング素子を開閉することにより、検査用偶数信号線１２２と検査用奇数信号線１２１に異なる検査用の信号を与えることができ、画素に種々の検査信号を送ることができる。また、１２９は検査用ＣＣＤへのデータの書き込みを許可または禁止するためのゲート線（ＣＣＤ ＷＲＩＴＥ ＧＡＴＥ）であり、１２５は検査用ＣＣＤ内の内容をゲート線方向に接触用外部パッドに向かって移動するためのＣＣＤ・クロック線である。

検査用信号線を２本とし、特に、奇数番目と偶数番目で検査用信号線を分けることにより、隣接するデータ線間の欠陥を容易に発見し特定できる。

次に、本発明で検査する方法について説明する。
図３は、本発明で検査する方法の概略を示すフローチャート図である。
最初に、画素マトリックス１００内の画素に検査用のデータを検査用奇数信号線１２１、検査用偶数信号線１２２検査用の信号を与え、データ線検査用スイッチング素子制御線１２３をアクティブにして、検査用のデータを全画素に書き込む（ステップ３０１）。

適切なＨＯＬＤ時間の後、ゲート線を選択して該ゲート線に接続された画素内の電荷を検査用ＣＣＤに並列・同時に書き込む（ステップ３０２）。

ＣＣＤに並列・同時に書き込まれた電荷を順次外部接触用パッドに向かって転送する（ステップ３０３）。

転送された電荷を外部接触用パッドを通して期待値と順次比較する（ステップ３０４）。期待値と一致していれば該データ線に接続された画素は正常であると判断し（ステップ３０４、Ｙｅｓ）、次に、全ゲート線について検査したかどうかを判断するステップに進む（ステップ３０４ Ｙｅｓ）。期待値と一致していない場合には、該データ線に接続された画素に欠陥があるであると判断し（ステップ３０４、Ｎｏ）、不良解析を行う（ステップ３０５）。

次に、全ゲート線を選択して、全画素について検査したかどうかを判断し（ステップ３０６）、全ゲート線に接続された画素について検査した場合には検査を終了し（ステップ３０６、Ｙｅｓ）、未検査のゲート線がある場合（ステップ３０６、Ｎｏ）には、検査を終了していないゲート線を選択し（ステップ３０７）、次に、ステップ３０２にもどって、該選択されたゲート線に接続された画素の電荷をＣＣＤに書き込む（ステップ３０２）。

図２は、本発明の検査装置・方法における主な信号線に関するタイミングチャート図である。
図２において、１２１は、データ線側奇数ショートリング線であり、１２２はデータ線側偶数ショートリング線であり、１２３は検査用スイッチング素子の全てを共通に開閉するデータ線検査用スイッチング素子ゲート線である。データ線検査用スイッチング素子ゲート線１２３をアクティブ（図２においてはＨｉとする）の間、データ線側偶数ショートリング線１２２をＨｉにする。それから画素のゲート線（走査線）２０５をアクティブにすると、該ゲート線（走査線）２０５に接続される画素にテストパターンが聞き込まれる。その後、該テストパターンを検査用ＣＣＤに書き込むために必要な時間（ＨＯＬＤ ＴＩＭＥ）２０６をおいて、再度ゲート線（走査線）２０５をアクティブにして、該ゲート線（走査線）２０５に接続された画素内の電荷を検査用ＣＣＤに並列・同時に書き込む。１２５は横一列に接続された各ＣＣＤ内の電荷をシフトするためのＣＣＤ・ＣＬＯＣＫ線である。また、１４８は外部接触用パッドから取り出されたＣＣＤの電荷を示すＣＣＤ ＯＵＴ線である、２１１はテストパターンの期待値を示す線であり、２１０は実際に外部接触用パッドから取り出されたＣＣＤの電荷を示すＣＣＤ ＯＵＴ線である。２０９は、期待値２１１とＣＣＤ ＯＵＴ線とが異なる部分である。
この２０９の対応する部分の画素に何らかの欠陥があると考えられる。

図４は検査対象であるアクティブマトリックス型基板のマトリックス状の画素に書き込む検査用のデータのパターンを図示した模式図である。
図４において、４０１はすべての画素の１を書き込み、４０２はすべての画素の０を書き込んで検査をするものである。
４０３は検査対象であるアクティブマトリックス型基板のマトリックス状の画素に千鳥格子状の模様を形成するデータをかきこむものであり、４０４は４０３の千鳥格子状の模様を反転させたデータを書き込むものである。
また、４０５は検査対象であるアクティブマトリックス型基板のマトリックス状の画素に縦縞模様を書き込んで検査をするものであり、４０６は検査対象であるアクティブマトリックス型基板のマトリックス状の画素に横縞模様を書き込んで検査をするものである。このように種々の検査パターンにより画素を欠陥をより効率的かつ確実に検査することができる。

アクティブマトリックス型基板を効果的に検査でき、製造コストを 低減できる。

１００ 画素マトリックス
１０１ データ線
１０２ データ線
１０３ データ線
１０４ データ線
１０５ データ線
１０６ データ線
１２１ ショートリング
１２２ ショートリング
１２３ データ線検査用スイッチング素子制御線
１２５ 検査用ＣＣＤ・クロック線
１２８ ＧａｔｅＳｅｌｅｃｔｏｒ
１２９ 検査用ＣＣＤへの検査用のデータの書き込みを許可または禁止するためのＣＣＤ書き込みゲート線
１３１ データ線１０１に接続された画素を検査するための検査用ＣＣＤ
１３２ データ線１０２に接続された画素（例えば、画素１５２）を検査するための検査用ＣＣＤ
１３３ データ線１０３と走査線１９１に接続された画素（例えば、画素１５３）を検査するための検査用ＣＣＤ
１３４ データ線１０４と走査線１９１に接続された画素（例えば、画素１５４）を検査するための検査用ＣＣＤ
１３５ 検査用ＣＣＤ
１３６ 検査用ＣＣＤ
１４９ 接触用外部パッド
１５１ データ線１０１と走査線１９１に接続された画素
１５２ データ線１０２と走査線１９１に接続された画素
１６１ データ線１０１と走査線１９２に接続された画素
１９１ 走査線
１９２ 走査線
１９３ 走査線
２６１ＳＷ 検査用スイッチング素子
２６２ＳＷ 検査用スイッチング素子
２６３ＳＷ 検査用スイッチング素子
２６４ＳＷ 検査用スイッチング素子
２６５ＳＷ 検査用スイッチング素子

Claims (7)

1. 絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板であって、
   検査終了後に共通電極を有する対向基板と液晶層を介して張り合される前記アクティブマトリックス型基板において、
   前記複数のデータ線の一方の端に、データの供給をスイッチングするためのデータ線検査用スイッチング素子を個別に接続し、
   前記データ線検査用スイッチング素子の全てを 共通に開閉するデータ線検査用スイッチング素子ゲート線を設置し、
   前記データ線検査用スイッチング素子の外側に２本のデータ線側ショートリング線（以下、前記２本のデータ線側ショートリング線のうち１本を「データ線側奇数ショートリング線」、他の１本を「データ線側偶数ショートリング線」ともいう。）を設置し、
   前記データ線側奇数ショートリング線には奇数番目の前記データ線を前記データ線側偶数ショートリング線には偶数番目の前記データ線を接続し、
   前記複数のデータ線の一方の端にデータ線毎に検査用の検査用ＣＣＤを接続し、
   前記検査用ＣＣＤ同士をゲート線方向に接続し、終端を外部接触用パッドに接続し、
   前記検査用ＣＣＤへの書き込みを許可または禁止する検査用のＣＣＤ書き込みゲート線を設置し、
   前記ゲート線方向に接続された前記検査用ＣＣＤの内容を前記外部接触用パッドに向かってシフトするためのＣＣＤ・ＣＬＯＣＫ線を設置し、
   前記検査用ＣＣＤに書き込まれた電荷を前記ＣＣＤ・ＣＬＯＣＫ線にクロック信号を送って、前記接触用外部パッドから取り出し、
   各データ線に接続された各画素内の電荷と比較して、各画素の良否を検査することを特徴とするアクティブマトリックス型基板。
2. 絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板であって、
   検査終了後に共通電極を有する対向基板と液晶層を介して張り合される前記アクティブマトリックス型基板において、
   前記複数のデータ線の一方の端に、データの供給をスイッチングするためのデータ線検査用スイッチング素子を個別に接続するステップと、
   前記データ線検査用スイッチング素子の全てを 共通に開閉するデータ線検査用スイッチング素子ゲート線を設置するステップと、
   前記データ線検査用スイッチング素子の外側に２本のデータ線側ショートリング線（以下、前記２本のデータ線側ショートリング線のうち１本を「データ線側奇数ショートリング線」、他の１本を「データ線側偶数ショートリング線」ともいう。）を設置するステップと、
   前記データ線側奇数ショートリング線には奇数番目の前記データ線を前記データ線側偶数ショートリング線には偶数番目の前記データ線を接続するステップと、
   前記複数のデータ線の一方の端にデータ線毎に検査用の検査用ＣＣＤを接続するステップと、
   前記検査用ＣＣＤ同士をゲート線方向に接続し、終端を接触用外部パッドに接続するステップと、
   前記検査用ＣＣＤへの書き込みを許可または禁止する検査用のＣＣＤ書き込みゲート線を設置するステップと、
   前記ゲート線方向に接続された前記検査用ＣＣＤの内容を前記接触用外部パッドに向かってシフトするためのＣＣＤ・ＣＬＯＣＫ線を設置するステップと、
   所定のゲート線に接続された画素に検査用のデータを書き込み、該書き込まれたデータを
   前記検査用のデータのデータと比較して前記所定のゲート線に接続された画素の良否を判定するステップと、を有することを特徴とするアクティブマトリックス型基板の検査方法。
3. 請求項２に記載のアクティブマトリックス型基板の検査方法において、
   前記複数のデータ線に、データの供給をスイッチングするためのデータ線検査用スイッチング素子を個別に接続し、
   前記データ線検査用スイッチング素子の全てを 共通に開閉するデータ線検査用スイッチング素子ゲート線を設置し、
   前記データ線検査用スイッチング素子の外側に２本のデータ線側ショートリング線（以下、前記２本のデータ線側ショートリング線のうち１本を「データ線側奇数ショートリング線」、他の１本を「データ線側偶数ショートリング線」ともいう。）を設置し、
   前記データ線側奇数ショートリング線には奇数番目の前記データ線を前記データ線側偶数ショートリング線には偶数番目の前記データ線を接続し、
   前記データ線側奇数ショートリング線とデータ線側偶数ショートリング線に異なる検査用信号を与えることにより隣接する前記データ線間の欠陥を検査することを特徴とするアクティブマトリックス型基板の検査方法。
4. 請求項２または３に記載のアクティブマトリックス型基板の検査方法において、
   前記表示領域の全画素とすべての前記検査用ＣＣＤに１または０を書き込んで検査をすることを特徴とするアクティブマトリックス型基板の検査方法。
5. 請求項２または３に記載のアクティブマトリックス型基板の検査方法において、
   前記表示領域の全画素と、すべての前記検査用ＣＣＤには千鳥格子を構成するようなデータを書き込んで検査をすることを特徴とするアクティブマトリックス型基板の検査方法。
6. 請求項２または３に記載のアクティブマトリックス型基板の検査方法において、
   前記表示領域の全画素と、すべての前記検査用ＣＣＤには前記表示領域の画素垂直方向データ線毎に垂直方向に列を構成するようなデータを書き込んで検査をすることを特徴とするアクティブマトリックス型基板の検査方法。
7. 請求項２または３に記載のアクティブマトリックス型基板の検査方法において、
   前記表示領域の全画素と、すべての前記検査用ＣＣＤには前記表示領域の画素垂直方向データ線毎に水平方向に行を構成するようなデータを書き込んで検査をすることを特徴とするアクティブマトリックス型基板の検査方法。

Images