JP2010206591A - 固体撮像装置、集積回路及びプログラム - Google Patents

Abstract

【課題】スローシャッター動作において、フィールドメモリを利用して同じ信号を奇数フィールド及び偶数フィールドの双方に使用する場合には、垂直解像度の劣化が生じる。
【解決手段】固体撮像装置１００は、第１及び第２の固体撮像素子を含む撮像部１と、固体撮像素子の出力信号に対して垂直方向に隣接する画素の組合せを加算する加算部３と、加算部３の出力信号に基づき１フィールド分の映像信号を記憶する記憶部４と、加算部３の出力信号と記憶部４の出力信号とのいずれかを選択して出力する切換部５と、切換部の出力信号に垂直フィルタ処理を行う垂直フィルタ処理部６と備える。第１の固体撮像素子の出力信号に対して加算する画素の組合せと、第２の固体撮像素子の出力信号に対して加算する画素の組合せとは、垂直方向における位置が異なる。垂直フィルタ処理部は、切換部の出力信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により垂直フィルタ処理を行う。
【選択図】 図１

Description

本発明は、ビデオカメラ等の固体撮像装置、その集積回路及びプログラムに関し、特に１フィールド期間より長いシャッター時間で撮像可能な固体撮像装置、その集積回路及びプログラムに関するものである。

通常、ビデオカメラ等の撮像装置では、その各画素における信号電荷の蓄積時間、すなわちシャッター時間は、フィールド周期に等しく、ＮＴＳＣ方式では１／６０秒、ＰＡＬ方式では１／５０秒である。なお、撮像素子として固体撮像素子を使用している固体撮像装置では、電子シャッターと呼ばれる技術により、信号電荷の蓄積時間を変えることができる。これは、フォトダイオードに蓄積した電荷を、例えば基板方向に一旦捨てる事により、テレビ方式のフィールド期間より短い蓄積時間を得るものである。
電子シャッターは、例えばスポーツ等における速い動きを撮影する時に特に有用となる。すなわち、高速のシャッター時間で撮影することにより、ぶれのない画像を得ることができるからである。
このように、電子シャッターは１フィールド期間より短いシャッター時間で使用することが多いが、逆に１フィールド期間より長いシャッター時間、いわゆるスローシャッターを必要とすることもある。例えば、夜間等照明条件が暗いため高感度が必要なとき、あるいは映像表現として露光時間を長くとった残像効果を必要とするときである。また、垂直走査周波数が低いパソコンディスプレイ画面を撮影するときや、ＮＴＳＣ方式のカメラでＰＡＬ方式のモニタ画面を撮像するとき等にも、スローシャッターが必要とされる。

１フィールド期間以上のシャッター時間を得る固体撮像装置として、図８に示すものがある（例えば、特許文献１を参照）。この従来例の動作を、図８の構成を参照しながら、以下に述べる。
図８に示す固体撮像装置８００は、スローシャッター制御回路８２１と、フィールドメモリユニット８２２と、クロック及び制御信号発生回路８２７と、切換回路８２８とを含む。
スローシャッター制御回路８２１は、１／６０秒から１／２０００秒程度である通常の（又は高速の）シャッター速度を、被写体の暗さをレベル検出して１／６秒から１／３０秒程度に制御するための回路である。スローシャッター制御回路８２１は、レベル検出部８１１、シャッター切換回路８１２、低速シャッター用タイミングジェネレーター８１３とから構成されている。

レベル検出部８１１は、被写体の明暗をカメラ信号処理回路８０５の信号レベルを用いて検出する。被写体が暗い場合には、レベル検出部８１１は所定の信号をシャッター切換回路８１２に入力し、シャッター切換回路８１２は、高速シャッター用タイミングジェネレーター８０３から低速シャッター用タイミングジェネレーター８１３へ切り換える。高速シャッター用タイミングジェネレーター８０３及び低速シャッター用タイミングジェネレーター８１３は、基準発振器８０４からの基準クロックに基づき、それぞれのシャッター速度に応じた制御信号を撮像素子回路８０２に供給する。撮像素子回路８０２は、供給された制御信号に応じて固体撮像素子８０１を駆動、制御する。
フィールドメモリユニット８２２は、カメラ信号処理回路８０５からの映像信号を記憶し、同映像信号を通常のテレビジョン信号の１フィールド毎に必要回数読み出す回路である。フィールドメモリユニット８２２は、Ａ／Ｄコンバーター８２３、フィールドメモリ８２４、メモリコントローラ８２５、Ｄ／Ａコンバーター８２６等により構成されている。

メモリコントローラ８２５は、フィールドメモリ８２４の書き込み又は読み出しのためのクロック及びコントロール信号を制御する回路である。メモリコントローラ８２５はまた、切換回路８２８への切換信号を出力する。
クロック及び制御信号発生回路８２７は、スローシャッター制御回路８２１からタイミングパルスを得て、フィールドメモリユニット８２２のメモリ書き込み又は読み出しの時間制御等を行う。つまり、クロック及び制御信号発生回路８２７は、スローシャッター動作時において、連続したテレビジョン信号を取り出すためのクロック及び制御信号の出力を行う。
切換回路８２８は、カメラ信号処理回路８０５の出力信号を直接に記録用信号処理回路８０６及びモニタ用信号処理回路８０８に送るか、フィールドメモリユニット８２２からの出力信号を送るかを切り換えるためのスイッチ回路である。記録用信号処理回路８０６からの出力信号は、ビデオヘッド８０７に入力される。また、モニタ用信号処理回路８０８からの出力信号は、モニタ８０９に入力される。

固体撮像素子８０１は、例えばインターライン型ＣＣＤを用いており、１フィールド単位の映像信号がフィールド帰線期間を利用して出力されることが多い。そして通常のテレビジョン信号の１フィールドは、ＮＴＳＣ方式の場合、１／６０秒であり、シャッタースピードは１／６０秒が一般的となる。
電子シャッター機能を持つ場合、高速シャッターでは固体撮像素子８０１の受光部の信号電荷を一旦掃き出して空にしてから転送開始するまでの信号電荷蓄積時間を１／６０秒より短くして、余った電荷を捨て去ることが多い。一方、図８のスローシャッター制御回路８２１における低速シャッター用のタイミングジェネレーター８１３は、高速シャッター用タイミングジェネレーター８０３と比べて、全く逆の操作をしている。即ち、複数フィールド期間電荷の転送をせずに受光部に電荷を複数フィールド期間連続して蓄積してから信号取り出しのための電荷転送を行っている。

なお、露光時間の制御方法として、余剰信号電荷の掃き出しタイミングを変えて行っている撮像素子を用いる場合がある。この場合にも、読み出しのための信号電荷転送パルスを間引くことによって、複数フィールド期間連続して信号電荷の蓄積を行うことができる。
これにより１／６０秒より遅いシャッターを切ることができ、感度を上げることができる。
この手段によれば、次の１フィールド分の映像信号が出力されるまで空白期間が生じる。例えば１０フィールド期間（１／６秒）露光した場合、９フィールド期間の空白期間が生じる。そこで、この固体撮像装置８００では、カメラ信号処理回路８０５の出力信号を、切換回路８２８を経て記録用信号処理回路８０６へ送ると同時に、フィールドメモリユニット８２２へ送る。カメラ信号処理回路８０５からフィールドメモリユニット８２２に入力された信号は、Ａ／Ｄコンバーター８２３を経てフィールドメモリ８２４に記憶され、さらにＤ／Ａコンバーター８２６を経て読み出す。この読み出しでは、前述の空白期間中、１フィールド期間に１回ずつ、同一の映像信号を切換回路８２８を経て記録用信号処理回路８０６へ送り続ける。

これにより、記録用信号処理回路８０６には前記露光に要した連続時間中、同一の映像信号が繰返し入力されるため、前記空白期間が無いように補間されたテレビジョン信号が得られる。
特開平９−２５２４２３号公報（第３頁−第５頁）

しかしながら上記のような固体撮像装置においては、１／６０秒より長いシャッター時間を得ることができるが、奇数フィールド、偶数フィールドとも、同じフィールドの映像信号を繰り返し使用することになる。したがって、この手法により生成される１フレームの画像は、垂直解像度が落ちた画像となるという課題があった。
本発明は、上述の従来の課題を解決するもので、１フィールド期間より長いシャッター時間においても、偽信号の少ない垂直解像度の高い映像信号を得ることを目的とする。

第１発明に係る固体撮像装置は、撮像部と、加算部と、記憶部と、切換部と、垂直フィルタ処理部と、を備える。撮像部は、離散的な画素構造を有する第１の固体撮像素子と離散的な画素構造を有する第２の固体撮像素子とを有する。加算部は、固体撮像素子の出力信号に対して垂直方向に隣接する画素の組合せを加算する。加算部においては、第１の固体撮像素子の出力信号に対して加算する上記画素の組合せと、第２の固体撮像素子の出力信号に対して加算する上記画素の組合せとは、垂直方向における位置が異なる。記憶部は、加算部の出力信号に基づき１フィールド分の映像信号を記憶する。切換部は、加算部の出力信号と記憶部の出力信号とのいずれかを選択して出力する。垂直フィルタ処理部は、切換部の出力信号に垂直フィルタ処理を行う。垂直フィルタ処理部は更に、切換部の出力信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により垂直フィルタ処理を行う。

ここで、垂直方向に隣接する画素の組合せを加算するとは、垂直方向に隣接した画素値を加算することをいう。また、垂直方向に隣接する画素とは、必ずしも物理的に隣接している画素に限定されない。更に、第１の固体撮像素子の出力信号に対して加算する画素の組合せと、第２の固体撮像素子の出力信号に対して加算する画素の組合せとは、垂直方向における位置が異なるとは、例えば、第０ラインと第１ラインの画素の組合せに対する、第１ラインと第２ラインの画素の組合せというような位置関係を含む。
また、第１又は第２の固体撮像素子は、単数であっても複数であってもよい。
ここでは、１フィールド期間より長いシャッター時間においても、偽信号の少ない垂直解像度の高い映像信号を得ることができる。
第２発明に係る固体撮像装置は、第１発明の固体撮像装置であって、第１及び第２の固体撮像素子の露光期間が複数フィールド期間連続するように制御する制御部を更に備える。同制御部は、第１及び第２の固体撮像素子の露光期間を１フィールド期間以下にする場合、上記加算する画素の組合せの、垂直方向における位置を同じとし、固体撮像素子の露光期間を１フィールド期間より長くする場合は、上記加算する画素の組合せの、垂直方向における位置が異なるように制御する。

ここでは、通常シャッター時とスローシャッター時と画素加算処理動作を変えることで、スローシャッター時においても偽信号の少ない垂直解像度の高い映像信号を実現できる。
第３発明に係る固体撮像装置は、第１発明の固体撮像装置であって、垂直フィルタ処理部は、垂直フィルタ処理により高周波成分に相当する信号を生成する。
ここでは、垂直フィルタ処理において高周波成分を生成することにより、細かい信号成分を復元できるため、より鮮明な映像信号を得ることができる。
第４発明に係る固体撮像装置は、第１発明の固体撮像装置であって、第１の固体撮像素子の出力信号は、Ｇ信号であり、第２の固体撮像素子の出力信号は、Ｒ信号又はＢ信号である。

ここで、第２の固体撮像素子の出力信号が、Ｒ信号又はＢ信号であるとは、第２の固体撮像素子が２つであって、Ｒ信号及びＢ信号をそれぞれの出力信号とする場合も含む。
第５発明に係る集積回路は、加算部と、切換部と、垂直フィルタ処理部と、を備える。加算部は、離散的な画素構造を有する第１の固体撮像素子と離散的な画素構造を有する第２の固体撮像素子とを有する撮像部からの出力信号に対して、垂直方向に隣接する画素の組合せを加算する。加算部においては、第１の固体撮像素子の出力信号に対して加算する上記画素の組合せと、第２の固体撮像素子の出力信号に対して加算する上記画素の組合せとは、垂直方向における位置が異なる。切換部は、加算部の出力信号と、同加算部の出力信号に基づき別に記憶された１フィールド分の出力信号とのいずれかを選択して出力する。垂直フィルタ処理部は、切換部の出力信号に垂直フィルタ処理を行う。垂直フィルタ処理部は更に、切換部の出力信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により垂直フィルタ処理を行う。

第６発明に係るプログラムは、加算ステップと、記憶ステップと、切換ステップと、垂直フィルタ処理ステップと、をコンピュータに実行させる。加算ステップでは、離散的な画素構造を有する第１の固体撮像素子と離散的な画素構造を有する第２の固体撮像素子とを有する撮像部からの出力信号に対して、垂直方向に隣接する画素の組合せを加算する。同加算ステップにおいては、第１の固体撮像素子の出力信号に対して加算する画素の組合せと、第２の固体撮像素子の出力信号に対して加算する画素の組合せとの、垂直方向における位置を異ならせる。記憶ステップにおいては、加算ステップにおいて加算した出力信号に基づき１フィールド分の映像信号を記憶する。切換ステップにおいては、加算ステップにおいて加算した出力信号と記憶ステップにおいて記憶した映像信号の出力信号とのいずれかを選択して出力する。垂直フィルタ処理ステップにおいては、切換ステップにおいて出力された信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により垂直フィルタ処理を行う。

本発明によれば、固体撮像装置における１フィールド期間より長いシャッター時においても、偽信号の少ない垂直解像度の高い映像信号を得ることができる、という優れた効果が得られる。

以下、本発明の実施形態について、図面を用いて説明する。
（固体撮像装置１００の構成）
図１は本発明の実施形態における固体撮像装置１００の構成を示すブロック図である。
図１に示す固体撮像装置１００は、撮像部１、前処理部２、画素加算部（加算部）３、フィールドメモリ（記憶部）４、セレクタ（切換部）５、垂直フィルタ処理部６、カメラ信号処理部７、制御回路（制御部）９、及び出力端子１０を含む。
撮像部１は、固体撮像素子１１Ｇ、１１Ｂ、１１Ｒを有し、各々の固体撮像素子は、それぞれＧ、Ｂ、Ｒチャンネルに相当する。撮像部１はまた、光学プリズム１２及び駆動回路１３を有する。図１に示すように、撮像部１は、図示しないレンズから入射した光学的な画像を電気信号に変換するものであり、３個の固体撮像素子を使用する、いわゆる三板方式と呼ばれる撮像方式を採用している。この三板方式では、光学プリズム１２より入射した光を、Ｇ、Ｂ、Ｒといった三つの色成分に分解し、固体撮像素子１１Ｇ、１１Ｂ、１１ＲにそれぞれＧ、Ｂ、Ｒチャンネルに相当する光学的な画像を供給する。

各々の固体撮像素子１１Ｇ、１１Ｂ、１１Ｒは、例えばＣＭＯＳ型撮像素子であり、離散的な画素構造を持ち、光学プリズム１２より供給された光学画像を空間的にサンプリングして電気信号に変換し、集積したアナログ・ディジタル変換機能によりディジタル信号（映像信号）として出力する。駆動回路１３は、固体撮像素子１１Ｇ、１１Ｂ、１１Ｒの動作に必要な信号を供給する。
前処理部２は、撮像部１から入力された映像信号に対して欠陥画素の補正や固定パターン除去等の処理を行う。
画素加算部３は、前処理部２より入力された映像信号に対して垂直方向に隣接する画素信号の加算処理を行う。画素加算部３は、後述するように、通常シャッター時とスローシャッター時とで異なる動作を行う。

フィールドメモリ４は、スローシャッター時において、画素加算部３より入力された映像信号を１フィールド毎に記憶し、読み出すための回路である。フィールドメモリ４に記憶された１フィールド分の映像信号により、撮像部１からの一出力から次の出力までの空白のフィールド期間を補う。
セレクタ５は、制御回路９からの制御信号に応じて、フィールドメモリ４からの入力ａと画素加算部３からの入力ｂとを切り換え、出力ｃから垂直フィルタ処理部６に信号を出力する。
垂直フィルタ処理部６は、スローシャッター時において、セレクタ５から入力された映像信号に対し、垂直方向に画素の位置をずらす処理を行う。
カメラ信号処理部７は、垂直フィルタ処理部６からの出力信号を入力し、ガンマ変換、ニー変換および輪郭強調処理等を行い、出力端子１０より出力する。

制御回路９は、ＣＰＵ等を含むマイクロコンピュータであり、駆動回路１３、画素加算部３、セレクタ５、垂直フィルタ処理部６に対して制御信号を出力し、これらを駆動、制御する。制御回路９は、ユーザの選択操作やスイッチ操作等による指令信号の入力に応じて各部に制御信号を出力する。
固体撮像装置１００のうち、前処理部２、画素加算部３、セレクタ５、垂直フィルタ処理部６及びカメラ信号処理部７は、図１の点線で示したように集積回路ＩＣとして１チップ化されている。なお、この集積回路は、制御回路９も含んでいてもよいし、フィールドメモリ４を含んでいてもよい。
（固体撮像装置１００の動作）
次に、本実施形態に固体撮像装置１００の動作について説明する。なお、以下において説明するように、固体撮像装置１００は、通常シャッター時（以下、通常撮影時と呼ぶ）とスローシャッター時において、異なる動作を行う。
＜通常シャッター時の動作＞
撮像部１より出力された映像信号は、前処理部２により処理された後、画素加算部３に出力される。

画素加算部３では、通常撮影時においては、例えば図２（ａ）及び（ｂ）に示すように、垂直方向に隣接する所定の組合せの画素を加算する。奇数フィールドにおいて、図２（ａ）に示すような画素の組合せを加算した場合、偶数フィールドでは、図２（ｂ）に示すように画素の組合せを加算する。つまり、奇数フィールドでは第０ラインと第１ライン、第２ラインと第３ライン、という組合せで画素加算を行い、偶数フィールドでは、第１ラインと第２ライン、第３ラインと第４ライン、という異なる組合せで画素加算を行う。その結果、奇数フィールドと偶数フィールドのインターレース信号が生成される。図２（ａ）及び（ｂ）に示すように、通常撮影時においては、ＧＢＲの３つの信号それぞれにおける加算する画素の組合せは垂直方向における位置が同じである。
画素加算部３の出力信号は、フィールドメモリ４とセレクタ５へ供給される。通常撮影時においては、フィールドメモリ４の機能は使用せず、制御回路９によってセレクタ５の出力ｃは入力ｂを選択するように制御される。セレクタ５の出力信号は、垂直フィルタ処理部６へ入力されるが、通常撮影時では垂直フィルタ処理部６による画素ずらし処理を行わない。そして、垂直フィルタ処理部６からの出力信号は、カメラ信号処理部７に入力され、ガンマ変換、ニー変換および輪郭強調処理等が行われ、出力端子１０より出力される。

なお、ここでは、通常撮影時とは、例えば、１／６０秒から１／２０００秒程度のシャッター速度で撮影することを意味し、いわゆる高速シャッター時も含む。
＜スローシャッター時の動作＞
次に、スローシャッター時の固体撮像装置１００の動作を述べる。ここでは例として、シャッター時間が１／３０秒の例について述べる。しかし、スローシャッターの速度は、これに限定されず、これより遅くともよい。
撮像部１の動作は、上述した通常撮影時と同様であるが、電荷の蓄積時間は通常の１／６０秒ではなく、１／３０秒とするように駆動回路１３が制御回路９により制御される。この時、固体撮像素子１１Ｇ、１１Ｂ、１１Ｒでは、電荷蓄積時間が通常の２倍の１／３０秒であるので、撮像部１より出力される映像信号は、２フィールドに１回だけとなる。これは、例えば奇数フィールドにおいては映像信号が撮像部１から出力され、偶数フィールドでは出力信号がないことを意味する。

前処理部２は、撮像部１から入力された映像信号に対し、上述した通常撮影時と同様の処理を行う。
画素加算部３において、前処理部２より入力された映像信号は、垂直方向に隣接する２画素が加算処理される。ここで、加算する画素の組合せは通常撮影時とは異なり、図２（ｃ）に示す組合せとする。
図２（ｃ）に示すように、Ｇ信号の画素を加算する組合せは、図２（ａ）に示す通常撮影時の奇数フィールドの加算する組合せと同じである。一方、Ｒ信号とＢ信号の加算する組合せは、図２（ｂ）に示す通常撮影時の偶数フィールドの加算する組合せと同じとしている。つまり、Ｇ信号とＲ、Ｂ信号とにおいて、加算する画素の組合せは、垂直方向における位置を異なるものとする。なお、前述したように、映像信号は奇数フィールドしか存在しないので、加算する画素の組合せは図２（ｃ）に示す一通りしかない。

画素加算部３の出力信号は、フィールドメモリ４とセレクタ５へと供給される。本実施形態においては、シャッター時間は１／３０秒である。したがって、フィールドメモリ４に奇数フィールドの映像信号を書き込んだ場合、セレクタ５の入力ａからの出力ｃは、後述するように偶数フィールドにて読み出される。一方、入力ｂからの出力ｃは、奇数フィールドにて読み出される。セレクタ５の出力ｃは、奇数フィールドでは入力ｂを選択し、偶数フィールドでは入力ａを選択するように、制御回路９によって制御される。すなわち、フィールドメモリ４とセレクタ５の動作により、撮像部１から取得した奇数フィールドの映像信号を奇数フィールドと偶数フィールドの双方で出力することになる。
なお、シャッター時間が１／３０秒よりも遅い場合、撮像部１からの１フィールド分の出力に対し３フィールド以上の映像信号が必要となる。この場合、セレクタ５は、空白のフィールド期間をフィールドメモリ４からの映像信号で補うため、入力ａを連続して選択する。そして、フィールドメモリ４からの映像信号は、順次偶数フィールド及び奇数フィールドにて読み出される。

セレクタ５の出力信号は、垂直フィルタ処理部６へ入力され、垂直方向に画素をずらす処理を行う。この垂直画素ずらし処理は、制御回路９の制御信号によって、後述するように、奇数フィールドと偶数フィールドとで異なる処理を行う。垂直フィルタ処理部６の出力信号は、カメラ信号処理部７において、通常撮影時と同様のガンマ変換、ニー変換および輪郭強調処理等を行い、出力端子１０より出力される。
＜垂直フィルタ処理部６の構成及び動作＞
以下、垂直フィルタ処理部６の動作について、その構成の一例を示す図３を参照しながら説明する。この垂直フィルタ処理部６は、奇数フィールドと偶数フィールドに応じた垂直位置の映像信号を形成する。
図３に示すように、垂直フィルタ処理部６は、垂直ローパスフィルタ６１Ｇ、６１Ｂ、６１Ｒ、垂直ハイパスフィルタ６２Ｇ、６２Ｒ、加算器６３、６４Ｇ、６４Ｂ、６４Ｒを有する。

垂直フィルタ処理部６に入力されたＧ信号は、垂直ローパスフィルタ６１Ｇによりその低周波成分ＧＬが取り出され、加算器６４Ｇへ供給される。同様に、垂直フィルタ処理部６に入力されたＲ信号は、垂直ローパスフィルタ６１Ｒによりその低周波成分ＲＬが取り出され、加算器６４Ｒへ供給される。また、垂直フィルタ処理部６に入力されたＢ信号は、垂直ローパスフィルタ６１Ｂにより低周波成分ＢＬが取り出され、加算器６４Ｂへ供給される。
更に、Ｇ信号とＲ信号はそれぞれ、垂直ハイパスフィルタ６２Ｇ、６２Ｒにも入力される。入力されたＧ信号とＲ信号はそれぞれ、高周波成分ＧＨ、ＲＨが取り出され、加算器６３へ供給される。加算器６３は、Ｇ信号の高周波成分ＧＨとＲ信号の高周波成分ＲＨとを加算して、共通高周波成分ＹＨを生成する。共通高周波成分ＹＨは、加算器６４Ｇ、６４Ｂ、６４Ｒへ出力される。

なお、ここでは、Ｇ信号の高周波成分とＲ信号の高周波成分から共通高周波成分を生成して使用しているが、Ｇ信号の高周波成分とＢ信号の高周波成分から共通高周波成分を生成し使用してもよい。
加算器６４Ｇは、Ｇ信号の低周波成分ＧＬと共通高周波成分ＹＨとを加算してＧ信号Ｇｏｕｔを出力する。同様に、加算器６４Ｒは、Ｒ信号の低周波成分ＲＬと共通高周波成分ＹＨとを加算して、Ｒ信号Ｒｏｕｔを出力する。また、加算器６４Ｂは、Ｂ信号の低周波成分ＢＬと共通高周波成分ＹＨとを加算してＢ信号Ｂｏｕｔを出力する。
図４は、垂直ローパスフィルタ６１Ｇ、６１Ｂ、６１Ｒ、および垂直ハイパスフィルタ６２Ｇ、６２Ｒの構成の一例を示す。
図４に示す垂直フィルタ回路６１は、４つの１水平期間遅延回路６０１、６０２、６０３、６０４、５つの係数乗算回路６１０、６１１、６１２、６１３、６１４、および加算器６２０からなる。

４つの１水平期間遅延回路６０１、６０２、６０３、６０４は、それぞれ縦続接続されており、垂直フィルタ回路６１への入力信号Ｖ０が一番目の１水平期間遅延回路６０１へ入力される。各１水平期間遅延回路は、１水平期間の遅延を受けるので、計５ライン分の信号、すなわち垂直方向に５画素分の信号が生成される。
垂直フィルタ回路６１への入力信号Ｖ０は、同様に係数乗算回路６１０へも入力され、所定の係数Ｋ０を乗算した出力が加算器６２０へと入力される。また、１水平期間遅延回路６０１、６０２、６０３、６０４の各出力信号Ｖ１、Ｖ２、Ｖ３、Ｖ４は、それぞれ係数乗算回路６１１、６１２、６１３、６１４に入力され、所定の係数Ｋ１、Ｋ２、Ｋ３、Ｋ４が乗算され、加算器６２０へと入力される。加算器６２０は、それぞれの係数を乗算した５つの信号を加算して出力する。

以上の演算により、次の信号が生成される。
Ｖｏｕｔ＝Ｋ０×Ｖ０＋Ｋ１×Ｖ１＋Ｋ２×Ｖ２＋Ｋ３×Ｖ３＋Ｋ４×Ｖ４
なお、垂直ローパスフィルタ６１Ｇ、６１Ｂ、６１Ｒ、および垂直ハイパスフィルタ６２Ｇ、６２Ｒは、奇数フィールドと偶数フィールドとでは異なるフィルタ係数となるように、制御回路９により制御される。例えば、奇数フィールドにおいては、図５（ａ）に示すフィルタ係数を、偶数フィールドにおいては、図５（ｂ）に示すフィルタ係数を用いる。このように奇数フィールドと偶数フィールドの係数を変えることによって、後述するようにＧＢＲ信号とも各々のフィールドに対応した画素ラインを生成する。
図６は、各フィルタの振幅周波数特性を示す。
図５（ａ）に示す奇数フィールドの場合、Ｇ信号に対する垂直ローパスフィルタ６１Ｇの振幅周波数特性は図６（ａ）に示す特性となり、Ｒ、Ｂ信号に対する垂直ローパスフィルタ６１Ｒ、６１Ｂの振幅周波数特性は図６（ｂ）に示す特性となる。また、Ｇ信号に対する垂直ハイパスフィルタ６２Ｇの振幅周波数特性は図６（ｃ）に示す特性となり、Ｒ信号に対する垂直ハイパスフィルタ６２Ｒの振幅周波数特性は図６（ｄ）に示す特性となる。ローパスフィルタ同士、ハイパスフィルタ同士の特性を比較すると、高周波領域の特性は少し異なるが、概略としては似通った特性を持っている。

図７は、上述した垂直フィルタ処理と画素位置の関係を示す。
奇数フィールドでは、図５（ａ）に示すように、Ｇ信号に対する垂直ローパスフィルタと垂直ハイパスフィルタは共に５タップの対称フィルタである。一方、Ｒ、Ｂ信号に対する垂直ローパスフィルタと垂直ハイパスフィルタは共に実質上４タップの対称フィルタである。そこで、垂直フィルタ処理後の画素位置は、図７（ａ）に示すように、Ｇ信号における中央の画素と同じ位置の画素信号が生成され、Ｒ、Ｂ信号の画素位置もＧ信号の画素位置と同様となる。
次に、偶数フィールドでは図５（ｂ）に示すように、Ｇ信号に対する垂直ローパスフィルタと垂直ハイパスフィルタは共に実質上４タップの対称フィルタである。一方、Ｒ、Ｂ信号に対する垂直ローパスフィルタと垂直ハイパスフィルタは共に５タップの対称フィルタである。そこで、垂直フィルタ処理後の画素位置は、図７（ｂ）に示すように、Ｒ、Ｂ信号における中央の画素と同じ位置の画素信号が生成され、Ｇ信号の画素位置はＲ、Ｂ信号の画素位置と同様となる。

なお、ＧＲＢ信号に対するフィルタのタップ数の組合せは、上記のものに限定されず、Ｇ信号に対してＲ，Ｂ信号が０．５ラインずれるようなタップ数の組合せであればよい。
以上のように、奇数フィールド、偶数フィールドにおいてフィルタ係数を切り換えることによって、ＧＢＲ信号について各フィールドに対応した垂直位置の画素信号を生成することができる。
（本実施形態の効果）
（１）
以上のように、本実施形態によれば、画素加算部３によりＧ信号と、Ｒ，Ｂ信号とで垂直方向の位置が異なる組合せの画素を加算し、フィールドメモリ４及びセレクタ５により一フィールドの映像信号を奇数フィールドと偶数フィールドとでそれぞれ出力し、垂直フィルタ処理部６によって奇数フィールドと偶数フィールドに対応でした画素ラインを生成することにより、１フィールド期間より長いスローシャッター時間においても、偽信号の少ない垂直解像度の高い映像信号を得ることができる。
（２）
また、上記実施形態によれば、垂直フィルタ処理部６において、共通高周波成分ＹＨを、Ｇ、Ｒ，Ｂ信号の低周波成分ＧＬ、ＲＬ，ＢＬにそれぞれ加算することにより、細かい信号成分を復元できるため、鮮明な映像信号を得ることができる。
（変形例）
（１）
上述の実施形態においては、ＣＭＯＳ型撮像素子の例で説明したが、本発明は、それに限定されない。例えばＣＣＤ型撮像素子でも同様の効果を期待することができる。なお、ＣＣＤ型撮像素子の場合は通常アナログ信号での出力形態であるが、アナログ・ディジタル変換器を使用することができる。
（２）
また、上記実施形態においては、固体撮像素子からは全画素の信号を読み出して、画素加算部３が垂直画素加算を行った例を挙げたが、これに代えて、固体撮像素子で垂直画素加算を行ってから画素信号を読み出しても同様の効果を得ることができる。この場合、駆動回路１３からの信号に応じて撮像素子が画素加算を行い、図１の画素加算部３は省略できる。
（３）
また、上記実施形態においては、三板撮像方式の例で説明したが、固体撮像素子の個数は３個に限定するものではなく、二板撮像方式や四板撮像方式でも良い。

本発明の固体撮像装置、集積回路及びプログラムは、１フィールド期間より長いシャッター時間、いわゆるスローシャッターを実現できるビデオカメラ等の固体撮像装置、集積回路及プログラムとして有用である。

本発明の一実施形態における固体撮像装置の構成を示すブロック図 本発明の一実施形態における固体撮像装置の画素加算の動作を示す図 本発明の一実施形態における固体撮像装置の垂直フィルタ処理部の構成例を示すブロック図 本発明の一実施形態における固体撮像装置の垂直フィルタの構成例を示すブロック図 本発明の一実施形態における固体撮像装置の垂直フィルタのフィルタ係数の一例を示す説明図 本発明の一実施形態における固体撮像装置の垂直フィルタのフィルタ特性を示す説明図 本発明の一実施形態における固体撮像装置の垂直フィルタ処理部の動作の説明図 従来の固体撮像装置の構成を示すブロック図

１ 撮像部
２ 前処理部
３ 画素加算部（加算部）
４ フィールドメモリ（記憶部）
５ セレクタ（切換部）
６ 垂直フィルタ処理部
７ カメラ信号処理部
９ 制御回路（制御部）
１０ 出力端子
１１Ｇ、１１Ｂ、１１Ｒ 固体撮像素子
１２ 光学プリズム
１３ 駆動回路
６１ 垂直フィルタ回路
６１Ｇ、６１Ｂ、６１Ｒ 垂直ローパスフィルタ
６２Ｇ、６２Ｒ 垂直ハイパスフィルタ
６３、６４Ｇ、６４Ｂ、６４Ｒ 加算器
１００ 固体撮像装置
１１０ 集積回路
６０１、６０２、６０３、６０４ １水平期間遅延回路
６１０、６１１、６１２、６１３、６１４ 係数乗算回路
６２０ 加算器
８０１ 固体撮像素子
８０２ 撮像素子制御回路
８０３ 高速シャッター用タイミングジェネレーター
８０４ 基準発振器
８０５ カメラ信号処理回路
８０６ 記録用信号処理回路
８０７ ビデオヘッド
８０８ モニタ用信号処理回路
８０９ モニタ
８１１ レベル検出部
８１２ シャッター切換回路
８１３ 低速シャッター用タイミングジェネレーター
８２１ スローシャッター制御回路
８２２ フィールドメモリユニット
８２３ Ａ／Ｄコンバーター
８２４ フィールドメモリ
８２５ メモリコントローラ
８２６ Ｄ／Ａコンバーター
８２７ クロック及び制御信号発生回路
８２８ 切換回路

Claims (6)

1. 離散的な画素構造を有する第１の固体撮像素子と離散的な画素構造を有する第２の固体撮像素子とを有する撮像部と、
   前記固体撮像素子の出力信号に対して垂直方向に隣接する画素の組合せを加算する加算部と、
   前記加算部の出力信号に基づき１フィールド分の映像信号を記憶する記憶部と、
   前記加算部の出力信号と前記記憶部の出力信号とのいずれかを選択して出力する切換部と、
   前記切換部の出力信号に垂直フィルタ処理を行う垂直フィルタ処理部と、
   を備え、
   前記第１の固体撮像素子の出力信号に対して加算する前記画素の組合せと、前記第２の固体撮像素子の出力信号に対して加算する前記画素の組合せとは、前記垂直方向における位置が異なり、
   前記垂直フィルタ処理部は、前記切換部の出力信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により前記垂直フィルタ処理を行う、
   固体撮像装置。
2. 前記第１及び第２の固体撮像素子の露光期間が複数フィールド期間連続するように制御する制御部を更に備え、
   前記制御部は、
   前記第１及び第２の固体撮像素子の露光期間を１フィールド期間以下にする場合、前記加算する画素の組合せの、前記垂直方向における位置を同じとし、
   前記固体撮像素子の露光期間を１フィールド期間より長くする場合は、前記加算する画素の組合せの、前記垂直方向における位置が異なる、
   ように制御する、
   請求項１に記載の固体撮像装置。
3. 前記垂直フィルタ処理部は、前記垂直フィルタ処理により高周波成分に相当する信号を生成する、
   請求項１に記載の固体撮像装置。
4. 前記第１の固体撮像素子の出力信号は、Ｇ信号であり、
   前記第２の固体撮像素子の出力信号は、Ｒ信号又はＢ信号である、
   請求項１に記載の固体撮像装置。
5. 離散的な画素構造を有する第１の固体撮像素子と離散的な画素構造を有する第２の固体撮像素子とを有する撮像部からの出力信号に対して、垂直方向に隣接する画素の組合せを加算する加算部と、
   前記加算部の出力信号と、前記加算部の出力信号に基づき別に記憶された１フィールド分の出力信号とのいずれかを選択して出力する切換部と、
   前記切換部の出力信号に垂直フィルタ処理を行う垂直フィルタ処理部と、
   を備え、
   前記第１の固体撮像素子の出力信号に対して加算する前記画素の組合せと、前記第２の固体撮像素子の出力信号に対して加算する前記画素の組合せとは、前記垂直方向における位置が異なり、
   前記垂直フィルタ処理部は、前記切換部の出力信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により前記垂直フィルタ処理を行う、
   集積回路。
6. 離散的な画素構造を有する第１の固体撮像素子と離散的な画素構造を有する第２の固体撮像素子とを有する撮像部からの出力信号に対して、垂直方向に隣接する画素の組合せを加算する加算ステップと、
   前記加算ステップにおいて加算した出力信号に基づき１フィールド分の映像信号を記憶する記憶ステップと、
   前記加算ステップにおいて加算した出力信号と前記記憶ステップにおいて記憶した映像信号の出力信号とのいずれかを選択して出力する切換ステップと、
   前記切換ステップにおいて出力された信号に対し、奇数フィールドと偶数フィールドとで異なるフィルタ係数により垂直フィルタ処理を行う垂直フィルタ処理ステップと、
   を、コンピュータに実行させ、
   前記加算ステップにおいて、前記第１の固体撮像素子の出力信号に対して加算する前記画素の組合せと、前記第２の固体撮像素子の出力信号に対して加算する前記画素の組合せとは、前記垂直方向における位置が異なる、
   プログラム。

Images