JP2010199731A - スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 - Google Patents
スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 Download PDFInfo
- Publication number
- JP2010199731A JP2010199731A JP2009039657A JP2009039657A JP2010199731A JP 2010199731 A JP2010199731 A JP 2010199731A JP 2009039657 A JP2009039657 A JP 2009039657A JP 2009039657 A JP2009039657 A JP 2009039657A JP 2010199731 A JP2010199731 A JP 2010199731A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- spin
- circuit
- signal
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】第1乃至第4の方向にそれぞれ設けられた第1乃至第n(≧1)の信号線と、前記第1乃至第4の方向にそれぞれ設けられた第1乃至第nの入出力部であって、各方向における第i(1≦i≦n)の入出力部は、一端が対応する方向の第iの信号線に接続する第1乃至第nの入出力部と、第1乃至第2nの接続端子と、前記第1乃至第4の方向にそれぞれ設けられ、各方向において前記第1乃至第nの入出力部のそれぞれと、前記第1乃至第2nの接続端子のそれぞれを接続するためにそれらの間に1個ずつ設けられ、ゲートにクロック信号を受ける2n2個のスピンMOSFETと、を備えている。
【選択図】図2
Description
率、電圧間の比率、時間の間隔などは現実のものとは異なる。また、図面の相互間においても、同じ部分を指す場合であっても、互いの寸法や比率が異なって示されている部分もある。
本発明の第1実施形態によるスイッチングボックス回路を図1に示す。一般に、スイッチングボックス回路は、4方向からの信号線が合流する領域において、結線と断線を決定する回路である。この実施形態のスイッチングボックス回路1は、4本の信号線SL1、SL2、SL3、SL4の結線と断線を決定するものであって、2個の接続端子101、102と、4個の入出力部121〜124と、8個のn型スピンMOSFET141〜148とを有している。
次に、本発明の第2実施形態によるスイッチングボックス回路を説明する。第1実施形態のスイッチングボックス回路においては、スピンMOSFET141〜148はn型スピンMOSFETであった。本実施形態のスイッチングボックス回路は、第1実施形態のスイッチングボックス回路において、スピンMOSFET141〜148をp型スピンMOSFETとした構成となっている。
次に、本発明の第3実施形態によるスイッチングボックス回路1Aを、図13を参照して説明する。第1および第2実施形態のスイッチングボックス回路1Aは、4方向にそれぞれ1本の信号線が配置されていたが、本実施形態のスイッチングボックス回路は、4方向にそれぞれ2本の信号線が配置された構成となっている。すなわち、上方には2本の信号線SL11、SL12が配置され、左方には2本の信号線SL21、SL22が配置され、下方には2本の信号線SL31、SL32が配置され、右方には2本の信号線SL41、SL42が配置される。そして、本実施形態においては、各信号線SLij(i,j=1,2)に対応して1個の入出力部12ijが設けられている。また、本実施形態においては、4個の接続端子101〜104と、32個のn型スピンMOSFET14ijk(i=1,・・・,4、j=1,2、k=1,・・・,4)を備えている。
次に、本発明の第4実施形態によるスイッチングボックス回路を説明する。第3実施形態のスイッチングボックス回路においては、各方向に2本の信号線が配置されていた。本実施形態においては、各方向にn(>3)本の信号線が配置された構成となっている。
1A スイッチングボックス回路
101〜104 接続端子
121〜124 入出力部
141〜148 スピンMOSFET
SL1〜SL4 信号線
Claims (9)
- 第1乃至第4の方向にそれぞれ設けられた第1乃至第n(≧1)の信号線と、
前記第1乃至第4の方向にそれぞれ設けられた第1乃至第nの入出力部であって、各方向における第i(1≦i≦n)の入出力部は、一端が対応する方向の第iの信号線に接続する第1乃至第nの入出力部と、
第1乃至第2nの接続端子と、
前記第1乃至第4の方向にそれぞれ設けられ、各方向において前記第1乃至第nの入出力部のそれぞれと、前記第1乃至第2nの接続端子のそれぞれを接続するためにそれらの間に1個ずつ設けられ、ゲートにクロック信号を受ける2n2個のスピンMOSFETと、
を備えていることを特徴とするスイッチングボックス回路。 - 前記第1乃至第2nの接続端子のうちの一つの接続端子に接続している全てのスピンMOSFETのゲートに前記アドレス信号を送り導通状態にするアドレス部と、
前記第1乃至第2nの接続端子に電気的に接続された第1のドライバー/シンカー部と、
前記第1乃至第nの入出力部と前記スピンMOSFETとの間に電気的に接続された第2のドライバー/シンカー部と、
を備え、
前記第1および第2のドライバー/シンカー部は、前記アドレス部によって導通状態にされたスピンMOSFETから一つのスピンMOSFETを選択して、この選択したスピンMOSFETに電流を流し、前記スピンMOSFETに書き込みを行うことを特徴とする請求項1記載のスイッチングボックス回路。 - 前記入出力部は、接続する信号線からの電気信号を受け、この電気信号を、接続するスピンMOSFETに送出する入力部と、接続するスピンMOSFETから送られてくる電気信号を、接続する信号線に送出する出力部と、メモリを有し、このメモリの記憶状態に応じて、前記入力部と前記出力部の一方を動作させるとともに他方を不動作とする制御信号を出力するメモリ部と、を備えていることを特徴とする請求項1または2記載のスイッチングボックス回路。
- 前記スピンMOSFETは全てn型スピンMOSFETであることを特徴とする請求項3記載のスイッチングボックス回路。
- 前記メモリ部は、ゲートに第1の制御信号を受けソースに電源電圧が印加される第1のp型MOSFETと、ゲートに所定の電圧が印加されソースが前記第1のp型MOSFETのドレインに接続される第2のp型MOSFETと、ゲートに前記所定の電圧が印加されドレインが前記第2のp型MOSFETのドレインに接続される第1のn型スピンMOSFETと、ゲートに前記第1の制御信号の反転信号を受けドレインが前記第1のn型スピンMOSFETのソースに接続されソースが接地される第1のn型MOSFETと、インバータとを備え、前記第2のp型MOSFETのドレインと前記第1のn型スピンMOSFETのドレインとの接続ノードから第2の制御信号を出力し、前記インバータは前記第2の制御信号を受け前記第2の制御信号の反転信号を出力し、
前記入力部は、第3のp型MOSFETと、第2のn型MOSFETとを含み、前記第2の制御信号に基づいて前記電気信号を通過させるトランスファーゲートであり、
前記出力部は、接続するスピンMOSFETからの電気信号を第1入力端子に受け参照電圧を第2入力端子に受けるセンスアンプと、前記第2の制御信号に基づいて動作し、ソースに電源電圧が印加されドレインが前記センスアンプの第1入力端子に接続される第4のp型MOSFETと、第5のp型MOSFETおよび第3のn型MOSFETを含み前記第2の制御信号に基づいて前記センスアンプの出力を通過させるトランスファーゲートと、
を備えていることを特徴とする請求項4記載のスイッチングボックス回路。 - 前記スピンMOSFETは全てp型スピンMOSFETであることを特徴とする請求項3記載のスイッチングボックス回路。
- 前記メモリ部は、
ゲートに第1の制御信号を受けソースに電源電圧が印加される第1のp型MOSFETと、
ゲートに所定の電圧が印加されソースが前記第1のp型MOSFETのドレインに接続される第1のp型スピンMOSFETと、
ゲートに前記所定の電圧が印加されドレインが前記第1のp型スピンMOSFETのドレインに接続される第1のn型MOSFETと、
ゲートに前記第1の制御信号の反転信号を受けドレインが前記第1のn型MOSFETのソースに接続されソースが接地される第2のn型MOSFETと、
インバータと、
を備え、前記第1のp型スピンMOSFETのドレインと前記第1のn型MOSFETのドレインとの接続ノードから第2の制御信号を出力し、前記インバータは前記第2の制御信号を受け前記第2の制御信号の反転信号を出力し、
前記入力部は、
第2のp型MOSFETと、第3のn型MOSFETとを含み前記第2の制御信号に基づいて前記電気信号を通過させるトランスファーゲートであり、
前記出力部は、
接続するスピンMOSFETからの電気信号を第1入力端子に受け参照電圧を第2入力端子に受けるセンスアンプと、
前記第2の制御信号に基づいて動作しソースが接地されドレインが前記センスアンプの第1入力端子に接続される第4のn型MOSFETと、
第3のp型MOSFETと、第5のn型MOSFETとを含み、前記第2の制御信号に基づいて前記センスアンプの出力を通過させるトランスファーゲートと、
を備えていることを特徴とする請求項6記載のスイッチングボックス回路。 - 第1乃至第4の方向にそれぞれ設けられ、それぞれがn本の信号線を含む第1乃至第m(≧2)の信号線群と、
請求項1乃至7のいずれかに記載の第1乃至第m(≧2)のスイッチングボックス回路と、
を備え、
前記第1乃至第4の方向における第i(1≦i≦m)の信号線群は第iのスイッチングボックス回路に接続されていることを特徴とするスイッチングブロック回路。 - 請求項8記載のスイッチングブロック回路と、ルックアップテーブルを含むクラスターロジックブロック回路と、前記スイッチングブロック回路と前記クラスターロジックブロック回路とを接続するコネクションブロック回路とを備えていることを特徴とするFPGA回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039657A JP4792093B2 (ja) | 2009-02-23 | 2009-02-23 | スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039657A JP4792093B2 (ja) | 2009-02-23 | 2009-02-23 | スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199731A true JP2010199731A (ja) | 2010-09-09 |
JP4792093B2 JP4792093B2 (ja) | 2011-10-12 |
Family
ID=42824031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009039657A Active JP4792093B2 (ja) | 2009-02-23 | 2009-02-23 | スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792093B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226470A (ja) * | 1991-12-19 | 1993-09-03 | Toshiba Corp | 半導体集積回路 |
JPH07507409A (ja) * | 1992-06-04 | 1995-08-10 | ジリンクス,インコーポレーテッド | プログラム可能な集積回路デバイスにユーザ回路を配置するタイミング駆動式の方法 |
JP2002374165A (ja) * | 2001-06-13 | 2002-12-26 | Hitachi Ltd | 半導体集積回路装置および製造方法 |
WO2004086625A1 (ja) * | 2003-03-26 | 2004-10-07 | Japan Science And Technology Agency | スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路 |
JP2005101535A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体装置 |
-
2009
- 2009-02-23 JP JP2009039657A patent/JP4792093B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226470A (ja) * | 1991-12-19 | 1993-09-03 | Toshiba Corp | 半導体集積回路 |
JPH07507409A (ja) * | 1992-06-04 | 1995-08-10 | ジリンクス,インコーポレーテッド | プログラム可能な集積回路デバイスにユーザ回路を配置するタイミング駆動式の方法 |
JP2002374165A (ja) * | 2001-06-13 | 2002-12-26 | Hitachi Ltd | 半導体集積回路装置および製造方法 |
WO2004086625A1 (ja) * | 2003-03-26 | 2004-10-07 | Japan Science And Technology Agency | スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路 |
JP2005101535A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4792093B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4726290B2 (ja) | 半導体集積回路 | |
US8531866B2 (en) | Nonvolatile memories and reconfigurable circuits | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
JP6421399B2 (ja) | Stt−mramを使用した半導体記憶装置 | |
JP4855821B2 (ja) | 磁気記憶装置 | |
JP2010523066A (ja) | スピン・トランスファ・トルク磁気抵抗デバイスを用いるソフトウェア・プログラマブル・論理 | |
US7796423B2 (en) | Reconfigurable logic circuit | |
JP5365813B2 (ja) | 不揮発ロジック回路 | |
US7471549B2 (en) | Semiconductor memory device | |
US7535754B2 (en) | Integrated circuit memory devices with MRAM voltage divider strings therein | |
JP2010027178A (ja) | 記憶装置 | |
JP3884399B2 (ja) | 磁気記憶装置 | |
US8405443B2 (en) | Pass transistor circuit with memory function, and switching box circuit including the pass transistor circuit | |
JP4792093B2 (ja) | スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 | |
JP2007213639A (ja) | 不揮発性半導体記憶装置 | |
US20210166759A1 (en) | Semiconductor circuit and semiconductor circuit system | |
JP6288643B2 (ja) | 不揮発性ラッチ回路 | |
JP4315703B2 (ja) | 薄膜磁性体記憶装置 | |
JP5225419B2 (ja) | スピンmosfetを用いたメモリ回路、メモリ機能付きパストランジスタ回路、スイッチングボックス回路、スイッチングブロック回路、およびフィールドプログラマブルゲートアレイ | |
JP5238784B2 (ja) | ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ | |
JP5165040B2 (ja) | 半導体集積回路 | |
JP5005070B2 (ja) | 半導体装置 | |
US11309025B2 (en) | Semiconductor circuit and semiconductor circuit system to suppress disturbance in the semiconductor circuit | |
JP2007042192A (ja) | 磁気ランダムアクセスメモリ | |
JP2003233982A (ja) | 強磁性トンネル接合素子を用いた磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4792093 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |