JP2010199176A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2010199176A
JP2010199176A JP2009040422A JP2009040422A JP2010199176A JP 2010199176 A JP2010199176 A JP 2010199176A JP 2009040422 A JP2009040422 A JP 2009040422A JP 2009040422 A JP2009040422 A JP 2009040422A JP 2010199176 A JP2010199176 A JP 2010199176A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
direction wiring
semiconductor thin
common wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009040422A
Other languages
English (en)
Other versions
JP5128518B2 (ja
Inventor
Takahito Suzuki
貴人 鈴木
Yuuki Igari
友希 猪狩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2009040422A priority Critical patent/JP5128518B2/ja
Priority to US12/709,549 priority patent/US8513880B2/en
Publication of JP2010199176A publication Critical patent/JP2010199176A/ja
Application granted granted Critical
Publication of JP5128518B2 publication Critical patent/JP5128518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】半導体薄膜ＬＥＤを用いた高精細、高輝度かつ大面積表示装置の作製を可能にする。
【解決手段】下側電極共通配線３及び上側電極共通配線５の交差領域に平坦化絶縁膜６を形成して、典型的なラフネスを例えば５ｎｍ以下に平坦化し、この平坦化絶縁膜６上に半導体薄膜ＬＥＤ１０を分子間力を用いて三次元実装する。これにより、半導体薄膜ＬＥＤ１０における実装領域のサイズに依存せず、共通配線３，５の配線幅を広げることができる。平坦化絶縁膜６において、この上に実装する半導体薄膜ＬＥＤ１０が放射する発光波長に対して、透明性を有する材料を用いることにより、この平坦化絶縁膜６の直下に形成されている共通配線５を反射メタルとして機能させることができる。従って、高いＬＥＤ発光領域占有率を確保した上で、共通配線３，５の形成領域を最大限に確保して配線抵抗を下げることができる。
【選択図】図１

Description

本発明は、基板上に半導体薄膜発光素子がマトリクス状に集積化された表示装置に関するものである。
従来、例えば、下記の特許文献１に記載された表示装置では、発光ダイオード（Light Emitting Diode、以下「ＬＥＤ」という。）を用いて、画素ピッチが例えば３ｍｍピッチ以下と非常に小さな高精細ＬＥＤ表示装置を作製する場合、ベアチップ状のＬＥＤを二次元アレイ状に実装している。
即ち、アノード共通配線とカソード共通配線をマトリクス状に形成した基板上に、アノード共通配線あるいはカソード共通配線を形成した領域とは異なる領域に、ベアチップＬＥＤを実装する領域を設け、この領域にＬＥＤベアチップと電気的に接続可能とするために、アノード共通配線あるいはカソード共通配線からアノード電極パッドあるいはカソード電極パッドを延伸形成し、これらの電極パッドと、ベアチップＬＥＤ上に形成したアノード電極パッドあるいはカソード電極パッドとを接続するように実装している。この場合、基板上に形成した電極パッドとベアチップＬＥＤ上に形成した電極パッドとを接続する際には、金（Ａｕ）ボンディングワイヤを用いた接続や、電極パッドが形成されているベアチップＬＥＤ表面を基板側に向け、接続用導電材を用いて基板側に形成した電極パッドと接続している。
特開２００２−２６１３３５号公報
しかしながら、従来の表示装置では、ベアチップＬＥＤ実装用領域を、アノード共通配線あるいはカソード共通配線を形成した領域とは異なる領域に設けているので、配線抵抗を小さくするために、アノード共通配線あるいはカソード共通配線の配線幅を広く確保しようとしても、この配線幅がベアチップＬＥＤ実装用領域に依存して制限されてしまう。その結果、配線抵抗の低減を優先した際には、発光に寄与する領域の専有面積の割合が非常に小さくなってしまう。
逆に、発光に寄与する領域を確保するために、ベアチップＬＥＤ実装用領域を大きく確保すると、アノード共通配線あるいはカソード共通配線の配線幅を細くする必要があり、その結果、電圧降下が大きくなり、表示装置全体の輝度ばらつきが生じてしまう。
又、ベアチップＬＥＤの実装密度を向上させる際においても、ベアチップＬＥＤ実装用領域を確保しなければならない分、アノード共通配線あるいはカソード共通配線を確保することが困難になり、その結果、配線幅を細くする必要があった。
従って、従来の表示装置では、発光画素の高密度化、電圧降下の低減化が非常に困難であった。
本発明では、このような従来の課題を解決し、高い発光領域占有率を確保した上で、共通配線形成領域を最大限に確保し、高精細、高輝度、且つ大面積表示装置の作製を可能にする表示装置を提供することを目的とする。
本発明のうちの第１の発明の表示装置は、基板上に延設された行方向配線と、前記行方向配線に対して直交する方向に配置され、且つ前記行方向配線とは離間してこの上又は下に延設された列方向配線と、前記行方向配線及び前記列方向配線の交差領域上に形成され、上方に位置する前記行方向配線又は前記列方向配線の表面を平坦化する平坦化絶縁膜と、表面及び裏面を有し、前記表面側に露出された状態で第１導電型電極及び第２導電型電極が形成され、前記裏面側が前記平坦化絶縁膜上に接合された半導体薄膜発光素子と、前記行方向配線及び前記第２導電型電極を電気的に接続する第１接続配線と、前記列方向配線及び前記第１導電型電極を電気的に接続する第２接続配線とを有することを特徴とする。
前記平坦化絶縁膜は、例えば、半導体薄膜発光素子から放射される発光波長に対して透過性を有する材料で形成されている。
第２の発明の表示装置は、基板上に延設された行方向配線と、前記行方向配線に対して直交する方向に配置され、且つ前記行方向配線とは離間してこの上又は下に延設された列方向配線と、遮光性を有し、前記行方向配線及び前記列方向配線の交差領域を含む前記基板の全面を覆って平坦化する平坦化絶縁膜と、表面及び裏面を有し、前記表面側に露出された状態で第１導電型電極及び第２導電型電極が形成され、前記裏面側が前記平坦化絶縁膜上に接合された半導体薄膜発光素子と、前記行方向配線及び前記第２導電型電極を電気的に接続する第１接続配線と、前記列方向配線及び前記第１導電型電極を電気的に接続する第２接続配線とを有することを特徴とする。
第１の発明の表示装置によれば、高い発光領域占有率を確保した上で、行方向配線や列方向配線の形成領域を最大限に確保した表示装置の作製が可能となる。これにより、半導体薄膜発光素子を用いた高精細、高輝度、且つ大面積表示装置の作製が可能となる。
第２の発明の表示装置によれば、高い発光領域占有率を確保した上で、行方向配線や列方向配線の形成領域を最大限に確保した表示装置の作製が可能となる。これにより、半導体薄膜発光素子を用いた高精細、高輝度、且つ大面積表示装置の作製が可能となる。更に、半導体薄膜発光素子の周辺のほぼ全域を遮光性の平坦化絶縁膜により覆っているので、高コントラストな表示装置の作製が可能となる。
図１は本発明の実施例１における表示装置の１画素を示す断面図である。 図２は図１の表面構造を示す平面図である。 図３は図２の表示装置全体における外観を示す平面図である。 図４は本発明の実施例２における表示装置の１画素を示す断面図である。 図５は図４の表面構造を示す平面図である。 図６は図５の表示装置全体における外観を示す平面図である。
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
（実施例１の構成）
図１は、本発明の実施例１における表示装置の１画素を示す断面図である。更に、図２は、図１の表面構造を示す平面図である。
本実施例１の表示装置は、基板１を有し、この基板１上には、層間絶縁膜２を介して、行方向に延びる行方向配線（例えば、下側電極共通配線）３が形成されている。基板１は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ステンレス（ＳＵＳ）、アルミニュウム（Ａｌ）等のメタル基板、シリコン（Ｓｉ）等の半導体基板、あるいはガラス、プラスチック等の絶縁基板により形成されている。なお、絶縁基板を用いた場合には、層間絶縁膜２を省略して絶縁基板上に直接、下側電極共通配線３を形成しても良い。層間絶縁膜２は、例えば、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）等の無機絶縁膜、あるいは、ポリイミド、アクリル、ノボラック永久膜等の有機絶縁膜等により形成されている。下側電極共通配線３は、例えば、Ａｕ、Ａｌ、チタン（Ｔｉ）、白金（Ｐｔ）等により形成されている。
下側電極共通配線３を含む全面には、層間絶縁膜４が形成されている。層間絶縁膜４は、例えば、層間絶縁膜２と同様の材料により形成され、この所定箇所に、下側電極共通配線３の一部を露出させるためのコンタクトホール４ａが開口されている。層間絶縁膜４上には、下側電極共通配線３に対して直交する列方向に延びる列方向配線（例えば、上側電極共通配線）５が形成されている。上側電極共通配線５は、例えば、下側電極共通配線３と同様の材料により形成されている。
下側電極共通配線３及び上側電極共通配線５の交差領域において、上側電極共通配線５上には、この上側電極共通配線５の表面を平坦化するための平坦化絶縁膜６が形成され、更に、この平坦化絶縁膜６上に、半導体薄膜発光素子（例えば、半導体薄膜ＬＥＤ）１０の裏面側が分子間力を用いて接合されている。平坦化絶縁膜６は、例えば、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３等の無機絶縁膜、あるいはポリイミド、アクリル、ノボラック永久膜等の有機絶縁膜等により形成され、その典型的な表面ラフネスは５ｎｍ以下であることが望ましい。又、平坦化絶縁膜６は、この上に接合される半導体薄膜ＬＥＤ１０が放射する発光波長に対して透過性（例えば、透明性）を有する材料であることが望ましい。
半導体薄膜ＬＥＤ１０は、表面側に露出された状態で形成された第１導電型電極（例えば、アノード電極を兼ねた上側コンタクト層）１１を有し、この上側コンタクト層１１の下に、上側クラッド層１２が形成されている。上側クラッド層１２の下には、活性層１３及び下側クラッド層１４を介して、下側コンタクト層１５が形成されている。下側コンタクト層１５上には、表面側に露出された状態で、第２導電型電極（例えば、カソード電極である下側電極）１６が形成されている。
半導体薄膜ＬＥＤ１０は、例えば、ＩｎＰ、IｎｘＧａｌ−ｘＰ、ＧａＡｓ、ＡｌｘＧａｌ−ｘＡｓ、ＧａＰ、（ＡｌｘＧａｌ−ｘ）ｙＩｎｌ−ｙＰ、ＡｌｘＩｎｌ−ｘＰ、ＧａＮ、ＩｎｘＧａｌ−ｘＮ、ＡｌｘＧａｌ−ｘＮ、ＡｌＮの化合物半導体層により構成され、全体の膜厚は例えば５μｍ以下に形成されている。このような半導体薄膜ＬＥＤ１０の実装領域にかかわらず、上側電極共通配線５及び下側電極共通配線３の配線幅は、隣接する配線と干渉しない程度に、広げることができる。
半導体薄膜ＬＥＤ１０の表面側及び側面側は、層間絶縁膜７により覆われている。層間絶縁膜７は、他の層間絶縁膜２，４と同様の材料により形成され、この層間絶縁膜７における半導体薄膜ＬＥＤ１０の表面側の一部が開口され、上側コンタクト層１１の全部、上側クラッド層１２の一部、及び下側電極１６の一部が露出している。層間絶縁膜７上には、第２接続配線（例えば、上側電極接続配線）８、及び第１接続配線（例えば、下側電極接続配線）９が形成されている。上側電極共通配線５における平坦化絶縁膜６から露出した箇所と、上側コンタクト層１１とは、上側電極接続配線８により電気的に接続され、更に、下側電極共通配線３におけるコンタクトホール４ａから露出した箇所と、下側電極１６とは、下側電極接続配線９により電気的に接続されている。
上側電極接続配線８及び下側電極接続配線９と半導体薄膜ＬＥＤ１０との間に形成された層間絶縁膜７により、半導体薄膜ＬＥＤ１０が保護され、更に、コンタクト部以外における上側電極接続配線８及び下側電極接続配線９との絶縁性が確保されている。
図３は、図２の表示装置全体における外観を示す平面図である。
下側電極共通配線３と上側電極共通配線８とは、層間絶縁膜４により絶縁されて、行方向及び列方向からなるマトリクス状に配線形成され、このマトリクス配線が、層間絶縁膜２を介して基板１上に形成されている。表示装置の外周領域には、下側電極共通配線３及び上側電極共通配線５と図示しない外部駆動回路とを電気的に接続するために設けた下側電極共通配線用コンタクトパッド２１と上側電極共通配線用コンタクトパッド２２とが形成されている。これらのコンタクトパッド２１，２２上には、層間絶縁膜４及び平坦化絶縁膜６が形成されず、これらのコンタクトパッド２１，２２が基板１の表面に露出した状態に形成されている。
（実施例１の製造例）
化学的気相成長法（以下「ＣＶＤ法」という。）等により、基板（例えば、メタル基板、半導体基板あるいは絶縁基板）１の全面に、無機絶縁膜、有機絶縁膜等の層間絶縁膜２を形成する。蒸着法、スパッタ法等により、層間絶縁膜２の全面に、Ａｕ、Ａｌ、Ｔｉ、Ｐｔ等の配線材を形成し、ホトリソグラフィ技術により、配線材をパターニングして、行方向に並行に配置された下側電極共通配線３を形成する。これらの下側電極共通配線３の一端には、コンタクトパッド２１がそれぞれ形成される。なお、基板１として、例えば、絶縁基板を用いた場合には、層間絶縁膜２を省略しても良い。
下側電極共通配線３を含む全面（但し、コンタクトパッド２１を除く。）には、ＣＶＤ法等により、無機絶縁膜、有機絶縁膜等の層間絶縁膜４を形成する。ホトリソフラフィ技術により、層間絶縁膜４の一部にコンタクトホール４ａを形成し、下側電極共通配線３の一部を露出させる。蒸着法、スパッタ法等により、層間絶縁膜４の全面に、Ａｕ、Ａｌ、Ｔｉ、Ｐｔ等の配線材を形成し、ホトリソグラフィ技術により、配線材をパターニングして、列方向に並行に配置された上側電極共通配線５を形成する。これらの上側電極共通配線５の一端には、コンタクトパッド２２がそれぞれ形成される。
ＣＶＤ法等により、半導体薄膜ＬＥＤが放射する発光波長に対して透過性（例えば、透明性）の無機絶縁膜、有機絶縁膜等の平坦化絶縁膜６を、上側電極共通配線５を含めた全面に形成する。次に、ホトリソグラフィ技術等により、下側電極共通配線３及び上側電極共通配線５の交差領域上の平坦化絶縁膜６を残し、その交差領域外の平坦化膜６を除去する。平坦化絶縁膜６の典型的な表面ラフネスは、５ｎｍ以下であることが望ましい。その後、予め形成しておいた上側コンタクト層１１、上側クラッド層１２、活性層１３、下側クラッド層１４、下側コンタクト層１５、及び下側電極１６からなる半導体薄膜ＬＥＤ１０における裏面側の下側コンタクト層１５を、下側電極共通配線３及び上側電極共通配線５の交差領域における平坦化絶縁膜６上に、分子間力を用いて接合する。
半導体薄膜ＬＥＤ１０は、例えばＩｎＰ、IｎｘＧａｌ−ｘＰ、ＧａＡｓ、ＡｌｘＧａｌ−ｘＡｓ、ＧａＰ、（ＡｌｘＧａｌ−ｘ）ｙＩｎｌ−ｙＰ、ＡｌｘＩｎｌ−ｘＰ、ＧａＮ、ＩｎｘＧａｌ−ｘＮ、ＡｌｘＧａｌ−ｘＮ、ＡｌＮの化合物半導体層により構成され、全体の膜厚は例えば５μｍ以下である。化合物半導体層は、有機金属化学蒸着法（ＭＯＣＶＤ法）、有機金属化学気相エピタキシー法（ＭＯＶＰＥ法）及び分子線エピタキシー法（ＭＢＥ法）等によって基板上に作製することができる。作製された化合物半導体層からなる半導体薄膜ＬＥＤ１０は、化学リフトオフ法、レーザリフト法、研磨等を用いて基板から分離した後、平坦化絶縁膜６上に接合する。
半導体薄膜ＬＥＤ１０を接合した後、ＣＶＤ法等により、半導体薄膜ＬＥＤ１０を含めた全面に、無機絶縁膜、有機絶縁膜等の層間絶縁膜７を形成する。ホトリソグラフィ技術等により、層間絶縁膜７をパターニングし、半導体薄膜ＬＥＤ１０の表面側の一部、及び側面側の層間絶縁膜７を残し、他の部分を除去する。更に、下層の層間絶縁膜４もパターニングして、下側電極共通配線用コンタクトホール４ａを開口する。
蒸着法、スパッタ法等により、Ａｕ、Ａｌ、Ｔｉ、Ｐｔ等の配線材を全面に形成し、ホトリソグラフィ技術等により、配線材をパターニングして上側電極接続配線８及び下側電極接続配線９を形成する。これにより、上側電極共通配線５における平坦化絶縁膜６から露出した箇所と、上側コンタクト層１１とは、上側電極接続配線８により電気的に接続され、更に、下側電極共通配線３におけるコンタクトホール４ａから露出した箇所と、下側電極１６とは、下側電極接続配線９により電気的に接続される。その後、図示しない保護膜等を形成すれば、基板１上に多数の半導体薄膜ＬＥＤ１０がマトリクス状に配置された図３の表示装置の製造が終了する。
（実施例１の動作）
前記のようにして製造された図３の表示装置を駆動する場合は、図示しない外部駆動回路から下側電極共通配線用コンタクトパッド２１及び上側電極共通配線用コンタクトパッド２２に駆動電流を選択的に供給する。コンタクトパッド２１，２２に供給された駆動電流は、下側電極共通配線３及び上側電極共通配線５を介して、図１及び図２示す上側電極接続配線８及び下側電極接続配線９に送られる。
上側電極接続配線８及び下側電極接続配線９に送られた駆動電流は、半導体薄膜ＬＥＤ１０の上側コンタクト層１１及び下側電極１６に供給され、この半導体薄膜ＬＥＤ１０中の活性層１３が上下方向に発光する。上方向に発光した光は、上側クラッド層１２を介して上方へ放射される。下方向に発光した光は、下側クラッド層１４、下側コンタクト層１５及び平坦化絶縁膜６を透過して、上側電極共通配線５により反射される。この反射光は、平坦化絶縁膜６、下側コンタクト層１５、下側クラッド層１４、活性層１３、及び上側クラッド層１２を介して上方へ放射される。そのため、高輝度の表示が行える。
（実施例１の効果）
例えば、蒸着法、スパッタ法等により形成した薄膜配線上の典型的な表面ラフネスは一般的に５ｎｍ以上と大きく、下側電極共通配線３及び上側電極共通配線５の交差領域に半導体薄膜ＬＥＤ１０を直接、分子間力を用いて実装することは困難である。そこで、本実施例１では、下側電極共通配線３及び上側電極共通配線５の交差領域に平坦化絶縁膜６を形成して、典型的なラフネスを例えば５ｎｍ以下に平坦化し、この平坦化絶縁膜６上に半導体薄膜ＬＥＤ１０を分子間力を用いて三次元実装している。これにより、以下の（ａ）〜（ｃ）のような効果がある。
（ａ） 半導体薄膜ＬＥＤ１０における実装領域のサイズに依存せず、下側電極共通配線３と上側電極共通配線５の配線幅を広げることができる。
（ｂ） 平坦化絶縁膜６において、この上に実装する半導体薄膜ＬＥＤ１０が放射する発光波長に対して、透過性（例えば、透明性）を有する材料を用いることにより、この平坦化絶縁膜６の直下に形成されている上側電極共通配線５を反射メタルとして機能させることができる。
（ｃ） 前記（ａ）及び（ｂ）により、高いＬＥＤ発光領域占有率を確保した上で、下側電極共通配線３や上側電極共通配線５の形成領域を最大限に確保して配線抵抗を下げることができるようになるため、高精細、高輝度、且つ大面積の表示装置の作製が可能となる。
（実施例２の構成）
図４は本発明の実施例２における表示装置の１画素を示す断面図、図５は図４の表面構造を示す平面図、及び、図６は図５の表示装置全体における外観を示す平面図である。これらの図４〜図６において、実施例１を示す図１〜図３中の要素と共通の要素には共通の符号が付されている。
本実施例２の表示装置では、実施例１の表示装置における透過性の平坦化絶縁膜６に代えて、遮光性の平坦化絶縁膜３６を、半導体薄膜ＬＥＤ１０を除くほぼ全面に形成し、この平坦化絶縁膜３６直下の上側電極共通配線５の表面を平坦化して半導体薄膜ＬＥＤ１０を三次元接合すると共に、半導体薄膜ＬＥＤ１０以外の領域を暗くしてこの半導体薄膜ＬＥＤ１０とこの周辺領域とのコントラストを高くして表示装置の表示面を見やすくしている。
即ち、本実施例２の表示装置では、実施例１と同様に、基板１上に層間絶縁膜２、行方向に配置された下側電極共通配線３、層間絶縁膜４、及び、列方向に配置された上側電極共通配線５が積層されている。実施例１と異なり、下側電極共通配線３及び上側電極共通配線５の交差領域を含むほぼ全面には、遮光性の平坦化絶縁膜３６が形成され、この平坦化絶縁膜３６上に、分子間力を用いて半導体薄膜ＬＥＤ１０が接合されている。遮光性の平坦化絶縁膜３６の材料としては、例えば、カーボンブラックを添加したノボラック系永久レジスト、あるいはカーボンブラックを添加したポリイミド樹脂等を用いることができる。この遮光性の平坦化絶縁膜３６には、上側電極共通配線用コンタクトホール３６ａが形成され、更に、下側電極共通配線用コンタクトホール４ａ、表示装置の外周に配置された下側電極共通配線用コンタクトパッド２１、及び上側電極共通配線用コンタクトパッド２２の領域が開口されている。その他の構成は、実施例１と同様である。
（実施例２の製造例）
本実施例２の表示装置では、実施例１と同様に、基板１上に、層間絶縁膜２と、行方向に配置された下側電極共通配線３及び下側電極共通配線用コンタクトパッド２１と、層間絶縁膜４と、列方向に配置された上側電極共通配線５及び上側電極共通配線用コンタクトパッド２２とを積層する。ＣＶＤ法等により、下側電極共通配線３及び上側電極共通配線５の交差領域を含むほぼ全面に、遮光性の平坦化絶縁膜３６を形成した後、ホトリソグラフィ技術等により、上側電極共通配線用コンタクトホール３６ａを形成すると共に、下側電極共通配線用コンタクトホール４ａ、表示装置の外周に配置された下側電極共通配線用コンタクトパッド２１、及び上側電極共通配線用コンタクトパッド２２の領域を開口する。予め形成しておいた半導体薄膜ＬＥＤ１０を、平坦化絶縁膜３６上に分子間力を用いて接合する。
その後、実施例１とほぼ同様に、ＣＶＤ法等により、半導体薄膜ＬＥＤ１０を含めた全面に、無機絶縁膜、有機絶縁膜等の層間絶縁膜７を形成し、ホトリソグラフィ技術等により、層間絶縁膜７をパターニングし、半導体薄膜ＬＥＤ１０の表面側の一部、及び側面側の層間絶縁膜７を残し、他の部分を除去する。更に、下層の層間絶縁膜４もパターニングして、下側電極共通配線用コンタクトホール４ａを開口する。
蒸着法、スパッタ法等により、配線材を全面に形成し、ホトリソグラフィ技術等により、配線材をパターニングして上側電極接続配線８及び下側電極接続配線９を形成する。これにより、上側電極共通配線用コンタクトホール３６ａから露出した上側電極共通配線５の箇所と、上側コンタクト層１１とが、上側電極接続配線８により電気的に接続され、更に、下側電極共通配線３におけるコンタクトホール４ａから露出した箇所と、下側電極１６とが、下側電極接続配線９により電気的に接続される。その後、図示しない保護膜等を形成すれば、基板１上に多数の半導体薄膜ＬＥＤ１０がマトリクス状に配置された図６の表示装置の製造が終了する。
（実施例２の動作）
前記のようにして製造された図６の表示装置を駆動する場合は、図示しない外部駆動回路から下側電極共通配線用コンタクトパッド２１及び上側電極共通配線用コンタクトパッド２２に駆動電流を選択的に供給する。コンタクトパッド２１，２２に供給された駆動電流は、下側電極共通配線３及び上側電極共通配線５を介して、図４及び図５示す上側電極接続配線８及び下側電極接続配線９に送られる。上側電極接続配線８及び下側電極接続配線９に送られた駆動電流は、半導体薄膜ＬＥＤ１０の上側コンタクト層１１及び下側電極１６に供給され、この半導体薄膜ＬＥＤ１０中の活性層１３が発光する。発光した光は、上側クラッド層１２を介して上方へ放射される。
本実施例２では、下側電極共通配線用コンタクトホール４ａ、上側電極共通配線用コンタクトホール３６ａ、下側電極共通配線用コンタクトパッド２１、及び上側電極共通配線用コンタクトパッド２２を除く表示装置全域に亘って、遮光性の平坦化絶縁膜３６により、上側電極共通配線５及び下側電極共通配線３を覆っている。そのため、基板１側に反射した光が遮られ、基板自体を暗く視認させることができる。即ち、半導体薄膜ＬＥＤ１０を点灯した領域と、点灯していない領域のコントラス比を高くすることができるため、高コントラストな表示装置の作製が可能となる。
（実施例２の効果）
本実施例２によれば、高いＬＥＤ発光領域占有率を確保した上で、下側電極共通配線３や上側電極共通配線５の形成領域を最大限に確保した表示装置の作製が可能となる。これにより、半導体薄膜ＬＥＤ１０を用いた高精細、高輝度、且つ大面積表示装置の作製が可能となる。更に、半導体薄膜ＬＥＤ１０の周辺のほぼ全域を遮光性の平坦化絶縁膜３６により覆っているので、高コントラストな表示装置の作製が可能となる。
（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ） 下側電極共通配線３と上側電極共通配線５の上下位置を変えて、上側に位置する下側電極共通配線３上に平坦化絶縁膜６，３６を形成しても、実施例１、２とほぼ同様の作用効果を奏することができる。
（ｂ） 表示装置の構造や形状は、図示以外の構造や形状に変更できる。
（ｃ） 表示装置を構成する各部材の材料や、表示装置の製造方法は、実施例１、２以外の材料や方法に変更できる。
１ 基板
２，４，７ 層間絶縁膜
３ 下側電極共通配線
５ 上側電極共通配線
６，３６ 平坦化絶縁膜
１０ 半導体薄膜ＬＥＤ
８ 上側電極接続配線
９ 下側電極接続配線
２１ 下側電極共通配線用コンタクトパッド
２２ 上側電極共通配線用コンタクトパッド

Claims (7)

  1. 基板上に延設された行方向配線と、
    前記行方向配線に対して直交する方向に配置され、且つ前記行方向配線とは離間してこの上又は下に延設された列方向配線と、
    前記行方向配線及び前記列方向配線の交差領域上に形成され、上方に位置する前記行方向配線又は前記列方向配線の表面を平坦化する平坦化絶縁膜と、
    表面及び裏面を有し、前記表面側に露出された状態で第１導電型電極及び第２導電型電極が形成され、前記裏面側が前記平坦化絶縁膜上に接合された半導体薄膜発光素子と、
    前記行方向配線及び前記第２導電型電極を電気的に接続する第１接続配線と、
    前記列方向配線及び前記第１導電型電極を電気的に接続する第２接続配線と、
    を有することを特徴とする表示装置。
  2. 前記列方向配線は、前記行方向配線上において層間絶縁膜により絶縁された状態で配置されていることを特徴とする請求項１記載の表示装置。
  3. 前記行方向配線において前記層間絶縁膜から露出させた箇所と、前記第２導電型電極とは、前記第１接続配線により電気的に接続され、
    前記列方向配線において前記平坦化絶縁膜から露出させた箇所と、前記第１導電型電極とは、前記第２接続配線により電気的に接続されていることを特徴とする請求項２記載の表示装置。
  4. 前記平坦化絶縁膜は、前記半導体薄膜発光素子から放射される発光波長に対して透過性を有する材料で形成されていることを特徴とする請求項１〜３のいずれか１項に記載の表示装置。
  5. 基板上に延設された行方向配線と、
    前記行方向配線に対して直交する方向に配置され、且つ前記行方向配線とは離間してこの上又は下に延設された列方向配線と、
    遮光性を有し、前記行方向配線及び前記列方向配線の交差領域を含む前記基板の全面を覆って平坦化する平坦化絶縁膜と、
    表面及び裏面を有し、前記表面側に露出された状態で第１導電型電極及び第２導電型電極が形成され、前記裏面側が前記平坦化絶縁膜上に接合された半導体薄膜発光素子と、
    前記行方向配線及び前記第２導電型電極を電気的に接続する第１接続配線と、
    前記列方向配線及び前記第１導電型電極を電気的に接続する第２接続配線と、
    を有することを特徴とする表示装置。
  6. 前記列方向配線は、前記行方向配線上において層間絶縁膜により絶縁された状態で配置されていることを特徴とする請求項５記載の表示装置。
  7. 前記行方向配線において前記層間絶縁膜から露出させた箇所と、前記第２導電型電極とは、前記第１接続配線により電気的に接続され、
    前記列方向配線において前記平坦化絶縁膜から露出させた箇所と、前記第１導電型電極とは、前記第２接続配線により電気的に接続されていることを特徴とする請求項６記載の表示装置。
JP2009040422A 2009-02-24 2009-02-24 表示装置 Active JP5128518B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009040422A JP5128518B2 (ja) 2009-02-24 2009-02-24 表示装置
US12/709,549 US8513880B2 (en) 2009-02-24 2010-02-22 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009040422A JP5128518B2 (ja) 2009-02-24 2009-02-24 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012238967A Division JP5602207B2 (ja) 2012-10-30 2012-10-30 表示装置

Publications (2)

Publication Number Publication Date
JP2010199176A true JP2010199176A (ja) 2010-09-09
JP5128518B2 JP5128518B2 (ja) 2013-01-23

Family

ID=42630518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009040422A Active JP5128518B2 (ja) 2009-02-24 2009-02-24 表示装置

Country Status (2)

Country Link
US (1) US8513880B2 (ja)
JP (1) JP5128518B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212757A (ja) * 2011-03-31 2012-11-01 Oki Data Corp 半導体発光装置およびヘッドマウントディスプレイ装置
US8957923B2 (en) 2011-09-28 2015-02-17 Oki Data Corporation Light emitting device, light emitting element array, and image display device
US9423109B2 (en) 2012-01-31 2016-08-23 Oki Data Corporation Display module, display apparatus, and manufacturing methods thereof
WO2021101318A1 (ko) * 2019-11-20 2021-05-27 한국생산기술연구원 Led 메쉬 구조체의 배선방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5622708B2 (ja) * 2011-11-29 2014-11-12 株式会社沖データ 半導体発光装置、画像形成装置および画像表示装置
TWI614887B (zh) * 2016-02-26 2018-02-11 具有點陣式發光二極體光源的晶圓級微型顯示器及其製造方法
DE102016112857A1 (de) * 2016-07-13 2018-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP2022079295A (ja) * 2020-11-16 2022-05-26 沖電気工業株式会社 複合集積フィルム、複合集積フィルム供給ウェハ及び半導体複合装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375058U (ja) * 1986-05-14 1988-05-19
JPS63120287U (ja) * 1986-12-29 1988-08-03
JPS63207091A (ja) * 1987-02-24 1988-08-26 松下電工株式会社 薄膜型電界発光素子
JPH09153644A (ja) * 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体表示装置
JP2008030481A (ja) * 2000-12-27 2008-02-14 Senshin Capital Llc 統合型有機発光ダイオードプリントヘッド

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102886A (en) * 1978-01-31 1979-08-13 Futaba Denshi Kogyo Kk Light emitting diode indicator
US5703436A (en) * 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
US5834893A (en) * 1996-12-23 1998-11-10 The Trustees Of Princeton University High efficiency organic light emitting devices with light directing structures
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US7242398B2 (en) * 2002-02-18 2007-07-10 Ignis Innovation Inc. Flexible display device
JP2006313825A (ja) * 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375058U (ja) * 1986-05-14 1988-05-19
JPS63120287U (ja) * 1986-12-29 1988-08-03
JPS63207091A (ja) * 1987-02-24 1988-08-26 松下電工株式会社 薄膜型電界発光素子
JPH09153644A (ja) * 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体表示装置
JP2008030481A (ja) * 2000-12-27 2008-02-14 Senshin Capital Llc 統合型有機発光ダイオードプリントヘッド

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212757A (ja) * 2011-03-31 2012-11-01 Oki Data Corp 半導体発光装置およびヘッドマウントディスプレイ装置
US8957923B2 (en) 2011-09-28 2015-02-17 Oki Data Corporation Light emitting device, light emitting element array, and image display device
US9423109B2 (en) 2012-01-31 2016-08-23 Oki Data Corporation Display module, display apparatus, and manufacturing methods thereof
WO2021101318A1 (ko) * 2019-11-20 2021-05-27 한국생산기술연구원 Led 메쉬 구조체의 배선방법
KR20210062125A (ko) * 2019-11-20 2021-05-31 한국생산기술연구원 Led 메쉬 구조체의 배선방법
KR102331702B1 (ko) 2019-11-20 2021-11-29 한국생산기술연구원 Led 메쉬 구조체의 배선방법

Also Published As

Publication number Publication date
US8513880B2 (en) 2013-08-20
US20100214200A1 (en) 2010-08-26
JP5128518B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5128518B2 (ja) 表示装置
US9293655B2 (en) Semiconductor light emitting element
JP4632690B2 (ja) 半導体発光装置とその製造方法
JP5152133B2 (ja) 発光素子
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
US20210126154A1 (en) Display device and method of fabricating the same
JP5393751B2 (ja) 発光装置、発光素子アレイ、および画像表示装置
JP5148336B2 (ja) 発光ダイオードチップおよびその製造方法
JP6328497B2 (ja) 半導体発光素子、パッケージ素子、および発光パネル装置
US10658423B2 (en) Method of manufacturing light emitting device
US10381400B2 (en) Method of manufacturing light emitting device
JP6133076B2 (ja) 半導体発光素子及び発光装置
KR102315915B1 (ko) 반도체 발광소자 및 이의 제조방법
JP5602207B2 (ja) 表示装置
US9559270B2 (en) Light-emitting device and method of producing the same
JP2006237467A (ja) 半導体発光素子及びその製造方法
US20100051979A1 (en) Semiconductor device and optical print head
JP2009238964A (ja) 発光ダイオードチップおよびその製造方法
CN217114393U (zh) 单元像素及具有该单元像素的显示装置
CN217955861U (zh) 单元像素及具有该单元像素的显示装置
JP2007157778A (ja) 半導体発光素子
JP2022019456A (ja) 発光装置および表示装置
KR101960366B1 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5128518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350