JP2010181177A - 半導体装置の検査用プローブおよびその製造方法、検査装置 - Google Patents

半導体装置の検査用プローブおよびその製造方法、検査装置 Download PDF

Info

Publication number
JP2010181177A
JP2010181177A JP2009022676A JP2009022676A JP2010181177A JP 2010181177 A JP2010181177 A JP 2010181177A JP 2009022676 A JP2009022676 A JP 2009022676A JP 2009022676 A JP2009022676 A JP 2009022676A JP 2010181177 A JP2010181177 A JP 2010181177A
Authority
JP
Japan
Prior art keywords
semiconductor device
inspection
substrate
probe
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009022676A
Other languages
English (en)
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009022676A priority Critical patent/JP2010181177A/ja
Publication of JP2010181177A publication Critical patent/JP2010181177A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明は、上記従来技術の問題点に鑑み成されたものであって、コンタクト性が良好で耐久性も向上することのできる半導体装置の検査用プローブおよびその製造方法、検査装置を提供することを目的としている。
【解決手段】複数の端子を有する半導体装置の検査用プローブ1であって、基板2と、基板2に設けられ半導体装置の複数の端子のそれぞれの配列に応じて設けられた接続部11,21を備え、接続部11,21が、貫通孔7内に配置された下地樹脂9と、基板2の表面2Aから突出した下地樹脂9の表面に形成された導電膜15からなる複数のコンタクト端子13,23を有し、貫通孔7は、内壁面の少なくとも一部が基板2の第2面2B側に向かって貫通孔7の内径を狭めるテーパー形状となっている。
【選択図】図2

Description

本発明は、半導体装置の検査用プローブおよびその製造方法、検査装置に関するものである。
電子部品の検査方法として、電子部品の電極にプローブと呼ばれる検査端子(コンタクト端子)を接触させて電気的に接続し、電子部品に検査用の信号を供給するプローブ検査が知られている。
近年、液晶表示装置を中心とした半導体装置の高精細化が求められる中、駆動信号を供給する半導体装置における電極の狭ピッチ化が要求されている。そこで、このような電極の狭ピッチ化に対応した検査用プローブが必要となる。
従来の検査用プローブの構成は、特許文献1〜3に示すようなカレンチレバー型の検査プローブが一般的であった。この場合、半導体装置の電極の狭ピッチ化には対応困難であり、製造コストの上昇が予測される。そこで、半導体基板上に設けられた樹脂突起をコアとしてその表面を覆う複数の導電膜を電極とした樹脂コアバンプ構造の検査用プローブが提案されている(特許文献4,5)。
特開2004−262273号公報 特開2001−289874号公報 特開2004−294063号公報 特開2006−322876号公報 特開2008−159992号公報
特許文献4,5では、シリコン基板を用いているため狭ピッチ配線化が可能であり、樹脂突起によるコンタクト性も良好となった。しかしながら、シリコン基板の表面上からのみの樹脂突起の変形だけでは、条件によってはコンタクト性が十分ではなく、また耐久性が低いという問題もある。
本発明は、上記従来技術の問題点に鑑み成されたものであって、コンタクト性が良好で耐久性も向上することのできる半導体装置の検査用プローブおよびその製造方法、検査装置を提供することを目的としている。
上記課題を解決するために、本発明の半導体装置の検査用プローブは、複数の端子を有する半導体装置の検査用プローブであって、貫通孔を有する基板と、前記基板に設けられ前記半導体装置の前記複数の端子のそれぞれの配列に応じて設けられた接続部と、を備え、前記接続部が、前記貫通孔内に配置された下地樹脂と、前記基板の第1面から突出した前記下地樹脂の表面に形成された導電膜と、からなる複数のコンタクト端子を有し、前記貫通孔は、内壁面の少なくとも一部が前記基板の第2面側に向かって当該貫通孔の内径を狭めるテーパー形状となっていることを特徴とする。
本発明の半導体装置の検査用プローブによれば、複数のコンタクト端子を有した接続部が基板の第1面から突出した構造となっている。このため、検査用プローブを半導体装置に接続する場合には、コンタクト端子を構成している導電膜の内側にある下地樹脂の樹脂変形を利用した接続となり、後に接続される半導体装置側の端子に対するコンタクト端子の接触面積が広がって接続信頼性が良好となる。さらに、本発明の下地樹脂は貫通孔内に配置されたものであり、従来、基板上に設けられた樹脂突起を有してなる端子構造よりも半導体装置側の端子との接続部分におけるコンタクト性が良好で耐久性も向上させることができる。さらに、貫通孔の内壁面のテーパー形状により下地樹脂が保持されるため、検査時にコンタクト端子が第2面側に抜けてしまう(突出してしまう)といった不具合の発生が防止され、信頼性の高い検査を行うことができる。
本発明の半導体装置の検査用プローブは、複数の端子を有する半導体装置の検査用プローブであって、貫通孔を有する基板と、前記基板に設けられ前記半導体装置の前記複数の端子のそれぞれの配列に応じて設けられた接続部と、を備え、前記接続部が、前記貫通孔内に配置された下地樹脂と、前記基板の第1面から突出した前記下地樹脂の表面に形成された導電膜と、からなる複数のコンタクト端子を有し、前記貫通孔の内壁の少なくとも一部に凹部が形成されていることを特徴とする。
本発明の半導体装置の検査用プローブによれば、複数のコンタクト端子を有した接続部が基板の第1面から突出した構造となっている。このため、検査用プローブを半導体装置に接続する場合には、コンタクト端子を構成している導電膜の内側にある下地樹脂の樹脂変形を利用した接続となり、後に接続される半導体装置側の端子に対するコンタクト端子の接触面積が広がって接続信頼性が良好となる。さらに、本発明の下地樹脂は貫通孔内に配置されたものであり、従来、基板上に設けられた樹脂突起を有してなる端子構造よりも半導体装置側の端子との接続部分におけるコンタクト性が良好で耐久性も向上させることができる。さらに、貫通孔の内壁面の凹部により下地樹脂が保持されるため、検査時にコンタクト端子が第2面側に抜けてしまう(突出してしまう)といった不具合の発生が防止され、信頼性の高い検査を行うことができる。
また、上記半導体装置の検査用プローブにおいては、前記コンタクト端子の先端が、外方に向かって凸になる曲面状になっているのが好ましい。
この構成によれば、半導体装置側の端子との接続時におけるコンタクト端子の変形が容易になる。
また、上記半導体装置の検査用プローブにおいては、前記コンタクト端子の先端が、凹凸状になっているのが好ましい。
この構成によれば、半導体装置側の端子に酸化膜が形成されている場合でも、先端の凹凸形状が酸化膜を破壊することでコンタクト端子と端子との間で良好な接合を得ることができる。
また、上記半導体装置の検査用プローブにおいては、前記複数の導電膜間で前記下地樹脂の一部が露出しているのが好ましい。
この構成によれば、端子間のショートを回避することができる。
また、上記半導体装置の検査用プローブにおいては、前記複数の導電膜間において露出している前記下地樹脂の表面が、前記複数の導電膜の表面よりも低くなるように形成されているのが好ましい。
この構成によれば、接続部における各コンタクト端子が、半導体装置側の各端子と確実且つ良好に接続されるようになる。
また、上記半導体装置の検査用プローブにおいては、前記導電膜が、展延性を有する単体または複数の金属膜により形成されているのが好ましい。
この構成によれば、延展性を有する単体または複数の金属膜により形成された導電膜であれば、下地樹脂とともに変形しやすい。
また、上記半導体装置の検査用プローブにおいては、前記貫通孔内に設けられるとともに前記基板の前記第1面から突出する下地層によって、前記コンタクト端子の基部側の側面が覆われているのが好ましい。
この構成によれば、変形したコンタクト端子と基板との間のショートを回避することができる。
また、上記半導体装置の検査用プローブにおいては、前記導電膜が、前記貫通孔を経由して前記基板の前記第2面上に引き廻されているのが好ましい。
この構成によれば、半導体装置側の端子と接続する複数のコンタクト端子を介して半導体装置に駆動信号を供給することができるので、半導体装置の電気特性検査を良好に行える。
また、上記半導体装置の検査用プローブにおいては、前記半導体装置との接続時における応力を緩和する応力緩和部を有し、前記応力緩和部が、前記基板の前記第1面上に配置された樹脂突起を有してなるのが好ましい。
この構成によれば、応力緩和部によって、半導体装置側の端子との接続時にコンタクト端子にかかる応力を緩和することで、良好な接続状態を得ることができる。
さらに、前記樹脂突起は、前記基板に形成された応力緩和部用貫通孔内に配置され、前記応力緩和部用貫通孔は、内壁面の少なくとも一部に前記テーパー形状或いは前記凹部を有しているのがより好ましい。
このようにすれば、応力緩和用貫通孔の内壁面のテーパー形状或いは凹部により樹脂突起が保持されるため、検査時に応力緩和部が第2面側に抜けてしまう(突出してしまう)といった不具合の発生が防止され、信頼性の高い検査を行うことができる。
また、上記半導体装置の検査用プローブにおいては、前記半導体装置の端子に対応して設けられた第2接続部を有し、前記第2接続部が、前記基板の前記第1面上に配置された樹脂突起と、前記樹脂突起の表面を覆う導電膜と、を有してなるのが好ましい。
この構成によれば、半導体装置に設けられる複数の端子のうち、例えばGND用の端子などに接続されることで例えば検査中にノイズや静電気の除去などを行うことができ、より信頼性の高いプローブ検査を行うことが可能である。
さらに、前記樹脂突起は、前記基板に形成された第2接続部用貫通孔内に配置され、
前記第2接続部用貫通孔は、内壁面の少なくとも一部に前記テーパー形状或いは前記凹部を有しているのがより好ましい。
このようにすれば、第2接続部用貫通孔の内壁面のテーパー形状或いは凹部により樹脂突起が保持されるため、検査時に第2接続部が第2面側に抜けてしまう(突出してしまう)といった不具合の発生が防止され、信頼性の高い検査を行うことができる。
本発明の半導体装置の検査用プローブの製造方法は、入力端子および出力端子を有する半導体装置の検査用プローブの製造方法であって、基板に前記入力端子および出力端子のそれぞれの配列に応じて形成された複数の接続部を形成する工程を備え、前記複数の接続部を形成する工程が、基板の第2面側からビアを形成する工程と、前記ビアの内面に下地層を形成する工程と、前記下地層上に導電膜を形成する工程と、前記導電膜を複数の領域にパターニングする工程と、前記ビア内に樹脂を充填する工程と、前記基板を薄くして前記ビアを貫通させる工程と、前記基板の第1面から突出した前記下地層を除去して導電膜を露出させる工程と、を有し、前記ビアを形成する工程においては、前記ビアの内壁面の少なくとも一部が前記基板の前記第2面側に向かって当該ビアの内径を狭めるテーパー状に形成されることを特徴とする。
本発明の半導体装置の検査用プローブの製造方法によれば、基板の第1面から突出する樹脂コアバンプ構造の検査用プローブを得ることができる。本発明では、貫通孔内に配置した樹脂とその表面を覆う導電膜とによってコンタクト端子が構成されている。半導体装置に接続する際は、接続部におけるコンタクト端子が半導体装置の端子と接触して変形することによって接続される。本発明のコンタクト端子は導電膜とともに貫通孔内に配置された樹脂が変形することから、基板上に設けられた樹脂突起とその表面を覆う導電膜とからなる従来のコンタクト端子の変形よりも、十分なコンタクト性を得ることができる。これにより、半導体装置に対して信頼性の高いプローブ検査が可能な検査用プローブを提供することができる。さらに、貫通孔の内壁面のテーパー形状により樹脂が保持されるため、検査時にコンタクト端子が第2面側に抜けてしまう(突出してしまう)といった不具合の発生が防止され、信頼性の高い検査を行うことができる。
本発明の半導体装置の検査用プローブの製造方法は、入力端子および出力端子を有する半導体装置の検査用プローブの製造方法であって、基板に前記入力端子および出力端子のそれぞれの配列に応じて形成された複数の接続部を形成する工程を備え、前記複数の接続部を形成する工程が、基板の第2面側からビアを形成する工程と、前記ビアの内面に下地層を形成する工程と、前記下地層上に導電膜を形成する工程と、前記導電膜を複数の領域にパターニングする工程と、前記ビア内に樹脂を充填する工程と、前記基板を薄くして前記ビアを貫通させる工程と、前記基板の第1面から突出した前記下地層を除去して導電膜を露出させる工程と、を有し、前記ビアを形成する工程においては、前記ビアの内壁面の少なくとも一部に凹部を形成することを特徴とする。
本発明の半導体装置の検査用プローブの製造方法によれば、基板の第1面から突出する樹脂コアバンプ構造の検査用プローブを得ることができる。本発明では、貫通孔内に配置した樹脂とその表面を覆う導電膜とによってコンタクト端子が構成されている。半導体装置に接続する際は、接続部におけるコンタクト端子が半導体装置の端子と接触して変形することによって接続される。本発明のコンタクト端子は導電膜とともに貫通孔内に配置された樹脂が変形することから、基板上に設けられた樹脂突起とその表面を覆う導電膜とからなる従来のコンタクト端子の変形よりも、十分なコンタクト性を得ることができる。これにより、半導体装置に対して信頼性の高いプローブ検査が可能な検査用プローブを提供することができる。さらに、貫通孔の内壁面の凹部により下地樹脂が保持されるため、検査時にコンタクト端子が第2面側に抜けてしまう(突出してしまう)といった不具合の発生が防止され、高信頼性の検査を行うことができる。
また、上記半導体装置の検査用プローブの製造方法においては、前記ビアの底面を曲面状に形成するのが好ましい。
この構成によれば、コンタクト端子の先端を曲面状に形成することができるので、接続時に変形し且つ接続強度も確実に得られるようになる。
また、上記半導体装置の検査用プローブの製造方法においては、パターニングされた複数の前記導電膜間で露出する前記下地樹脂の表面が、前記複数の前記導電膜の表面よりも低くなるように形成されているのが好ましい。
この構成によれば、半導体装置側の端子に対する各コンタクト端子の接続が良好に行える。
また、上記半導体装置の検査用プローブの製造方法においては、前記下地層を除去する工程において、前記コンタクト端子の基部側に前記下地層が部分的に残るようにするのが好ましい。
この構成によれば、コンタクト端子の基部側が下地層によって覆われた状態となるので、半導体装置側との接続時に変形したコンタクト端子が基板とショートしてしまうのを回避することができる。
また、上記半導体装置の検査用プローブの製造方法においては、半導体装置の検査用プローブを同一の基板に複数同時に形成した後、前記基板を前記検査用プローブ毎に切断するのが好ましい。
この構成によれば、半導体装置の検査用プローブを効率よく製造することが可能となる。
本発明の検査装置は、上記の半導体装置の検査用プローブを備えたことを特徴とする。
本発明の検査装置によれば、上記した検査用プローブにより半導体装置との接続不具合が解消されるので、半導体装置のプローブ検査の検査精度を向上させることが可能である。
第1実施形態の検査用プローブと検査対象の半導体装置を示す斜視図。 第1実施形態の検査用プローブを示す斜視図。 第1実施形態の検査用プローブの概略構成を示す断面図。 検査用プローブを備えた検査装置の一例を示す概略図。 検査装置による半導体装置の検査状態を示す断面図。 検査用プローブの製造工程を示す断面図。 検査用プローブの製造工程を示す断面図。 検査用プローブの製造工程を示す断面図。 第4実施形態の検査用プローブの概略構成図。 第5実施形態の検査用プローブの概略構成図。 第1変形例の検査用プローブの概略構成図を示す図。 第2変形例の検査用プローブの概略構成図を示す図。 第3変形例の検査用プローブの概略構成図を示す図。 第4変形例の検査用プローブの概略構成図を示す図。 貫通孔の長辺方向の内壁面に凹部を形成した構成を示す図。 コンタクト端子の先端に凹凸部を形成した構成を示す図。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1実施形態)
本発明に係る半導体装置の検査用プローブの第1の実施形態について図面を参照しながら説明する。図1は、検査対象である半導体装置100として一例を示すとともに、半導体装置100が複数形成されたシリコンウェハWを検査用プローブ1により検査している状態を示す斜視図である。図2は、本実施形態に係る半導体装置100の検査用プローブ1を示す図であって、(a)は表面側から見た斜視図、(b)は裏面側から見た斜視図である。また、図3は、検査用プローブの概略構成を示す断面図である。
検査用プローブ1は、入力端子101および出力端子102を有する半導体装置100を検査するもので、入力端子101から検査信号などを入力し、出力端子102から検査信号などを取り出して、半導体装置100の短絡や断線、特性などの検査が可能である。
ここで、半導体装置100の入力端子101は、図1に示すように端面100aに沿って複数設けられ、出力端子102は、端面100aに対向する隣り合う半導体装置100の端面100bに沿って複数設けられている。
検査用プローブ1は、図2(a),(b)に示すように、シリコン基板からなる平面視矩形状の検査用プローブ基板2と、検査用プローブ基板2の表面(第1面)2Aから突出する入力側接続部11および出力側接続部21と、検査用プローブ基板2の裏面(第2面)2B側に設けられた入力側配線部12および出力側配線部22と、を備えている。入力側接続部11および出力側接続部21は、半導体装置100側の入力端子101および出力端子102のそれぞれの配列に応じて設けられている。また、入力側配線部12および出力側配線部22は、表面2A側の入力側接続部11および出力側接続部21のそれぞれと電気的に接続されている。
検査用プローブ基板2としては、上述したシリコン基板の他にも、例えばセラミックス基板や樹脂基板などを用いることができる。検査用プローブ基板2には、表面2Aおよび裏面2Bを貫通する平面視矩形状の貫通孔7,7が互いの長手方向を平行にして形成されている。これら貫通孔7、7は、図3に示すように、内壁面7aの少なくとも一部が裏面2B側に向かって、該貫通孔7の内径を狭めるテーパー形状を有している。具体的に本実施形態では、貫通孔7は、長辺方向に直交する短辺方向における断面が、検査用プローブ基板2の表面2A側から基板の中央部に向かって内径が曲面状に拡がるテーパー形状と、基板中央部から裏面2B側に向かって内径を曲面状に狭めるテーパー形状とを連続させた略太鼓状となっている。
図2(a)に示すように、入力側接続部11は、半導体装置100の入力端子101と接触する入力側コンタクト端子13を複数有し、出力側接続部21は、半導体装置100の出力端子102と接触する出力側コンタクト端子23を複数有している。これら入力側コンタクト端子13および出力側コンタクト端子23は、検査用プローブ基板2の貫通孔7,7内に配置された下地樹脂9,9と、検査用プローブ基板2の表面2Aから突出した下地樹脂9,9の表面を部分的に被覆している複数の帯状の導電膜15と、から構成されるもので、導電膜15とその内側の下地樹脂9をコアとする、所謂樹脂コアバンプ電極である。実質的には、突出(露出)している各導電膜15の一部が電極として機能する。
入力側接続部11および出力側接続部21の間の距離(ピッチ)は、半導体装置100の複数の入力端子101の配列位置と複数の出力端子102の配列位置との間の距離に対応している。また、入力側コンタクト端子13および出力側コンタクト端子23は、半導体装置100の入力端子101および出力端子102の配列方向に複数並んで設けられており、それぞれの配置ピッチが対応する入力端子101および出力端子102の配置ピッチに対応している。
また、入力側コンタクト端子13および出力側コンタクト端子23同士の間、すなわち導電膜15同士の間からは下地樹脂9が部分的に露出している。これら導電膜15間において露出している下地樹脂9の表面2Aからの突出高さは、同じく表面2Aから突出している各導電膜15の突出高さよりも低くなっている。これにより、検査用プローブ基板2のコンタクト端子13,23と半導体装置100の端子101,102との接続を確実且つ良好に行える。これら入力側コンタクト端子13および出力側コンタクト端子23における各導電膜15は、図3に示すように、貫通孔7,7を経由して検査用プローブ基板2の裏面2B上にそれぞれ引き廻されており、これによって検査用プローブ基板2の表裏導通が得られた構成となっている。
検査用プローブ基板2の裏面2B上には、図2(b)に示すように、半導体装置100を検査する際の検査信号などを入力する入力側裏面端子55および検査信号などを取り出す出力側裏面端子56がそれぞれ複数配置されている。さらに裏面2B上には、これら入力側裏面端子55および出力側裏面端子56と貫通孔7,7との間の領域に入力側配線部12および出力側配線部22が形成されている。
入力側配線部12および出力側配線部22は、入力側配線12aおよび出力側配線22aをそれぞれ複数本ずつ有しており、これら配線12a,22aの一端側が入力側裏面端子55および出力側裏面端子56のそれぞれに接続され、各配線12a,22aの他端側が貫通孔7,7内の導電膜15のそれぞれに接続されている(図3)。
すなわち、入力側裏面端子55および出力側裏面端子56と、入力側コンタクト端子13および出力側コンタクト端子23とが各配線12a,22aを介して電気的に接続された状態とされており、これによって、入力側コンタクト端子13および出力側コンタクト端子23のそれぞれが独立して樹脂コアバンプ電極として機能するようになっている。
なお、検査用プローブ基板2の裏面2BにはSiO(酸化シリコン)からなる下地層10が設けられており、この下地層10によって、検査用プローブ基板2と、入力側裏面端子55、出力側裏面端子56、入力側配線部12および出力側配線部22との絶縁性が確保されている。
また、図3に示すように、貫通孔7内に配置された各導電膜15においても、内面7aを覆う下地層10によって検査用プローブ基板2との絶縁性が確保されている。貫通孔7の内面を覆う下地層10の端部10bは、検査用プローブ基板2の表面2Aから所定の突出量で突出してコンタクト端子13,23の突出長さの途中まで延出している。この下地層10の端部10bによって、各コンタクト端子13,23の裏面2B側の基部の側面が覆われた状態となっている。これにより、例えば接続時に変形したコンタクト端子13,23と検査用プローブ基板2との間のショートが回避される。
下地層10として、本実施形態ではSiO(酸化シリコン)を採用しているが、これに限らず、窒化膜、エポキシなどの樹脂系材料からからなるものでもよい。下地層10は、導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55および出力側裏面端子56などと検査用プローブ基板2との電流リークの発生、および酸素や水分などによる検査用プローブ基板2の浸食などを防止するために設けられるものであることから、これらを実現できる材料であればよい。
下地層10と、これら導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55および出力側裏面端子56との間には、各部材と同時にパターン形成された金属層14が介在している。
金属層は、チタンタングステンなどの金属材料からなり、下地層10と、導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55および出力側裏面端子56との密着性を確保してそれぞれを良好に接着させるように機能するものである。このような金属層14は、各導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55および出力側裏面端子56と同時にパターン形成されるものであって、少なくとも下地層10と、導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55および出力側裏面端子56のそれぞれとが平面視で重なる領域を含むように設けられている。
導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55および出力側裏面端子56は、例えば、例えばAu、TiW、Cu、Cr、Ni、Ti、W、NiV、Al、Pd、鉛フリーハンダなどの展延性を有する金属膜の単層あるいは複数種を積層したものからなる。ここで、導電膜15は、半導体装置100側の端子101,102に接合することで下地樹脂9とともに弾性変形することから、特に展延性に優れたAuを用いるのが好ましい。
下地樹脂9は、貫通孔7,7内を埋め込むようにしてその中心に配置され、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などの感光性絶縁樹脂や熱硬化性絶縁樹脂などからなる。下地樹脂9の材質(硬度)や形状については、コンタクト端子13,23の形状などによって適宜選択、設計される。
本実施形態におけるコンタクト端子13,23は、図3に示すように貫通孔7,7の直上、すなわち各貫通孔7,7の延長上に形成されている。コンタクト端子13,23の先端は半球状とされており、半導体装置100に接続する際に、入力側接続部11および出力側接続部21におけるコンタクト端子13,23が半導体装置100側の端子101,102と接触して変形することで双方が電気的且つ良好に接続される。また、本実施形態の検査用プローブ基板2の裏面2B側には補強部材16が設けられている。
補強部材16は、貫通孔7,7の開口7B,7Bおよび入力側配線部12および出力側配線部22を被覆するようにして設けられる。この補強部材16は、裏面2B上の入力側裏面端子55および出力側裏面端子56を露出させることが可能な大きさで形成された板状部材からなり、接着材18などを介して裏面2B上に貼り付けておく。このような補強部材16によって検査用プローブ1の機械的強度が高められる。
<検査装置>
図4は上述した検査用プローブ1を備えた検査装置70の一例を示す概略図である。
図4において、検査装置70は、検査対象機器である半導体装置100(シリコンウェハW)を載置する載置台71と、検査用プローブ1を保持するキャリッジ72と、キャリッジ72の位置および姿勢を調整可能な調整機構73とを備えている。キャリッジ72は、検査用プローブ1の入力側接続部11および出力側接続部21を半導体装置100側に向けた状態で検査用プローブ基板2の裏面2B側を保持している。
そして、検査用プローブ1の入力側裏面端子55及び出力側裏面端子56(図2(b))と検査装置70側の配線とを接続する。
検査装置70においては、半導体装置100の各端子101,102と検査用プローブ1の入力側接続部11および出力側接続部21における入力側コンタクト端子13および出力側コンタクト端子23とが位置合わせされた状態で、キャリッジ72が下降することによって、半導体装置100に対して検査用プローブ1が押圧される。これにより、コンタクト端子13,23と端子101,102とが密着され、電気的な接続が得られる。
そして、検査用プローブ1のコンタクト端子13,23には、検査装置70側から入力側裏面端子55を介して駆動信号が供給される。検査用プローブ1は、コンタクト端子13,23から各端子101,102へ所定の電圧を印加することにより各半導体装置100の導通試験などの電気的検査を行うことが可能である。
次に、以上の構成からなる本実施形態の検査用プローブ1を備えた検査装置70を用いて、半導体装置100の検査を行う方法について説明する。図5(a),(b)は、本実施形態の検査用プローブ1を備えた検査装置70による半導体装置100の検査状態を示す断面図である。
まず、半導体装置100の入力端子101及び出力端子102に対して、検査用プローブ1の入力側コンタクト端子13及び出力側コンタクト端子23の位置合わせを行う。この状態で、図5(a)に示すように、半導体装置100の入力端子101及び出力端子102に対して、検査用プローブ1の入力側コンタクト端子13および出力側コンタクト端子23を同時に接触させる。
そして、半導体装置100に対して検査用プローブ1の検査用プローブ基板2を押圧する。すると、図5(b)に示すように、コンタクト端子13,23が半導体装置100側の基板2に圧迫されて圧縮変形する。ここで、コンタクト端子13,23は、その先端が曲面状とされていることから容易に変形する。また、変形したコンタクト端子13,23は、端子101,102に対する接触面積が広がった状態となるので、双方の電気的な接続が確保されて良好な接続が行える。また、下地樹脂9の弾性復元力(反発力)によって、その表面の導電膜15が端子101,102に対して高い強度で接続されることになる。これにより、入力端子101および出力端子102と、入力側コンタクト端子13および出力側コンタクト端子23とが密着されて良好な接続状態となる。
ここで、下地樹脂9の変形応力は、検査用プローブ基板2の厚さ方向中央部から裏面2B側に向かって内径が狭まるテーパー形状を呈する貫通孔7の内壁面7aによって受け止められるようになる。よって、貫通孔7の内部に埋め込まれている下地樹脂9が裏面2B側から抜けてしまう(突出してしまう)といった不具合の発生を防止することができる。この状態で半導体装置100のプローブ検査を行う。
本実施形態に係る半導体装置100の検査用プローブ1は、検査用プローブ基板2の表裏に貫通孔7を介して導通が得られたコンタクト端子13,23を有した構造体となっている。これらコンタクト端子13,23(入力側接続部11および出力側接続部21)は検査用プローブ基板2の表面2Aから突出しており、コンタクト端子13,23が変形することによって半導体装置側の端子101,102と接続する。すなわち、導電膜15の内側にある下地樹脂9の樹脂変形を利用した接続であるため、後に接続される半導体装置100側の端子101,102に対するコンタクト端子13,23の接触面積が広がって接続信頼性が良好となる。
本実施形態では、コンタクト端子13,23を構成している下地樹脂9が貫通孔7内に配置されている。このため、従来、基板上に設けられた樹脂突起を有してなる端子の変形よりも、接続部分におけるコンタクト性も良好となり、接続部分における耐久性を向上させることが可能である。したがって、接続信頼性に優れた半導体装置の検査用プローブとなる。
さらに、貫通孔7の内壁面7aのテーパー形状により下地樹脂9の変形応力を受け止めることができるので、検査時におけるコンタクト端子13,23を構成する下地樹脂9が裏面2Bに突出してしまうといったことが防止され、検査時の入力側接続部11および出力側接続部21と入力端子101及び出力端子102との接触信頼性を向上できる。
(検査用プローブの製造方法)
次に、検査用プローブ1の製造方法について図6〜図8を用いて説明する。図6は、検査用プローブ1の製造方法のフローチャート図、図7および図8は、検査用プローブ1の製造方法の工程図である。ここで、本実施形態においては、検査用プローブ1は一つのシリコンウェハ上に複数同時に一括して形成されるものとする。なお、検査用プローブ1を製造する途中工程を示す図7および図8においては、図を簡略化し、シリコンウェハW上に形成した1つの検査用プローブ1を示している。なお、以下の製造工程の説明に用いるシリコンウェハWと検査用プローブ基板2とは同じものとする。
まず、図7(a)に示すように、検査用プローブ基板2の裏面2B側からビア7b,7bを形成する(S1)。本実施形態では、板厚が625μmのシリコン基材の所定の位置に、直径50μm、深さ100μmのビア7b,7bをドライエッチングにより形成した。この際、ボッシュプロセス法を用い、ビア中央部が70μmの太鼓状となるように調整した。さらに、ビア7b,7bの底面が曲面となるように調整した。ボッシュプロセス法は、SFのようなフッ化硫黄系のガスによるドライエッチングプロセスと、CHF、Cのようなフッ化炭素系ガスによる側壁保護膜の形成(パッシベーション)工程とを繰り返す方法であり、異方性の高いエッチングができるという特徴を有する。また、エッチングには、フォトレジストマスクや、ハードマスクとしてSiO膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウェットエッチング、レーザ加工、あるいはこれらを併用しても良い。
次に、検査用プローブ基板2の裏面2Bおよびビア7b,7bの内面を覆う下地層10を形成する(S2)。ここでは、CVD法を用いてSiO膜を3000Å以上の膜厚となるように成膜する。なお、本実施形態ではSiOを用いたが、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC:以下、TEOSという)、すなわちPE−TEOS、及びオゾンCVDを用いて形成したTEOS(O−TEOS)を用いることもできる。
次に、下地層10上にTiW膜14Aを形成する(S3)。ここでは、検査用プローブ基板2の裏面2Bおよびビア7b,7b内に、スパッタ法を用いてTiW膜14Aを1000Åの膜厚で成膜する。
続けて、図7(b)に示すように、金属層14上にAu膜15Aを形成する(S4)。
ここでは、検査用プローブ基板2の裏面2Bおよびビア7b,7b内に、スパッタ法を用いてAu膜15Aを5000Åの膜厚で成膜する。
その後、図7(c)に示すように、周知のフォトリソグラフィおよびエッチング法によりAu膜15AとTiW膜14Aとを同時にパターニングする(S5)。これにより、ビア7b,7bの内側に導電膜15が形成され、裏面2B側に入力側裏面端子55、出力側裏面端子56、入力側配線部12および出力側配線部22がパターン形成される。また、これら導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55、出力側裏面端子56のそれぞれの下層には、これらと同じ形状の金属層14が同時にパターン形成される。
ここで、TiWのスパッタ膜上にAuのスパッタ膜が密着して形成されることから、金属層14によって、下地層10と、導電膜15、入力側配線部12、出力側配線部22、入力側裏面端子55、および出力側裏面端子56との密着性が確保されたものとなる。なお、必要であれば、Auめっきなどで抵抗値を下げる手立てをしても良い。また、後の工程においてビア7b,7b内に充填される樹脂材料との密着性を確保するためにさらに別の金属層を形成してもよい。
次に、図7(d)に示すように、ビア7b,7bの内部に樹脂材料を充填し、下地樹脂9を形成する(S6)。ここでは、ポリイミドを用いた。本実施形態では、ビア7b,7bの底面が曲面状になっているので気泡などを樹脂内に混入させることなく充填できる。
次に、図7(e)に示すように、基板2の表面2A側を、接着材121を介して設けたガラス基板などからなる支持部材120によって支持する。そして、支持部材120に基板2を貼り付けた状態で、基板2の表面2A側から例えばCMP(化学的機械的研磨)を行うことにより、図8(f)に示すように、基板2を所定の厚さになるまで研磨して基板2の厚みを薄くする(S7)。具体的には、下地層10が露出する直前まで加工する。支持部材120によって補強しておくことにより、基板2の反りを矯正し、且つ加工またはハンドリング時に発生するクラックを防止することができる。
次に、図8(g)に示すように、ドライエッチングあるいはウェットエッチングなどにより(S8)、基板2を選択的に薄くすることで貫通孔7を形成し、表面2A側から下地層10を所定の突出量で突出させる。エッチングには、シリコンに対する下地層10のエッチング速度が十分遅いものを使用することが望ましい。ドライエッチングの場合には誘導結合プラズマエッチング(ICP)などが利用でき、ウェットエッチングの場合には、エッチャントとしてHF、HNO3やそれらの混合液およびKOHなどを使用することによって下地層10の突出が可能となる。下地層10の突出量L1としては、ポスト長さLの2%〜20%程度とした。なお、この工程により、基板2の厚さ方向を貫通する貫通孔7が形成される。
次に、図8(h)に示すように、下地層10の露出部分を除去して下層の金属層14を露出させる(S9)。下地層10の除去には、ドライエッチングあるいはウェットエッチングなどを用いて行う。ドライエッチングの場合には、リアクティブイオンエッチング(RIE)が利用でき、その場合のガスとしてはCF4、O2などを使用する。ウェットエッチングの場合、TiW層を侵さずに下地層10を除去できるエッチャントを選定する必要がある。下地層10がSiOの場合には、希フッ酸を使用する。
また、前工程において下地層10をシリコン基材から突出させる際、ウェットエッチングによって金属層14が露出するまで下地層10を除去してもよい。この場合、一つの工程で、下地層10の除去および金属層14の露出を行うことが可能である。
次に、図8(i)に示すように、再度シリコンエッチングを行って(S10)、基板2を選択的に薄くすることにより下地層10の端部10bを所定量突出させる。ドライエッチングの場合には、ICP、RIEを用いて行う。この際、下地層10の突出量L2としては、ポスト長さLの2%〜20%程度とした。
次に、図8(j)に示すように、金属層14の露出部分を除去して下層の導電膜15を露出させる(S11)。金属層14がTiWからなることからウェットエッチングを用いて除去する。Auは酸化膜が形成されないため、使用時(半導体装置に接続する)まで露出させた状態であっても、半導体装置100側の端子101,102との接続信頼性を確保できる。これにより、基板2の表面2Aに突出するコンタクト端子13,23が形成され、ひいては図2(a)に示したような入力側接続部11および出力側接続部21が構成される。
次に、基板2を支持している支持部材120を剥離した後、基板2の裏面2B上に接着材18により補強部材16を貼着させる(S12)。
次に、その後、ダイシングラインDに沿ってシリコンウェハWを切断することで、複数の検査用プローブ1に個片化する。
このようにして、本実施形態の検査用プローブ1が得られる。
本実施形態に係る半導体装置100の検査用プローブ1によると、各貫通孔7,7の直上、延長上にコンタクト端子13,23を形成することから、これによって基板2の表裏導通が得られる。このように、樹脂コアバンプであるコンタクト端子13,23を形成する工程と、基板2の表裏導通を得る工程とが同時に行なえるので、製造コストを低減することができる。さらに貫通孔7の内壁面7aのテーパー形状により下地樹脂9が保持されるため、検査時にコンタクト端子13,23を構成する下地樹脂9が裏面2B側に抜けることが防止された高い接続信頼性を備えた検査用プローブ1を提供できる。
(第2実施形態)
次に、本発明の検査用プローブの第4実施形態について図9を用いて説明する。図9(a)は第2実施形態の検査用プローブの表面側から見た模式図、(b)は(a)のA−A’断面図、(c)は(a)のB−B’断面図である。なお、図9(a)においては、検査用プローブ90の構成を模式化して示している。
本実施形態の検査用プローブ90は、入力側接続部11および出力側接続部21の他に、GND側接続部91(第2接続部)、電源側接続部92(第2接続部)を有している。これらGND側接続部91および電源側接続部92は、入力側接続部11および出力側接続部21と略共通した構造となっていて、半導体装置100側のGND端子および電源端子(いずれも不図示)のそれぞれに接続する接触端子93,94を有している。
接触端子93,94は、第1実施形態における入力側接続部11および出力側接続部21と同様、断面が略太鼓形状の貫通孔107(第2接続部用貫通孔)内に配置される下地樹脂9と表面2Aから突出する下地樹脂9の表面を覆う導電膜15とから構成され、貫通孔107を経由して裏面2B上に設けられた入力側端子98および出力側端子99と電気的に接続されている。これら入力側端子98および出力側端子99には上記検査装置70の配線が接続される。
本実施形態の検査用プローブ90によれば、貫通孔107内に配置された下地樹脂9とその表面を覆う導電膜15とからなる樹脂コアバンプ構造の接触端子93,94によって、半導体装置100のGND端子および電源端子に対するコンタクト性がより向上するため、ノイズなどの影響を受けることなく精度の良いプローブ検査を行うことができる。
さらに、貫通孔107の内壁面107aのテーパー形状により下地樹脂9の変形応力が受け止められるので、検査時におけるGND側接続部91及び電源側接続部92の第2面2B側への抜けが防止されるので、信頼性の高いプローブ検査を行うことができる。
(第3実施形態)
次に、本発明の検査用プローブの第3実施形態について図10を用いて説明する。図10(a)は第3実施形態の検査用プローブの表面側から見た模式図、(b)は(a)のA−A’断面図、(c)は(a)のB−B’断面図である。なお、図10(a)においては、検査用プローブ110の構成を模式化して示している。
本実施形態の検査用プローブ110は、入力側接続部11および出力側接続部21の他に、一対の応力緩和部111,112を有している。これら応力緩和部111,112は、入第2実施形態の入力側接続部11および出力側接続部12と略共通した構成となっているが電極としての機能は有しておらず、半導体装置100との接続時にコンタクト端子13,23にかかる応力を緩和するよう機能するものである。
応力緩和部111,112は、第2実施形態同様、断面が略太鼓形状の貫通孔117(応力緩和部用貫通孔)内に配置される下地樹脂9と表面2Aから突出する下地樹脂9の表面を覆う導電膜15とから構成されている。
本実施形態の検査用プローブ110によれば、入力側接続部11および出力側接続部12と同時に応力緩和部111,112を形成することができるので製造効率がよい。また、応力緩和部111,112は、検査用プローブ110を半導体装置100に接続させる際に、各々の先端が半導体装置100の入力端子101および出力端子102が形成されていない領域に当接することで、接続時にコンタクト端子13,23にかかる応力を緩和するよう機能する。さらに、貫通孔117の内壁面117aのテーパー形状により下地樹脂9の変形応力が受け止められるので、応力緩和部111,112の第2面2B側への抜けが防止されて信頼性の高いプローブ検査が可能となる。
(変形例)
次に、本発明の変形例について説明する。以下に述べる変形例は、コンタクト端子の形状が上述の実施形態と異なっており、それ以外の構成は共通となっている。よって、以下の説明では、コンタクト端子の形状について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図3と共通の構成要素には同一の符号を付すものとする。
図11は第1変形例の検査用プローブを示すものである。本変形例の貫通孔7は、内側面7aの少なくとも一部が裏面2B側に向かって、該貫通孔7の内径を狭めるテーパー形状を有している。具体的に貫通孔7は、図11に示すように、検査用プローブ基板2の表面2A側から基板の中央部に向かって内径が直線状に拡がるテーパー形状と、基板中央部から裏面2B側に向かって内径を直線状に狭めるテーパー形状とを連続させた略菱形形状から構成されている。
第1変形例によれば、基板中央部から裏面2B側に向かって内径を直線状に狭めるテーパー形状を呈する貫通孔7の内壁面7aにより下地樹脂9の変形応力が受け止められるようになる。よって、入力側接続部211および出力側接続部221が裏面2B側に抜けてしまうといった不具合を防止するとともに、上記実施形態と同様、信頼性の高い検査を行うことができる。
図12は第2変形例の検査用プローブを示すものである。本変形例の貫通孔7は、内側面7aの少なくとも一部が裏面2B側に向かって、該貫通孔7の内径を狭めるテーパー形状を有している。具体的に貫通孔7は、図12に示すように、検査用プローブ基板2の基板中央部から表面2A側に向かって内径が直線状に拡がるテーパー形状と、基板中央部から裏面2B側に向かって内径が直線状に拡がるテーパー形状とを連続させた略逆菱形形状から構成されている。
第2変形例によれば、表面2A側から基板中央部側に向かって内径を直線状に狭めるテーパー形状を呈する貫通孔7の内壁面7aにより下地樹脂9の変形応力が受け止められるようになる。よって、入力側接続部311および出力側接続部321が裏面2B側に抜けてしまうといった不具合を防止するとともに、上記実施形態と同様、信頼性の高いプローブ検査を行うことができる。
図13は第3変形例の検査用プローブを示すものである。本変形例の貫通孔7は、図13に示すように、表面2Aから基板厚さ方向に垂直に延びる垂直穴形状と、基板2の基板中央部付近から裏面2B側に向かって内径が直線状に狭まるテーパー形状と、を連続させた形状から構成されている。
第3変形例によれば、基板中央部付近から裏面2B側に向かって内径が直線状に狭まるテーパー形状を呈する貫通孔7の内壁面7aにより下地樹脂9の変形応力が受け止められるようになる。よって、入力側接続部411および出力側接続部421が裏面2B側に抜けてしまうといった不具合を防止するとともに、上記実施形態と同様、信頼性の高いプローブ検査を行うことができる。
図14は第4変形例の検査用プローブを示すものである。本変形例の貫通孔7は、図14に示すように、貫通孔7の内壁面7aの少なくとも一部に凹部500が形成されている。そして、貫通孔7には、内壁面7a側から順に下地層10、金属層14、導電膜15が配置されているとともに、内部に下地樹脂9が埋め込まれている。すなわち、下地層10、金属層14、及び導電膜15は、凹部500の形状に沿って形成されたものとなっている。したがって、貫通孔7の内部に埋め込まれた下地樹脂9は、凹部200に嵌り込んだ状態に形成されている。このような凹部200は、上述の実施形態と同様、ボッシュプロセス法を用いることで形成することができる。
第4変形例によれば、下地樹脂9が凹部500に嵌り込んだ状態で保持されるため、下地樹脂9の変形応力を受け止めることができる。よって、入力側接続部511および出力側接続部521が裏面2B側に抜けてしまうといった不具合を防止するとともに、上記実施形態と同様、信頼性の高いプローブ検査を行うことができる。
なお、下地樹脂9の位置に応じて硬度が異なる複数種類の材料を用いて下地樹脂9を形成するようにしてもよい。具体的には、表面2Aから突出する部分は弾性変形し易い硬度の低い材料を用い、最も大きな変形応力が生じる凹部200近傍には硬度の高い材料を用いる。このようにすれば、コンタクト端子13,23を良好に変形させることができ、且つコンタクト端子13,23全体としての機械的強度を向上させることができ、上述のような入力側接続部511および出力側接続部521の裏面2B側への抜けをより確実に防止できる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、上記実施形態では、貫通孔7の短辺方向における断面の内壁面7aの少なくとも一部が裏面2B側に向かって、該貫通孔7の内径を狭めるテーパー形状を有している場合について説明したが、本発明はこれに限定されず、貫通孔7の長辺方向における断面形状において、内壁面の少なくとも一部が裏面2B側に向かって該貫通孔の内径を狭めるテーパー形状を有していてもよい。また、図15に示すように貫通孔7の長辺方向における内壁面に凹部201を形成するようにしてもよい。
また、図16に示すように入力側接続部511および出力側接続部521におけるコンタクト端子13,23の先端に凹凸部501を形成するようにしてもよい。このようにすれば、プローブ検査を行う半導体装置100の入力端子101および出力端子102の表面に酸化膜が形成されていたとしても、先端の凹凸部501によって酸化膜を壊すことでコンタクト端子13,23と入力端子101および出力端子102との間で良好な接合を得ることができ、信頼性の高いプローブ検査を行うことができる。なお、本説明では、図14に示した構成に係る変形例を例に説明したが、その他の実施形態及び変形例に係る構成においてコンタクト端子13,23の先端に凹凸部を形成するようにしてもよい。
1,90,110…検査用プローブ、2…基板、2A…表面(第1面)、2B…裏面(第2面)、7…貫通孔、7a…内壁面、7b…ビア、9…下地樹脂、10…下地層、11…入力側接続部(接続部)、21…出力側接続部(接続部)、14…金属層、15…導電膜、13,23…コンタクト端子、91…GND側接続部(第2接続部)、92…電源側接続部(第2接続部)、100…半導体装置、101…入力端子,102…出力端子、107…貫通孔(第2接続部用貫通孔)、107a…内壁面、111,112…応力緩和部、117…貫通孔(第2接続部用貫通孔)、117a…内壁面、200…凹部、201…凹部

Claims (20)

  1. 複数の端子を有する半導体装置の検査用プローブであって、
    貫通孔を有する基板と、
    前記基板に設けられ前記半導体装置の前記複数の端子のそれぞれの配列に応じて設けられた接続部と、を備え、
    前記接続部が、前記貫通孔内に配置された下地樹脂と、前記基板の第1面から突出した前記下地樹脂の表面に形成された導電膜と、からなる複数のコンタクト端子を有し、
    前記貫通孔は、内壁面の少なくとも一部が前記基板の第2面側に向かって当該貫通孔の内径を狭めるテーパー形状となっていることを特徴とする半導体装置の検査用プローブ。
  2. 複数の端子を有する半導体装置の検査用プローブであって、
    貫通孔を有する基板と、
    前記基板に設けられ前記半導体装置の前記複数の端子のそれぞれの配列に応じて設けられた接続部と、を備え、
    前記接続部が、前記貫通孔内に配置された下地樹脂と、前記基板の第1面から突出した前記下地樹脂の表面に形成された導電膜と、からなる複数のコンタクト端子を有し、
    前記貫通孔の内壁の少なくとも一部に凹部が形成されていることを特徴とする半導体装置の検査用プローブ。
  3. 前記コンタクト端子の先端が、外方に向かって凸になる曲面状になっていることを特徴とする請求項1又は2に記載の半導体装置の検査用プローブ。
  4. 前記コンタクト端子の先端が、凹凸状になっていることを特徴とする請求項1又は2に記載の半導体装置の検査用プローブ。
  5. 前記複数の導電膜間で前記下地樹脂の一部が露出していることを特徴とする請求項1ないし4のいずれか一項に記載の半導体装置の検査用プローブ。
  6. 前記複数の導電膜間において露出している前記下地樹脂の表面が、前記複数の導電膜の表面よりも低くなるように形成されていることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置の検査用プローブ。
  7. 前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることを特徴とする請求項1ないし6のいずれか一項に記載の半導体装置の検査用プローブ。
  8. 前記貫通孔内に設けられるとともに前記基板の前記第1面から突出する下地層によって、前記コンタクト端子の基部側の側面が覆われていることを特徴とする請求項1ないし7のいずれか一項に記載の半導体装置の検査用プローブ。
  9. 前記導電膜が、前記貫通孔を経由して前記基板の前記第2面上に引き廻されていることを特徴とする請求項1ないし8のいずれか一項に記載の半導体装置の検査用プローブ。
  10. 前記半導体装置との接続時における応力を緩和する応力緩和部を有し、
    前記応力緩和部が、前記基板の前記第1面上に配置された樹脂突起を有してなることを特徴とする請求項1ないし9のいずれか一項に記載の半導体装置の検査用プローブ。
  11. 前記樹脂突起は、前記基板に形成された応力緩和部用貫通孔内に配置され、
    前記応力緩和部用貫通孔は、内壁面の少なくとも一部に前記テーパー形状或いは前記凹部を有していることを特徴とする請求項10記載の半導体装置の検査用プローブ。
  12. 前記半導体装置の端子に対応して設けられた第2接続部を有し、
    前記第2接続部が、前記基板の前記第1面上に配置された樹脂突起と、前記樹脂突起の表面を覆う導電膜と、を有してなることを特徴とする請求項1ないし11のいずれか一項に記載の半導体装置の検査用プローブ。
  13. 前記樹脂突起は、前記基板に形成された第2接続部用貫通孔内に配置され、
    前記第2接続部用貫通孔は、内壁面の少なくとも一部に前記テーパー形状或いは前記凹部を有していることを特徴とする請求項12記載の半導体装置の検査用プローブ。
  14. 入力端子および出力端子を有する半導体装置の検査用プローブの製造方法であって、
    基板に前記入力端子および出力端子のそれぞれの配列に応じて形成された複数の接続部を形成する工程を備え、
    前記複数の接続部を形成する工程が、
    基板の第2面側からビアを形成する工程と、
    前記ビアの内面に下地層を形成する工程と、
    前記下地層上に導電膜を形成する工程と、
    前記導電膜を複数の領域にパターニングする工程と、
    前記ビア内に樹脂を充填する工程と、
    前記基板を薄くして前記ビアを貫通させる工程と、
    前記基板の第1面から突出した前記下地層を除去して導電膜を露出させる工程と、
    を有し、
    前記ビアを形成する工程においては、前記ビアの内壁面の少なくとも一部が前記基板の前記第2面側に向かって当該ビアの内径を狭めるテーパー状に形成されることを特徴とする半導体装置の検査用プローブの製造方法。
  15. 入力端子および出力端子を有する半導体装置の検査用プローブの製造方法であって、
    基板に前記入力端子および出力端子のそれぞれの配列に応じて形成された複数の接続部を形成する工程を備え、
    前記複数の接続部を形成する工程が、
    基板の第2面側からビアを形成する工程と、
    前記ビアの内面に下地層を形成する工程と、
    前記下地層上に導電膜を形成する工程と、
    前記導電膜を複数の領域にパターニングする工程と、
    前記ビア内に樹脂を充填する工程と、
    前記基板を薄くして前記ビアを貫通させる工程と、
    前記基板の第1面から突出した前記下地層を除去して導電膜を露出させる工程と、
    を有し、
    前記ビアを形成する工程においては、前記ビアの内壁面の少なくとも一部に凹部を形成することを特徴とする半導体装置の検査用プローブの製造方法。
  16. 前記ビアの底面を曲面状に形成することを特徴とする請求項14又は15記載の半導体装置の検査用プローブの製造方法。
  17. パターニングされた複数の前記導電膜間で露出する前記下地樹脂の表面が、前記複数の前記導電膜の表面よりも低くなるように形成されていることを特徴とする請求項14ないし16のいずれか一項に記載の半導体装置の検査用プローブの製造方法。
  18. 前記下地層を除去する工程において、前記コンタクト端子の基部側に前記下地層が部分的に残るようにすることを特徴とする請求項14ないし17のいずれか一項に記載の半導体装置の検査用プローブの製造方法。
  19. 半導体装置の検査用プローブを同一の基板に複数同時に形成した後、前記基板を前記検査用プローブ毎に切断することを特徴とする請求項14ないし18のいずれか一項に記載の半導体装置の検査用プローブの製造方法。
  20. 請求項1ないし13のいずれか一項に記載の半導体装置の検査用プローブを備えたことを特徴とする検査装置。
JP2009022676A 2009-02-03 2009-02-03 半導体装置の検査用プローブおよびその製造方法、検査装置 Pending JP2010181177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009022676A JP2010181177A (ja) 2009-02-03 2009-02-03 半導体装置の検査用プローブおよびその製造方法、検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009022676A JP2010181177A (ja) 2009-02-03 2009-02-03 半導体装置の検査用プローブおよびその製造方法、検査装置

Publications (1)

Publication Number Publication Date
JP2010181177A true JP2010181177A (ja) 2010-08-19

Family

ID=42762844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009022676A Pending JP2010181177A (ja) 2009-02-03 2009-02-03 半導体装置の検査用プローブおよびその製造方法、検査装置

Country Status (1)

Country Link
JP (1) JP2010181177A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838041A (zh) * 2019-11-25 2021-05-25 东京毅力科创株式会社 载置台和检查装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838041A (zh) * 2019-11-25 2021-05-25 东京毅力科创株式会社 载置台和检查装置

Similar Documents

Publication Publication Date Title
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
JP6246507B2 (ja) プローブカード及びその製造方法
US20170053885A1 (en) Protrusion Bump Pads for Bond-on-Trace Processing
US7696766B2 (en) Ultra-fine pitch probe card structure
JP5423020B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2010103467A (ja) 半導体パッケージ及びその製造方法
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
US8890322B2 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
JP2010181177A (ja) 半導体装置の検査用プローブおよびその製造方法、検査装置
KR100906497B1 (ko) 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
WO2016021397A1 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP5262772B2 (ja) 電気光学装置の検査用プローブおよびその製造方法、検査装置
JP2005156365A (ja) 電気特性測定用プローブ及びその製造方法
JP2010127894A (ja) 半導体装置の検査用プローブおよびその製造方法、検査装置
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
JP2010122161A (ja) 電気光学装置の検査用プローブおよびその製造方法、検査装置
KR100928901B1 (ko) 프로브 카드 제조 방법
JP2015021842A (ja) プローブカード及びその製造方法
JP2011018672A (ja) 半導体装置およびその製造方法
KR101149808B1 (ko) 프로브 및 프로브 카드 제조방법
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
JP2008216206A (ja) コンタクタ、プローブカード及びプローブカードの製造方法
KR100932104B1 (ko) 사선형 탐침부재를 구비한 프로브 블록 및 상기탐침부재를 제조하는 방법
JP4636283B2 (ja) 半導体装置及びその製造方法