JP2010177866A

JP2010177866A - 導波管型ラットレース回路

Info

Publication number: JP2010177866A
Application number: JP2009016528A
Authority: JP
Inventors: Hiroshi Uchimura; 弘志内村
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2009-01-28
Filing date: 2009-01-28
Publication date: 2010-08-12
Anticipated expiration: 2029-01-28
Also published as: JP5219857B2

Abstract

【課題】高周波領域でも好適に使用可能な導波管型ラットレース回路を提供する。
【解決手段】環状導波管部30の管壁に４つのポートが設けられ、環状導波管部30は、誘電体層の上下面および内部に配置された上側主導体層51ａ，下側主導体層51ｂ，内周管壁用貫通導体群52ａおよび外周管壁用貫通導体群52ｂで囲まれた領域によって高周波信号を伝送する誘電体導波管線路で環状に構成されており、平面視した際の内周管壁用貫通導体群52ａの内側の領域を、上側主導体層51ａおよび下側主導体層51ｂの少なくとも一方の非形成領域とした導波管型ラットレース回路である。平面視した際の内周管壁用貫通導体群52ａの内側の領域内に漏洩した電磁波の共振による電気特性の劣化が防止された良好な電気特性を有する導波管型ラットレース回路である。
【選択図】図１

Description

本発明は、高周波回路で多く用いられるラットレース回路に関するものであり、特に導波管型の伝送線路を用いた導波管型ラットレース回路に関するものである。

高周波回路において移相回路や方向性結合回路として用いられるものとしてラットレース回路が知られている。ラットレース回路は、特定の長さを有する環状伝送線路の特定の位置に４つの入出力ポートを設けることによって移相回路や方向性結合回路としての機能を実現するものであり、環状伝送線路としてストリップラインやマイクロストリップラインを用いて構成したものが知られている（例えば、特許文献１を参照。）。

特開2001−292012号公報

しかしながら、特許文献１にて提案されたような従来のラットレース回路は、ストリップラインやマイクロストリップラインを用いて環状伝送線路を形成していたため、高周波化に伴って環状伝送線路における伝送損失が増大し、これによってラットレース回路における損失が増大するという問題があった。

本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、ミリ波帯以上の高周波領域でも好適に使用可能であるとともに、小型化が可能で量産性に優れた導波管型ラットレース回路を提供することにある。

本発明の導波管型ラットレース回路は、環状導波管部の管壁に４つのポートがそれぞれ所定の位置に設けられた導波管型ラットレース回路であって、前記環状導波管部は、誘電体層の上面に配置されて前記環状導波管部の上側の管壁を構成する上側主導体層と、前記誘電体層の下面に配置されて前記環状導波管部の下側の管壁を構成する下側主導体層と、前記環状導波管部を伝播する高周波信号の波長の１／２未満の繰り返し間隔で前記上側主導体層および前記下側主導体層の間を電気的に接続するように配置された、前記環状導波管部の内周の管壁を構成する内周管壁用貫通導体群および前記環状導波管部の外周の管壁を構成する外周管壁用貫通導体群とを具備し、前記上側主導体層，前記下側主導体層，前記内周管壁用貫通導体群および前記外周管壁用貫通導体群で囲まれた領域によって高周波信号を伝送する誘電体導波管線路で環状に構成されており、平面視した際に前記内周管壁用貫通導体群で囲まれた領域は、前記上側主導体層および前記下側主導体層の少なくとも一方の非形成領域であることを特徴とするものである。

なお、本発明において、誘電体層とは、複数の誘電体が層状に積層された積層体でもよく、また、積層体中の誘電体からなる１つの層でもかまわない。

本発明の導波管型ラットレース回路によれば、ラットレース回路を構成する環状伝送線路として、導波管型の伝送線路で構成された環状導波管部を備えることから、高周波領域においても環状導波管部での伝送損失が少ないので、高周波領域における電気特性が優れた導波管型ラットレース回路を得ることができる。

また、本発明の導波管型ラットレース回路によれば、環状導波管部は、誘電体層の上下面および内部に配置された、上側主導体層，下側主導体層，内周管壁用貫通導体群および外周管壁用貫通導体群を具備する誘電体導波管線路で構成されていることから、環状導波管部を小型化することができるとともに誘電体中に容易に形成することができるので、小型化が可能で量産性に優れた導波管型ラットレース回路を得ることができる。

さらに、本発明の導波管型ラットレース回路によれば、平面視した際に前記内周管壁用貫通導体群で囲まれた領域は、上側主導体層および下側主導体層の少なくとも一方の非形成領域である。上側主導体層，下側主導体層および内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波による共振現象が生じてしまうときに、平面視した際に前記内周管壁用貫通導体群で囲まれた領域を、上側主導体層および下側主導体層の一方の非形成領域とすることにより、その共振周波数を低周波側へシフトさせることができる。よって、使用する周波数帯域内にその共振周波数が位置する場合に、使用する周波数帯域外へその共振周波数をシフトさせることが可能となるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。また、平面視した際に前記内周管壁用貫通導体群で囲まれた領域を、上側主導体層および下側主導体層の両方の非形成領域とした場合には、内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波による共振を防止することができるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。

（ａ）は本発明の導波管型ラットレース回路の実施の形態の第１の例を模式的に示す斜視図であり、（ｂ）は（ａ）に示す導波管型ラットレース回路を模式的に示す平面図であ

以下、本発明の導波管型ラットレース回路を添付の図面を参照しつつ詳細に説明する。

図１（ａ）は本発明の導波管型ラットレース回路の実施の形態の例を模式的に示す斜視図であり、図１（ｂ）は図１（ａ）に示す導波管型ラットレース回路を模式的に示す平面図である。なお、導波管型ラットレース回路の内部構造をわかり易くするために、図１（ａ）および図１（ｂ）においては導波管型ラットレース回路を構成する誘電体層の図示を省略しており、さらに、図１（ｂ）においては上側主導体層51ａを取り除いた状態を示している。

本例の導波管型ラットレース回路は、図１（ａ）および図１（ｂ）に示すように、環状導波管部30の管壁に第１のポート11，第２のポート12，第３のポート13および第４のポート14がそれぞれ間隔を開けて設けられている。そして、環状導波管部30は、第１のポート11と第２のポート12との間を接続する第１の導波部21、第２のポート12と第３のポート13との間を接続する第２の導波部22、第３のポート13と第４のポート14との間を接続する第３の導波部23および、第４のポート14と第１のポート11との間を接続する第４の導波部24に区分され、本例の導波管型ラットレース回路が使用する周波数において、第１の導波部21，第２の導波部22および第３の導波部23の移相量はそれぞれ３π／２に設定されており、第４の導波部24の移相量は９π／２に設定されている。よって、第１の導波部21，第２の導波部22および第３の導波部23の移相量の和と第４の導波部24の移相量との差は０となっている。このような移相量を実現するために、ラットレース回路が使用する周波数における環状導波管部30内部の高周波信号の管内波長をλとすると、第１の導波部21，第２の導波部22および第３の導波部23の長さは、実質的にそれぞれ３λ／４に設定されており、第４の導波部24の長さは実質的に９λ／４に設定されている。

また、本例の導波管型ラットレース回路においては、環状導波管部30は、誘電体層（図示せず）の上面に配置されて環状導波管部30の上側の管壁となる上側主導体層51ａと、誘電体層の下面に配置されて環状導波管部30の下側の管壁となる下側主導体層51ｂと、環状導波管部30を伝播する高周波信号の波長の１／２未満の繰り返し間隔で上側主導体層51ａおよび下側主導体層51ｂの間を電気的に接続するように配置された、環状導波管部30の内周側の管壁となる内周管壁用貫通導体群52ａおよび環状導波管部30の外周側の管壁となる外周管壁用貫通導体群52ｂとを具備し、上側主導体層51ａ，下側主導体層51ｂ，内周管壁用貫通導体群52ａおよび外周管壁用貫通導体群52ｂで囲まれた領域によって高周波信号を伝送する誘電体導波管線路で構成されている。また、内周管壁用貫通導体群52ａおよび外周管壁用貫通導体群52ｂからの高周波信号の漏洩を防止するために、内周管壁用貫通導体群52ａを構成する各々の貫通導体および外周管壁用貫通導体群52ｂを構成する各々の貫通導体をそれぞれ接続する副導体層51ｃが上側主導体層51ａと下側主導体層51ｂとの間に設けられている。

また、本例の導波管型ラットレース回路においては、環状導波管部30は環状である上側および下側の管壁がＨ面とされている。そして、第１〜第４のポート11〜14は、環状導波管部30の外周側の管壁に形成された開口によって構成されており、それぞれのポートに対して高周波信号を入力または出力するための第１〜第４の入出力用伝送線路71〜74が接続されている。第１〜第４の入出力用伝送線路71〜74は、誘電体層（図示せず）の上面に配置されて上側の管壁となる上側主導体層51ａと、誘電体層の下面に配置されて下側の管壁となる下側主導体層51ｂと、伝送線路を伝播する高周波信号の波長の１／２未満の繰り返し間隔で上側主導体層51ａおよび下側主導体層51ｂの間を電気的に接続するように配置された、伝送線路の側壁（両側面の管壁）となる２列の側壁用貫通導体群52とを具備し、上側主導体層51ａ，下側主導体層51ｂ，および２列の側壁用貫通導体群52で囲まれた領域によって高周波信号を伝送する誘電体導波管線路で構成されている。なお、第１〜第４の入出力用伝送線路71〜74を構成する誘電体導波管線路においても、２列の側壁用貫通導体群52を構成する各々の貫通導体をそれぞれ接続する副導体層51ｃが設けられている。そして、環状導波管部30および第１〜第４の入出力用伝送線路71〜74は一体的に形成されている。すなわち、環状導波管部30および第１〜第４の入出力用伝送線路71〜74においては、それぞれの上側主導体層51ａ，下側主導体層51ｂおよび副導体層51ｃが一体的に形成されている。

さらに、本例の導波管型ラットレース回路においては、環状導波管部30の第１〜第４のポート11〜14が形成された位置の内周側に、上側の管壁および下側の管壁を接続する柱状導体からなる整合ピン81が配置されており、これによって、第１〜第４の入出力用伝送線路71〜74と環状導波管部30との第１〜第４のポート11〜14におけるインピーダンス整合を良好にしている。

このような構成を備える本例の導波管型ラットレース回路においては、例えば、第１の入出力用伝送線路71を介して第１のポート11に入力された高周波信号は、環状導波管部30を互いに逆向きに第１の導波部21へ向けて伝送する高周波信号と第４の導波部24へ向けて伝送する信号との２つの高周波信号に分離される。そしてこの２つの高周波信号は、第２のポート12および第４のポート14では互いに同相になるが、第３のポート13では互いに逆相になる。よって、第２の入出力用伝送線路72および第４の入出力用伝送線路74からは高周波信号が出力されるが、第３の入出力用伝送線路73からは高周波信号は出力されない。このようにして、本例の導波管型ラットレース回路は、ラットレース回路として機能する。

本例の導波管型ラットレース回路によれば、環状導波管部30および第１〜第４の入出力用伝送線路71〜74が、高周波領域における伝送損失が少ない誘電体導波管線路で構成されているので、高周波領域における電気特性が優れた導波管型ラットレース回路を得ることができる。

また、本例の導波管型ラットレース回路によれば、環状導波管部30内部における高周波信号の管内波長をλとすると、第１の導波部21，第２の導波部22および第３の導波部23の長さは、実質的にそれぞれ３λ／４に設定されており、第４の導波部24の長さは実質的に９λ／４に設定されている。これにより、従来知られている４つのポートの間に配置された３本のλ／４線路と１本の３λ／４線路で構成されたラットレース回路と比較して、第１のポート11と第２のポート12との間隔および第２のポート12と第３のポート13との間隔および第３のポート13と第４のポート14との間隔を大きくすることができる。よって、誘電体導波管線路を用いて環状導波管部30を無理なく形成することができるとともに、λ／２程度の幅を有する誘電体導波管線路で構成された第１〜第４の入出力用伝送線路71〜74を環状導波管部30の外周に形成された第１〜第４のポート11〜14に容易に接続することができる。

さらに、本例の導波管型ラットレース回路によれば、環状導波管部30および第１〜第４の入出力用伝送線路71〜74が誘電体導波管線路で構成されていることから、中空の方形導波管を用いて構成する場合と比較して、小型化することができるとともに誘電体中に容易に形成することができるので、小型化が可能で量産性に優れた導波管型ラットレース回路を得ることができる。

またさらに、本例の導波管型ラットレース回路によれば、平面視した際に内周管壁用貫通導体群52ａで囲まれた領域内を上側主導体層51ａおよび下側主導体層51ｂの非形成領域としていることから、内周管壁用貫通導体群52ａで囲まれた空間に漏洩した電磁波による共振を防止することができるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。この現象について以下に詳細に説明する。

誘電体層の上下面および内部に配置された上側主導体層，下側主導体層および２列の側壁用貫通導体群で構成された誘電体導波管線路においては、側壁用貫通導体群を構成する貫通導体の配列ピッチを、誘電体導波管線路を伝播する高周波信号の波長の１／２未満に設定することにより、側壁用貫通導体群からの高周波信号の漏洩を防止できると考えられていた。ところが、誘電体層の上下面および内部に配置された上側主導体層51ａ，下側主導体層51ｂ，内周管壁用貫通導体群52ａおよび外周管壁用貫通導体群52ｂによって構成された環状導波管部30を備える導波管型ラットレース回路において、内周管壁用貫通導体群52ａを構成する貫通導体の配列ピッチを、環状導波管部30を伝播する高周波信号の波長の１／２未満に設定した場合においても、上側主導体層51ａ，下側主導体層51ｂおよび内周管壁用貫通導体群52ａで囲まれた空間に漏洩した電磁波による共振が発生して導波管型ラットレース回路の電気特性が悪化する現象が生じることが、本発明者の検討により明らかになった。これは、内周管壁用貫通導体群52ａを構成する貫通導体の配列ピッチを、環状導波管部30を伝播する高周波信号の波長の１／２未満に設定した場合においても、内周管壁用貫通導体群52ａよりも内側の近傍の領域に高周波信号の電磁波が僅かに分布することによって生じるのではないかと考えられる。

この現象による導波管型ラットレース回路の電気特性の悪化を防止するため、本発明者が鋭意検討した結果、平面視した際に内周管壁用貫通導体群52ａで囲まれた領域内を、上側主導体層51ａおよび下側主導体層51ｂの一方の非形成領域とすることにより、平面視した際に内周管壁用貫通導体群52ａで囲まれた領域内に漏洩した電磁波による共振周波数を低周波側へシフトさせることができることがわかった。これは、平面視した際に内周管壁用貫通導体群52ａで囲まれた領域内で、上側主導体層51ａおよび下側主導体層51ｂの一方を形成しないことにより、上下方向の片側が開放端になるので、共振周波数が１／２になるためであると考えられる。これにより、使用する周波数帯域内に共振周波数が位置する場合に、使用する周波数帯域外へ共振周波数をシフトさせることが可能となるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。

また、平面視した際に内周管壁用貫通導体群52ａで囲まれた領域内を、上側主導体層51ａおよび下側主導体層51ｂの両方の非形成領域とすることにより、平面視した際に内周管壁用貫通導体群52ａで囲まれた領域内に漏洩した電磁波による共振を防止することができることがわかった。

本発明の導波管型ラットレース回路において、誘電体層の比誘電率は、例えば２〜20程度とされる。誘電体層の材質としては、高周波信号の伝送を妨げない特性を有するものであれば特に限定するものではなく、ガラスエポキシ等の樹脂を使用することも可能であるが、誘電体導波管線路を形成する際の精度および製造の容易性の点からは誘電体セラミックスを使用することが望ましい。上側主導体層51ａ，下側主導体層51ｂおよび副導体層11ｃは、良導電性の金属からなり、その厚みは、例えば、３μｍ〜50μｍ程度とされる。内周管壁用貫通導体群52ａ，外周管壁用貫通導体群52ｂおよび側壁用貫通導体群52は誘電体導波管線路の両側面の管壁として機能する。それぞれの繰り返し間隔は、高周波信号の漏洩を防止する観点から、誘電体導波管線路を伝送する高周波信号の波長の１／２未満であることが必要であり、１／４未満であることが好ましい。このような内周管壁用貫通導体群52ａ，外周管壁用貫通導体群52ｂおよび側壁用貫通導体群52としてはビアホールやスルーホールを用いることができ、その直径は、例えば0.05ｍｍ〜0.5ｍｍ程度とされる。

本発明の導波管型ラットレース回路は、例えば、次のようにして作製することができる。まず、ガラス，アルミナ，窒化アルミニウム等を主成分とするセラミック原料粉末に適当な有機溶剤と溶媒とを添加混合して得た泥漿を用いて、ドクターブレード法やカレンダーロール法等によってセラミックグリーンシートを作製する。次に、得られたセラミックグリーンシートにパンチングマシーン等を用いて内周管壁用貫通導体群52ａ，外周管壁用貫通導体群52ｂおよび側壁用貫通導体群52を形成するための貫通孔を形成し、金属粉末に適当なアルミナ・シリカ・マグネシア等の酸化物や有機溶剤等を添加混合してペースト状にしたものを、厚膜印刷法により貫通孔に充填するとともにセラミックグリーンシートの表面に塗布して導体ペースト付きセラミックグリーンシートを作製する。次に、得られた導体ペースト付きセラミックグリーンシートを積層し、ホットプレス装置を用いて圧着して積層体を形成する。そして、得られた積層体を、誘電体層がガラスセラミックスの場合は850℃〜1000℃程度、アルミナ質セラミックスの場合は1500℃〜1700℃程度、窒化アルミニウム質セラミックスの場合は1600℃〜1900℃程度のピーク温度で焼成することによって作製される。なお、金属粉末としては、誘電体層がガラスセラミックスの場合は銅，金または銀が、誘電体層がアルミナ質セラミックスまたは窒化アルミニウム質セラミックスの場合にはタングステンまたはモリブデンが好適である。

（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。

例えば、前述した実施の形態の例においては、第１〜第４のポート11〜14が環状導波管部30の外周側の管壁に形成された例を示したが、環状導波管部30の上側の管壁にポートが形成されるようにしてもよく、下側の管壁にポートが形成されるようにしても構わない。環状導波管部30の上側の管壁または下側の管壁にポートが形成されるようにした場合には、環状導波管部30の管壁に形成された貫通孔およびその貫通孔を通過する管壁と絶縁された信号伝送用導体によってポートが構成されるようにしてもよく、また、導波管の管壁に形成されたスロットによってポートが構成されるようにしても構わない。

また、前述した実施の形態の例においては、副導体層51ｃを備えた例を示したが、副導体層51ｃを備えない構成としても構わない。

さらに、上述した実施の形態の例においては、平面視した際の内周管壁用貫通導体群52ａの内側の領域を、上側主導体層51ａおよび下側主導体層51ｂの両方の非形成領域とした例を示したが、上側主導体層51ａおよび下側主導体層51ｂの一方の非形成領域としてもよい。

30：環状導波管部
51ａ：上側主導体層
51ｂ：下側主導体層
52ａ：内周管壁用貫通導体群
52ｂ：外周管壁用貫通導体群

Claims

環状導波管部の管壁に４つのポートがそれぞれ所定の位置に設けられた導波管型ラットレース回路であって、
前記環状導波管部は、誘電体層の上面に配置されて前記環状導波管部の上側の管壁を構成する上側主導体層と、前記誘電体層の下面に配置されて前記環状導波管部の下側の管壁を構成する下側主導体層と、前記環状導波管部を伝播する高周波信号の波長の１／２未満の繰り返し間隔で前記上側主導体層および前記下側主導体層の間を電気的に接続するように配置された、前記環状導波管部の内周の管壁を構成する内周管壁用貫通導体群および前記環状導波管部の外周の管壁を構成する外周管壁用貫通導体群とを具備し、前記上側主導体層，前記下側主導体層，前記内周管壁用貫通導体群および前記外周管壁用貫通導体群で囲まれた領域によって高周波信号を伝送する誘電体導波管線路で環状に構成されており、
平面視した際に前記内周管壁用貫通導体群で囲まれた領域は、前記上側主導体層および前記下側主導体層の少なくとも一方の非形成領域であることを特徴とする導波管型ラットレース回路。