JP2010170537A - タッチパネル、表示装置及び電子機器 - Google Patents

Abstract

【課題】Ａ／Ｄ変換回路における消費電力を低減した、高精度、高速動作、低消費電力のタッチパネルを提供する。
【解決手段】画素にフォトセンサを搭載し、且つ、画素の一列毎又は複数列毎にＡ／Ｄ変回路を搭載したタッチパネルにおいて、Ａ／Ｄ変換回路の制御信号をＡＤＣ制御回路に含まれるシフトレジスタにより順次供給し、複数のＡ／Ｄ変換回路のそれぞれが動作している期間は、互いに重ならないようにすることで、同時に動作するＡ／Ｄ変換回路の数を少なくし、Ａ／Ｄ変換回路における瞬間的な消費電力を低減する。
【選択図】図１

Description

本明細書で開示する発明はタッチセンサにより構成されるタッチパネルと、その駆動方法に関する。特に、各画素にタッチセンサがマトリクス状に配置されたタッチパネルと、その駆動方法に関する。更には、当該タッチセンサを有する表示装置や電子機器に関する。

近年、タッチセンサを搭載した表示装置、所謂タッチパネルが注目されている。タッチセンサには、動作原理の違いにより、抵抗膜方式、静電容量方式、光方式などがあり、被検出物が表示装置に接触することでデータを入力することができる。

光方式のタッチパネルには光を検出するタッチセンサが設けられ、表示画面が入力領域を兼ねている。このような光方式のタッチセンサを有する装置の一例として、密着型エリアセンサによる画像取り込み機能を備えた表示装置が挙げられる（例えば、特許文献１を参照）。光方式ではタッチパネルから光が照射され、タッチパネルの任意の位置に被検出物が存在する場合には被検出物が存在する領域の光が被検出物によって遮断され、一部の光が反射される。タッチパネル内の画素には光を検出することができるフォトセンサ（光電変換素子と呼ばれることもある。）が設けられており、反射された光を検出することで、当該領域に被検出物が存在することを認識することができる。

また、携帯電話等の携帯情報端末をはじめとする電子機器に、本人認証機能等を付与する試みがなされている（例えば、特許文献２を参照）。本人認証には、指紋、顔、手形、掌紋及び手の静脈の形状等が挙げられる。本人認証機能を表示部とは別の部分に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。外光の明るさに応じて指先部分の検出を行う技術が特許文献３に開示されている。

特開２００１−２９２２７６号公報 特開２００２−０３３８２３号公報 特開２００７−１８３７０６号公報

本人認証機能を有する電子機器にタッチパネルを用いる際には、タッチパネルの各画素内に設けられたフォトセンサが光を検出して生成した電気信号を収集し、画像処理を施す必要がある。特に、高精度、高速動作の本人認証機能を有する電子機器を実現するには、多数のフォトセンサから得られる大量のデータを効率的に収集する必要がある。また、フォトセンサが生成する電気信号はアナログ信号のため、画像処理を施すには、アナログ信号からデジタル信号への変換（Ａ／Ｄ変換）が必要となる。すなわち、高スループットのＡ／Ｄ変換回路が必要となる。

上記の問題を鑑み、Ａ／Ｄ変換回路における消費電力を低減した、高精度、高速動作、低消費電力のタッチパネルを提供することを目的とする。

本明細書で開示する発明の一態様は、画素にフォトセンサを搭載し、且つ、画素の一列毎又は複数列毎にＡ／Ｄ変換回路を搭載したタッチパネルにおいて、Ａ／Ｄ変換回路の制御信号をシフトレジスタにより順次供給し、同時に動作するＡ／Ｄ変換回路の数を少なくし、Ａ／Ｄ変換回路における瞬間的な消費電力を低減する。

また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、Ａ／Ｄ変換回路制御回路は、シフトレジスタを有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路には、Ａ／Ｄ変換回路制御回路に含まれるシフトレジスタにより制御信号が順次供給されることを特徴としている。

また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路の一が動作している期間は、複数のＡ／Ｄ変換回路の他の少なくとも一は動作していないことを特徴としている。

また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路はそれぞれ比較回路を有し、複数の比較回路の一が動作している期間は、複数の比較回路の他の少なくとも一は動作していないことを特徴としている。

また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路のそれぞれが動作している期間は、互いに重ならないことを特徴としている。

また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路はそれぞれ比較回路を有し、それぞれの比較回路が動作している期間は互いに重ならないことを特徴としている。

本明細書で開示する発明により、高空間分解能、高階調の画像読み取りを高速に低消費電力で行うことができるタッチパネルを提供することができる。

タッチパネルの一例を示す図。 フォトセンサ信号線読み出し回路の構成の一例を示す図。 Ａ／Ｄ変換回路の構成の一例を示す図。 Ａ／Ｄ変換回路の動作の一例を示すタイミングチャート。 Ａ／Ｄ変換回路の動作の一例を示すタイミングチャート。 シフトレジスタの構成の一例を示す図。 シフトレジスタの動作の一例を示すタイミングチャート。 タッチパネルを有する液晶表示装置の断面の一例を示す図。 タッチパネルを有するＥＬ表示装置の断面の一例を示す図。 タッチパネルを適用した電子機器の一例を示す図。 タッチパネルを適用した携帯電話機の一例を示す図。

以下に、実施の形態を図面に基づいて説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、開示される発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本明細書で開示する発明におけるタッチパネルの一例を図１〜図４に示す。図１は、タッチパネルの一例を示す図である。図２は、タッチパネルが有するフォトセンサ信号線読み出し回路の構成の一例を示す図である。図３は、フォトセンサ信号線読み出し回路が有するＡ／Ｄ変換回路の構成の一例を示す図である。図４は、Ａ／Ｄ変換回路の動作の一例を示すタイミングチャートである。

図１において、タッチパネル１００は、画素回路１０１、表示素子制御回路１０２、フォトセンサ制御回路１０３、を有する。

画素回路１０１は、マトリクス状に配置された複数の画素１０４を有する。各々の画素１０４は、表示素子１０５とフォトセンサ１０６とを有する。

表示素子１０５は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、保持容量、液晶層、カラーフィルタなどを有し、液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過する光の明暗（階調）を作ることで、画像表示が実現される。液晶層を透過する光には、外光もしくは液晶表示装置の裏面から照射される光源（バックライト）を用いる。また、液晶層を透過した光がカラーフィルタを通過することで、特定の色（例えば、Ｒ、Ｇ、Ｂ）の階調を作ることができ、カラー画像表示が実現される。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有する。ＴＦＴは、保持容量への電荷の注入もしくは排出を制御する機能を有する。

フォトセンサ１０６は、フォトダイオードなど、受光することで電気信号を発する機能を有する素子を有する。なお、フォトセンサ１０６が受光する光は、被検出物に外光もしくはバックライトが照射された際の反射光もしくは透過光を利用することができる。ここで、カラーフィルタを用いることで、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を発光する機能を有する画素１０４を、各々、Ｒ画素、Ｇ画素、Ｂ画素と呼ぶことにする。なお、被検出物に外光もしくはバックライトが照射された際の反射光もしくは透過光のうち、Ｒ、Ｇ、Ｂを、各々Ｒ画素、Ｇ画素、Ｂ画素における光センサにより、取り出すことができる。

表示素子制御回路１０２は、表示素子信号線駆動回路１０７、表示素子走査線駆動回路１０８、を有し、表示素子１０５を制御する。例えば、表示素子走査線駆動回路１０８は、特定の行における表示素子を選択する機能を有する。また、表示素子信号線駆動回路１０７は、選択された行の表示素子に任意の電位を与える機能を有する。なお、表示素子走査線駆動回路１０８により選択された表示素子では、ＴＦＴが導通状態となり、保持容量に、表示素子信号線駆動回路１０７により与えられる電荷が供給される。

フォトセンサ制御回路１０３は、フォトセンサ信号線読み出し回路１０９、フォトセンサ走査線駆動回路１１０、を有し、フォトセンサ１０６を制御する。例えば、フォトセンサ走査線駆動回路１１０は、特定の行におけるフォトセンサのみを動作させる機能を有する。また、フォトセンサ信号線読み出し回路１０９は、特定の列におけるフォトセンサの出力信号を取り出す機能を有する。

フォトセンサ信号線読み出し回路１０９の構成の一例を図２に示す。図２において、第１のＡ／Ｄ変換回路（ＡＤＣ）２０１〜第３のＡＤＣ２０３、ＡＤＣ制御回路２０４、第１のフォトセンサ信号線２０５〜第３のフォトセンサ信号線２０７、フォトセンサ信号線読み出し回路出力信号線２０８、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号線２１１、第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣイネーブル信号線２１４、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１７、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６、である。

ＡＤＣ制御回路２０４は、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号線２１１の各々の電位から、フォトセンサ信号線読み出し回路出力信号線２０８に出力する電位を生成する。具体的には、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号線２１１のうち一つを選択し、当該信号線の電位を、フォトセンサ信号線読み出し回路出力信号線２０８に出力する。また、ＡＤＣ制御回路２０４は、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号線２１１、第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣイネーブル信号線２１４、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１７、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６に各々出力する電位を生成する。ＡＤＣ制御回路２０４は、シフトレジスタを有する。シフトレジスタにより第１のＡＤＣ２０１〜第３のＡＤＣ２０３の各々に与えられる電位が生成され、第１のＡＤＣ２０１〜第３のＡＤＣ２０３に順次供給される。第１のＡＤＣ２０１〜第３のＡＤＣ２０３各々に与えられる電位は、第１のＡＤＣ２０１〜第３のＡＤＣ２０３の制御信号として用いることができる。ＡＤＣ制御回路２０４は、例えば第１乃至第５のシフトレジスタを有することができる。すなわち、ＡＤＣ制御回路２０４は、第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣイネーブル信号線２１４の各々に信号を与える第１のシフトレジスタと、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１７の各々に信号を与える第２のシフトレジスタと、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２２０の各々に信号を与える第３のシフトレジスタと、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３の各々に信号を与える第４のシフトレジスタと、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６の各々に信号を与える第５のシフトレジスタとを有することができる。また、第１乃至第５のシフトレジスタのうち、任意の２つ以上のシフトレジスタを一つのシフトレジスタに統合することができる。

ここで、ＡＤＣ制御回路２０４の動作を説明する前に、理解を容易にするため、ＡＤＣ２０１の動作について詳述しておく。

ＡＤＣ２０１の構成の一例を図３に示す。ここで、ＡＤＣ２０１は、逐次変換方式のＡ／Ｄ変換回路とする。図３において、比較回路（ＣＭＰ）３０１、逐次変換レジスタ（ＳＡＲ）３０２、Ｄ／Ａ変換回路（ＤＡＣ）３０３、ＣＭＰ出力信号線３０４、第１のＳＡＲ出力信号線３０５、第２のＳＡＲ出力信号線３０６、ＤＡＣ出力信号線３０７、である。第１のＳＡＲ出力信号線３０５と、第２のＳＡＲ出力信号線３０６と、はＡＤＣ出力信号線２０９を構成する。すなわち、ＡＤＣ出力信号線２０９は、図３においては、２ビットの信号線の例を示している。

ＣＭＰ３０１は、フォトセンサ信号線２０５と、ＤＡＣ出力信号線３０７と、を入力信号線とし、両信号線の電位の比較を行い、比較結果に伴い、ＣＭＰ出力信号線３０４に、”Ｈ”もしくは”Ｌ”を出力する。ここでは、フォトセンサ信号線２０５の電位の方が、ＤＡＣ出力信号線３０７の電位より高い場合に”Ｈ”、低い場合に”Ｌ”、を出力するものとする。また、ＣＭＰ３０１は、ＡＤＣイネーブル信号線２１２の電位を制御することで、動作もしくは停止とすることができる。ＣＭＰ３０１が停止中は、ＣＭＰ３０１における消費電力を著しく低減することができる。これは、例えば、ＣＭＰ３０１に供給する電源電圧を停止することで実現できる。ここでは、ＡＤＣイネーブル信号線２１２の電位が”Ｈ”の場合にＣＭＰ３０１が動作し、”Ｌ”の場合にＣＭＰ３０１が停止するものとする。

ＳＡＲ３０２において、ＡＤＣセット１信号線２２１の電位を制御することで、第１の保持回路３０８にＣＭＰ出力信号線３０４の電位に応じた電位を保持する。ＡＤＣセット２信号線２２４の電位を制御することで、第２の保持回路３０９に、ＣＭＰ出力信号線３０４の電位に応じた電位を保持する。リセット１信号線２１５の電位を制御することで、第１の保持回路３０８及び第２の保持回路３０９に保持された電位をリセットすることができる。リセット２信号線２１８の電位を制御することで、第２の保持回路３０９に保持された電位をリセットすることができる。

このような、第１の保持回路３０８、第２の保持回路３０９は、レベルセンシティブラッチ、エッジセンシティブラッチ、などで構成することができる。ここでは、第１の保持回路３０８、第２の保持回路３０９をエッジセンシティブラッチで構成するものとし、ＡＤＣセット１信号線２２１（又はＡＤＣセット２信号線２２４）の電位が”Ｌ”から”Ｈ”に変化した際に、ＣＭＰ出力信号線３０４の電位が”Ｈ”ならば、第１の保持回路３０８（又は第２の保持回路３０９）に”Ｈ”を保持し、ＣＭＰ出力信号線３０４の電位が”Ｌ”ならば、第１の保持回路３０８（又は第２の保持回路３０９）に”Ｌ”を保持するものとする。また、リセット１信号線２１５の電位を”Ｈ”とすることで、第１の保持回路３０８に”Ｈ”、第２の保持回路３０９に”Ｌ”を保持し、リセット２信号線２１８の電位を”Ｈ”とすることで、第２の保持回路３０９に”Ｈ”が保持されるものとする。

また、ＳＡＲ３０２において、第１の保持回路３０８と、第２の保持回路３０９と、に保持された電位は、第１のＳＡＲ出力信号線３０５と、第２のＳＡＲ出力信号線３０６と、に各々出力される。

ＤＡＣ３０３は、第１のＳＡＲ出力信号線３０５の電位と、第２のＳＡＲ出力信号線３０６の電位と、で一意に決まる電位を、ＤＡＣ出力信号線３０７に出力する。ここでは、第１のＳＡＲ出力信号線３０５の電位と、第２のＳＡＲ出力信号線３０６の電位と、が各々（”Ｌ”、”Ｌ”）、（”Ｌ”、”Ｈ”）、（”Ｈ”，”Ｌ”）、（”Ｈ”、”Ｈ”）の場合、ＤＡＣ出力信号線３０７に、０Ｖ、１Ｖ、２Ｖ、３Ｖを各々出力するものとする。このような、ＤＡＣ３０３は、抵抗方式、容量方式、などで実現することができる。

次に、ＡＤＣ２０１の動作の一例を、図４に示すタイミングチャートを用いて説明する。図４において、信号４０１〜信号４１０は、各々、フォトセンサ信号線２０５、ＡＤＣイネーブル信号線２１２、ＡＤＣリセット１信号線２１５、ＡＤＣリセット２信号線２１８、ＡＤＣセット１信号線２２１、ＡＤＣセット２信号線２２４、ＣＭＰ出力信号線３０４、第１のＳＡＲ出力信号線３０５、第２のＳＡＲ出力信号線３０６、ＤＡＣ出力信号線３０７、の電位に対応する。なお、フォトセンサ信号線２０５の電位（信号４０１）の電位は、１．５Ｖとする。

ＡＤＣ２０１の動作は、まず、ＡＤＣリセット１信号線２１５（信号４０３）の電位を”Ｈ”とすると、第１の保持回路３０８と、第２の保持回路３０９と、に保持された電位がリセットされ、第１のＳＡＲ出力信号線３０５（信号４０８）の電位が”Ｈ”、第２のＳＡＲ出力信号線３０６（信号４０９）の電位が”Ｌ”となる。また、ＤＡＣ出力信号線３０７（信号４１０）の電位は２Ｖとなる。

次に、ＡＤＣイネーブル信号線２１２（信号４０２）の電位を”Ｈ”とすると、ＣＭＰ３０１が動作し、フォトセンサ信号線２０５（信号４０１）の電位（１．５Ｖ）と、ＤＡＣ出力信号線３０７（信号４１０）の電位（２Ｖ）と、を比較し、ＤＡＣ出力信号線３０７（信号４１０）の電位の方が高いので、ＣＭＰ出力信号線３０４（信号４０７）の電位は”Ｌ”となる。

次に、ＡＤＣセット１信号線２２１（信号４０５）の電位を”Ｈ”とすると、第１の保持回路３０８に”Ｌ”が保持され、第１のＳＡＲ出力信号線３０５（信号４０８）の電位が”Ｌ”となる。また、ＤＡＣ出力信号線３０７（信号４１０）の電位は０Ｖとなる。なお、フォトセンサ信号線２０５（信号４０１）の電位（１．５Ｖ）と、ＤＡＣ出力信号線３０７（信号４１０）の電位（０Ｖ）と、を比較し、ＤＡＣ出力信号線３０７（信号４１０）の電位の方が低いので、ＣＭＰ出力信号線３０４（信号４０７）の電位は”Ｈ”となる。

次に、ＡＤＣイネーブル信号線２１２（信号４０２）の電位を”Ｌ”とすると、ＣＭＰ３０１が停止する。

次に、ＡＤＣリセット２信号線２１８（信号４０４）の電位を”Ｈ”とすると、第２の保持回路３０９に保持された電位がリセットされ、第２のＳＡＲ出力信号線３０６（信号４０９）の電位が”Ｈ”となる。また、ＤＡＣ出力信号線３０７（信号４１０）の電位は１Ｖとなる。

次に、ＡＤＣイネーブル信号線２１２（信号４０２）の電位を”Ｈ”とすると、ＣＭＰ３０１が動作し、フォトセンサ信号線２０５（信号４０１）の電位（１．５Ｖ）と、ＤＡＣ出力信号線３０７（信号４１０）の電位（１Ｖ）と、を比較し、ＤＡＣ出力信号線３０７（信号４１０）の電位の方が低いので、ＣＭＰ出力信号線３０４（信号４０７）の電位は”Ｈ”となる。

次に、ＡＤＣセット２信号線２２４（信号４０６）の電位を”Ｈ”とすると、第２の保持回路３０９に”Ｈ”が保持される。ここでは、もともと第２の保持回路３０９には”Ｈ”が保持されているため、第２のＳＡＲ出力信号線３０６（信号４０９）の電位は変わらず”Ｈ”のままである。また、ＤＡＣ出力信号線３０７（信号４１０）の電位も１Ｖのままである。

以上の結果、ＡＤＣ出力信号線２０９より、Ａ／Ｄ変換データとして、”Ｌ”、”Ｈ”が出力される。

以上のように、逐次変換方式のＡ／Ｄ変換回路では、ＳＡＲにおける保持回路に保持する電位を変更することで、ＤＡＣ出力を逐次変更し、被測定電位と比較していくことで、被測定電位を決定していく。ここでは、２ビットのＡ／Ｄ変換回路の場合について説明したが、より多数のビットにおけるＡ／Ｄ変換回路についても、同様な方式により、動作が行える。

さて、図２において、ＡＤＣ制御回路では、第１のＡＤＣ２０１〜第３のＡＤＣ２０３でＡ／Ｄ変換により得られたデータをフォトセンサ信号線読み出し回路出力信号線２０８から出力するが、これを、同時ではなく、時系列で順番に出力することが望ましい。なぜならば、同時に出力する場合、フォトセンサ信号線読み出し回路出力信号線２０８の数が増え、信号線をタッチパネルから取り出す際に、信号線を設けることが非常に煩雑となるからである。この場合、第１のＡＤＣ２０１〜第３のＡＤＣ２０３でＡ／Ｄ変換したデータが、実際にフォトセンサ信号線読み出し回路出力信号線２０８から出力されるまでには、時間差ができる。

言い換えると、第１のＡＤＣ２０１〜第３のＡＤＣ２０３におけるＡ／Ｄ変換は、一斉に実行しなくても良い。即ち、当該ＡＤＣでＡ／Ｄ変換したデータが、フォトセンサ信号線読み出し回路出力信号線２０８から出力されるまでに、Ａ／Ｄ変換が実行されていればいい。すなわち、第１のＡＤＣ２０１〜第３のＡＤＣ２０３におけるＡ／Ｄ変換を、同時ではなく、時系列で順番に実行することも可能である。第１のＡＤＣ２０１〜第３のＡＤＣ２０３において、Ａ／Ｄ変換を時系列で順番に実行する手段として例えばシフトレジスタを用いることができる。このシフトレジスタは、ＡＤＣ制御回路２０４が有する構成とすることができる。シフトレジスタを用いることにより、第１のＡＤＣ２０１〜第３のＡＤＣ２０３に制御信号を順次供給することができる。なおここではＡＤＣの数が３つの場合を示したが、ＡＤＣの数はこれに制限されるものではない。ＡＤＣの数は画素の列数等に応じて増減させることができる。

このようにすることで、ＡＤＣにおける瞬間的な消費電力を、低減することができる。また、一般に、ＡＤＣにおける消費電力は、Ａ／Ｄ変換精度（電圧分解能、階調）及びＡ／Ｄ変換速度とトレードオフの関係にある。したがって、より高精度で高速のＡＤＣを用いることができる。また、個々のＡＤＣにおけるＡ／Ｄ変換とデータ出力とを流れ作業（パイプライン処理）で実行することになるため、個々のＡＤＣにおけるＡ／Ｄ変換に費やす時間を長くすることができる。すなわち、相対的に、Ａ／Ｄ変換の速度が向上したことになる。

このように、画素の一列毎又は複数列毎にＡ／Ｄ変換回路を設けることにより高スループットのＡ／Ｄ変換回路を形成することができる。ただし画素の一列毎又は複数列毎に設けられた複数のＡ／Ｄ変換回路を一斉に動作させると、多数のＡ／Ｄ変換回路が動作するタイミングで消費電力が瞬間的に上昇する。消費電力が瞬間的に上昇すると、電源線の電圧降下が生じ、誤動作の原因となる。また、発熱のおそれもある。上記のとおり、Ａ／Ｄ変換回路を一斉に動作させるのではなく、時系列で順次実行することにより、全てのＡ／Ｄ変換回路が同時には動作しないので、瞬間的な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路の一を動作させている期間は、複数のＡ／Ｄ変換回路の他の少なくとも一は動作させないようにすることができ、これにより瞬間的な消費電力の上昇を防止することができる。その結果、Ａ／Ｄ変換回路における消費電力を低減した、高精度、高速動作、低消費電力のタッチパネルを提供することができる。

（実施の形態２）
実施の形態１で示したようなタッチパネルにおいて、Ａ／Ｄ変換回路の動作の一例を示すタイミングチャートを図５に示す。具体的には、ＡＤＣにおいて、Ａ／Ｄ変換を一斉に実行するのではなく、時系列で順次実行する動作の一例を示すタイミングチャートを図５に示す。

図５において、信号５０１〜信号５１５は、各々、図２における第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣイネーブル信号線２１４、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１７、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６、の電位に対応する。

図４で説明したように、信号５０１、５０４、５０７、５１０、５１３を用いることで、第１のＡＤＣ２０１を動作することができる。同様に、信号５０２、５０５、５０８、５１１、５１４を用いることで、第２のＡＤＣ２０２を動作することができる。さらに、信号５０３、５０６、５０９、５１２、５１５を用いることで、第３のＡＤＣ２０３を動作することができる。

ここで、第１のＡＤＣイネーブル信号線２１２（信号５０１）〜第３のＡＤＣイネーブル信号線２１４（信号５０３）は、”Ｈ”になる期間、すなわち、ＡＤＣ２０１〜ＡＤＣ２０３におけるＣＭＰが動作している期間が、互いに重ならない点が特徴である。同時に動作するＣＭＰを少なくすることで、瞬間的な消費電力を低減することができる。ＡＤＣ２０１〜ＡＤＣ２０３におけるＣＭＰが動作している期間、すなわち第１のＡＤＣイネーブル信号線２１２（信号５０１）〜第３のＡＤＣイネーブル信号線２１４（信号５０３）が”Ｈ”になる期間が、互いに重ならないように制御する手段として例えばシフトレジスタを用いることができる。このシフトレジスタは、図２におけるＡＤＣ制御回路２０４が有する構成とすることができる。シフトレジスタを用いることにより、第１のＡＤＣ２０１〜第３のＡＤＣ２０３に制御信号を順次供給することができる。なおここではＡＤＣの数が３つの場合を示したが、ＡＤＣの数はこれに制限されるものではない。ＡＤＣの数は画素の列数等に応じて増減させることができる。

このように、Ａ／Ｄ変換回路を一斉に動作させるのではなく、時系列で順次実行することにより、全てのＡ／Ｄ変換回路が同時には動作しないので、瞬間的な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路の一を動作させている期間は、複数のＡ／Ｄ変換回路の他の少なくとも一は動作させないようにすることができ、これにより瞬間的な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路のそれぞれが動作している期間は、互いに重ならないようにすることができ、これにより瞬間的な消費電力の上昇を防止することができる。その結果、Ａ／Ｄ変換回路における消費電力を低減した、高精度、高速動作、低消費電力のタッチパネルを提供することができる。

（実施の形態３）
図５に示すようなタイミングチャートを実現するシフトレジスタの一例を図６、図７に示す。図６は、シフトレジスタの構成の一例を示す図である。図７は、シフトレジスタの動作の一例を示すタイミングチャートである。

図５に示すようなタイミングチャートを実現するには、図５に示した全ての信号線の電位を外部回路から供給する形態も可能である。しかしながら、タッチパネルの空間分解能を向上する場合には、ＡＤＣの数が増大する。また、階調数を向上するためには、ＡＤＣのビット数が増大する。タッチパネルの性能向上に際して、空間分解能及び階調数は増大する。したがって、外部回路から供給する形態では、特にタッチパネルの性能向上に際して、信号線の数は膨大になる。したがって、仮に、外部回路で全ての信号を生成することができても、実際にタッチパネルに供給することは、現実的ではない。

そこで、図６に示すようなシフトレジスタを考える。ここでは、第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣイネーブル信号線２１４の電位を生成するシフトレジスタのみを示すが、同様に、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１７、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６、の電位を各々生成するシフトレジスタも構成できる。

図６において、シフトレジスタ６００は、第１のエッジセンシティブラッチ６０１〜第９のエッジセンシティブラッチ６０９、クロック信号線６１０、スタート信号線６１１、第１の出力信号線６１２〜第９の出力信号線６２０、を有する。エッジセンシティブラッチは、保持された電位がＱ端子から出力され、ＣＫ端子に”Ｌ”→”Ｈ”の信号が入力した時に、Ｄ端子の電位に保持内容が書き換えられる。なお、ここではラッチとしてエッジセンシティブラッチを用いたが、これに限定されない。ラッチとしてレベルセンシティブラッチを用いてもよい。

図７に、シフトレジスタ６００のタイミングチャートを示す。図７において、信号７０１〜信号７１１は、各々、クロック信号線６１０、スタート信号線６１１、第１の出力信号線６１２〜第９の出力信号線６２０の電位に対応する。クロック信号線６１０（信号７０１）が”Ｌ”→”Ｈ”に変化する際に、第１のエッジセンシティブラッチ６０１が、スタート信号線６１１（信号７０２）の電位を取り込んで、第１の出力信号線６１２（信号７０３）の電位を変化させる。以下、第２のエッジセンシティブラッチ６０２〜第９のエッジセンシティブラッチ６０９は、１クロックずつ遅れながら、各々第２の出力信号線６１３（信号７０４）〜第９の出力信号線６２０（信号７１１）の電位を変化させる。ここで、第１の出力信号線６１２、第５の出力信号線６１６、第９の出力信号線６２０を、各々第１のＡＤＣイネーブル信号線２１２、第２のＡＤＣイネーブル信号線２１３、第３のＡＤＣイネーブル信号線２１４とすれば、図５に示すタイミングチャートを実現できることがわかる。

ここで、タッチパネルの空間分解能を向上する場合には、ＡＤＣが列方向に増大するが、シフトレジスタの段数を同様に増大させればよい。したがって、外部から入力する信号線数は変わらない。また、階調数を向上するためには、ＡＤＣのビット数を増大させるため、信号線の数もそれに伴い増大する。したがって、各々の信号線を制御するために、回路規模が増大してしまう。しかし、シフトレジスタ方式にすることで、１ビットの増大につき、ＡＤＣの数に関わらず、シフトレジスタを数系統増やすだけで済む。例えば、上記の構成の場合、１ビットの増大につき、セット信号を生成するシフトレジスタと、リセット信号を生成するシフトレジスタと、の２系統のシフトレジスタを増やせば良い。また、信号線の本数について考えると、例えばセット信号線、リセット信号線がＡＤＣの数だけ増加する。すなわち、１ビットの増加につきＡＤＣの数の２倍が増える。しかしながら、セット信号とリセット信号とは、タッチパネル上で配線が行えるため、外部回路から供給する場合に比べて、設置は容易である。したがって、ビット数の増大も容易に行える。すなわち、高空間分解能、高諧調の画像読み取りを容易に実現することができる。なお、これらのシフトレジスタは、図２におけるＡＤＣ制御回路２０４が有する構成とすることができる。

このように、Ａ／Ｄ変換回路を一斉に動作させるのではなく、時系列で順次実行することにより、全てのＡ／Ｄ変換回路が同時には動作しないので、瞬間的な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路の一を動作させている期間は、複数のＡ／Ｄ変換回路の他の少なくとも一は動作させないようにすることができ、これにより瞬間的な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路のそれぞれが動作している期間は、互いに重ならないようにすることができ、これにより瞬間的な消費電力の上昇を防止することができる。

以上のようにすることで、高空間分解能、高諧調の画像読み取りを高速に行うことができ、消費電力を低減したタッチパネルを提供することができる。

（実施の形態４）
本実施の形態では、実施の形態１〜３で説明したタッチパネルを有する表示装置について、図８、９を参照して説明する。本実施の形態において、タッチパネルはフォトセンサと表示素子を有している。表示素子として液晶素子や発光素子を用いることができる。

図８は、実施の形態１〜３で説明したタッチパネルを有する表示装置において、表示素子として液晶素子を用いた液晶表示装置の断面の一例を示す図である。バックライトからの光が被検出物である指８３５で反射し、フォトセンサ８０３に照射される状態を示している。

基板８００としてはガラス基板又は石英基板等の透光性基板を用いる。基板８００上には、薄膜トランジスタ８０１、薄膜トランジスタ８０２、及びフォトセンサ８０３が設けられている。フォトセンサ８０３は、ｎ型半導体層８１０、ｉ型半導体層８１１、及びｐ型半導体層８１２が順に積層されて設けられている。ｎ型半導体層８１０は、一導電型を付与する不純物元素（例えばリン）を含む。ｉ型半導体層８１１は、真性半導体である。ｐ型半導体層８１２は、一導電型を付与する不純物元素（例えばボロン）を含む。

図８では、薄膜トランジスタ８０１及び薄膜トランジスタ８０２としてトップゲート型の薄膜トランジスタを用いたが、これに限定されない。薄膜トランジスタ８０１及び薄膜トランジスタ８０２としてボトムゲート型の薄膜トランジスタを用いてもよい。また、フォトセンサ８０３は、ｎ型半導体層８１０、ｉ型半導体層８１１、及びｐ型半導体層８１２の構成となっているが、これに限定されない。

本実施の形態では、薄膜トランジスタ８０１及び薄膜トランジスタ８０２の半導体層に結晶性半導体層を用いることができる。例えば、多結晶シリコンを用いることができる。しかしこれに限定されず、薄膜トランジスタ８０１及び薄膜トランジスタ８０２の半導体層に、非晶質シリコン、単結晶シリコン、ペンタセン等の有機半導体、または酸化物半導体等を用いてもよい。なお、基板８００上に単結晶シリコンを用いた半導体層を形成する場合は、表面から所定の深さに損傷領域が設けられた単結晶シリコン基板と基板８００とを接合し、当該損傷領域で単結晶シリコン基板を分離することによって形成することができる。また、酸化物半導体としては、インジウム、ガリウム、アルミニウム、亜鉛及びスズから選んだ元素の複合酸化物を用いることができる。

絶縁層８０４は、薄膜トランジスタ８０１及び薄膜トランジスタ８０２上を覆って設けられている。絶縁層８０４上には絶縁層８０５が設けられ、絶縁層８０５上には絶縁層８０６が設けられている。画素電極８０７は絶縁層８０６上に設けられ、フォトセンサ８０３と下部電極８０８は絶縁層８０５上に設けられている。下部電極８０８によって、絶縁層８０５に設けられた開口部を介して、フォトセンサ８０３と薄膜トランジスタ８０１とが電気的に接続される。

また、対向基板８２０には、対向電極８２１、カラーフィルタ層８２２、及びオーバーコート層８２３が設けられている。対向基板８２０と基板８００はシール材によって固定され、スペーサ８２５によって基板間隔が概ね一定の距離に保たれている。画素電極８０７と対向電極８２１が液晶層８２４を挟持することで、液晶素子を構成している。

カラーフィルタ層８２２は、図８に示すようにフォトセンサ８０３と画素電極８０７の両方と重なるように設けるとよい。

また、フォトセンサ８０３は、図８に示すように薄膜トランジスタ８０２のゲート電極８１３と重なっており、薄膜トランジスタ８０２の信号線８１４とも重なるように設けてもよい。

本実施の形態の液晶表示装置には、バックライトが設けられている。図８では、バックライトは基板８００側に設けられ、破線の矢印で示す方向に光が照射されている。バックライトとしては、冷陰極管（Ｃｏｌｄ−Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ：ＣＣＦＬ）又は白色の発光ダイオードを用いることができる。白色の発光ダイオードは、冷陰極管よりも明るさの調整範囲が広いため好ましい。

また、フォトセンサ８０３を例えば駆動回路部にも設けて外光を検出し、使用環境に応じた表示が可能となるようにバックライトの明るさ（輝度）を調節することもできる。

また、バックライトは上記構成に限定されない。例えば、ＲＧＢの発光ダイオード（ＬＥＤ）を用いてバックライトを構成してもよいし、ＲＧＢのＬＥＤバックライトを順次点灯させてフィールドシーケンシャル方式でカラー表示してもよい。この場合にはカラーフィルタ層は不要である。

ここで、図８に示す液晶表示装置の作製方法の一例について簡単に説明する。

まず、活性層として結晶性半導体層を有するトップゲート構造の薄膜トランジスタを作製する。ここではゲート電極８１３を有する薄膜トランジスタ８０２と、フォトセンサ８０３と電気的に接続される薄膜トランジスタ８０１を同一基板上に形成する。それぞれのトランジスタとして、ｎ型薄膜トランジスタ又はｐ型薄膜トランジスタを用いることができる。また、これらのトランジスタと同一の工程で保持容量を形成することができる。なお、保持容量は、半導体層を下部電極とし、容量配線を上部電極とし、薄膜トランジスタ８０１及び薄膜トランジスタ８０２のゲート絶縁膜と同一の工程で形成される絶縁膜を誘電体とすればよい。

また、層間絶縁層の一つである絶縁層８０４にはコンタクトホールが形成され、それぞれの半導体層と電気的に接続されるソース電極又はドレイン電極、若しくは、上方の配線と接続される接続電極を形成する。また、フォトセンサ８０３と電気的に接続される薄膜トランジスタ８０１の信号線も同一の工程で形成される。薄膜トランジスタ８０２の信号線８１４も同一の工程で形成される。

次に、信号線８１４を覆う絶縁層８０５を形成する。なお、本実施の形態では、透過型の液晶表示装置を例として示しているので、絶縁層８０５には可視光を透過することのできる絶縁性材料を用いる。次に、絶縁層８０５にコンタクトホールを形成し、絶縁層８０５上に下部電極８０８を形成する。

そして、下部電極８０８の少なくとも一部と重なるようにフォトセンサ８０３を形成する。下部電極８０８は、フォトセンサ８０３と、薄膜トランジスタ８０１とを電気的に接続させる電極である。フォトセンサ８０３は、ｎ型半導体層８１０、ｉ型半導体層８１１及びｐ型半導体層８１２が順に積層されて形成される。本実施の形態では、プラズマＣＶＤ法を用いることで、リンを含む微結晶シリコンによりｎ型半導体層８１０を形成し、非晶質シリコンによりｉ型半導体層８１１を形成し、ボロンを含む微結晶シリコンによりｐ型半導体層８１２を形成する。

次に、フォトセンサ８０３を覆う絶縁層８０６を形成する。透過型の液晶表示装置の場合は、絶縁層８０６に可視光を透過することのできる絶縁性材料を用いる。その後、絶縁層８０６にコンタクトホールを形成し、絶縁層８０６上に画素電極８０７を形成する。画素電極８０７と同一の層によりフォトセンサ８０３の上部電極であるｐ型半導体層８１２と電気的に接続される配線も形成する。

次に、絶縁層８０６上にスペーサ８２５を形成する。図８では、スペーサ８２５として柱状スペーサ（ポストスペーサ）を設けたが、球状スペーサ（ビーズスペーサ）を用いてもよい。

次に、液晶層８２４としてＴＮ液晶等を用いる場合には、画素電極８０７上に配向膜を塗布し、ラビング処理を行う。

一方で、対向基板８２０上にはカラーフィルタ層８２２、オーバーコート層８２３、対向電極８２１を形成し、対向電極８２１上に配向膜を塗布し、ラビング処理を行う。

その後、基板８００の配向膜が塗布された面と、対向基板８２０の配向膜が塗布された面とを、シール材により貼り合わせる。これらの基板間には液晶滴下法又は液晶注入法により液晶を配置し、液晶層８２４を形成する。

なお、液晶層８２４は、配向膜を用いないブルー相を示す液晶を用いて形成してもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、液晶層８２４に適用するには、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的に等方性であるため配向処理が不要であり、視野角依存性が小さい。

次に、実施の形態１〜３で説明したタッチパネルを有する表示装置において、表示素子として発光素子を用いたエレクトロルミネセンス表示装置（以下、「ＥＬ表示装置」という。）について説明する。

図９は、上記タッチパネルを有する表示装置において、発光素子としてＥＬ素子（例えば、有機ＥＬ素子、無機ＥＬ素子、又は有機物及び無機物を含むＥＬ素子）を用いたＥＬ表示素子の断面の一例を示す図である。ＥＬ素子９２７から発せられた光が被検出物である指９３５で反射し、フォトセンサ９０３に照射される状態を示している。

図９において、基板９００上には、薄膜トランジスタ９０１、薄膜トランジスタ９０２、及びフォトセンサ９０３が設けられている。フォトセンサ９０３は、ｎ型半導体層９１０、ｉ型半導体層９１１、及びｐ型半導体層９１２が積層されて設けられている。基板９００は、シール材によって対向基板９２０に固定されている。

絶縁層９０４は、薄膜トランジスタ９０１及び薄膜トランジスタ９０２上を覆って設けられている。絶縁層９０４上には絶縁層９０５が設けられ、絶縁層９０５上には絶縁層９０６が設けられている。ＥＬ素子９２７は絶縁層９０６上に設けられ、フォトセンサ９０３は絶縁層９０５上に設けられている。フォトセンサ９０３のｎ型半導体層９１０によって、絶縁層９０５に設けられた開口部を介して、フォトセンサ９０３と薄膜トランジスタ９０１とが電気的に接続されている。

また、センサ用配線９０９によって、ｐ型半導体層９１２と他の配線とが電気的に接続されている。

ＥＬ素子９２７は、画素電極９２３、発光層９２４、対向電極９２５が積層されて設けられている。なお、バンク９２６によって隣り合う画素同士の発光層が区切られている。

薄膜トランジスタ９０１及び薄膜トランジスタ９０２として、ｎ型薄膜トランジスタ又はｐ型薄膜トランジスタを用いることができる。画素電極９２３が陰極として機能する場合は、電流の向きを考慮して、画素電極９２３と電気的に接続する薄膜トランジスタ９０２をｎ型薄膜トランジスタとすることが好ましい。また、画素電極９２３が陽極として機能する場合は、薄膜トランジスタ９０２をｐ型薄膜トランジスタとすることが好ましい。

なお本実施の形態は、実施の形態１〜３と自由に組み合わせることができる。

（実施の形態５）
本実施の形態では、実施の形態１〜４で説明したタッチパネル或いはタッチパネルを有する表示装置を表示部に適用した電子機器の一例について、図１０（Ａ）（Ｂ）、図１１（Ａ）（Ｂ）を用いて説明する。

図１０（Ａ）に、上記実施の形態で説明したタッチパネルを適用したモニタ型タッチパネルを示す。図１０（Ａ）に示すモニタ型タッチパネルは、筐体１０１１、表示部１０１２、支持台１０１３を有する。筐体１０１１に上記実施の形態で説明したタッチパネルが内蔵され、表示部１０１２の各画素にはフォトセンサが設けられており、表示部１０１２は表示機能と情報入力機能を有する。上記実施の形態で説明したタッチパネルを適用することで高感度な検出が可能になるため、読み取り精度の高いモニタ型タッチパネルを得ることができる。

図１０（Ｂ）に、上記実施の形態で説明したタッチパネルを適用した携帯型遊技機を示す。図１０（Ｂ）に示す携帯型遊技機は、筐体１０２１、第１の表示部１０２２、第２の表示部１０２３、スピーカ部１０２４、操作キー１０２５、記録媒体挿入部１０２６、外部接続ポート１０２７、ＬＥＤランプ１０２８、マイクロフォン１０２９を有する。図１０（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して第１の表示部１０２２及び第２の表示部１０２３に画像を表示する機能を有する。更には、他の携帯型遊技機と無線通信を行って情報を共有することも可能である。第１の表示部１０２２及び第２の表示部１０２３の一方又は双方に上記実施の形態で説明したタッチパネルを適用することで高感度な検出が可能になる。そのため、読み取り精度が高く、セキュリティ性の向上を図ることができ、従来よりも複雑で高度なゲームを提供することができるゲーム機器を得ることができる。

図１１（Ａ）（Ｂ）に、上記実施の形態で説明したタッチパネルを適用した携帯電話機（所謂、スマートフォン）の一例を示す。図１１（Ａ）に示す携帯電話機は、筐体１１００、表示部１１０１、操作ボタン１１０２、外部接続ポート１１０３、スピーカ１１０４及びマイク１１０５を有する。表示部１１０１を指等で触れることで、携帯電話機に情報を入力することができる。

表示部１１０１の画面は主として３つのモードがある。第１は、主に画像の表示を行う表示モードであり、第２は、主に文字等の情報を入力する入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示／入力モードである。

図１１（Ｂ）は、入力モード時の携帯電話機の正面図を示す。図１１（Ｂ）に示すように、表示部１１０１には、キーボード１１０６が表示され、また、画面１１０７には、キーボード１１０６から入力された文字を表示する。入力モードでは、文字の入力操作を優先するため、表示部１１０１の画面のほぼ全体にキーボード１１０６が表示される。キーボード１１０６のキー配列は使用する言語によって、変更される。

なお、図１１（Ａ）（Ｂ）に示す携帯電話機の内部に、加速度センサ等の傾きを検出するセンサを設けることで、携帯電話機の向き（縦か横か）を判断し、表示部１１０１の画面表示を自動的に切り替えることができる。

また、画面モードの切り替えは、表示部１１０１への接触（タッチ操作）、または操作ボタン１１０２の操作により行われる。また、表示部１１０１に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部１１０１に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えるといった構成にすることも可能である。

また、入力モードにおいて、表示部１１０１内に設けられたフォトセンサで検知される信号を判定し、表示部１１０１へのタッチ操作による入力が一定期間行われない場合には、画面を入力モードから表示モードに切り替える構成としてもよい。

表示部１１０１には、上記実施の形態で説明したタッチパネルを適用することができる。例えば、表示部１１０１に掌又は指等を触れることで、掌紋又は指紋等を撮像し、本人認証を行うことができる。また、表示部１１０１に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもできる。上記実施の形態で説明したタッチパネルを適用することで高感度な検出が可能になるため、読み取り精度の高いタッチパネルを有する携帯電話機を得ることができる。そのため、例えば利用者の指紋を登録しておくことで、登録済みの利用者のみが使用可能な、セキュリティ性が高い携帯電話機を得ることができる。

以上のように、上記実施の形態で説明したタッチパネルを適用することにより、上記効果を有する表示部を有する電子機器を得ることができる。

なお本実施の形態は、実施の形態１〜４と自由に組み合わせることができる。

１００ タッチパネル
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子信号線駆動回路
１０８ 表示素子走査線駆動回路
１０９ フォトセンサ信号線読み出し回路
１１０ フォトセンサ走査線駆動回路
２０１ Ａ／Ｄ変換回路
２０２ Ａ／Ｄ変換回路
２０３ Ａ／Ｄ変換回路

Claims (5)

1. 複数の画素を有し、前記複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、
   前記フォトセンサ制御回路は、前記フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、
   前記フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、
   前記Ａ／Ｄ変換回路制御回路は、シフトレジスタを有し、
   前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数の画素の一列毎又は複数列毎に設けられ、
   前記複数のＡ／Ｄ変換回路には、前記シフトレジスタにより制御信号が順次供給されることを特徴とするタッチパネル。
2. 複数の画素を有し、前記複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、
   前記フォトセンサ制御回路は、前記フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、
   前記フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、
   前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数の画素の一列毎又は複数列毎に設けられ、
   前記複数のＡ／Ｄ変換回路の一が動作している期間は、前記複数のＡ／Ｄ変換回路の他の少なくとも一は動作していないことを特徴とするタッチパネル。
3. 複数の画素を有し、前記複数の画素はそれぞれフォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであって、
   前記フォトセンサ制御回路は、前記フォトセンサの出力信号を取り出すフォトセンサ信号線読み出し回路を有し、
   前記フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、複数のＡ／Ｄ変換回路と、を有し、
   前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数の画素の一列毎又は複数列毎に設けられ、
   前記複数のＡ／Ｄ変換回路はそれぞれ比較回路を有し、
   複数の前記比較回路の一が動作している期間は、複数の前記比較回路の他の少なくとも一は動作していないことを特徴とするタッチパネル。
4. 請求項１乃至３のいずれか一に記載の前記タッチパネルを有し、前記複数の画素はそれぞれ表示素子を有することを特徴とする表示装置。
5. 請求項１乃至３のいずれか一に記載の前記タッチパネルを表示部に用いたことを特徴とする電子機器。

Images