JP2014099216A - タッチセンサを有する装置、及び表示装置 - Google Patents

タッチセンサを有する装置、及び表示装置 Download PDF

Info

Publication number
JP2014099216A
JP2014099216A JP2014041362A JP2014041362A JP2014099216A JP 2014099216 A JP2014099216 A JP 2014099216A JP 2014041362 A JP2014041362 A JP 2014041362A JP 2014041362 A JP2014041362 A JP 2014041362A JP 2014099216 A JP2014099216 A JP 2014099216A
Authority
JP
Japan
Prior art keywords
signal line
circuit
adc
photosensor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014041362A
Other languages
English (en)
Other versions
JP5781651B2 (ja
Inventor
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014041362A priority Critical patent/JP5781651B2/ja
Publication of JP2014099216A publication Critical patent/JP2014099216A/ja
Application granted granted Critical
Publication of JP5781651B2 publication Critical patent/JP5781651B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】Ａ／Ｄ変換回路における消費電力を低減した、高精度、高速動作、低消費電力の
タッチパネルを提供することを目的とする。
【解決手段】画素にフォトセンサを搭載し、且つ、画素の一列毎又は複数列毎にＡ／Ｄ変
回路を搭載したタッチパネルにおいて、Ａ／Ｄ変換回路の制御信号をＡＤＣ制御回路に含
まれるシフトレジスタにより順次供給し、複数のＡ／Ｄ変換回路のそれぞれが動作してい
る期間は、互いに重ならないようにすることで、同時に動作するＡ／Ｄ変換回路の数を少
なくし、Ａ／Ｄ変換回路における瞬間的な消費電力を低減する。
【選択図】図１

Description

本明細書で開示する発明はタッチセンサにより構成されるタッチパネルと、その駆動方
法に関する。特に、各画素にタッチセンサがマトリクス状に配置されたタッチパネルと、
その駆動方法に関する。更には、当該タッチセンサを有する表示装置や電子機器に関する
。
近年、タッチセンサを搭載した表示装置、所謂タッチパネルが注目されている。タッチ
センサには、動作原理の違いにより、抵抗膜方式、静電容量方式、光方式などがあり、被
検出物が表示装置に接触することでデータを入力することができる。
光方式のタッチパネルには光を検出するタッチセンサが設けられ、表示画面が入力領域
を兼ねている。このような光方式のタッチセンサを有する装置の一例として、密着型エリ
アセンサによる画像取り込み機能を備えた表示装置が挙げられる（例えば、特許文献１を
参照）。光方式ではタッチパネルから光が照射され、タッチパネルの任意の位置に被検出
物が存在する場合には被検出物が存在する領域の光が被検出物によって遮断され、一部の
光が反射される。タッチパネル内の画素には光を検出することができるフォトセンサ（光
電変換素子と呼ばれることもある。）が設けられており、反射された光を検出することで
、当該領域に被検出物が存在することを認識することができる。
また、携帯電話等の携帯情報端末をはじめとする電子機器に、本人認証機能等を付与す
る試みがなされている（例えば、特許文献２を参照）。本人認証には、指紋、顔、手形、
掌紋及び手の静脈の形状等が挙げられる。本人認証機能を表示部とは別の部分に設ける場
合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。外光の明る
さに応じて指先部分の検出を行う技術が特許文献３に開示されている。
特開２００１−２９２２７６号公報 特開２００２−０３３８２３号公報 特開２００７−１８３７０６号公報
本人認証機能を有する電子機器にタッチパネルを用いる際には、タッチパネルの各画素
内に設けられたフォトセンサが光を検出して生成した電気信号を収集し、画像処理を施す
必要がある。特に、高精度、高速動作の本人認証機能を有する電子機器を実現するには、
多数のフォトセンサから得られる大量のデータを効率的に収集する必要がある。また、フ
ォトセンサが生成する電気信号はアナログ信号のため、画像処理を施すには、アナログ信
号からデジタル信号への変換（Ａ／Ｄ変換）が必要となる。すなわち、高スループットの
Ａ／Ｄ変換回路が必要となる。
上記の問題を鑑み、Ａ／Ｄ変換回路における消費電力を低減した、高精度、高速動作、
低消費電力のタッチパネルを提供することを目的とする。
本明細書で開示する発明の一態様は、画素にフォトセンサを搭載し、且つ、画素の一列
毎又は複数列毎にＡ／Ｄ変換回路を搭載したタッチパネルにおいて、Ａ／Ｄ変換回路の制
御信号をシフトレジスタにより順次供給し、同時に動作するＡ／Ｄ変換回路の数を少なく
し、Ａ／Ｄ変換回路における瞬間的な消費電力を低減する。
また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれ
フォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであ
って、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線
読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、
複数のＡ／Ｄ変換回路と、を有し、Ａ／Ｄ変換回路制御回路は、シフトレジスタを有し、
複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列毎又は複数列毎に設けられ、複数の
Ａ／Ｄ変換回路には、Ａ／Ｄ変換回路制御回路に含まれるシフトレジスタにより制御信号
が順次供給されることを特徴としている。
また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれ
フォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであ
って、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線
読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、
複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列
毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路の一が動作している期間は、複数のＡ
／Ｄ変換回路の他の少なくとも一は動作していないことを特徴としている。
また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれ
フォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであ
って、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線
読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、
複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列
毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路はそれぞれ比較回路を有し、複数の比
較回路の一が動作している期間は、複数の比較回路の他の少なくとも一は動作していない
ことを特徴としている。
また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれ
フォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであ
って、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線
読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、
複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列
毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路のそれぞれが動作している期間は、互
いに重ならないことを特徴としている。
また、本明細書で開示する発明の一態様は、複数の画素を有し、複数の画素はそれぞれ
フォトセンサを有する画素回路と、フォトセンサ制御回路と、を有するタッチパネルであ
って、フォトセンサ制御回路は、フォトセンサの出力信号を取り出すフォトセンサ信号線
読み出し回路を有し、フォトセンサ信号線読み出し回路は、Ａ／Ｄ変換回路制御回路と、
複数のＡ／Ｄ変換回路と、を有し、複数のＡ／Ｄ変換回路はそれぞれ、複数の画素の一列
毎又は複数列毎に設けられ、複数のＡ／Ｄ変換回路はそれぞれ比較回路を有し、それぞれ
の比較回路が動作している期間は互いに重ならないことを特徴としている。
本明細書で開示する発明により、高空間分解能、高階調の画像読み取りを高速に低消費
電力で行うことができるタッチパネルを提供することができる。
タッチパネルの一例を示す図。 フォトセンサ信号線読み出し回路の構成の一例を示す図。 Ａ／Ｄ変換回路の構成の一例を示す図。 Ａ／Ｄ変換回路の動作の一例を示すタイミングチャート。 Ａ／Ｄ変換回路の動作の一例を示すタイミングチャート。 シフトレジスタの構成の一例を示す図。 シフトレジスタの動作の一例を示すタイミングチャート。 タッチパネルを有する液晶表示装置の断面の一例を示す図。 タッチパネルを有するＥＬ表示装置の断面の一例を示す図。 タッチパネルを適用した電子機器の一例を示す図。 タッチパネルを適用した携帯電話機の一例を示す図。
以下に、実施の形態を図面に基づいて説明する。但し、実施の形態は多くの異なる態様
で実施することが可能であり、開示される発明の趣旨及びその範囲から逸脱することなく
その形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
（実施の形態１）
本明細書で開示する発明におけるタッチパネルの一例を図１〜図４に示す。図１は、タ
ッチパネルの一例を示す図である。図２は、タッチパネルが有するフォトセンサ信号線読
み出し回路の構成の一例を示す図である。図３は、フォトセンサ信号線読み出し回路が有
するＡ／Ｄ変換回路の構成の一例を示す図である。図４は、Ａ／Ｄ変換回路の動作の一例
を示すタイミングチャートである。
図１において、タッチパネル１００は、画素回路１０１、表示素子制御回路１０２、フ
ォトセンサ制御回路１０３、を有する。
画素回路１０１は、マトリクス状に配置された複数の画素１０４を有する。各々の画素
１０４は、表示素子１０５とフォトセンサ１０６とを有する。
表示素子１０５は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：
ＴＦＴ）、保持容量、液晶層、カラーフィルタなどを有し、液晶層に電圧を印加すること
で偏光方向が変化することを利用して、液晶層を透過する光の明暗（階調）を作ることで
、画像表示が実現される。液晶層を透過する光には、外光もしくは液晶表示装置の裏面か
ら照射される光源（バックライト）を用いる。また、液晶層を透過した光がカラーフィル
タを通過することで、特定の色（例えば、Ｒ、Ｇ、Ｂ）の階調を作ることができ、カラー
画像表示が実現される。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機
能を有する。ＴＦＴは、保持容量への電荷の注入もしくは排出を制御する機能を有する。
フォトセンサ１０６は、フォトダイオードなど、受光することで電気信号を発する機能
を有する素子を有する。なお、フォトセンサ１０６が受光する光は、被検出物に外光もし
くはバックライトが照射された際の反射光もしくは透過光を利用することができる。ここ
で、カラーフィルタを用いることで、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を発光する機能を有
する画素１０４を、各々、Ｒ画素、Ｇ画素、Ｂ画素と呼ぶことにする。なお、被検出物に
外光もしくはバックライトが照射された際の反射光もしくは透過光のうち、Ｒ、Ｇ、Ｂを
、各々Ｒ画素、Ｇ画素、Ｂ画素における光センサにより、取り出すことができる。
表示素子制御回路１０２は、表示素子信号線駆動回路１０７、表示素子走査線駆動回路
１０８、を有し、表示素子１０５を制御する。例えば、表示素子走査線駆動回路１０８は
、特定の行における表示素子を選択する機能を有する。また、表示素子信号線駆動回路１
０７は、選択された行の表示素子に任意の電位を与える機能を有する。なお、表示素子走
査線駆動回路１０８により選択された表示素子では、ＴＦＴが導通状態となり、保持容量
に、表示素子信号線駆動回路１０７により与えられる電荷が供給される。
フォトセンサ制御回路１０３は、フォトセンサ信号線読み出し回路１０９、フォトセン
サ走査線駆動回路１１０、を有し、フォトセンサ１０６を制御する。例えば、フォトセン
サ走査線駆動回路１１０は、特定の行におけるフォトセンサのみを動作させる機能を有す
る。また、フォトセンサ信号線読み出し回路１０９は、特定の列におけるフォトセンサの
出力信号を取り出す機能を有する。
フォトセンサ信号線読み出し回路１０９の構成の一例を図２に示す。図２において、第
１のＡ／Ｄ変換回路（ＡＤＣ）２０１〜第３のＡＤＣ２０３、ＡＤＣ制御回路２０４、第
１のフォトセンサ信号線２０５〜第３のフォトセンサ信号線２０７、フォトセンサ信号線
読み出し回路出力信号線２０８、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号
線２１１、第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣイネーブル信号線２１４
、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１７、第１の
ＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２２０、第１のＡＤＣセ
ット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１のＡＤＣセット２信号線
２２４〜第３のＡＤＣセット２信号線２２６、である。
ＡＤＣ制御回路２０４は、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号線２
１１の各々の電位から、フォトセンサ信号線読み出し回路出力信号線２０８に出力する電
位を生成する。具体的には、第１のＡＤＣ出力信号線２０９〜第３のＡＤＣ出力信号線２
１１のうち一つを選択し、当該信号線の電位を、フォトセンサ信号線読み出し回路出力信
号線２０８に出力する。また、ＡＤＣ制御回路２０４は、第１のＡＤＣ出力信号線２０９
〜第３のＡＤＣ出力信号線２１１、第１のＡＤＣイネーブル信号線２１２〜第３のＡＤＣ
イネーブル信号線２１４、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット
１信号線２１７、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線
２２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１
のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６に各々出力する電位
を生成する。ＡＤＣ制御回路２０４は、シフトレジスタを有する。シフトレジスタにより
第１のＡＤＣ２０１〜第３のＡＤＣ２０３の各々に与えられる電位が生成され、第１のＡ
ＤＣ２０１〜第３のＡＤＣ２０３に順次供給される。第１のＡＤＣ２０１〜第３のＡＤＣ
２０３各々に与えられる電位は、第１のＡＤＣ２０１〜第３のＡＤＣ２０３の制御信号と
して用いることができる。ＡＤＣ制御回路２０４は、例えば第１乃至第５のシフトレジス
タを有することができる。すなわち、ＡＤＣ制御回路２０４は、第１のＡＤＣイネーブル
信号線２１２〜第３のＡＤＣイネーブル信号線２１４の各々に信号を与える第１のシフト
レジスタと、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１信号線２１
７の各々に信号を与える第２のシフトレジスタと、第１のＡＤＣリセット２信号線２１８
〜第３のＡＤＣリセット２信号線２２０の各々に信号を与える第３のシフトレジスタと、
第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３の各々に信号を
与える第４のシフトレジスタと、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセッ
ト２信号線２２６の各々に信号を与える第５のシフトレジスタとを有することができる。
また、第１乃至第５のシフトレジスタのうち、任意の２つ以上のシフトレジスタを一つの
シフトレジスタに統合することができる。
ここで、ＡＤＣ制御回路２０４の動作を説明する前に、理解を容易にするため、ＡＤＣ
２０１の動作について詳述しておく。
ＡＤＣ２０１の構成の一例を図３に示す。ここで、ＡＤＣ２０１は、逐次変換方式のＡ
／Ｄ変換回路とする。図３において、比較回路（ＣＭＰ）３０１、逐次変換レジスタ（Ｓ
ＡＲ）３０２、Ｄ／Ａ変換回路（ＤＡＣ）３０３、ＣＭＰ出力信号線３０４、第１のＳＡ
Ｒ出力信号線３０５、第２のＳＡＲ出力信号線３０６、ＤＡＣ出力信号線３０７、である
。第１のＳＡＲ出力信号線３０５と、第２のＳＡＲ出力信号線３０６と、はＡＤＣ出力信
号線２０９を構成する。すなわち、ＡＤＣ出力信号線２０９は、図３においては、２ビッ
トの信号線の例を示している。
ＣＭＰ３０１は、フォトセンサ信号線２０５と、ＤＡＣ出力信号線３０７と、を入力信
号線とし、両信号線の電位の比較を行い、比較結果に伴い、ＣＭＰ出力信号線３０４に、
”Ｈ”もしくは”Ｌ”を出力する。ここでは、フォトセンサ信号線２０５の電位の方が、
ＤＡＣ出力信号線３０７の電位より高い場合に”Ｈ”、低い場合に”Ｌ”、を出力するも
のとする。また、ＣＭＰ３０１は、ＡＤＣイネーブル信号線２１２の電位を制御すること
で、動作もしくは停止とすることができる。ＣＭＰ３０１が停止中は、ＣＭＰ３０１にお
ける消費電力を著しく低減することができる。これは、例えば、ＣＭＰ３０１に供給する
電源電圧を停止することで実現できる。ここでは、ＡＤＣイネーブル信号線２１２の電位
が”Ｈ”の場合にＣＭＰ３０１が動作し、”Ｌ”の場合にＣＭＰ３０１が停止するものと
する。
ＳＡＲ３０２において、ＡＤＣセット１信号線２２１の電位を制御することで、第１の
保持回路３０８にＣＭＰ出力信号線３０４の電位に応じた電位を保持する。ＡＤＣセット
２信号線２２４の電位を制御することで、第２の保持回路３０９に、ＣＭＰ出力信号線３
０４の電位に応じた電位を保持する。リセット１信号線２１５の電位を制御することで、
第１の保持回路３０８及び第２の保持回路３０９に保持された電位をリセットすることが
できる。リセット２信号線２１８の電位を制御することで、第２の保持回路３０９に保持
された電位をリセットすることができる。
このような、第１の保持回路３０８、第２の保持回路３０９は、レベルセンシティブラ
ッチ、エッジセンシティブラッチ、などで構成することができる。ここでは、第１の保持
回路３０８、第２の保持回路３０９をエッジセンシティブラッチで構成するものとし、Ａ
ＤＣセット１信号線２２１（又はＡＤＣセット２信号線２２４）の電位が”Ｌ”から”Ｈ
”に変化した際に、ＣＭＰ出力信号線３０４の電位が”Ｈ”ならば、第１の保持回路３０
８（又は第２の保持回路３０９）に”Ｈ”を保持し、ＣＭＰ出力信号線３０４の電位が”
Ｌ”ならば、第１の保持回路３０８（又は第２の保持回路３０９）に”Ｌ”を保持するも
のとする。また、リセット１信号線２１５の電位を”Ｈ”とすることで、第１の保持回路
３０８に”Ｈ”、第２の保持回路３０９に”Ｌ”を保持し、リセット２信号線２１８の電
位を”Ｈ”とすることで、第２の保持回路３０９に”Ｈ”が保持されるものとする。
また、ＳＡＲ３０２において、第１の保持回路３０８と、第２の保持回路３０９と、に
保持された電位は、第１のＳＡＲ出力信号線３０５と、第２のＳＡＲ出力信号線３０６と
、に各々出力される。
ＤＡＣ３０３は、第１のＳＡＲ出力信号線３０５の電位と、第２のＳＡＲ出力信号線３
０６の電位と、で一意に決まる電位を、ＤＡＣ出力信号線３０７に出力する。ここでは、
第１のＳＡＲ出力信号線３０５の電位と、第２のＳＡＲ出力信号線３０６の電位と、が各
々（”Ｌ”、”Ｌ”）、（”Ｌ”、”Ｈ”）、（”Ｈ”，”Ｌ”）、（”Ｈ”、”Ｈ”）
の場合、ＤＡＣ出力信号線３０７に、０Ｖ、１Ｖ、２Ｖ、３Ｖを各々出力するものとする
。このような、ＤＡＣ３０３は、抵抗方式、容量方式、などで実現することができる。
次に、ＡＤＣ２０１の動作の一例を、図４に示すタイミングチャートを用いて説明する
。図４において、信号４０１〜信号４１０は、各々、フォトセンサ信号線２０５、ＡＤＣ
イネーブル信号線２１２、ＡＤＣリセット１信号線２１５、ＡＤＣリセット２信号線２１
８、ＡＤＣセット１信号線２２１、ＡＤＣセット２信号線２２４、ＣＭＰ出力信号線３０
４、第１のＳＡＲ出力信号線３０５、第２のＳＡＲ出力信号線３０６、ＤＡＣ出力信号線
３０７、の電位に対応する。なお、フォトセンサ信号線２０５の電位（信号４０１）の電
位は、１．５Ｖとする。
ＡＤＣ２０１の動作は、まず、ＡＤＣリセット１信号線２１５（信号４０３）の電位を
”Ｈ”とすると、第１の保持回路３０８と、第２の保持回路３０９と、に保持された電位
がリセットされ、第１のＳＡＲ出力信号線３０５（信号４０８）の電位が”Ｈ”、第２の
ＳＡＲ出力信号線３０６（信号４０９）の電位が”Ｌ”となる。また、ＤＡＣ出力信号線
３０７（信号４１０）の電位は２Ｖとなる。
次に、ＡＤＣイネーブル信号線２１２（信号４０２）の電位を”Ｈ”とすると、ＣＭＰ
３０１が動作し、フォトセンサ信号線２０５（信号４０１）の電位（１．５Ｖ）と、ＤＡ
Ｃ出力信号線３０７（信号４１０）の電位（２Ｖ）と、を比較し、ＤＡＣ出力信号線３０
７（信号４１０）の電位の方が高いので、ＣＭＰ出力信号線３０４（信号４０７）の電位
は”Ｌ”となる。
次に、ＡＤＣセット１信号線２２１（信号４０５）の電位を”Ｈ”とすると、第１の保
持回路３０８に”Ｌ”が保持され、第１のＳＡＲ出力信号線３０５（信号４０８）の電位
が”Ｌ”となる。また、ＤＡＣ出力信号線３０７（信号４１０）の電位は０Ｖとなる。な
お、フォトセンサ信号線２０５（信号４０１）の電位（１．５Ｖ）と、ＤＡＣ出力信号線
３０７（信号４１０）の電位（０Ｖ）と、を比較し、ＤＡＣ出力信号線３０７（信号４１
０）の電位の方が低いので、ＣＭＰ出力信号線３０４（信号４０７）の電位は”Ｈ”とな
る。
次に、ＡＤＣイネーブル信号線２１２（信号４０２）の電位を”Ｌ”とすると、ＣＭＰ
３０１が停止する。
次に、ＡＤＣリセット２信号線２１８（信号４０４）の電位を”Ｈ”とすると、第２の
保持回路３０９に保持された電位がリセットされ、第２のＳＡＲ出力信号線３０６（信号
４０９）の電位が”Ｈ”となる。また、ＤＡＣ出力信号線３０７（信号４１０）の電位は
１Ｖとなる。
次に、ＡＤＣイネーブル信号線２１２（信号４０２）の電位を”Ｈ”とすると、ＣＭＰ
３０１が動作し、フォトセンサ信号線２０５（信号４０１）の電位（１．５Ｖ）と、ＤＡ
Ｃ出力信号線３０７（信号４１０）の電位（１Ｖ）と、を比較し、ＤＡＣ出力信号線３０
７（信号４１０）の電位の方が低いので、ＣＭＰ出力信号線３０４（信号４０７）の電位
は”Ｈ”となる。
次に、ＡＤＣセット２信号線２２４（信号４０６）の電位を”Ｈ”とすると、第２の保
持回路３０９に”Ｈ”が保持される。ここでは、もともと第２の保持回路３０９には”Ｈ
”が保持されているため、第２のＳＡＲ出力信号線３０６（信号４０９）の電位は変わら
ず”Ｈ”のままである。また、ＤＡＣ出力信号線３０７（信号４１０）の電位も１Ｖのま
まである。
以上の結果、ＡＤＣ出力信号線２０９より、Ａ／Ｄ変換データとして、”Ｌ”、”Ｈ”
が出力される。
以上のように、逐次変換方式のＡ／Ｄ変換回路では、ＳＡＲにおける保持回路に保持す
る電位を変更することで、ＤＡＣ出力を逐次変更し、被測定電位と比較していくことで、
被測定電位を決定していく。ここでは、２ビットのＡ／Ｄ変換回路の場合について説明し
たが、より多数のビットにおけるＡ／Ｄ変換回路についても、同様な方式により、動作が
行える。
さて、図２において、ＡＤＣ制御回路では、第１のＡＤＣ２０１〜第３のＡＤＣ２０３
でＡ／Ｄ変換により得られたデータをフォトセンサ信号線読み出し回路出力信号線２０８
から出力するが、これを、同時ではなく、時系列で順番に出力することが望ましい。なぜ
ならば、同時に出力する場合、フォトセンサ信号線読み出し回路出力信号線２０８の数が
増え、信号線をタッチパネルから取り出す際に、信号線を設けることが非常に煩雑となる
からである。この場合、第１のＡＤＣ２０１〜第３のＡＤＣ２０３でＡ／Ｄ変換したデー
タが、実際にフォトセンサ信号線読み出し回路出力信号線２０８から出力されるまでには
、時間差ができる。
言い換えると、第１のＡＤＣ２０１〜第３のＡＤＣ２０３におけるＡ／Ｄ変換は、一斉
に実行しなくても良い。即ち、当該ＡＤＣでＡ／Ｄ変換したデータが、フォトセンサ信号
線読み出し回路出力信号線２０８から出力されるまでに、Ａ／Ｄ変換が実行されていれば
いい。すなわち、第１のＡＤＣ２０１〜第３のＡＤＣ２０３におけるＡ／Ｄ変換を、同時
ではなく、時系列で順番に実行することも可能である。第１のＡＤＣ２０１〜第３のＡＤ
Ｃ２０３において、Ａ／Ｄ変換を時系列で順番に実行する手段として例えばシフトレジス
タを用いることができる。このシフトレジスタは、ＡＤＣ制御回路２０４が有する構成と
することができる。シフトレジスタを用いることにより、第１のＡＤＣ２０１〜第３のＡ
ＤＣ２０３に制御信号を順次供給することができる。なおここではＡＤＣの数が３つの場
合を示したが、ＡＤＣの数はこれに制限されるものではない。ＡＤＣの数は画素の列数等
に応じて増減させることができる。
このようにすることで、ＡＤＣにおける瞬間的な消費電力を、低減することができる。
また、一般に、ＡＤＣにおける消費電力は、Ａ／Ｄ変換精度（電圧分解能、階調）及びＡ
／Ｄ変換速度とトレードオフの関係にある。したがって、より高精度で高速のＡＤＣを用
いることができる。また、個々のＡＤＣにおけるＡ／Ｄ変換とデータ出力とを流れ作業（
パイプライン処理）で実行することになるため、個々のＡＤＣにおけるＡ／Ｄ変換に費や
す時間を長くすることができる。すなわち、相対的に、Ａ／Ｄ変換の速度が向上したこと
になる。
このように、画素の一列毎又は複数列毎にＡ／Ｄ変換回路を設けることにより高スルー
プットのＡ／Ｄ変換回路を形成することができる。ただし画素の一列毎又は複数列毎に設
けられた複数のＡ／Ｄ変換回路を一斉に動作させると、多数のＡ／Ｄ変換回路が動作する
タイミングで消費電力が瞬間的に上昇する。消費電力が瞬間的に上昇すると、電源線の電
圧降下が生じ、誤動作の原因となる。また、発熱のおそれもある。上記のとおり、Ａ／Ｄ
変換回路を一斉に動作させるのではなく、時系列で順次実行することにより、全てのＡ／
Ｄ変換回路が同時には動作しないので、瞬間的な消費電力の上昇を防止することができる
。複数のＡ／Ｄ変換回路の一を動作させている期間は、複数のＡ／Ｄ変換回路の他の少な
くとも一は動作させないようにすることができ、これにより瞬間的な消費電力の上昇を防
止することができる。その結果、Ａ／Ｄ変換回路における消費電力を低減した、高精度、
高速動作、低消費電力のタッチパネルを提供することができる。
（実施の形態２）
実施の形態１で示したようなタッチパネルにおいて、Ａ／Ｄ変換回路の動作の一例を示
すタイミングチャートを図５に示す。具体的には、ＡＤＣにおいて、Ａ／Ｄ変換を一斉に
実行するのではなく、時系列で順次実行する動作の一例を示すタイミングチャートを図５
に示す。
図５において、信号５０１〜信号５１５は、各々、図２における第１のＡＤＣイネーブ
ル信号線２１２〜第３のＡＤＣイネーブル信号線２１４、第１のＡＤＣリセット１信号線
２１５〜第３のＡＤＣリセット１信号線２１７、第１のＡＤＣリセット２信号線２１８〜
第３のＡＤＣリセット２信号線２２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤ
Ｃセット１信号線２２３、第１のＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信
号線２２６、の電位に対応する。
図４で説明したように、信号５０１、５０４、５０７、５１０、５１３を用いることで
、第１のＡＤＣ２０１を動作することができる。同様に、信号５０２、５０５、５０８、
５１１、５１４を用いることで、第２のＡＤＣ２０２を動作することができる。さらに、
信号５０３、５０６、５０９、５１２、５１５を用いることで、第３のＡＤＣ２０３を動
作することができる。
ここで、第１のＡＤＣイネーブル信号線２１２（信号５０１）〜第３のＡＤＣイネーブ
ル信号線２１４（信号５０３）は、”Ｈ”になる期間、すなわち、ＡＤＣ２０１〜ＡＤＣ
２０３におけるＣＭＰが動作している期間が、互いに重ならない点が特徴である。同時に
動作するＣＭＰを少なくすることで、瞬間的な消費電力を低減することができる。ＡＤＣ
２０１〜ＡＤＣ２０３におけるＣＭＰが動作している期間、すなわち第１のＡＤＣイネー
ブル信号線２１２（信号５０１）〜第３のＡＤＣイネーブル信号線２１４（信号５０３）
が”Ｈ”になる期間が、互いに重ならないように制御する手段として例えばシフトレジス
タを用いることができる。このシフトレジスタは、図２におけるＡＤＣ制御回路２０４が
有する構成とすることができる。シフトレジスタを用いることにより、第１のＡＤＣ２０
１〜第３のＡＤＣ２０３に制御信号を順次供給することができる。なおここではＡＤＣの
数が３つの場合を示したが、ＡＤＣの数はこれに制限されるものではない。ＡＤＣの数は
画素の列数等に応じて増減させることができる。
このように、Ａ／Ｄ変換回路を一斉に動作させるのではなく、時系列で順次実行するこ
とにより、全てのＡ／Ｄ変換回路が同時には動作しないので、瞬間的な消費電力の上昇を
防止することができる。複数のＡ／Ｄ変換回路の一を動作させている期間は、複数のＡ／
Ｄ変換回路の他の少なくとも一は動作させないようにすることができ、これにより瞬間的
な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路のそれぞれが動作して
いる期間は、互いに重ならないようにすることができ、これにより瞬間的な消費電力の上
昇を防止することができる。その結果、Ａ／Ｄ変換回路における消費電力を低減した、高
精度、高速動作、低消費電力のタッチパネルを提供することができる。
（実施の形態３）
図５に示すようなタイミングチャートを実現するシフトレジスタの一例を図６、図７に
示す。図６は、シフトレジスタの構成の一例を示す図である。図７は、シフトレジスタの
動作の一例を示すタイミングチャートである。
図５に示すようなタイミングチャートを実現するには、図５に示した全ての信号線の電
位を外部回路から供給する形態も可能である。しかしながら、タッチパネルの空間分解能
を向上する場合には、ＡＤＣの数が増大する。また、階調数を向上するためには、ＡＤＣ
のビット数が増大する。タッチパネルの性能向上に際して、空間分解能及び階調数は増大
する。したがって、外部回路から供給する形態では、特にタッチパネルの性能向上に際し
て、信号線の数は膨大になる。したがって、仮に、外部回路で全ての信号を生成すること
ができても、実際にタッチパネルに供給することは、現実的ではない。
そこで、図６に示すようなシフトレジスタを考える。ここでは、第１のＡＤＣイネーブ
ル信号線２１２〜第３のＡＤＣイネーブル信号線２１４の電位を生成するシフトレジスタ
のみを示すが、同様に、第１のＡＤＣリセット１信号線２１５〜第３のＡＤＣリセット１
信号線２１７、第１のＡＤＣリセット２信号線２１８〜第３のＡＤＣリセット２信号線２
２０、第１のＡＤＣセット１信号線２２１〜第３のＡＤＣセット１信号線２２３、第１の
ＡＤＣセット２信号線２２４〜第３のＡＤＣセット２信号線２２６、の電位を各々生成す
るシフトレジスタも構成できる。
図６において、シフトレジスタ６００は、第１のエッジセンシティブラッチ６０１〜第
９のエッジセンシティブラッチ６０９、クロック信号線６１０、スタート信号線６１１、
第１の出力信号線６１２〜第９の出力信号線６２０、を有する。エッジセンシティブラッ
チは、保持された電位がＱ端子から出力され、ＣＫ端子に”Ｌ”→”Ｈ”の信号が入力し
た時に、Ｄ端子の電位に保持内容が書き換えられる。なお、ここではラッチとしてエッジ
センシティブラッチを用いたが、これに限定されない。ラッチとしてレベルセンシティブ
ラッチを用いてもよい。
図７に、シフトレジスタ６００のタイミングチャートを示す。図７において、信号７０
１〜信号７１１は、各々、クロック信号線６１０、スタート信号線６１１、第１の出力信
号線６１２〜第９の出力信号線６２０の電位に対応する。クロック信号線６１０（信号７
０１）が”Ｌ”→”Ｈ”に変化する際に、第１のエッジセンシティブラッチ６０１が、ス
タート信号線６１１（信号７０２）の電位を取り込んで、第１の出力信号線６１２（信号
７０３）の電位を変化させる。以下、第２のエッジセンシティブラッチ６０２〜第９のエ
ッジセンシティブラッチ６０９は、１クロックずつ遅れながら、各々第２の出力信号線６
１３（信号７０４）〜第９の出力信号線６２０（信号７１１）の電位を変化させる。ここ
で、第１の出力信号線６１２、第５の出力信号線６１６、第９の出力信号線６２０を、各
々第１のＡＤＣイネーブル信号線２１２、第２のＡＤＣイネーブル信号線２１３、第３の
ＡＤＣイネーブル信号線２１４とすれば、図５に示すタイミングチャートを実現できるこ
とがわかる。
ここで、タッチパネルの空間分解能を向上する場合には、ＡＤＣが列方向に増大するが
、シフトレジスタの段数を同様に増大させればよい。したがって、外部から入力する信号
線数は変わらない。また、階調数を向上するためには、ＡＤＣのビット数を増大させるた
め、信号線の数もそれに伴い増大する。したがって、各々の信号線を制御するために、回
路規模が増大してしまう。しかし、シフトレジスタ方式にすることで、１ビットの増大に
つき、ＡＤＣの数に関わらず、シフトレジスタを数系統増やすだけで済む。例えば、上記
の構成の場合、１ビットの増大につき、セット信号を生成するシフトレジスタと、リセッ
ト信号を生成するシフトレジスタと、の２系統のシフトレジスタを増やせば良い。また、
信号線の本数について考えると、例えばセット信号線、リセット信号線がＡＤＣの数だけ
増加する。すなわち、１ビットの増加につきＡＤＣの数の２倍が増える。しかしながら、
セット信号とリセット信号とは、タッチパネル上で配線が行えるため、外部回路から供給
する場合に比べて、設置は容易である。したがって、ビット数の増大も容易に行える。す
なわち、高空間分解能、高諧調の画像読み取りを容易に実現することができる。なお、こ
れらのシフトレジスタは、図２におけるＡＤＣ制御回路２０４が有する構成とすることが
できる。
このように、Ａ／Ｄ変換回路を一斉に動作させるのではなく、時系列で順次実行するこ
とにより、全てのＡ／Ｄ変換回路が同時には動作しないので、瞬間的な消費電力の上昇を
防止することができる。複数のＡ／Ｄ変換回路の一を動作させている期間は、複数のＡ／
Ｄ変換回路の他の少なくとも一は動作させないようにすることができ、これにより瞬間的
な消費電力の上昇を防止することができる。複数のＡ／Ｄ変換回路のそれぞれが動作して
いる期間は、互いに重ならないようにすることができ、これにより瞬間的な消費電力の上
昇を防止することができる。
以上のようにすることで、高空間分解能、高諧調の画像読み取りを高速に行うことがで
き、消費電力を低減したタッチパネルを提供することができる。
（実施の形態４）
本実施の形態では、実施の形態１〜３で説明したタッチパネルを有する表示装置につい
て、図８、９を参照して説明する。本実施の形態において、タッチパネルはフォトセンサ
と表示素子を有している。表示素子として液晶素子や発光素子を用いることができる。
図８は、実施の形態１〜３で説明したタッチパネルを有する表示装置において、表示素
子として液晶素子を用いた液晶表示装置の断面の一例を示す図である。バックライトから
の光が被検出物である指８３５で反射し、フォトセンサ８０３に照射される状態を示して
いる。
基板８００としてはガラス基板又は石英基板等の透光性基板を用いる。基板８００上に
は、薄膜トランジスタ８０１、薄膜トランジスタ８０２、及びフォトセンサ８０３が設け
られている。フォトセンサ８０３は、ｎ型半導体層８１０、ｉ型半導体層８１１、及びｐ
型半導体層８１２が順に積層されて設けられている。ｎ型半導体層８１０は、一導電型を
付与する不純物元素（例えばリン）を含む。ｉ型半導体層８１１は、真性半導体である。
ｐ型半導体層８１２は、一導電型を付与する不純物元素（例えばボロン）を含む。
図８では、薄膜トランジスタ８０１及び薄膜トランジスタ８０２としてトップゲート型
の薄膜トランジスタを用いたが、これに限定されない。薄膜トランジスタ８０１及び薄膜
トランジスタ８０２としてボトムゲート型の薄膜トランジスタを用いてもよい。また、フ
ォトセンサ８０３は、ｎ型半導体層８１０、ｉ型半導体層８１１、及びｐ型半導体層８１
２の構成となっているが、これに限定されない。
本実施の形態では、薄膜トランジスタ８０１及び薄膜トランジスタ８０２の半導体層に
結晶性半導体層を用いることができる。例えば、多結晶シリコンを用いることができる。
しかしこれに限定されず、薄膜トランジスタ８０１及び薄膜トランジスタ８０２の半導体
層に、非晶質シリコン、単結晶シリコン、ペンタセン等の有機半導体、または酸化物半導
体等を用いてもよい。なお、基板８００上に単結晶シリコンを用いた半導体層を形成する
場合は、表面から所定の深さに損傷領域が設けられた単結晶シリコン基板と基板８００と
を接合し、当該損傷領域で単結晶シリコン基板を分離することによって形成することがで
きる。また、酸化物半導体としては、インジウム、ガリウム、アルミニウム、亜鉛及びス
ズから選んだ元素の複合酸化物を用いることができる。
絶縁層８０４は、薄膜トランジスタ８０１及び薄膜トランジスタ８０２上を覆って設け
られている。絶縁層８０４上には絶縁層８０５が設けられ、絶縁層８０５上には絶縁層８
０６が設けられている。画素電極８０７は絶縁層８０６上に設けられ、フォトセンサ８０
３と下部電極８０８は絶縁層８０５上に設けられている。下部電極８０８によって、絶縁
層８０５に設けられた開口部を介して、フォトセンサ８０３と薄膜トランジスタ８０１と
が電気的に接続される。
また、対向基板８２０には、対向電極８２１、カラーフィルタ層８２２、及びオーバー
コート層８２３が設けられている。対向基板８２０と基板８００はシール材によって固定
され、スペーサ８２５によって基板間隔が概ね一定の距離に保たれている。画素電極８０
７と対向電極８２１が液晶層８２４を挟持することで、液晶素子を構成している。
カラーフィルタ層８２２は、図８に示すようにフォトセンサ８０３と画素電極８０７の
両方と重なるように設けるとよい。
また、フォトセンサ８０３は、図８に示すように薄膜トランジスタ８０２のゲート電極
８１３と重なっており、薄膜トランジスタ８０２の信号線８１４とも重なるように設けて
もよい。
本実施の形態の液晶表示装置には、バックライトが設けられている。図８では、バック
ライトは基板８００側に設けられ、破線の矢印で示す方向に光が照射されている。バック
ライトとしては、冷陰極管（Ｃｏｌｄ−Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａ
ｍｐ：ＣＣＦＬ）又は白色の発光ダイオードを用いることができる。白色の発光ダイオー
ドは、冷陰極管よりも明るさの調整範囲が広いため好ましい。
また、フォトセンサ８０３を例えば駆動回路部にも設けて外光を検出し、使用環境に応
じた表示が可能となるようにバックライトの明るさ（輝度）を調節することもできる。
また、バックライトは上記構成に限定されない。例えば、ＲＧＢの発光ダイオード（Ｌ
ＥＤ）を用いてバックライトを構成してもよいし、ＲＧＢのＬＥＤバックライトを順次点
灯させてフィールドシーケンシャル方式でカラー表示してもよい。この場合にはカラーフ
ィルタ層は不要である。
ここで、図８に示す液晶表示装置の作製方法の一例について簡単に説明する。
まず、活性層として結晶性半導体層を有するトップゲート構造の薄膜トランジスタを作
製する。ここではゲート電極８１３を有する薄膜トランジスタ８０２と、フォトセンサ８
０３と電気的に接続される薄膜トランジスタ８０１を同一基板上に形成する。それぞれの
トランジスタとして、ｎ型薄膜トランジスタ又はｐ型薄膜トランジスタを用いることがで
きる。また、これらのトランジスタと同一の工程で保持容量を形成することができる。な
お、保持容量は、半導体層を下部電極とし、容量配線を上部電極とし、薄膜トランジスタ
８０１及び薄膜トランジスタ８０２のゲート絶縁膜と同一の工程で形成される絶縁膜を誘
電体とすればよい。
また、層間絶縁層の一つである絶縁層８０４にはコンタクトホールが形成され、それぞ
れの半導体層と電気的に接続されるソース電極又はドレイン電極、若しくは、上方の配線
と接続される接続電極を形成する。また、フォトセンサ８０３と電気的に接続される薄膜
トランジスタ８０１の信号線も同一の工程で形成される。薄膜トランジスタ８０２の信号
線８１４も同一の工程で形成される。
次に、信号線８１４を覆う絶縁層８０５を形成する。なお、本実施の形態では、透過型
の液晶表示装置を例として示しているので、絶縁層８０５には可視光を透過することので
きる絶縁性材料を用いる。次に、絶縁層８０５にコンタクトホールを形成し、絶縁層８０
５上に下部電極８０８を形成する。
そして、下部電極８０８の少なくとも一部と重なるようにフォトセンサ８０３を形成す
る。下部電極８０８は、フォトセンサ８０３と、薄膜トランジスタ８０１とを電気的に接
続させる電極である。フォトセンサ８０３は、ｎ型半導体層８１０、ｉ型半導体層８１１
及びｐ型半導体層８１２が順に積層されて形成される。本実施の形態では、プラズマＣＶ
Ｄ法を用いることで、リンを含む微結晶シリコンによりｎ型半導体層８１０を形成し、非
晶質シリコンによりｉ型半導体層８１１を形成し、ボロンを含む微結晶シリコンによりｐ
型半導体層８１２を形成する。
次に、フォトセンサ８０３を覆う絶縁層８０６を形成する。透過型の液晶表示装置の場
合は、絶縁層８０６に可視光を透過することのできる絶縁性材料を用いる。その後、絶縁
層８０６にコンタクトホールを形成し、絶縁層８０６上に画素電極８０７を形成する。画
素電極８０７と同一の層によりフォトセンサ８０３の上部電極であるｐ型半導体層８１２
と電気的に接続される配線も形成する。
次に、絶縁層８０６上にスペーサ８２５を形成する。図８では、スペーサ８２５として
柱状スペーサ（ポストスペーサ）を設けたが、球状スペーサ（ビーズスペーサ）を用いて
もよい。
次に、液晶層８２４としてＴＮ液晶等を用いる場合には、画素電極８０７上に配向膜を
塗布し、ラビング処理を行う。
一方で、対向基板８２０上にはカラーフィルタ層８２２、オーバーコート層８２３、対
向電極８２１を形成し、対向電極８２１上に配向膜を塗布し、ラビング処理を行う。
その後、基板８００の配向膜が塗布された面と、対向基板８２０の配向膜が塗布された
面とを、シール材により貼り合わせる。これらの基板間には液晶滴下法又は液晶注入法に
より液晶を配置し、液晶層８２４を形成する。
なお、液晶層８２４は、配向膜を用いないブルー相を示す液晶を用いて形成してもよい
。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリッ
ク相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現
しないため、液晶層８２４に適用するには、温度範囲を改善するために５重量％以上のカ
イラル剤を混合させた液晶組成物を用いる。ブルー相を示す液晶とカイラル剤とを含む液
晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的に等方性であるため配向処
理が不要であり、視野角依存性が小さい。
次に、実施の形態１〜３で説明したタッチパネルを有する表示装置において、表示素子
として発光素子を用いたエレクトロルミネセンス表示装置（以下、「ＥＬ表示装置」とい
う。）について説明する。
図９は、上記タッチパネルを有する表示装置において、発光素子としてＥＬ素子（例え
ば、有機ＥＬ素子、無機ＥＬ素子、又は有機物及び無機物を含むＥＬ素子）を用いたＥＬ
表示素子の断面の一例を示す図である。ＥＬ素子９２７から発せられた光が被検出物であ
る指９３５で反射し、フォトセンサ９０３に照射される状態を示している。
図９において、基板９００上には、薄膜トランジスタ９０１、薄膜トランジスタ９０２
、及びフォトセンサ９０３が設けられている。フォトセンサ９０３は、ｎ型半導体層９１
０、ｉ型半導体層９１１、及びｐ型半導体層９１２が積層されて設けられている。基板９
００は、シール材によって対向基板９２０に固定されている。
絶縁層９０４は、薄膜トランジスタ９０１及び薄膜トランジスタ９０２上を覆って設け
られている。絶縁層９０４上には絶縁層９０５が設けられ、絶縁層９０５上には絶縁層９
０６が設けられている。ＥＬ素子９２７は絶縁層９０６上に設けられ、フォトセンサ９０
３は絶縁層９０５上に設けられている。フォトセンサ９０３のｎ型半導体層９１０によっ
て、絶縁層９０５に設けられた開口部を介して、フォトセンサ９０３と薄膜トランジスタ
９０１とが電気的に接続されている。
また、センサ用配線９０９によって、ｐ型半導体層９１２と他の配線とが電気的に接続
されている。
ＥＬ素子９２７は、画素電極９２３、発光層９２４、対向電極９２５が積層されて設け
られている。なお、バンク９２６によって隣り合う画素同士の発光層が区切られている。
薄膜トランジスタ９０１及び薄膜トランジスタ９０２として、ｎ型薄膜トランジスタ又
はｐ型薄膜トランジスタを用いることができる。画素電極９２３が陰極として機能する場
合は、電流の向きを考慮して、画素電極９２３と電気的に接続する薄膜トランジスタ９０
２をｎ型薄膜トランジスタとすることが好ましい。また、画素電極９２３が陽極として機
能する場合は、薄膜トランジスタ９０２をｐ型薄膜トランジスタとすることが好ましい。
なお本実施の形態は、実施の形態１〜３と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１〜４で説明したタッチパネル或いはタッチパネルを有
する表示装置を表示部に適用した電子機器の一例について、図１０（Ａ）（Ｂ）、図１１
（Ａ）（Ｂ）を用いて説明する。
図１０（Ａ）に、上記実施の形態で説明したタッチパネルを適用したモニタ型タッチパ
ネルを示す。図１０（Ａ）に示すモニタ型タッチパネルは、筐体１０１１、表示部１０１
２、支持台１０１３を有する。筐体１０１１に上記実施の形態で説明したタッチパネルが
内蔵され、表示部１０１２の各画素にはフォトセンサが設けられており、表示部１０１２
は表示機能と情報入力機能を有する。上記実施の形態で説明したタッチパネルを適用する
ことで高感度な検出が可能になるため、読み取り精度の高いモニタ型タッチパネルを得る
ことができる。
図１０（Ｂ）に、上記実施の形態で説明したタッチパネルを適用した携帯型遊技機を示
す。図１０（Ｂ）に示す携帯型遊技機は、筐体１０２１、第１の表示部１０２２、第２の
表示部１０２３、スピーカ部１０２４、操作キー１０２５、記録媒体挿入部１０２６、外
部接続ポート１０２７、ＬＥＤランプ１０２８、マイクロフォン１０２９を有する。図１
０（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み
出して第１の表示部１０２２及び第２の表示部１０２３に画像を表示する機能を有する。
更には、他の携帯型遊技機と無線通信を行って情報を共有することも可能である。第１の
表示部１０２２及び第２の表示部１０２３の一方又は双方に上記実施の形態で説明したタ
ッチパネルを適用することで高感度な検出が可能になる。そのため、読み取り精度が高く
、セキュリティ性の向上を図ることができ、従来よりも複雑で高度なゲームを提供するこ
とができるゲーム機器を得ることができる。
図１１（Ａ）（Ｂ）に、上記実施の形態で説明したタッチパネルを適用した携帯電話機
（所謂、スマートフォン）の一例を示す。図１１（Ａ）に示す携帯電話機は、筐体１１０
０、表示部１１０１、操作ボタン１１０２、外部接続ポート１１０３、スピーカ１１０４
及びマイク１１０５を有する。表示部１１０１を指等で触れることで、携帯電話機に情報
を入力することができる。
表示部１１０１の画面は主として３つのモードがある。第１は、主に画像の表示を行う
表示モードであり、第２は、主に文字等の情報を入力する入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示／入力モードである。
図１１（Ｂ）は、入力モード時の携帯電話機の正面図を示す。図１１（Ｂ）に示すよう
に、表示部１１０１には、キーボード１１０６が表示され、また、画面１１０７には、キ
ーボード１１０６から入力された文字を表示する。入力モードでは、文字の入力操作を優
先するため、表示部１１０１の画面のほぼ全体にキーボード１１０６が表示される。キー
ボード１１０６のキー配列は使用する言語によって、変更される。
なお、図１１（Ａ）（Ｂ）に示す携帯電話機の内部に、加速度センサ等の傾きを検出す
るセンサを設けることで、携帯電話機の向き（縦か横か）を判断し、表示部１１０１の画
面表示を自動的に切り替えることができる。
また、画面モードの切り替えは、表示部１１０１への接触（タッチ操作）、または操作
ボタン１１０２の操作により行われる。また、表示部１１０１に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部１１０１に表示する画像信号
が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えると
いった構成にすることも可能である。
また、入力モードにおいて、表示部１１０１内に設けられたフォトセンサで検知される
信号を判定し、表示部１１０１へのタッチ操作による入力が一定期間行われない場合には
、画面を入力モードから表示モードに切り替える構成としてもよい。
表示部１１０１には、上記実施の形態で説明したタッチパネルを適用することができる
。例えば、表示部１１０１に掌又は指等を触れることで、掌紋又は指紋等を撮像し、本人
認証を行うことができる。また、表示部１１０１に近赤外光を発光するバックライト又は
近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもで
きる。上記実施の形態で説明したタッチパネルを適用することで高感度な検出が可能にな
るため、読み取り精度の高いタッチパネルを有する携帯電話機を得ることができる。その
ため、例えば利用者の指紋を登録しておくことで、登録済みの利用者のみが使用可能な、
セキュリティ性が高い携帯電話機を得ることができる。
以上のように、上記実施の形態で説明したタッチパネルを適用することにより、上記効
果を有する表示部を有する電子機器を得ることができる。
なお本実施の形態は、実施の形態１〜４と自由に組み合わせることができる。
１００ タッチパネル
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子信号線駆動回路
１０８ 表示素子走査線駆動回路
１０９ フォトセンサ信号線読み出し回路
１１０ フォトセンサ走査線駆動回路
２０１ Ａ／Ｄ変換回路
２０２ Ａ／Ｄ変換回路
２０３ Ａ／Ｄ変換回路

Claims (5)

  1. 被検出物が接触したか否かを読み取る機能を有する複数のセンサと、前記センサを制御する機能を有する第１の回路と、を有し、
    前記第１の回路は、前記センサの出力信号を読み出す機能を有する第２の回路を有し、
    前記第２の回路は、複数のＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路を制御する機能を有する第３の回路と、を有し、
    前記第３の回路は、シフトレジスタを有し、
    前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数のセンサの一列毎又は複数列毎に設けられ、
    前記シフトレジスタは、前記複数のＡ／Ｄ変換回路に制御信号を順次供給する機能を有することを特徴とするタッチセンサを有する装置。
  2. 被検出物が接触したか否かを読み取る機能を有する複数のセンサと、前記センサを制御する機能を有する第１の回路と、を有し、
    前記第１の回路は、前記センサの出力信号を読み出す機能を有する第２の回路を有し、
    前記第２の回路は、複数のＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路を制御する機能を有する第３の回路と、を有し、
    前記第３の回路は、シフトレジスタを有し、
    前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数のセンサの一列毎又は複数列毎に設けられ、
    前記シフトレジスタは、前記複数のＡ／Ｄ変換回路のいずれか一を動作させる信号を供給する機能を有することを特徴とするタッチセンサを有する装置。
  3. 被検出物が接触したか否かを読み取る機能を有する複数のセンサと、複数の表示素子と、複数のトランジスタと、前記センサを制御する機能を有する第１の回路と、を有し、
    前記第１の回路は、前記センサの出力信号を読み出す機能を有する第２の回路を有し、
    前記第２の回路は、複数のＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路を制御する機能を有する第３の回路と、を有し、
    前記第３の回路は、シフトレジスタを有し、
    前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数のセンサの一列毎又は複数列毎に設けられ、
    前記シフトレジスタは、前記複数のＡ／Ｄ変換回路に制御信号を順次供給する機能を有することを特徴とする表示装置。
  4. 被検出物が接触したか否かを読み取る機能を有する複数のセンサと、複数の表示素子と、複数のトランジスタと、前記センサを制御する機能を有する第１の回路と、を有し、
    前記第１の回路は、前記センサの出力信号を読み出す機能を有する第２の回路を有し、
    前記第２の回路は、複数のＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路を制御する機能を有する第３の回路と、を有し、
    前記第３の回路は、シフトレジスタを有し、
    前記複数のＡ／Ｄ変換回路はそれぞれ、前記複数のセンサの一列毎又は複数列毎に設けられ、
    前記シフトレジスタは、前記複数のＡ／Ｄ変換回路のいずれか一を動作させる信号を供給する機能を有することを特徴とする表示装置。
  5. 請求項３又は請求項４において、
    前記トランジスタは、酸化物半導体を有することを特徴とする表示装置。
JP2014041362A 2008-12-24 2014-03-04 タッチセンサを有する装置、及び表示装置 Expired - Fee Related JP5781651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014041362A JP5781651B2 (ja) 2008-12-24 2014-03-04 タッチセンサを有する装置、及び表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008327920 2008-12-24
JP2008327920 2008-12-24
JP2014041362A JP5781651B2 (ja) 2008-12-24 2014-03-04 タッチセンサを有する装置、及び表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013140519A Division JP5496397B2 (ja) 2008-12-24 2013-07-04 表示装置

Publications (2)

Publication Number Publication Date
JP2014099216A true JP2014099216A (ja) 2014-05-29
JP5781651B2 JP5781651B2 (ja) 2015-09-24

Family

ID=42265315

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009284245A Expired - Fee Related JP5313853B2 (ja) 2008-12-24 2009-12-15 センサを有する装置、及び表示装置
JP2013140519A Expired - Fee Related JP5496397B2 (ja) 2008-12-24 2013-07-04 表示装置
JP2014041362A Expired - Fee Related JP5781651B2 (ja) 2008-12-24 2014-03-04 タッチセンサを有する装置、及び表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009284245A Expired - Fee Related JP5313853B2 (ja) 2008-12-24 2009-12-15 センサを有する装置、及び表示装置
JP2013140519A Expired - Fee Related JP5496397B2 (ja) 2008-12-24 2013-07-04 表示装置

Country Status (4)

Country Link
US (1) US9035908B2 (ja)
JP (3) JP5313853B2 (ja)
TW (1) TWI534683B (ja)
WO (1) WO2010074011A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265244B (zh) * 2008-12-24 2015-08-26 株式会社半导体能源研究所 触摸面板及其驱动方法
US8624875B2 (en) * 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
JP5740132B2 (ja) 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP2011123876A (ja) * 2009-11-12 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
KR101791253B1 (ko) 2010-03-08 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기 및 전자 시스템
WO2011111530A1 (en) 2010-03-11 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5823740B2 (ja) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5797471B2 (ja) * 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
US8605059B2 (en) * 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
TWI408437B (zh) * 2010-09-09 2013-09-11 液晶顯示器
TWI524239B (zh) * 2010-10-08 2016-03-01 友達光電股份有限公司 判斷觸碰位置的方法
US8648834B2 (en) * 2011-05-16 2014-02-11 Pixart Imaging, Inc. Controller and ADC for low power operation of touchscreen device
KR101953250B1 (ko) * 2012-07-12 2019-02-28 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 구동 방법
US9626889B2 (en) 2012-09-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method and program for driving information processing device
TWI476774B (zh) * 2012-11-02 2015-03-11 Au Optronics Corp 移位暫存器
CN104898896B (zh) * 2015-05-12 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、光学触控屏和显示装置
US10585506B2 (en) 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
KR102446751B1 (ko) * 2015-12-01 2022-09-26 엘지디스플레이 주식회사 표시장치와 그 구동회로 및 구동방법
KR102636681B1 (ko) * 2016-11-01 2024-02-14 엘지디스플레이 주식회사 드라이버 집적회로와 그를 포함한 표시장치
CN106773273B (zh) * 2017-03-09 2020-02-18 京东方科技集团股份有限公司 显示装置和显示装置的驱动方法
CN107223203B (zh) * 2017-04-19 2018-07-06 深圳市汇顶科技股份有限公司 光强检测方法、装置及智能终端
CN118647237A (zh) 2018-09-14 2024-09-13 株式会社半导体能源研究所 显示装置、显示模块及电子设备
WO2020165686A1 (ja) 2019-02-15 2020-08-20 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN110035176B (zh) * 2019-03-25 2021-01-01 努比亚技术有限公司 一种移动终端的亮度调节方法、移动终端及存储介质
TWI750604B (zh) * 2020-03-06 2021-12-21 南臺學校財團法人南臺科技大學 光電式身份辨識系統
CN111752030B (zh) * 2020-07-29 2023-09-19 京东方科技集团股份有限公司 显示基板、液晶显示面板及液晶显示装置
CN114333568A (zh) * 2020-10-09 2022-04-12 群创光电股份有限公司 显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011209B1 (ja) * 1998-11-16 2000-02-21 日本電気株式会社 イメージセンサ
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4364452B2 (ja) 2000-05-09 2009-11-18 株式会社半導体エネルギー研究所 携帯型情報通信装置
KR100771258B1 (ko) * 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
JP4560205B2 (ja) * 2000-12-18 2010-10-13 キヤノン株式会社 Ａ／ｄ変換器及びそれを用いた固体撮像装置
JP3501760B2 (ja) * 2001-01-24 2004-03-02 富士通フロンテック株式会社 Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法
US20050219229A1 (en) * 2004-04-01 2005-10-06 Sony Corporation Image display device and method of driving image display device
JP4161929B2 (ja) 2004-04-01 2008-10-08 ソニー株式会社 画像表示装置および画像表示装置の駆動方法
JP4274027B2 (ja) 2004-04-06 2009-06-03 ソニー株式会社 画像表示装置および画像表示装置の駆動方法
US7602380B2 (en) * 2004-08-10 2009-10-13 Toshiba Matsushita Display Technology Co., Ltd. Display device with optical input function
JP2006244407A (ja) 2005-03-07 2006-09-14 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2006244218A (ja) * 2005-03-04 2006-09-14 Toshiba Matsushita Display Technology Co Ltd センサ内蔵表示装置
JP2007183706A (ja) 2006-01-04 2007-07-19 Epson Imaging Devices Corp タッチセンサシステム
JP2008242268A (ja) 2007-03-28 2008-10-09 Fujifilm Corp 光学シート及びそれを用いたバックライトユニット
US20090195511A1 (en) * 2008-02-04 2009-08-06 Jeffrey Scott Cites Touch sensitive display employing an SOI substrate and integrated sensing circuitry
JP4919094B2 (ja) * 2008-04-18 2012-04-18 ソニー株式会社 画像表示装置および画像表示装置の駆動方法

Also Published As

Publication number Publication date
US20100156850A1 (en) 2010-06-24
TWI534683B (zh) 2016-05-21
TW201040816A (en) 2010-11-16
JP5496397B2 (ja) 2014-05-21
WO2010074011A1 (en) 2010-07-01
US9035908B2 (en) 2015-05-19
JP5313853B2 (ja) 2013-10-09
JP2013218730A (ja) 2013-10-24
JP2010170537A (ja) 2010-08-05
JP5781651B2 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP5781651B2 (ja) タッチセンサを有する装置、及び表示装置
JP6416851B2 (ja) 半導体装置
JP5331639B2 (ja) タッチパネル
US9874979B2 (en) Touch panel and electronic device
JP5202395B2 (ja) タッチパネル、電子機器
TWI436322B (zh) 光敏電路以及光敏顯示器系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150715

R150 Certificate of patent or registration of utility model

Ref document number: 5781651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees