JP2002217733A - Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法 - Google Patents
Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法Info
- Publication number
- JP2002217733A JP2002217733A JP2001015650A JP2001015650A JP2002217733A JP 2002217733 A JP2002217733 A JP 2002217733A JP 2001015650 A JP2001015650 A JP 2001015650A JP 2001015650 A JP2001015650 A JP 2001015650A JP 2002217733 A JP2002217733 A JP 2002217733A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- quantization width
- quantization
- unit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 本発明は、その量子化幅を自由に設定できる
ようにしたＡ／Ｄ変換器及びこのＡ／Ｄ変換器を用いた
映像表示装置を提供することを課題とする。 【解決手段】 アドレス指定１６及び電圧設定用データ
によって電圧設定器１１が比較器１２に供給する階調数
分の設定電圧を設定変更する。これによりアナログ入力
信号１５は、任意の階調幅を持つ変換が行われ、変換範
囲の内任意の範囲に対して詳細な変化を抽出できる。
ようにしたＡ／Ｄ変換器及びこのＡ／Ｄ変換器を用いた
映像表示装置を提供することを課題とする。 【解決手段】 アドレス指定１６及び電圧設定用データ
によって電圧設定器１１が比較器１２に供給する階調数
分の設定電圧を設定変更する。これによりアナログ入力
信号１５は、任意の階調幅を持つ変換が行われ、変換範
囲の内任意の範囲に対して詳細な変化を抽出できる。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ信号の量
子化に用いるＡ／Ｄ変換器及びＡ／Ｄ変換器を用いて階
調補正を行う映像表示装置に関する。
子化に用いるＡ／Ｄ変換器及びＡ／Ｄ変換器を用いて階
調補正を行う映像表示装置に関する。
【０００２】
【従来の技術】現在、家電、オーディオ、ビデオ、工業
用の自動制御や測定などあらゆる分野の機器がデジタル
化され、これまでアナログ信号を用いて行われていた信
号処理が、デジタル信号による処理に取って代わってき
ている。
用の自動制御や測定などあらゆる分野の機器がデジタル
化され、これまでアナログ信号を用いて行われていた信
号処理が、デジタル信号による処理に取って代わってき
ている。
【０００３】この様なデジタル化された機器では、アナ
ログ信号として入力されたデータをデジタル信号に変換
した後加工、補正等の処理する。例えば映像装置におい
てはアナログ信号の映像データが入力され、これをデジ
タル信号へと変換した後そのデジタル信号に対して画像
処理という形で補正を行い、発光素子や発光体を持つユ
ニットへ出力している。
ログ信号として入力されたデータをデジタル信号に変換
した後加工、補正等の処理する。例えば映像装置におい
てはアナログ信号の映像データが入力され、これをデジ
タル信号へと変換した後そのデジタル信号に対して画像
処理という形で補正を行い、発光素子や発光体を持つユ
ニットへ出力している。
【０００４】この様なアナログ信号のデジタル信号への
変換は、機器内部に備えたＡ／Ｄ変換器によって行われ
ている。
変換は、機器内部に備えたＡ／Ｄ変換器によって行われ
ている。
【０００５】
【発明が解決しようとする課題】Ａ／Ｄ変換は、基準電
圧範囲を、例えば量子化ビット数が８ビットであれば均
等に２５６（＝２8 ）分割し、２５６個の電圧値（標本
点）のうちアナログの入力電圧値に最も近い値のものを
変換値として用いる。従って、量子化処理においては、
たとえどんなに細かく分割しても元のアナログ信号との
差、いわゆる量子化ノイズが出てしまう。よって一度デ
ジタル変換した後のデータに対して補正処理や加工処理
を行うと、重複や欠落を生じ元のアナログ信号に対する
再現性を著しく失う可能性がある。
圧範囲を、例えば量子化ビット数が８ビットであれば均
等に２５６（＝２8 ）分割し、２５６個の電圧値（標本
点）のうちアナログの入力電圧値に最も近い値のものを
変換値として用いる。従って、量子化処理においては、
たとえどんなに細かく分割しても元のアナログ信号との
差、いわゆる量子化ノイズが出てしまう。よって一度デ
ジタル変換した後のデータに対して補正処理や加工処理
を行うと、重複や欠落を生じ元のアナログ信号に対する
再現性を著しく失う可能性がある。
【０００６】またアナログ信号をデジタル信号に変換し
てから信号処理を行う機器では、Ａ／Ｄ変換を行う際、
その量子化幅は等間隔となっている。しかし、アナログ
量を変換する際、基準電圧範囲内の全ての範囲に対して
同等の重要性を持つわけではなく、特定範囲に対して特
に厳密な値を必要とする場合もある。
てから信号処理を行う機器では、Ａ／Ｄ変換を行う際、
その量子化幅は等間隔となっている。しかし、アナログ
量を変換する際、基準電圧範囲内の全ての範囲に対して
同等の重要性を持つわけではなく、特定範囲に対して特
に厳密な値を必要とする場合もある。
【０００７】例えばフルカラー映像表示装置では、赤、
緑、青の３原色により構成される表示素子を、入力され
た映像データに従って階調制御することで画像を表現し
ているが、人の目は低階調域（暗い映像）の方が輝度変
化に対する感度が優れており、高階調域（明るい映像）
ほどその感度が鈍くなる傾向がある。その為、１階調当
たりの輝度差が大きくなる高輝度の表示素子によるフル
カラー映像表示装置の場合、高階調域では目立たない量
子化ノイズによるちらつき等が低階調域では目立ち、画
質を悪化させる原因となっている。また、１階調当たり
の輝度差が大きい場合、低階調域では高階調域より各階
調毎の色変化が粗く感じられ、十分な色表示が出来ない
原因となっている。
緑、青の３原色により構成される表示素子を、入力され
た映像データに従って階調制御することで画像を表現し
ているが、人の目は低階調域（暗い映像）の方が輝度変
化に対する感度が優れており、高階調域（明るい映像）
ほどその感度が鈍くなる傾向がある。その為、１階調当
たりの輝度差が大きくなる高輝度の表示素子によるフル
カラー映像表示装置の場合、高階調域では目立たない量
子化ノイズによるちらつき等が低階調域では目立ち、画
質を悪化させる原因となっている。また、１階調当たり
の輝度差が大きい場合、低階調域では高階調域より各階
調毎の色変化が粗く感じられ、十分な色表示が出来ない
原因となっている。
【０００８】上記問題点を鑑み、本発明は、その量子化
幅を自由に設定できるようにしたＡ／Ｄ変換器、このＡ
／Ｄ変換器を用いた映像表示装置及びデータ変換方法を
提供することを課題とする。
幅を自由に設定できるようにしたＡ／Ｄ変換器、このＡ
／Ｄ変換器を用いた映像表示装置及びデータ変換方法を
提供することを課題とする。
【０００９】
【課題を解決するための手段】本発明によるＡ／Ｄ変換
器は、アナログ入力信号を量子化することを前提とし、
量子化幅決定手段及び量子化手段を備える。
器は、アナログ入力信号を量子化することを前提とし、
量子化幅決定手段及び量子化手段を備える。
【００１０】量子化幅決定手段は、外部からの指示に基
づいて各量子化幅の大きさを決定する。量子化手段は、
上記アナログ入力信号を、上記量子化幅決定手段が決定
した量子化幅で量子化して出力する。
づいて各量子化幅の大きさを決定する。量子化手段は、
上記アナログ入力信号を、上記量子化幅決定手段が決定
した量子化幅で量子化して出力する。
【００１１】この構成により、外部から任意の量子化幅
を設定出来、量子化手段はこの量子化幅によってアナロ
グ入力信号を量子化するので、量子化対象となるアナロ
グ入力信号の種類や特性に基づいて各量子化幅を適宜な
大きさにして量子化を行うことが出来る。
を設定出来、量子化手段はこの量子化幅によってアナロ
グ入力信号を量子化するので、量子化対象となるアナロ
グ入力信号の種類や特性に基づいて各量子化幅を適宜な
大きさにして量子化を行うことが出来る。
【００１２】また本発明のＡ／Ｄ変換器を用いた映像表
示装置は、アナログ入力信号を量子化して表示手段に出
力することを前提とする。この映像表示装置は、表示手
段の表示特性に基づいた量子化幅を決定して、この量子
化幅によってデータ変換を行うことが出来る。
示装置は、アナログ入力信号を量子化して表示手段に出
力することを前提とする。この映像表示装置は、表示手
段の表示特性に基づいた量子化幅を決定して、この量子
化幅によってデータ変換を行うことが出来る。
【００１３】更に映像表示装置が、複数のアナログ信号
からなるカラー映像に対する信号を扱う場合や表示手段
が複数系統から構成されている場合、各上記量子化幅決
定手段及び量子化手段を各信号毎や各系統毎に備えるこ
とによって、各信号毎や系統毎の違いを補正することが
出来る。
からなるカラー映像に対する信号を扱う場合や表示手段
が複数系統から構成されている場合、各上記量子化幅決
定手段及び量子化手段を各信号毎や各系統毎に備えるこ
とによって、各信号毎や系統毎の違いを補正することが
出来る。
【００１４】
【発明の実施の形態】以下に本発明の一実施形態につい
て説明する。本発明によるＡ／Ｄ変換器は、量子化幅を
均一にせず、必要に応じて幅の広い部分と狭い部分を持
たせて、粗く量子化するところと細かく量子化するとこ
ろが出来るようにしたことを特徴とする。またこの量子
化幅を外部からの信号によって自由に変更できるように
している。この様に任意の階調を持つＡ／Ｄ変換を行得
るようにすることによって、任意の階調を持つＡ／Ｄ変
換を行え、また量子化ノイズを小さくすることが出来、
またデータの欠落を防ぐことが出来る。
て説明する。本発明によるＡ／Ｄ変換器は、量子化幅を
均一にせず、必要に応じて幅の広い部分と狭い部分を持
たせて、粗く量子化するところと細かく量子化するとこ
ろが出来るようにしたことを特徴とする。またこの量子
化幅を外部からの信号によって自由に変更できるように
している。この様に任意の階調を持つＡ／Ｄ変換を行得
るようにすることによって、任意の階調を持つＡ／Ｄ変
換を行え、また量子化ノイズを小さくすることが出来、
またデータの欠落を防ぐことが出来る。
【００１５】尚以下の説明は、本発明によるＡ／Ｄ変換
器の一実施形態として、フラッシュ型（全並列型）、直
並列型及び逐次比較型のＡ／Ｄ変換器を例にして説明し
ているが、本発明はこれらのみに限らず、他の電圧比較
方式のＡ／Ｄ変換器として構成しても良い。
器の一実施形態として、フラッシュ型（全並列型）、直
並列型及び逐次比較型のＡ／Ｄ変換器を例にして説明し
ているが、本発明はこれらのみに限らず、他の電圧比較
方式のＡ／Ｄ変換器として構成しても良い。
【００１６】図１は、本実施形態におけるフラッシュ型
Ａ／Ｄ変換器のブロック図である。図１のＡ／Ｄ変換器
１は、電圧設定器１１、比較器１２、ラッチ１３及びエ
ンコーダ１４を備えている。
Ａ／Ｄ変換器のブロック図である。図１のＡ／Ｄ変換器
１は、電圧設定器１１、比較器１２、ラッチ１３及びエ
ンコーダ１４を備えている。
【００１７】電圧設定器１１は、比較器１２に供給する
階調数分の設定電圧を生成するものである。一般的なフ
ラッシュ型のＡ／Ｄ変換器では、この電圧設定器１１か
ら出力される設定電圧値は、外部から設定される上位基
準値ＶRT〜下位基準値ＶRBの範囲（フルスケール）を階
調数分に等間隔に分けて生成するが、本実施形態のＡ／
Ｄ変換器１は、外部から入力されるアドレス指定１６
（Ｓビット）によって指定する位置の設定電圧の値を電
圧設定用データ１７（Ｔビット）で指定する任意の値に
設定することが出来る。尚この点についての詳細は後述
する。
階調数分の設定電圧を生成するものである。一般的なフ
ラッシュ型のＡ／Ｄ変換器では、この電圧設定器１１か
ら出力される設定電圧値は、外部から設定される上位基
準値ＶRT〜下位基準値ＶRBの範囲（フルスケール）を階
調数分に等間隔に分けて生成するが、本実施形態のＡ／
Ｄ変換器１は、外部から入力されるアドレス指定１６
（Ｓビット）によって指定する位置の設定電圧の値を電
圧設定用データ１７（Ｔビット）で指定する任意の値に
設定することが出来る。尚この点についての詳細は後述
する。
【００１８】比較器１２は、複数のコンパレータによっ
て構成されるもので、アナログ入力信号１５と設定電圧
との比較結果を出力する。比較器１２では電圧設定器１
１から入力される各設定電圧と、アナログ入力信号１５
とを比較し、設定電圧より入力電圧の方が大きいコンパ
レータから１を、また入力電圧の方が小さいコンパレー
タからは０を出力する。この比較器１２の出力のうち、
０から１への変わり目の部分から入力信号の電圧値を求
める。
て構成されるもので、アナログ入力信号１５と設定電圧
との比較結果を出力する。比較器１２では電圧設定器１
１から入力される各設定電圧と、アナログ入力信号１５
とを比較し、設定電圧より入力電圧の方が大きいコンパ
レータから１を、また入力電圧の方が小さいコンパレー
タからは０を出力する。この比較器１２の出力のうち、
０から１への変わり目の部分から入力信号の電圧値を求
める。
【００１９】ラッチ１３は、出力タイミングを揃えるた
めのラッチで、比較器１２の出力結果をラッチし、エン
コーダ１４に出力する。エンコーダ１４は、ラッチ１３
の出力値をバイナリコードやグレイコードなどの一般的
なデジタルコードにエンコードする。
めのラッチで、比較器１２の出力結果をラッチし、エン
コーダ１４に出力する。エンコーダ１４は、ラッチ１３
の出力値をバイナリコードやグレイコードなどの一般的
なデジタルコードにエンコードする。
【００２０】図２は、フラッシュ型Ａ／Ｄ変換器１の電
圧設定器１１及び比較器１２部分を詳細に示した図であ
る。同図において、電圧設定器１１は、アドレスデコー
ド２１とｎ＋１個の抵抗器２２−０〜２２−ｎ（量子化
数が８ビットの時ｎ＝２8 −１＝２５５）から構成され
ている。この抵抗器２２−０〜２２−ｎは直列接続して
抵抗ラダーを構成し、フルスケール（ＶRT〜ＶRB）をこ
の抵抗ラダーによって分圧して各比較器に供給する設定
電圧を生成している。抵抗ラダーを構成する各抵抗器２
２の抵抗値をΔＺk （ｋ＝０〜ｎ）とすると設定電圧Ｖ
k は、 Ｖk ＝（ΔＺ0 ＋・・＋ΔＺk ）／（ΔＺ0 ＋・・＋Δ
Ｚn ）×（ＶRT−ＶRB） となる。
圧設定器１１及び比較器１２部分を詳細に示した図であ
る。同図において、電圧設定器１１は、アドレスデコー
ド２１とｎ＋１個の抵抗器２２−０〜２２−ｎ（量子化
数が８ビットの時ｎ＝２8 −１＝２５５）から構成され
ている。この抵抗器２２−０〜２２−ｎは直列接続して
抵抗ラダーを構成し、フルスケール（ＶRT〜ＶRB）をこ
の抵抗ラダーによって分圧して各比較器に供給する設定
電圧を生成している。抵抗ラダーを構成する各抵抗器２
２の抵抗値をΔＺk （ｋ＝０〜ｎ）とすると設定電圧Ｖ
k は、 Ｖk ＝（ΔＺ0 ＋・・＋ΔＺk ）／（ΔＺ0 ＋・・＋Δ
Ｚn ）×（ＶRT−ＶRB） となる。
【００２１】この設定電圧Ｖ0 〜Ｖn は比較器１２を構
成する各コンパレータ２２−０〜２２−ｎに供給され
る。抵抗ラダーを構成する抵抗器２２は、抵抗値を指示
信号によって変更可能な可変抵抗や電子ボリュームによ
って構成されており、各抵抗器２２−ｋの抵抗値Δ
Ｚk 、そしてそれに伴う各設定電圧Ｖk をアドレス指定
１６及び電圧設定用データ１７によって外部から変更す
ることが出来る。アドレスデコード２１は、外部から指
定されるアドレス指定１６をデコードし、アドレス指定
１６によって指定された１つの抵抗器２２に対してイネ
ーブル信号２４を出力し、電圧設定用データ１７の入力
を有効にする。このイネーブル信号２４を入力された抵
抗器２２は、自己の抵抗値を電圧設定用データ１７に基
づいた値に変更する。
成する各コンパレータ２２−０〜２２−ｎに供給され
る。抵抗ラダーを構成する抵抗器２２は、抵抗値を指示
信号によって変更可能な可変抵抗や電子ボリュームによ
って構成されており、各抵抗器２２−ｋの抵抗値Δ
Ｚk 、そしてそれに伴う各設定電圧Ｖk をアドレス指定
１６及び電圧設定用データ１７によって外部から変更す
ることが出来る。アドレスデコード２１は、外部から指
定されるアドレス指定１６をデコードし、アドレス指定
１６によって指定された１つの抵抗器２２に対してイネ
ーブル信号２４を出力し、電圧設定用データ１７の入力
を有効にする。このイネーブル信号２４を入力された抵
抗器２２は、自己の抵抗値を電圧設定用データ１７に基
づいた値に変更する。
【００２２】図３は、図２のＡ／Ｄ変換器１における設
定電圧の設定値の概念を示す図である。同図に示すよう
に、電圧設定器１１から出力される設定電圧Ｖk とその
前後の設定電圧Ｖk+1 及びＶk-1 との差は、抵抗器２２
の抵抗値ΔＺk 及びΔＺk+1 に比して求まる。よってこ
の抵抗値を他の部分より小さくすれば、そこの位置の設
定電圧の変化は小さくなり、量子化幅は狭くなる。逆に
この抵抗値を他の部分より大きくすれば、量子化幅は広
くなる。
定電圧の設定値の概念を示す図である。同図に示すよう
に、電圧設定器１１から出力される設定電圧Ｖk とその
前後の設定電圧Ｖk+1 及びＶk-1 との差は、抵抗器２２
の抵抗値ΔＺk 及びΔＺk+1 に比して求まる。よってこ
の抵抗値を他の部分より小さくすれば、そこの位置の設
定電圧の変化は小さくなり、量子化幅は狭くなる。逆に
この抵抗値を他の部分より大きくすれば、量子化幅は広
くなる。
【００２３】この様に電圧比較方式でＡ／Ｄ変換器を構
成した場合、設定電圧を任意の値にすること、すなわち
抵抗器２２の抵抗値ΔＺk を任意の値にすることによ
り、量子化幅を自由に設定変更することが出来る。
成した場合、設定電圧を任意の値にすること、すなわち
抵抗器２２の抵抗値ΔＺk を任意の値にすることによ
り、量子化幅を自由に設定変更することが出来る。
【００２４】図４は、本実施形態のＡ／Ｄ変換器を直並
列型の方式によって実現した場合の構成例である。同図
の構成では、Ａ／Ｄ変換器は、バッファ４２、５ビット
のフラッシュ型Ａ／Ｄ変換器４３、加算器４４、Ｄ／Ａ
変換器４５、４ビットのフラッシュ型Ａ／Ｄ変換器４
６、アダー４７及びラッチ４８から構成される。
列型の方式によって実現した場合の構成例である。同図
の構成では、Ａ／Ｄ変換器は、バッファ４２、５ビット
のフラッシュ型Ａ／Ｄ変換器４３、加算器４４、Ｄ／Ａ
変換器４５、４ビットのフラッシュ型Ａ／Ｄ変換器４
６、アダー４７及びラッチ４８から構成される。
【００２５】直並列型のＡ／Ｄ変換器は、変換を複数段
に分けて行う方式で、それぞれの変換をフラッシュ型等
の高速のＡ／Ｄ変換器で行い、その結果をデジタル的に
組合わせて最終的な変換結果を得る方式である。
に分けて行う方式で、それぞれの変換をフラッシュ型等
の高速のＡ／Ｄ変換器で行い、その結果をデジタル的に
組合わせて最終的な変換結果を得る方式である。
【００２６】同図は８ビットのＡ／Ｄ変換器の例で、上
位５ビットと下位３ビットの２段に分けて変換を行って
いる。同図では、まず上位５ビット分の出力を得るため
に、バッファ４２を介してアナログ入力信号１５をＡ／
Ｄ変換器４３で変換して粗く上位５ビットの変換結果を
得る。次に下位３ビット分のデータを得るために、Ａ／
Ｄ変換器４３の出力をＤ／Ａ変換器４５でＤ／Ａ変換し
てアナログ信号にし、これを加算器４４によってアナロ
グ入力信号から減算し、その差分出力をＡ／Ｄ変換器４
５によって変換する。そして、Ａ／Ｄ変換器４３の変換
結果とＡ／Ｄ変換器４５の変換結果の誤差補正を行うた
めにアダー４７にＡ／Ｄ変換器４６のＭＳＢをＡ／Ｄ変
換器４３の変換結果と共に入力する。そして、アダー４
７によって補正されたＡ／Ｄ変換器４３の変換結果とｂ
ｉｔ０−４、Ａ／Ｄ変換器４６の変換結果をｂｉｔ５−
７として、ラッチ４８に入力して、ラッチ４８から変換
結果として出力する。
位５ビットと下位３ビットの２段に分けて変換を行って
いる。同図では、まず上位５ビット分の出力を得るため
に、バッファ４２を介してアナログ入力信号１５をＡ／
Ｄ変換器４３で変換して粗く上位５ビットの変換結果を
得る。次に下位３ビット分のデータを得るために、Ａ／
Ｄ変換器４３の出力をＤ／Ａ変換器４５でＤ／Ａ変換し
てアナログ信号にし、これを加算器４４によってアナロ
グ入力信号から減算し、その差分出力をＡ／Ｄ変換器４
５によって変換する。そして、Ａ／Ｄ変換器４３の変換
結果とＡ／Ｄ変換器４５の変換結果の誤差補正を行うた
めにアダー４７にＡ／Ｄ変換器４６のＭＳＢをＡ／Ｄ変
換器４３の変換結果と共に入力する。そして、アダー４
７によって補正されたＡ／Ｄ変換器４３の変換結果とｂ
ｉｔ０−４、Ａ／Ｄ変換器４６の変換結果をｂｉｔ５−
７として、ラッチ４８に入力して、ラッチ４８から変換
結果として出力する。
【００２７】この図４の直並列型Ａ／Ｄ変換器において
も、Ａ／Ｄ変換器４３、４６に図１に示したような本実
施形態のフラッシュ型Ａ／Ｄ変換器を用い、このＡ／Ｄ
変換器４３、４６に対してアドレスの指定及び電圧設定
用データの入力により設定電圧を外部から設定変更する
ことによって、量子化幅を自由に変更出来る構成とする
ことが出来る。
も、Ａ／Ｄ変換器４３、４６に図１に示したような本実
施形態のフラッシュ型Ａ／Ｄ変換器を用い、このＡ／Ｄ
変換器４３、４６に対してアドレスの指定及び電圧設定
用データの入力により設定電圧を外部から設定変更する
ことによって、量子化幅を自由に変更出来る構成とする
ことが出来る。
【００２８】次に本実施形態のＡ／Ｄ変換器を逐次比較
方式によって実現した場合の例を示す。図５は、本実施
形態のＡ／Ｄ変換器を逐次比較型の方式によって実現し
た場合の構成例である。同図の構成では、Ａ／Ｄ変換器
は、コンパレータ５２、Ｄ／Ａ変換器５３及びシフトレ
ジスタや出力レジスタ等を含む制御ユニット５４から構
成される。
方式によって実現した場合の例を示す。図５は、本実施
形態のＡ／Ｄ変換器を逐次比較型の方式によって実現し
た場合の構成例である。同図の構成では、Ａ／Ｄ変換器
は、コンパレータ５２、Ｄ／Ａ変換器５３及びシフトレ
ジスタや出力レジスタ等を含む制御ユニット５４から構
成される。
【００２９】逐次比較型の方式は、アナログ入力信号５
１とＤ／Ａ変換器５３の出力をコンパレータ５２によっ
て比較し、両者の誤差が±０．５ＬＳＢ以内に収まった
時に、制御ユニット５４がＢＵＳＹ信号のステータスを
変化させると共にＤ／Ａ変換器５３に供給していたデジ
タル値を変換結果として出力する。
１とＤ／Ａ変換器５３の出力をコンパレータ５２によっ
て比較し、両者の誤差が±０．５ＬＳＢ以内に収まった
時に、制御ユニット５４がＢＵＳＹ信号のステータスを
変化させると共にＤ／Ａ変換器５３に供給していたデジ
タル値を変換結果として出力する。
【００３０】この様な逐次比較型の方式のＡ／Ｄ変換器
においても、Ｄ／Ａ変換器５３の変換幅を自由に外部か
らの指示により変更可能なようにすることにより、Ａ／
Ｄ変換の量子化幅を自由変更可能な構成とすることが出
来る。
においても、Ｄ／Ａ変換器５３の変換幅を自由に外部か
らの指示により変更可能なようにすることにより、Ａ／
Ｄ変換の量子化幅を自由変更可能な構成とすることが出
来る。
【００３１】Ｄ／Ａ変換器５３は様々な構成が考えられ
るが、例えば重み電流加算型やラダー抵抗型のＤ／Ａ変
換器として構成した場合、重み抵抗やラダー抵抗に用い
られる抵抗器に外部からの指示信号によって抵抗値を変
更可能な可変抵抗や電子ボリュームを用い、外部からの
制御信号によってこの抵抗器の抵抗値を変更可能な構成
とすることにより実現できる。
るが、例えば重み電流加算型やラダー抵抗型のＤ／Ａ変
換器として構成した場合、重み抵抗やラダー抵抗に用い
られる抵抗器に外部からの指示信号によって抵抗値を変
更可能な可変抵抗や電子ボリュームを用い、外部からの
制御信号によってこの抵抗器の抵抗値を変更可能な構成
とすることにより実現できる。
【００３２】図６は、本実施形態のＡ／Ｄ変換器の別形
態を示す図である。同図に示すようにこの別形態のＡ／
Ｄ変換器６１には、これまで説明してきたＡ／Ｄ変換器
に対応するＡ／Ｄ変換部６２の他に帰還調整器６３を備
える構成となっている。
態を示す図である。同図に示すようにこの別形態のＡ／
Ｄ変換器６１には、これまで説明してきたＡ／Ｄ変換器
に対応するＡ／Ｄ変換部６２の他に帰還調整器６３を備
える構成となっている。
【００３３】これまで説明してきたＡ／Ｄ変換器は、ア
ナログの入力信号の特性や用途によって、外部から制御
して量子化幅を変更するものであったが、図６の形態で
は本実施形態のＡ／Ｄ変換器の外部から量子化幅を変更
できる特徴を利用して、入力信号が期待したデジタル変
換値に正確に変換されるように調整する機能を加えたも
のである。
ナログの入力信号の特性や用途によって、外部から制御
して量子化幅を変更するものであったが、図６の形態で
は本実施形態のＡ／Ｄ変換器の外部から量子化幅を変更
できる特徴を利用して、入力信号が期待したデジタル変
換値に正確に変換されるように調整する機能を加えたも
のである。
【００３４】図６の帰還調整部６３は、初期調整処理と
して、アナログのサンプル信号を生成してＡ／Ｄ変換部
６２にアナログ入力信号として入力し、サンプル信号を
Ａ／Ｄ変換した時の期待値とＡ／Ｄ変換部６２から出力
された実際の変換結果とを比較し、その差からアドレス
指定及び電圧設定用データをＡ／Ｄ変換部６２に入力し
て設定電圧を微調整し、再度サンプル信号をＡ／Ｄ変換
部６２に入力する。この処理を、期待値との差が特定範
囲内に収まるまで繰り返し、処理が完了したならば、Ｂ
ＵＳＹ信号のステータスを変更して、初期処理が完了し
てＡ／Ｄ変換可能な状態となったことを外部に通知す
る。この初期調整処理を行った後アナログ入力信号をＡ
／Ｄ変換することによって、Ａ／Ｄ変換器６１は、コン
トロールされた誤差範囲内の高性能なＡ／Ｄ変換を実現
することが出来る。また、このＡ／Ｄ変換器６１は、温
度変化等によってデバイスの電気的特性に変化が出て
も、帰還調整部６３による再調整によりこの変化を吸収
することが出来るので、環境変化に強いという特性も合
わせ待つ。
して、アナログのサンプル信号を生成してＡ／Ｄ変換部
６２にアナログ入力信号として入力し、サンプル信号を
Ａ／Ｄ変換した時の期待値とＡ／Ｄ変換部６２から出力
された実際の変換結果とを比較し、その差からアドレス
指定及び電圧設定用データをＡ／Ｄ変換部６２に入力し
て設定電圧を微調整し、再度サンプル信号をＡ／Ｄ変換
部６２に入力する。この処理を、期待値との差が特定範
囲内に収まるまで繰り返し、処理が完了したならば、Ｂ
ＵＳＹ信号のステータスを変更して、初期処理が完了し
てＡ／Ｄ変換可能な状態となったことを外部に通知す
る。この初期調整処理を行った後アナログ入力信号をＡ
／Ｄ変換することによって、Ａ／Ｄ変換器６１は、コン
トロールされた誤差範囲内の高性能なＡ／Ｄ変換を実現
することが出来る。また、このＡ／Ｄ変換器６１は、温
度変化等によってデバイスの電気的特性に変化が出て
も、帰還調整部６３による再調整によりこの変化を吸収
することが出来るので、環境変化に強いという特性も合
わせ待つ。
【００３５】この様に図６の帰還調整部６２を備える構
成のＡ／Ｄ変換器６１は、これまで説明してきた他のＡ
／Ｄ変換器の様に設定電圧を変更することによって希望
の等値化幅によってＡ／Ｄ変換するのではなく、設定値
を調節することによって等値化幅を均一に設定した通常
のＡ／Ｄ変換器として用いることが出来る。そしてこの
場合、従来のものより精度が高くまた環境変化に強いＡ
／Ｄ変換器を実現できるという効果が得られる。尚この
場合、図６において外部から設定電圧指示の為に帰還調
整部６３に入力されているアドレス指定及び電圧設定用
データは必要無くなる。
成のＡ／Ｄ変換器６１は、これまで説明してきた他のＡ
／Ｄ変換器の様に設定電圧を変更することによって希望
の等値化幅によってＡ／Ｄ変換するのではなく、設定値
を調節することによって等値化幅を均一に設定した通常
のＡ／Ｄ変換器として用いることが出来る。そしてこの
場合、従来のものより精度が高くまた環境変化に強いＡ
／Ｄ変換器を実現できるという効果が得られる。尚この
場合、図６において外部から設定電圧指示の為に帰還調
整部６３に入力されているアドレス指定及び電圧設定用
データは必要無くなる。
【００３６】また量子化幅を均一にせず、任意の階調を
持つ構成とする場合に於てもこの、帰還調整部を備え、
狙いどおりの変換が行えるように事前に調整することに
よって、より高精度な変換を実現することが出来る。
持つ構成とする場合に於てもこの、帰還調整部を備え、
狙いどおりの変換が行えるように事前に調整することに
よって、より高精度な変換を実現することが出来る。
【００３７】更に本実施形態によるＡ／Ｄ変換器の別形
態としては、廉価版の構成として逆に抵抗器に固定抵抗
を用いる構成とすることも出来る。この場合、変換する
アナログ信号の種類や使用目的から最良の量子化幅の状
態を事前に決めておき、その量子化幅で量子化される最
良の設定電圧が出力されるよう、事前に測定した結果や
経験から求めた最適な値の抵抗器で電圧設定器を構成す
る。次に、これまで説明してきた本実施形態によるＡ／
Ｄ変換器の使用例として映像表示装置の補正回路に用い
た場合を説明する。尚本実施形態のＡ／Ｄ変換器は、以
下に説明する映像用のアナログ信号の変換のみに用いら
れるものではなく、音声信号や計測器の測定値等他のア
ナログ信号のＡ／Ｄ変換にも以下に説明する映像信号の
場合と同様に使用することが出来る。
態としては、廉価版の構成として逆に抵抗器に固定抵抗
を用いる構成とすることも出来る。この場合、変換する
アナログ信号の種類や使用目的から最良の量子化幅の状
態を事前に決めておき、その量子化幅で量子化される最
良の設定電圧が出力されるよう、事前に測定した結果や
経験から求めた最適な値の抵抗器で電圧設定器を構成す
る。次に、これまで説明してきた本実施形態によるＡ／
Ｄ変換器の使用例として映像表示装置の補正回路に用い
た場合を説明する。尚本実施形態のＡ／Ｄ変換器は、以
下に説明する映像用のアナログ信号の変換のみに用いら
れるものではなく、音声信号や計測器の測定値等他のア
ナログ信号のＡ／Ｄ変換にも以下に説明する映像信号の
場合と同様に使用することが出来る。
【００３８】この映像表示装置の補正回路では、まず映
像表示装置の表示ユニットを構成する発光素子自身及び
表示ユニット内部にある制御回路の持つグレースケール
特性を考慮した補正演算を事前に行い、この結果に基づ
いて入力アナログ信号を量子化する際の設定電圧をある
程度の自由度を持って設定する。これにより、発光素子
の発光出力特性に直線性を持たせる。また人の目の特性
に合わせて、低階調域では量子化幅を小さくして階調差
を小さくし、高階調域へ進むに従って階調差を大きくす
る量子化を行う。これにより、ノイズによるちらつきが
より低階調へシフトされるので、ちらつきを目立たなく
することができる。
像表示装置の表示ユニットを構成する発光素子自身及び
表示ユニット内部にある制御回路の持つグレースケール
特性を考慮した補正演算を事前に行い、この結果に基づ
いて入力アナログ信号を量子化する際の設定電圧をある
程度の自由度を持って設定する。これにより、発光素子
の発光出力特性に直線性を持たせる。また人の目の特性
に合わせて、低階調域では量子化幅を小さくして階調差
を小さくし、高階調域へ進むに従って階調差を大きくす
る量子化を行う。これにより、ノイズによるちらつきが
より低階調へシフトされるので、ちらつきを目立たなく
することができる。
【００３９】図７は本実施形態の映像表示装置のシステ
ムブロック図である。同図の映像表示装置は、Ａ／Ｄ変
換器７１、表示装置制御部７２、表示部７３及びセンサ
部７４を備えている。
ムブロック図である。同図の映像表示装置は、Ａ／Ｄ変
換器７１、表示装置制御部７２、表示部７３及びセンサ
部７４を備えている。
【００４０】Ａ／Ｄ変換器７１は、図１に示した本実施
形態のフラッシュ型のＡ／Ｄ変換器１と同等のデバイス
であり、内部に電圧設定器７１１、比較器７１２、ラッ
チ７１３及びエンコーダ７１４を備えている。
形態のフラッシュ型のＡ／Ｄ変換器１と同等のデバイス
であり、内部に電圧設定器７１１、比較器７１２、ラッ
チ７１３及びエンコーダ７１４を備えている。
【００４１】表示装置制御部７２は、センサ７４から入
力されるデータに基づいて、補正演算を行い、またＡ／
Ｄ変換器７１の制御を行って画像データの補正処理を行
うもので、ＣＰＵ７２１、メモリ７２２及びユニット制
御部／調整機能制御部７２３を備えている。
力されるデータに基づいて、補正演算を行い、またＡ／
Ｄ変換器７１の制御を行って画像データの補正処理を行
うもので、ＣＰＵ７２１、メモリ７２２及びユニット制
御部／調整機能制御部７２３を備えている。
【００４２】ＣＰＵ７２１は、センサ部７４からのデー
タ等の条件から、バンク指定及びアドレス指定によって
メモリ７２２に記憶されている設定電圧値からＡ／Ｄ変
換器７１に設定する設定電圧を選択する。メモリ７２２
は、予め発光特性に応じて最適化された各設定値を外的
環境条件等の要件毎にバンクに分けて記録してあるもの
で、ＣＰＵ７２１からのバンク指定（Ｕビット）によっ
て対応するバンクが選択され、またアドレス指定によっ
てそのバンクからＡ／Ｄ変換器７１の設定を行う設定電
圧Ｖk （ｋ＝０〜ｎ）が選択されて電圧設定用データ
（Ｔビット）としてＡ／Ｄ変換器７１に出力される。制
御部／調整機能制御部７２３は、Ａ／Ｄ変換器７１から
出力されるデータの並べ代え等を行いつつ、制御信号で
表示部７３を制御しながらＡ／Ｄ変換器によって変換さ
れたデジタル値を表示部７３に出力する。
タ等の条件から、バンク指定及びアドレス指定によって
メモリ７２２に記憶されている設定電圧値からＡ／Ｄ変
換器７１に設定する設定電圧を選択する。メモリ７２２
は、予め発光特性に応じて最適化された各設定値を外的
環境条件等の要件毎にバンクに分けて記録してあるもの
で、ＣＰＵ７２１からのバンク指定（Ｕビット）によっ
て対応するバンクが選択され、またアドレス指定によっ
てそのバンクからＡ／Ｄ変換器７１の設定を行う設定電
圧Ｖk （ｋ＝０〜ｎ）が選択されて電圧設定用データ
（Ｔビット）としてＡ／Ｄ変換器７１に出力される。制
御部／調整機能制御部７２３は、Ａ／Ｄ変換器７１から
出力されるデータの並べ代え等を行いつつ、制御信号で
表示部７３を制御しながらＡ／Ｄ変換器によって変換さ
れたデジタル値を表示部７３に出力する。
【００４３】表示部７３は、ドライバ等によって構成さ
れる出力制御部７３１及びＬＥＤ、ＬＣＤ、ＤＭＤなど
表示画面を構成する発光素子７３２から構成される。セ
ンサ部７４は、映像表示が設置されている場所の照度を
測定する照度センサ７４１や映像表示内の温度を計測す
る温度センサ７４２等表示部７３の表示特性に影響を与
える外的要素を計測するセンサからなり、表示装置制御
部７２に照度や温度のデータを入力する。
れる出力制御部７３１及びＬＥＤ、ＬＣＤ、ＤＭＤなど
表示画面を構成する発光素子７３２から構成される。セ
ンサ部７４は、映像表示が設置されている場所の照度を
測定する照度センサ７４１や映像表示内の温度を計測す
る温度センサ７４２等表示部７３の表示特性に影響を与
える外的要素を計測するセンサからなり、表示装置制御
部７２に照度や温度のデータを入力する。
【００４４】尚図７は、フラッシュ型のＡ／Ｄ変換器に
よる構成であるが、本実施形態の映像表示装置は、直並
列型等他のＡ／Ｄ変換器を用いる構成としても良い。以
下に図７の映像表示装置の動作説明を行う。
よる構成であるが、本実施形態の映像表示装置は、直並
列型等他のＡ／Ｄ変換器を用いる構成としても良い。以
下に図７の映像表示装置の動作説明を行う。
【００４５】まず表示部７３の表示出力特性、及び温度
や照度等の外的要因によるその変化を測定や回路論理に
よって予め調べておく。次に映像表示装置に入力される
映像の入力信号がどの入力レベル（電圧値）に達した
時、Ａ／Ｄ変換器７１がどの階調を示すデジタルコード
を出力するかを、Ａ／Ｄ変換器７１の分解能の数（８ビ
ットであれば２8 ＝２５６階調の分）だけ決め、対応す
る電圧設定器７１１への各設定電圧を求める。
や照度等の外的要因によるその変化を測定や回路論理に
よって予め調べておく。次に映像表示装置に入力される
映像の入力信号がどの入力レベル（電圧値）に達した
時、Ａ／Ｄ変換器７１がどの階調を示すデジタルコード
を出力するかを、Ａ／Ｄ変換器７１の分解能の数（８ビ
ットであれば２8 ＝２５６階調の分）だけ決め、対応す
る電圧設定器７１１への各設定電圧を求める。
【００４６】図８は、入力信号の入力レベルとＡ／Ｄ変
換器７１の設定電圧の関係を示している。同図では、表
示部７３の表示特性に対して、上位基準値ＶRTと下位基
準値ＶRBの間の範囲内に於て、入力データをどの様な量
子化幅で量子化するかを決め、対応する電圧設定器７１
１の抵抗値ΔＺ1 〜ΔＺn （ｎ＝２S ）を決定する。こ
の様にＳビット分解能を持つデジタル値を自由な量子化
幅で設定可能とすることにより、表示部７３のグレース
ケール特性に自由度を持たせることが出来る。
換器７１の設定電圧の関係を示している。同図では、表
示部７３の表示特性に対して、上位基準値ＶRTと下位基
準値ＶRBの間の範囲内に於て、入力データをどの様な量
子化幅で量子化するかを決め、対応する電圧設定器７１
１の抵抗値ΔＺ1 〜ΔＺn （ｎ＝２S ）を決定する。こ
の様にＳビット分解能を持つデジタル値を自由な量子化
幅で設定可能とすることにより、表示部７３のグレース
ケール特性に自由度を持たせることが出来る。
【００４７】そしてその出力特性が、設置場所の照度や
映像表示装置内の温度などの外的条件で変化する場合、
映像表示装置が使用される条件に基づいてメモリ７２２
のバンク数分（バンク指定ビット＝Ｕの時２U バン
ク）、各外的条件化で最適に補正された抵抗値ΔＺ1 〜
ΔＺn をメモリ７２に記憶しておく。この時、電圧設定
器７１１に対する各抵抗へのアドレスと、メモリ内の対
応する値が記憶されているアドレスが同じになるように
メモリ７２のアドレスを割り振る。これにより設定電圧
器７１１のある特定抵抗値を設定したいた場合には、Ｃ
ＰＵ７２１は、メモリ７２２及び電圧設定器に対して同
一のアドレスの指定によって（但し下位Ｓビットが抵抗
値ΔＺ1 〜ΔＺn の指定に用いれれ、上位Ｕビットはメ
モリ７２２に対するバンクの指定に用いられる。）行う
ことが出来る。この構成に於て、ＣＰＵ７２１は、セン
サ部７４からのデータに基づいて、最適な設定値の格納
されているアドレスを求めてこれにより順次アドレス指
定することにより、メモリ７２２から読み出されたＴビ
ットの電子ボリューム等を制御するデジタルデータがＡ
／Ｄ変換器７１に入力されて、電圧設定器７１１の設定
値が設定される。
映像表示装置内の温度などの外的条件で変化する場合、
映像表示装置が使用される条件に基づいてメモリ７２２
のバンク数分（バンク指定ビット＝Ｕの時２U バン
ク）、各外的条件化で最適に補正された抵抗値ΔＺ1 〜
ΔＺn をメモリ７２に記憶しておく。この時、電圧設定
器７１１に対する各抵抗へのアドレスと、メモリ内の対
応する値が記憶されているアドレスが同じになるように
メモリ７２のアドレスを割り振る。これにより設定電圧
器７１１のある特定抵抗値を設定したいた場合には、Ｃ
ＰＵ７２１は、メモリ７２２及び電圧設定器に対して同
一のアドレスの指定によって（但し下位Ｓビットが抵抗
値ΔＺ1 〜ΔＺn の指定に用いれれ、上位Ｕビットはメ
モリ７２２に対するバンクの指定に用いられる。）行う
ことが出来る。この構成に於て、ＣＰＵ７２１は、セン
サ部７４からのデータに基づいて、最適な設定値の格納
されているアドレスを求めてこれにより順次アドレス指
定することにより、メモリ７２２から読み出されたＴビ
ットの電子ボリューム等を制御するデジタルデータがＡ
／Ｄ変換器７１に入力されて、電圧設定器７１１の設定
値が設定される。
【００４８】これにより表示装置制御部７２は、センサ
部７４からの温度や照度等のデータに基づいてメモリ７
２２内のバンクを指定し、そのバンク内の補正データを
アドレス指定して順次読み出してＡ／Ｄ変換器７１の設
定を変更することによって、設置場所の照度等の変化に
対しても表示部７３を発光出力を最適化させることがで
きる。
部７４からの温度や照度等のデータに基づいてメモリ７
２２内のバンクを指定し、そのバンク内の補正データを
アドレス指定して順次読み出してＡ／Ｄ変換器７１の設
定を変更することによって、設置場所の照度等の変化に
対しても表示部７３を発光出力を最適化させることがで
きる。
【００４９】次に図９乃至１１を用いて表示部７３に対
する補正演算方法及びその手順について説明する。図９
は、表示部７３の出力特性を示す図である。
する補正演算方法及びその手順について説明する。図９
は、表示部７３の出力特性を示す図である。
【００５０】通常行われている均等の量子化幅で量子化
したデジタルデータを横軸（Ｘ）、表示部７３の対応す
る発光出力特性を縦軸（Ｙ）とすると表示部７３の出力
特性は図９に示すような式 Ｙ＝ＡＸB ・・・ の関係があることが知られている。
したデジタルデータを横軸（Ｘ）、表示部７３の対応す
る発光出力特性を縦軸（Ｙ）とすると表示部７３の出力
特性は図９に示すような式 Ｙ＝ＡＸB ・・・ の関係があることが知られている。
【００５１】図１０は、表示装置制御部７２による補正
演算結果を加えた後のＡ／Ｄ変換器７１の出力特性を示
す図である。ある任意の階調Ｘ1（整数）の乗数Ｂ
1 は、式より、 Ｂ1 ＝（ｌｏｇＹ1 −ｌｏｇＡ）／ｌｏｇＸ1 ・・・
となる。この乗数Ｂ1 を補正するＢ2 をＢ2 ＝１／Ｂ1
とすると補正値Ｚ1は Ｚ1＝ＣＸ1 B2・・・ となる。この式に基づいてＸ1 、・・・、Ｘn の値を
それぞれ補正値Ｚ1 、Ｚ 2 、・・Ｚn （ｎ：整数）を算
出すると図１０の様になり、全階調に対する補正値が揃
う。
演算結果を加えた後のＡ／Ｄ変換器７１の出力特性を示
す図である。ある任意の階調Ｘ1（整数）の乗数Ｂ
1 は、式より、 Ｂ1 ＝（ｌｏｇＹ1 −ｌｏｇＡ）／ｌｏｇＸ1 ・・・
となる。この乗数Ｂ1 を補正するＢ2 をＢ2 ＝１／Ｂ1
とすると補正値Ｚ1は Ｚ1＝ＣＸ1 B2・・・ となる。この式に基づいてＸ1 、・・・、Ｘn の値を
それぞれ補正値Ｚ1 、Ｚ 2 、・・Ｚn （ｎ：整数）を算
出すると図１０の様になり、全階調に対する補正値が揃
う。
【００５２】図１１は、補正後の最終的発光出力特性を
示す図である。図１１はアナログ入力信号を横軸、その
入力値に対する表示部７３の発光出力特性を縦軸に示し
たものである。
示す図である。図１１はアナログ入力信号を横軸、その
入力値に対する表示部７３の発光出力特性を縦軸に示し
たものである。
【００５３】同図に示すように各階調に対するアナログ
入力信号を補正した値Ｚ1 、Ｚ2 、・・・、Ｚn と発光
出力特性Ｙ1 、Ｙ2 、・・・、Ｙn との関係は、両対数
的な特性を持つことになり、低階調域が階調差が小さ
く、高階調へ進むほど階調差大きくなる。
入力信号を補正した値Ｚ1 、Ｚ2 、・・・、Ｚn と発光
出力特性Ｙ1 、Ｙ2 、・・・、Ｙn との関係は、両対数
的な特性を持つことになり、低階調域が階調差が小さ
く、高階調へ進むほど階調差大きくなる。
【００５４】この補正値Ｚ1 、・・・、Ｚn の補正階調
差であるΔＺn （＝Ｚn −Ｚn-1 ）、ΔＺn-1 、・・
・、ΔＺ1 の値をデジタルデータにコード化し、これを
Ａ／Ｄ変換器７３の電圧設定用値に使用する。この方法
によって、分解能の数だけ設定電圧をデジタルデータと
して決定し、この値をそれぞれの分解能間（階調間）の
電圧（量子化幅）とする。
差であるΔＺn （＝Ｚn −Ｚn-1 ）、ΔＺn-1 、・・
・、ΔＺ1 の値をデジタルデータにコード化し、これを
Ａ／Ｄ変換器７３の電圧設定用値に使用する。この方法
によって、分解能の数だけ設定電圧をデジタルデータと
して決定し、この値をそれぞれの分解能間（階調間）の
電圧（量子化幅）とする。
【００５５】これにより、Ａ／Ｄ変換器７１によるＡ／
Ｄ変換後のデジタルデータは、図１０に示すような特性
を持ち、表示部７３は最終的に図１１に示す発光特性が
得られることになる。 また入力アナログ信号の特性や
出力側調光などの調整機能により発光特性が変化して
も、この方法により求めた補正値を用いることにより、
表示部７３は常に最適な出力による画像表示を行うこと
が出来る。図１２は、メモリ７２２内に設定されている
Ａ／Ｄ変換器７１に対する設定値の例を示す図である。
Ｄ変換後のデジタルデータは、図１０に示すような特性
を持ち、表示部７３は最終的に図１１に示す発光特性が
得られることになる。 また入力アナログ信号の特性や
出力側調光などの調整機能により発光特性が変化して
も、この方法により求めた補正値を用いることにより、
表示部７３は常に最適な出力による画像表示を行うこと
が出来る。図１２は、メモリ７２２内に設定されている
Ａ／Ｄ変換器７１に対する設定値の例を示す図である。
【００５６】同図の場合、Ａ／Ｄ変換器７１が８ビット
の分解能を持つものを想定しており、電圧設定器７１１
の出力電圧設定用のデータはΔＺ0 〜ΔＺFFまでの２５
６記憶している。メモリ７２２は、この２５６の設定用
データΔＺ0 〜ΔＺFFをバンク＃０〜＃１５の１６組記
憶しており、ＣＰＵ７２１からの上位Ｕビット（同図で
は４ビット）のアドレスによるバンク指定によってその
うちの１つが選択される。この設定用データΔＺ0 〜Δ
ＺFFはＡ／Ｄ変換器７１で設定を行う設定電圧を指定す
る際にＣＰＵ７２１から指定されるアドレスと対応させ
て記録されており、例えばΔＺ0 に対する設定値は下位
８ビットのアドレスが００Ｈの位置に記憶されている。
ＣＰＵ７２１は、上位Ｕビットでバンクを指定し、下位
Ｓビットでそのバンク内の電圧設定用のデータΔＺ0 〜
ΔＺFFのうちの１つが選択されて、Ａ／Ｄ変換器７１に
出力される。電圧設定器はこのデータによってＣＰＵ７
２１からアドレス指定された位置の抵抗値を変更して出
力電圧を調節する。
の分解能を持つものを想定しており、電圧設定器７１１
の出力電圧設定用のデータはΔＺ0 〜ΔＺFFまでの２５
６記憶している。メモリ７２２は、この２５６の設定用
データΔＺ0 〜ΔＺFFをバンク＃０〜＃１５の１６組記
憶しており、ＣＰＵ７２１からの上位Ｕビット（同図で
は４ビット）のアドレスによるバンク指定によってその
うちの１つが選択される。この設定用データΔＺ0 〜Δ
ＺFFはＡ／Ｄ変換器７１で設定を行う設定電圧を指定す
る際にＣＰＵ７２１から指定されるアドレスと対応させ
て記録されており、例えばΔＺ0 に対する設定値は下位
８ビットのアドレスが００Ｈの位置に記憶されている。
ＣＰＵ７２１は、上位Ｕビットでバンクを指定し、下位
Ｓビットでそのバンク内の電圧設定用のデータΔＺ0 〜
ΔＺFFのうちの１つが選択されて、Ａ／Ｄ変換器７１に
出力される。電圧設定器はこのデータによってＣＰＵ７
２１からアドレス指定された位置の抵抗値を変更して出
力電圧を調節する。
【００５７】図１３は、環境照度によって図１２に示し
た＃０〜＃１５の１６バンクを切替える場合の説明図で
ある。図７の映像表示装置は、動作中に照度計７４１が
計測した設置場所の環境照度に基づいてメモリ７２内の
＃０〜＃１５のバンクのうち１つを選択して、Ａ／Ｄ変
換器７１に設定する。
た＃０〜＃１５の１６バンクを切替える場合の説明図で
ある。図７の映像表示装置は、動作中に照度計７４１が
計測した設置場所の環境照度に基づいてメモリ７２内の
＃０〜＃１５のバンクのうち１つを選択して、Ａ／Ｄ変
換器７１に設定する。
【００５８】同図の場合には、バンク＃０の時の表示部
７３の表示出力を１００％とした場合に於て、バンク＃
１が８２．２５％、バンク＃２が６９．９３％、・・で
表示部７３から出力される設定データが記録されてい
る。
７３の表示出力を１００％とした場合に於て、バンク＃
１が８２．２５％、バンク＃２が６９．９３％、・・で
表示部７３から出力される設定データが記録されてい
る。
【００５９】映像表示装置は、照度計７４１による計測
結果が８０００（ｌｘ）から７０００（ｌｘ）の間の時
はバンク＃０、７０００（ｌｘ）から６００（ｌｘ）の
時はバンク＃１、・・と、現在の明るさに対して最適と
思われる出力パターンを１６種類の内から選択してＡ／
Ｄ変換器７１に設定する。
結果が８０００（ｌｘ）から７０００（ｌｘ）の間の時
はバンク＃０、７０００（ｌｘ）から６００（ｌｘ）の
時はバンク＃１、・・と、現在の明るさに対して最適と
思われる出力パターンを１６種類の内から選択してＡ／
Ｄ変換器７１に設定する。
【００６０】環境照度と出力パターンとの関係は、任意
に設定可能であるが、一般的には 環境照度（ｌｘ）＝（出力（輝度ｃｄ／ｍ2 ）×π／盤
面反射計数）×（１／必要最低コントラスト） によって決定する。例えば図１３のバンク＃１５の場
合、出力が５０００×１７．７８％、盤面反射計数が
０．２、必要最低コントラストが１００の時、上式の結
果１３９．６（ｌｘ）から対応する環境照度の範囲を０
〜１４０（ｌｘ）と決める。
に設定可能であるが、一般的には 環境照度（ｌｘ）＝（出力（輝度ｃｄ／ｍ2 ）×π／盤
面反射計数）×（１／必要最低コントラスト） によって決定する。例えば図１３のバンク＃１５の場
合、出力が５０００×１７．７８％、盤面反射計数が
０．２、必要最低コントラストが１００の時、上式の結
果１３９．６（ｌｘ）から対応する環境照度の範囲を０
〜１４０（ｌｘ）と決める。
【００６１】図１４は、温度監視による処理を示すフロ
ーチャートである。この図１４の処理では、メモリ７２
内には、図１３に示したのと同様バンク＃０に最大出力
時の値、バンク＃１、＃２・・にはそれぞれバンク＃０
の８２．２５％、６９．９３％・・となる値が設定され
ているものとする。また環境照度等から初期状態として
バンク＃１が設定されているものとする。
ーチャートである。この図１４の処理では、メモリ７２
内には、図１３に示したのと同様バンク＃０に最大出力
時の値、バンク＃１、＃２・・にはそれぞれバンク＃０
の８２．２５％、６９．９３％・・となる値が設定され
ているものとする。また環境照度等から初期状態として
バンク＃１が設定されているものとする。
【００６２】映像表示装置では、運用中に温度計７４２
によって装置内の温度を監視する。初期状態としてバン
ク＃１が設定されている状態にあって、温度計７４２に
よる計測値が６０度になると警告が出される（ステップ
Ｓ１）。これによりＣＰＵ７２１はバンクを例えば２段
階下げてバンク＃３にＡ／Ｄ変換器７１の設定を変更し
て出力を下げる（ステップＳ２）。この状態で数１０分
間状態の変化を待ち、６０度警告が再度出されなければ
（ステップＳ３、Ｎｏ）、設定電圧のバンクを切替えて
出力を上げる（ステップＳ４）。また、再度６０度警告
が出されれるようならば（ステップＳ３、ＹＥＳ）、更
にバンクを２段階下げてバンク＃５に設定を変更して出
力を下げる。
によって装置内の温度を監視する。初期状態としてバン
ク＃１が設定されている状態にあって、温度計７４２に
よる計測値が６０度になると警告が出される（ステップ
Ｓ１）。これによりＣＰＵ７２１はバンクを例えば２段
階下げてバンク＃３にＡ／Ｄ変換器７１の設定を変更し
て出力を下げる（ステップＳ２）。この状態で数１０分
間状態の変化を待ち、６０度警告が再度出されなければ
（ステップＳ３、Ｎｏ）、設定電圧のバンクを切替えて
出力を上げる（ステップＳ４）。また、再度６０度警告
が出されれるようならば（ステップＳ３、ＹＥＳ）、更
にバンクを２段階下げてバンク＃５に設定を変更して出
力を下げる。
【００６３】以降、ステップＳ５〜Ｓ７と、６０度警告
が出されるとバンクを切替えて出力を下げ、警告が出さ
れなければ、出力を上げる制御を行う。この動作によっ
て、映像表示装置は、予め設定されている温度範囲を超
える危険性がある場合に出力を抑える方向へ動作するの
で、温度変化に対しても適宜な表示出力を保つことが出
来る。
が出されるとバンクを切替えて出力を下げ、警告が出さ
れなければ、出力を上げる制御を行う。この動作によっ
て、映像表示装置は、予め設定されている温度範囲を超
える危険性がある場合に出力を抑える方向へ動作するの
で、温度変化に対しても適宜な表示出力を保つことが出
来る。
【００６４】図１５は、図１３の各バンク＃０〜＃１５
と、相対輝度出力の関係を示した図、図１６は各バンク
における各階調と相対輝度の関係を示した図、図１７は
階調輝度特性の補正値を示す図である。
と、相対輝度出力の関係を示した図、図１６は各バンク
における各階調と相対輝度の関係を示した図、図１７は
階調輝度特性の補正値を示す図である。
【００６５】図１３の各バンク＃０〜＃１５には、この
図１３に示すように最高輝度が高い順に＃０、＃１、・
・と記録されており、メモリ７２２には、測定結果や経
験則から事前に求めた、表示部７３の出力が図１６及び
図１７の様になるＡ／Ｄ変換器７１の設定値が記録され
る。次にカラー映像表示装置の各色毎の補正について説
明する。
図１３に示すように最高輝度が高い順に＃０、＃１、・
・と記録されており、メモリ７２２には、測定結果や経
験則から事前に求めた、表示部７３の出力が図１６及び
図１７の様になるＡ／Ｄ変換器７１の設定値が記録され
る。次にカラー映像表示装置の各色毎の補正について説
明する。
【００６６】映像表示装置がカラー映像を出力するもの
である場合、色の三原色Ｒ，Ｇ，Ｂの発光素子毎にそれ
ぞれ系統が分かれているが、この場合Ｒ，Ｇ，Ｂの色の
各発光素子毎に発光特性が違ってくる。
である場合、色の三原色Ｒ，Ｇ，Ｂの発光素子毎にそれ
ぞれ系統が分かれているが、この場合Ｒ，Ｇ，Ｂの色の
各発光素子毎に発光特性が違ってくる。
【００６７】この色毎の発光特性の違いを補正する場
合、これまでのデジタル補正では、補正値に対して１階
調の幅が大きかったり、ガンマ特性の違いによって各色
毎に量子化ノイズの大きさにバラツキが出て、目標とす
る値に補正するのが困難であった。
合、これまでのデジタル補正では、補正値に対して１階
調の幅が大きかったり、ガンマ特性の違いによって各色
毎に量子化ノイズの大きさにバラツキが出て、目標とす
る値に補正するのが困難であった。
【００６８】図１８は、カラー映像信号の補正を示す図
である。同図に於て９１が、Ｒ，Ｇ，Ｂ各色の補正前の
発光出力特性、９２が補正後の発光特性、９３が理想特
性を示す。
である。同図に於て９１が、Ｒ，Ｇ，Ｂ各色の補正前の
発光出力特性、９２が補正後の発光特性、９３が理想特
性を示す。
【００６９】同図９３に示すように本来Ｒ，Ｇ，Ｂ各色
の特性は全て同じで３つの特性は１つに重なるのが望ま
しい。しかし実際には、同図９１に示すように各出力系
統のデバイスや発光素子等の特性のバラツキ等によって
色ズレが生じてしまう。そしてこの色ずれした信号に対
して補正を行っても、同図９２に示すように、色ズレは
そのままの状態となる。
の特性は全て同じで３つの特性は１つに重なるのが望ま
しい。しかし実際には、同図９１に示すように各出力系
統のデバイスや発光素子等の特性のバラツキ等によって
色ズレが生じてしまう。そしてこの色ずれした信号に対
して補正を行っても、同図９２に示すように、色ズレは
そのままの状態となる。
【００７０】図１９に本実施形態におけるカラー映像表
示装置を示す。同図のカラー映像表示装置は、映像を表
示する表示装置ユニット８２に入力されるＲ，Ｇ，Ｂ各
色の信号それぞれに対し、これまで説明した設定変更に
より量子化幅を変更可能なＡ／Ｄ変換ユニット８１Ｒ、
８１Ｂ、８１Ｇとこれらの設定を制御する表示装置制御
部８３を備える。
示装置を示す。同図のカラー映像表示装置は、映像を表
示する表示装置ユニット８２に入力されるＲ，Ｇ，Ｂ各
色の信号それぞれに対し、これまで説明した設定変更に
より量子化幅を変更可能なＡ／Ｄ変換ユニット８１Ｒ、
８１Ｂ、８１Ｇとこれらの設定を制御する表示装置制御
部８３を備える。
【００７１】この構成により、表示装置制御部８３はＡ
／Ｄ変換ユニット８１Ｒ、８１Ｂ、８１Ｇの設定を調節
して、Ｒ，Ｇ，Ｂ各色それぞれに対して補正を行う。こ
の時従来は補正を１階調単位でしか行えなかったのに対
して、Ａ／Ｄ変換器８３は設定値の変更によって微妙な
補正を行えるので、同一階調では各色の色度を揃えるこ
とが出来る。よってこのカラー映像表示装置は、色ずれ
を抑制したガンマ補正を行うことが出来、色の再現性を
向上させることが出来る。
／Ｄ変換ユニット８１Ｒ、８１Ｂ、８１Ｇの設定を調節
して、Ｒ，Ｇ，Ｂ各色それぞれに対して補正を行う。こ
の時従来は補正を１階調単位でしか行えなかったのに対
して、Ａ／Ｄ変換器８３は設定値の変更によって微妙な
補正を行えるので、同一階調では各色の色度を揃えるこ
とが出来る。よってこのカラー映像表示装置は、色ずれ
を抑制したガンマ補正を行うことが出来、色の再現性を
向上させることが出来る。
【００７２】次に画像を表示する表示装置が複数系統に
分かれた映像表示装置の補正について説明する。映像表
示装置の表示部分が大きい場合や解像度を増す為に高精
細化する場合、１画面を複数系統に分割することが一般
的に行われている。
分かれた映像表示装置の補正について説明する。映像表
示装置の表示部分が大きい場合や解像度を増す為に高精
細化する場合、１画面を複数系統に分割することが一般
的に行われている。
【００７３】この場合、１つのアナログ映像信号の入力
を複数の系統それぞれに分配して入力するが、各系統の
デバイスのばらつきによって、系統毎に画面から出力さ
れる色がずれてしまう。また、プロジェクタなどで構成
されるマルチスクリーンの場合ランプの発光色の誤差か
ら、各スクリーンの色度にずれが生じる。
を複数の系統それぞれに分配して入力するが、各系統の
デバイスのばらつきによって、系統毎に画面から出力さ
れる色がずれてしまう。また、プロジェクタなどで構成
されるマルチスクリーンの場合ランプの発光色の誤差か
ら、各スクリーンの色度にずれが生じる。
【００７４】そこで、発光する素子と分配された映像信
号の誤差を補正し、できるだけ複数の系統のマルチ画面
の色ズレを抑制したいが、デジタル的な処理では１階調
の幅単位の補正しか出来ない。ＬＥＤ等の高輝度な素子
を使用する場合は、１階調の幅が誤差に対して絶対的に
大きく、更に液晶等の場合は一般に各色の量子化数６ビ
ット＝６４階調と表現階調数が少ない為に１階調の幅が
大きくなってしまうため、この誤差の補正を難しくして
いる。
号の誤差を補正し、できるだけ複数の系統のマルチ画面
の色ズレを抑制したいが、デジタル的な処理では１階調
の幅単位の補正しか出来ない。ＬＥＤ等の高輝度な素子
を使用する場合は、１階調の幅が誤差に対して絶対的に
大きく、更に液晶等の場合は一般に各色の量子化数６ビ
ット＝６４階調と表現階調数が少ない為に１階調の幅が
大きくなってしまうため、この誤差の補正を難しくして
いる。
【００７５】図２０に、この点を考慮した各画面の均一
性を図るマルチ画面構成の映像表示装置の構成例を示
す。同図の映像表示装置は１つの画面１０３を画面Ａ、
Ｂ、Ｃ、Ｄの４つに分割した場合の例で、分配器１０１
によって分配されたアナログ映像信号をデジタル変換
に、これまで説明した本実施形態に於ける設定変更によ
り量子化幅を変更可能なＡ／Ｄ変換ユニット１０２Ａ、
１０２Ｂ、１０２Ｃ、１０２Ｄを用い、これらのＡ／Ｄ
変換ユニット１０２を表示装置制御部１０４によってこ
れらの設定値を制御する。
性を図るマルチ画面構成の映像表示装置の構成例を示
す。同図の映像表示装置は１つの画面１０３を画面Ａ、
Ｂ、Ｃ、Ｄの４つに分割した場合の例で、分配器１０１
によって分配されたアナログ映像信号をデジタル変換
に、これまで説明した本実施形態に於ける設定変更によ
り量子化幅を変更可能なＡ／Ｄ変換ユニット１０２Ａ、
１０２Ｂ、１０２Ｃ、１０２Ｄを用い、これらのＡ／Ｄ
変換ユニット１０２を表示装置制御部１０４によってこ
れらの設定値を制御する。
【００７６】表示装置制御部１０４は、各Ａ／Ｄ変換ユ
ニット１０２の設定を調節することにより、分配された
各映像信号と画面Ａ、Ｂ、Ｃ、Ｄそれぞれの発光素子の
実際の発光の仕方の差を補正する。これにより、従来
は、Ａ／Ｄ変換器の１階調単位でしか補正が出来なかっ
たものを、各Ａ／Ｄ変換ユニット１０２の設定値を調節
することにより、微妙な補正を可能としている。
ニット１０２の設定を調節することにより、分配された
各映像信号と画面Ａ、Ｂ、Ｃ、Ｄそれぞれの発光素子の
実際の発光の仕方の差を補正する。これにより、従来
は、Ａ／Ｄ変換器の１階調単位でしか補正が出来なかっ
たものを、各Ａ／Ｄ変換ユニット１０２の設定値を調節
することにより、微妙な補正を可能としている。
【００７７】
【発明の効果】本発明によれば、量子化の際の階調幅を
それぞれ任意の大きさにしたＡ／Ｄ変換を行うことが出
来る。
それぞれ任意の大きさにしたＡ／Ｄ変換を行うことが出
来る。
【００７８】またＡ／Ｄ変換時に生じる量子化ノイズを
コントロールすることが出来るので、入力信号の変化率
が大きい部分や入力信号の変化を細かく知りたい部分な
ど、任意の部分の変換を詳細に行うことが出来る。よっ
て同一の階調数のＡ／Ｄ変換器に比して、より詳細な変
換を行うことが出来る。
コントロールすることが出来るので、入力信号の変化率
が大きい部分や入力信号の変化を細かく知りたい部分な
ど、任意の部分の変換を詳細に行うことが出来る。よっ
て同一の階調数のＡ／Ｄ変換器に比して、より詳細な変
換を行うことが出来る。
【００７９】更に外部から量子化幅を自由に変更するこ
とが出来る構成とすることにより、使用環境や状況に即
した変換を行うことが出来る。また変換処理を行う前
に、狙いどおりの変換が出来るように事前に調整する構
成とすることにより、より高精度で環境の変化に強い変
換を行うことが出来る。
とが出来る構成とすることにより、使用環境や状況に即
した変換を行うことが出来る。また変換処理を行う前
に、狙いどおりの変換が出来るように事前に調整する構
成とすることにより、より高精度で環境の変化に強い変
換を行うことが出来る。
【００８０】更に本発明によるＡ／Ｄ変換器を映像表示
装置に用いることによって、ノイズによるちらつきがよ
り低階調へシフトされるので、ちらつきを目立たなくす
ることができる。
装置に用いることによって、ノイズによるちらつきがよ
り低階調へシフトされるので、ちらつきを目立たなくす
ることができる。
【００８１】また、設置場所の環境照度等外部要因の変
化に対しても、常に最適な発光出力特性を持つ映像表示
装置を実現することが出来る。更に、従来のものより色
ムラを抑制したカラー映像表示装置を実現することが出
来る。 また、従来のものより各画面の特性の差を補正
することが出来、各画面の均一化を図ることが出来るマ
ルチ画面構成の映像表示装置を実現することが出来る。
化に対しても、常に最適な発光出力特性を持つ映像表示
装置を実現することが出来る。更に、従来のものより色
ムラを抑制したカラー映像表示装置を実現することが出
来る。 また、従来のものより各画面の特性の差を補正
することが出来、各画面の均一化を図ることが出来るマ
ルチ画面構成の映像表示装置を実現することが出来る。
【図１】本実施形態におけるフラッシュ型Ａ／Ｄ変換器
のブロック図である。
のブロック図である。
【図２】図１のフラッシュ型Ａ／Ｄ変換器の電圧設定器
及び比較器部分を詳細に示した図である。
及び比較器部分を詳細に示した図である。
【図３】設定電圧の設定値の概念を示す図である。
【図４】本実施形態のＡ／Ｄ変換器を直並列型の方式に
よって実現した場合の構成例を示す図である。
よって実現した場合の構成例を示す図である。
【図５】本実施形態のＡ／Ｄ変換器を逐次比較型の方式
によって実現した場合の構成例を示す図である。
によって実現した場合の構成例を示す図である。
【図６】帰還調整器を備えるＡ／Ｄ変換器の構成を示す
図である。
図である。
【図７】本実施形態の映像表示装置のシステムブロック
図である。
図である。
【図８】入力信号の入力レベルとＡ／Ｄ変換器の設定電
圧の関係を示す図である。
圧の関係を示す図である。
【図９】表示部の出力特性を示す図である。
【図１０】補正演算結果を加えた後のＡ／Ｄ変換器の出
力特性を示す図である。
力特性を示す図である。
【図１１】補正後の最終的発光出力特性を示す図であ
る。
る。
【図１２】メモリ内に設定されているＡ／Ｄ変換器に対
する設定値の例を示す図である。
する設定値の例を示す図である。
【図１３】環境照度によってバンクを切替える場合の説
明図である。
明図である。
【図１４】温度監視による処理を示すフローチャートで
ある。
ある。
【図１５】各バンクと相対輝度出力の関係を示した図で
ある。
ある。
【図１６】各バンクにおける各階調と相対輝度の関係を
示した図である。
示した図である。
【図１７】階調輝度特性の補正値を示す図である。
【図１８】カラー映像信号の補正を示す図である。
【図１９】本実施形態に於けるカラー映像表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２０】本実施形態に於けるマルチ画面構成の映像表
示装置の構成例を示す図である。
示装置の構成例を示す図である。
【符号の説明】 １、６１、７１ Ａ／Ｄ変換器 １１、７１１ 電圧設定器 １２、７１２ 比較器 １３、７１３ ラッチ １４、７１４ エンコーダ １５、４１、５１ アナログ入力信号 １６ アドレス指定 １７ 電圧設定用データ ４２ バッファ ４３、４６ フラッシュ型Ａ／Ｄ変換器 ４４ 加算器 ４５ Ｄ／Ａ変換器 ４７ アダー ４８ラッチ ５２ コンパレータ ５３ Ｄ／Ａ変換器 ５４ 制御ユニット ６２ Ａ／Ｄ変換部 ６３ 帰還調整部 ７２ 表示装置制御部 ７３ 表示部 ７４センサ部 ７２１ ＣＰＵ ７２２ メモリ ７２３ ユニット制御部／調整機能制御部 ７３１ 出力制御部 ７３２ 発光素子 ７４１ 照度センサ ７４２ 温度センサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｍ 1/18 Ｈ０３Ｍ 1/18 1/38 1/38 Ｈ０４Ｎ 5/14 Ｈ０４Ｎ 5/14 Ｚ 9/69 9/69 Ｆターム(参考） 5C021 PA53 PA80 PA85 PA95 XA35 YC01 YC09 5C066 AA03 CA05 CA17 EC05 GA01 KD02 KE09 KL08 KM11 5C082 BA20 BA34 BA35 CA11 CB01 DA51 MM10 5J022 AA06 BA02 CA08 CB01 CB04 CB05 CB06 CD02 CD03 CE08 CF01
Claims (14)
- 【請求項１】 アナログ入力信号を量子化するＡ／Ｄ変
換器であって、 外部からの指示に基づいて各量子化幅の大きさを決定す
る量子化幅決定手段と、 前記アナログ入力信号を、前記量子化幅決定手段が決定
した量子化幅で量子化して出力する量子化手段と、 を備えるＡ／Ｄ変換器。 - 【請求項２】 前記量子化手段にアナログ信号を入力
し、該量子化手段の出力結果に基づいて、前記量子化幅
決定手段に量子化幅の大きさを指示する帰還調整手段を
更に備えることを特徴とする請求項１に記載のＡ／Ｄ変
換器。 - 【請求項３】 前記量子化幅決定手段は、前記外部から
の指示によって各抵抗値が変更可能な抵抗ラダーで設定
電圧を分圧して比較電圧を生成し、当該比較電圧から前
記各量子化幅を決定することを特徴とする請求項１又は
２に記載のＡ／Ｄ変換器。 - 【請求項４】 フラッシュ型のＡ／Ｄ変換器であること
を特徴とする請求項１乃至３の何れか１つに記載のＡ／
Ｄ変換器。 - 【請求項５】 量子化幅が変更可能なＡ／Ｄ変換器を複
数段備える直並列型方式によるＡ／Ｄ変換器であること
を特徴とする請求項１乃至３の何れか１つに記載のＡ／
Ｄ変換器。 - 【請求項６】 前記各量子化幅の大きさに対する指示を
複数記憶するメモリ手段を更に備え、前記量子化幅決定
手段は、前記外部からの指示に基づいて前記メモリ手段
に記憶されている指示の内の１つを選択して前記量子化
幅の大きさを決定することを特徴とする請求項１乃至５
の何れか１つに記載のＡ／Ｄ変換器。 - 【請求項７】 アナログ入力信号を量子化するＡ／Ｄ変
換器であって、 前記アナログ入力信号を全てが同じではない量子化幅で
量子化して出力する量子化手段を備えるＡ／Ｄ変換器。 - 【請求項８】 アナログ入力信号を量子化して表示手段
に出力する映像表示装置において、 前記表示手段の表示特性に基づいて、各量子化幅の大き
さを決定する量子化幅決定手段と、 前記アナログ入力信号を、前記量子化幅決定手段が決定
した量子化幅で量子化して出力する量子化手段と、 を備える映像表示装置。 - 【請求項９】 複数の信号からカラー映像のアナログ入
力信号を量子化して表示手段に出力する映像表示装置に
おいて、 前記複数の信号のそれぞれに対して前記表示手段の表示
特性に基づいて、各量子化幅の大きさを決定する量子化
幅決定手段と、 前記アナログ入力信号を、前記量子化幅決定手段が決定
した量子化幅で量子化して出力する量子化手段と、 を備える映像表示装置。 - 【請求項１０】 アナログ入力信号を量子化して１画面
を複数系統に分割して持つ表示手段に出力する映像表示
装置において、 前記複数系統のそれぞれに対して 前記表示手段の各系統の表示特性に基づいて、各量子化
幅の大きさを決定する量子化幅決定手段と、 前記アナログ入力信号を、前記量子化幅決定手段が決定
した量子化幅で量子化して出力する量子化手段と、 を備える映像表示装置。 - 【請求項１１】 環境の変化を監視して出力するセンサ
手段を更に備え、前記量子化幅決定手段は、前記センサ
手段の出力をも考慮して各量子化幅の大きさを決定する
ことを特徴とする請求項８乃至１０の何れか１つに記載
の映像表示装置。 - 【請求項１２】 前記各量子化幅の大きさに対する指示
を複数組記憶するメモリ手段を更に備え、前記量子化幅
決定手段は、前記表示手段の表示特性及び前記センサ手
段の出力に基づいて前記メモリ手段に記憶されている指
示の内の１つを選択して前記量子化幅の大きさを決定す
ることを特徴とする請求項１１に記載の映像表示装置。 - 【請求項１３】 アナログ入力信号のデジタル信号への
変換方法であって、 前記アナログ入力信号を全てが同じではない量子化幅で
量子化してデジタル信号を求めるデータの変換方法。 - 【請求項１４】 アナログ入力信号を量子化して表示手
段に出力する映像表示装置におけるデータの変換方法で
あって 前記表示手段の表示特性に基づいて、各量子化幅の大き
さを決定し、 前記アナログ入力信号を、前記決定した量子化幅で量子
化して前記表示手段に出力することを特徴とするデータ
変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015650A JP3501760B2 (ja) | 2001-01-24 | 2001-01-24 | Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015650A JP3501760B2 (ja) | 2001-01-24 | 2001-01-24 | Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217733A true JP2002217733A (ja) | 2002-08-02 |
| JP3501760B2 JP3501760B2 (ja) | 2004-03-02 |
Family
ID=18882163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015650A Expired - Fee Related JP3501760B2 (ja) | 2001-01-24 | 2001-01-24 | Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501760B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098360A1 (ja) * | 2005-03-15 | 2006-09-21 | Omron Corporation | 画像処理装置および画像処理方法、画像処理システム、プログラム、並びに、記録媒体 |
| WO2006132002A1 (ja) * | 2005-06-09 | 2006-12-14 | Matsushita Electric Industrial Co., Ltd. | 自動制御装置 |
| JP2007101756A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Frontech Ltd | 表示装置 |
| WO2009131018A1 (ja) * | 2008-04-25 | 2009-10-29 | キュリアス株式会社 | イメージセンサー用ａ／ｄ変換器 |
| JP2010170537A (ja) * | 2008-12-24 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | タッチパネル、表示装置及び電子機器 |
| JP2015503862A (ja) * | 2012-05-30 | 2015-02-02 | 陳啓星ＣＨＥＮ，Ｑｉｘｉｎｇ | 対数コンパンディング比率複数同時実行式超高速ａｄｃ及びｄａｃ |
| US8988405B2 (en) | 2009-10-26 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| JP2017116562A (ja) * | 2015-12-21 | 2017-06-29 | セイコーエプソン株式会社 | 表示装置、表示装置の制御方法、及び、プログラム |
| US10594324B2 (en) | 2015-12-03 | 2020-03-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
| US10601428B2 (en) | 2015-12-03 | 2020-03-24 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
-
2001
- 2001-01-24 JP JP2001015650A patent/JP3501760B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5182555B2 (ja) * | 2005-03-15 | 2013-04-17 | オムロン株式会社 | 画像処理装置および画像処理方法、画像処理システム、プログラム、並びに、記録媒体 |
| EP1871093A1 (en) * | 2005-03-15 | 2007-12-26 | Omron Corporation | Image processor, image processing method, image processing system, program and recording medium |
| EP1871093A4 (en) * | 2005-03-15 | 2009-09-02 | Omron Tateisi Electronics Co | IMAGE PROCESSOR, IMAGE PROCESSING METHOD AND SYSTEM, PROGRAM, AND RECORDING MEDIUM |
| WO2006098360A1 (ja) * | 2005-03-15 | 2006-09-21 | Omron Corporation | 画像処理装置および画像処理方法、画像処理システム、プログラム、並びに、記録媒体 |
| WO2006132002A1 (ja) * | 2005-06-09 | 2006-12-14 | Matsushita Electric Industrial Co., Ltd. | 自動制御装置 |
| JP2007101756A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Frontech Ltd | 表示装置 |
| WO2009131018A1 (ja) * | 2008-04-25 | 2009-10-29 | キュリアス株式会社 | イメージセンサー用ａ／ｄ変換器 |
| JP2010170537A (ja) * | 2008-12-24 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | タッチパネル、表示装置及び電子機器 |
| JP2013218730A (ja) * | 2008-12-24 | 2013-10-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9035908B2 (en) | 2008-12-24 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Touch panel, display device, and electronic device |
| US8988405B2 (en) | 2009-10-26 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| JP2015503862A (ja) * | 2012-05-30 | 2015-02-02 | 陳啓星ＣＨＥＮ，Ｑｉｘｉｎｇ | 対数コンパンディング比率複数同時実行式超高速ａｄｃ及びｄａｃ |
| US10594324B2 (en) | 2015-12-03 | 2020-03-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
| US10601428B2 (en) | 2015-12-03 | 2020-03-24 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
| JP2017116562A (ja) * | 2015-12-21 | 2017-06-29 | セイコーエプソン株式会社 | 表示装置、表示装置の制御方法、及び、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3501760B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974630B2 (ja) | 輝度調整方法、液晶表示装置、およびコンピュータプログラム | |
| WO2019214449A1 (zh) | 屏幕亮度的控制方法、装置及终端设备 | |
| JP4865840B2 (ja) | ガンマ基準電圧発生回路及び平板表示装置 | |
| US6897842B2 (en) | Nonlinearly mapping video date to pixel intensity while compensating for non-uniformities and degradations in a display | |
| TWI506609B (zh) | 伽碼曲線調整方法與其伽碼電壓產生器和顯示控制系統 | |
| US6903714B2 (en) | Gray level conversion method and display device | |
| JPH1115437A (ja) | Ｌｅｄ表示装置 | |
| US8115829B2 (en) | Apparatus and method for controlling auto exposure | |
| JP2006506664A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3710131B2 (ja) | 画像処理装置および画像処理方法、並びに画像表示装置、携帯電子機器 | |
| JP2002217733A (ja) | Ａ／ｄ変換器、映像表示装置及びａ／ｄ変換方法 | |
| JP2006506665A (ja) | 液晶表示装置及びその駆動方法 | |
| KR20120024267A (ko) | 유기 발광 다이오드 구동 장치 | |
| KR100251151B1 (ko) | 디스플레이소자의비선형특성보정장치및그보정방법 | |
| JPH11355798A (ja) | 画像表示装置の補正データ生成方法 | |
| JP2001265277A (ja) | プラズマディスプレイパネルの色温度調整方法 | |
| JP4259046B2 (ja) | 画像表示装置および画像処理装置 | |
| CN215911167U (zh) | Led显示系统 | |
| JP2001223584A (ja) | ディジタル・アナログ変換装置及び液晶表示装置 | |
| US11393411B2 (en) | Multi-display system and method for adjusting multi-display system | |
| WO2008073097A1 (en) | Method, apparatus and system for visual gamma correction of displays | |
| WO2002031802A2 (en) | Calibration of system with digital/analog converters for liquid crystal display | |
| JP2013029621A (ja) | 表示装置およびその調整方法 | |
| TW200806043A (en) | Method for automatic color correction and device thereof | |
| JP2019041363A (ja) | 表示装置及びその制御方法、記憶媒体、プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |