KR20180047815A - 드라이버 집적회로와 그를 포함한 표시장치 - Google Patents

드라이버 집적회로와 그를 포함한 표시장치 Download PDF

Info

Publication number
KR20180047815A
KR20180047815A KR1020160144569A KR20160144569A KR20180047815A KR 20180047815 A KR20180047815 A KR 20180047815A KR 1020160144569 A KR1020160144569 A KR 1020160144569A KR 20160144569 A KR20160144569 A KR 20160144569A KR 20180047815 A KR20180047815 A KR 20180047815A
Authority
KR
South Korea
Prior art keywords
sensing
switch
analog
digital
input
Prior art date
Application number
KR1020160144569A
Other languages
English (en)
Other versions
KR102636681B1 (ko
Inventor
김병일
안창호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160144569A priority Critical patent/KR102636681B1/ko
Priority to US15/801,046 priority patent/US10424254B2/en
Publication of KR20180047815A publication Critical patent/KR20180047815A/ko
Application granted granted Critical
Publication of KR102636681B1 publication Critical patent/KR102636681B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Abstract

본 발명의 실시예에 따른 드라이버 집적회로는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기를 포함하며, 디스플레이 구동시 아날로그 데이터전압을 생성하여 표시패널의 화소에 인가하는 데이터전압 생성부; 상기 데이터전압 생성부와 함께 상기 디지털-아날로그 변환기를 공유하고, 상기 화소들에 연결된 센싱 채널에 접속되며, 센싱 구동시 상기 센싱 채널로부터 입력되는 상기 화소의 전기적 특성에 관한 아날로그 센싱 전압을 디지털 센싱 데이터로 변환하여 출력하는 센싱부; 및 상기 디스플레이 구동시와 상기 센싱 구동시에 선택적으로 동작하는 스위치 소자들을 포함한다.

Description

드라이버 집적회로와 그를 포함한 표시장치{Driver Integrated Circuit And Display Device Including The Same}
본 발명은 드라이버 집적회로와 그를 포함한 표시장치에 관한 것이다.
다양한 평판 표시장치가 개발 및 판매되고 있다. 그 중에서, 전계발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 화소들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 화소들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 구동전류를 제어한다. 구동전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.
일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 구동 전류(Ids)는 아래의 수학식 1과 같이 표현된다.
Figure pat00001
수학식 1에서, μ는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트-소스 간 전압을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다. 화소 구조에 따라서, 구동 TFT의 게이트-소스 간 전압(Vgs)이 데이터전압과 기준전압 간의 차 전압이 될 수 있다. 데이터전압은 영상 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터전압에 따라 구동 TFT의 게이트-소스 간 전압(Vgs)이 프로그래밍(또는 설정)된다. 그리고, 프로그래밍된 게이트-소스 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.
구동 TFT의 문턱 전압(Vth), 구동 TFT의 전자 이동도(μ), 및 OLED의 문턱 전압 등과 같은 화소의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 화소들에서 동일해야 한다. 하지만, 공정 특성, 시변 특성 등 다양한 원인에 의해 화소들 간에 전기적 특성이 달라질 수 있다. 이러한 전기적 특성 편차는 휘도 편차를 초래하여 원하는 화상을 구현하는 데에 있어 제약이 된다.
화소들 간의 휘도 편차를 보상하기 위해, 화소의 전기적 특성을 센싱하고, 그 센싱 결과를 기초로 입력 영상의 디지털 데이터를 보정하는 외부 보상 기술이 알려져 있다. 휘도 편차가 보상되기 위해서는, 화소에 인가되는 데이터전압이 Δx 만큼 변화될 때 Δy만큼의 전류 변화가 보장되어야 한다. 따라서, 외부 보상 기술은 화소별 Δx를 연산하여 동일한 구동 전류가 OLED에 인가되도록 하여 같은 밝기를 구현하는 것이다. 즉, 외부 보상 기술은 계조 값을 조절하여 각 화소별 밝기가 같아지도록 보상하는 것이다.
외부 보상 기술을 구현하기 위해서는 아날로그 형태의 입력 신호를 디지털 형태의 출력 신호로 바꾸기 위한 아날로그-디지털 변환기(Analog to Digital Converter, 이하, ADC라 함)가 필요하다. ADC는 드라이버 집적회로(Integrated Circuit, 이하 IC라 함)에 내장될 수 있으며, 센싱 채널을 통해 화소에 연결될 수 있다. ADC는 센싱 채널을 통해 화소의 전기적 특성에 대한 아날로그 센싱값을 입력 받고, 그 아날로그 센싱값을 내부의 세분화된 기준 전압과 비교하여 디지털 센싱값으로 변환한다.
ADC는 복수의 센싱 채널들마다 1개씩 할당될 수 있고, 이 경우 1개의 ADC가복수의 센싱 채널들에 공통으로 연결될 수 있다. 이 방식은 복수의 센싱 채널들로부터 입력되는 복수의 아날로그 센싱값들을 1개의 ADC에서 순차적으로 처리해야 하기 때문에, 고속으로 동작하는 ADC가 필요하다. 이러한 직렬 처리 방식에서는 복수개의 아날로그 센싱값들이 1개의 ADC에서 순차적으로 직렬 처리되기 때문에 복수개의 아날로그 센싱값들에 대한 아날로그-디지털 변환에 소요되는 시간이 길다.
아날로그-디지털 변환에 소요되는 시간을 줄이기 위해, 각 센싱 채널마다 1개씩 ADC를 할당하여 복수개의 센싱 채널들로부터 입력되는 아날로그 센싱값들을 복수개의 ADC들에서 동시에 처리하는 방식이 검토되고 있다. 이러한 병렬 처리 방식에서 각 ADC는 1개의 센싱 채널로부터 입력되는 아날로그 센싱값만을 처리하므로 고속으로 동작될 필요가 없기 때문에서 센싱의 정확도를 높이는 데 유리하다. 또한, 병렬 처리 방식에서는 복수의 아날로그 센싱값들이 복수개의 ADC들에서 동시에 병렬 처리되기 때문에, 복수개의 아날로그 센싱값들에 대한 아날로그-디지털 변환에 소요되는 시간이 짧은 장점이 있다.
하지만, 병렬 처리 방식은 센싱 채널 개수만큼의 ADC를 필요로 하므로 드라이버 IC의 칩 사이즈가 증가되는 문제가 있다.
따라서, 본 발명의 목적은 외부 보상 기술 구현시 병렬 처리 방식의 센싱부를 채용하여 복수개의 아날로그 센싱값들에 대한 아날로그-디지털 변환에 소요되는 시간을 줄이되, 병렬 처리 방식에 따른 ADC 개수 증가로 인해 드라이버 IC의 칩 사이즈가 증가되는 것을 최소화할 수 있도록 한 드라이버 집적회로와 그를 포함한 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 드라이버 집적회로는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기를 포함하며, 디스플레이 구동시 아날로그 데이터전압을 생성하여 표시패널의 화소에 인가하는 데이터전압 생성부; 상기 데이터전압 생성부와 함께 상기 디지털-아날로그 변환기를 공유하고, 상기 화소들에 연결된 센싱 채널에 접속되며, 센싱 구동시 상기 센싱 채널로부터 입력되는 상기 화소의 전기적 특성에 관한 아날로그 센싱 전압을 디지털 센싱 데이터로 변환하여 출력하는 센싱부; 및 상기 디스플레이 구동시와 상기 센싱 구동시에 선택적으로 동작하는 스위치 소자들을 포함한다.
본 발명은 외부 보상 기술 구현시 병렬 처리 방식의 센싱부를 채용하여 복수개의 아날로그 센싱값들에 대한 아날로그-디지털 변환에 소요되는 시간을 줄일 수 있다.
또한, 본 발명은 병렬 처리 방식에 따른 늦은 속도의 ADC를 사용함으로써 센싱의 정확도를 크게 향상시킬 수 있다.
특히, 본 발명은 데이터전압 생성부와 센싱부 간에 일부 회로 구성을 서로 공유하게 드라이버 IC를 설계함으로써, 병렬 처리 방식에 따른 ADC 개수 증가로 인해 드라이버 IC의 칩 사이즈가 증가되는 것을 최소화할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 외부 보상용 전계발광 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 외부 보상 방법을 나태는 흐름도이다.
도 3a는 도 2의 외부 보상 방법에서 기준 커브식을 도출하는 것을 나타내는 도면이다.
도 3b는 도 2의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선을 보여주는 도면이다.
도 3c는 도 2의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선과 보상 완료된 화소의 I-V 곡선을 보여주는 도면이다.
도 4 내지 도 6은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.
도 7은 센싱부의 일 예로서 각 센싱 채널마다 ADC가 1개씩 할당된 것을 보여주는 도면이다.
도 8은 센싱부의 다른 예로서 복수의 센싱 채널들마다 고속 ADC가 1개씩 할당된 것을 보여주는 도면이다.
도 9는 병렬 처리 방식을 구현하기 위한 센싱부로서, DAC 포함용 ADC의 일 예시 구성인 SAR 타입의 ADC를 보여주는 도면이다.
도 10은 디지털 영상 데이터를 아날로그 데이터전압으로 변환하기 위한 DAC를 포함한 데이터전압 생성부의 구성을 보여주는 도면이다.
도 11은 센싱부와 데이터전압 생성부가 DAC를 공유하는 드라이버 IC의 일 구성을 보여주는 도면이다.
도 12는 디스플레이 구동시와 센싱 구동시에 있어, 도 11의 드라이버 IC에 포함된 스위치들의 동작 상태를 보여주는 도면이다.
도 13은 디스플레이 구동시 도 11의 드라이버 IC의 동작을 설명하기 위한 도면이다.
도 14는 센싱 구동시 도 11의 드라이버 IC의 동작을 설명하기 위한 도면이다.
도 15는 센싱부와 데이터전압 생성부가 DAC를 공유하는 드라이버 IC의 다른 구성을 보여주는 도면이다.
도 16은 디스플레이 구동시와 센싱 구동시에 있어, 도 15의 드라이버 IC에 포함된 스위치들의 동작 상태를 보여주는 도면이다.
도 17은 디스플레이 구동시 도 15의 드라이버 IC의 동작을 설명하기 위한 도면이다.
도 18은 센싱 구동시 도 15의 드라이버 IC의 동작을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다. 또한 본 발명의 기술적 사상은 전계발광 표시장치뿐만 아니라, 액정 표시장치, 플라즈마 디스플레이 장치, 전기영동 표시장치, 플렉서블 디스플레이 장치, 웨어러블 디스플레이 장치 등 다양한 표시장치에도 적용될 수 있음에 주의하여야 한다.
도 1은 본 발명의 일 실시예에 따른 외부 보상용 전계발광 표시장치를 나타내는 블록도이다. 도 2는 본 발명의 일 실시예에 따른 외부 보상 방법을 나태는 흐름도이다. 도 3a는 도 2의 외부 보상 방법에서 기준 커브식을 도출하는 것을 나타내는 도면이다. 도 3b는 도 2의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선을 보여주는 도면이다. 그리고, 도 3c는 도 2의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선과 보상 완료된 화소의 I-V 곡선을 보여주는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전계발광 표시장치는 표시패널(10), 드라이버 IC(D-IC)(20), 보상 IC(30), 호스트 시스템(40), 및 저장 메모리(50)를 포함할 수 있다.
표시패널(10)에는 복수의 화소들, 복수의 신호라인들이 구비된다. 신호라인들은 화소들에 아날로그 데이터전압을 공급하는 데이터라인들 및 화소들에 스캔 제어신호를 공급하는 게이트라인들을 포함할 수 있다. 또한, 신호라인들은 화소들의 전기적 특성을 센싱하는 데 이용되는 센싱 라인들을 더 포함할 수 있다. 다만, 센싱 라인은 화소의 회로 구성에 따라서 생략될 수 있다. 이 경우 화소들의 전기적 특성은 데이터라인을 통해 센싱될 수 있다.
표시패널(10)의 화소들은 매트릭스 형태로 배치되어 화소 어레이(Pixel array)를 구성한다. 각 화소는 데이터라인들 중 어느 하나에, 센싱 라인들 중 어느 하나에, 그리고 게이트라인들 중 적어도 어느 하나에 연결될 수 있다. 각 화소는 전원생성부로부터 고전위 화소전원과 저전위 화소전원을 공급받도록 구성된다. 이를 위해, 전원생성부는 고전위 화소전원 배선 또는 패드부를 통해서 고전위 화소전원을 화소에 공급할 수 있다. 그리고 전원생성부는 저전위 화소전원 배선 또는 패드부를 통해서 저전위 화소전원을 화소에 공급할 수 있다.
표시패널(10)에는 게이트라인들을 구동하는 게이트 구동회로가 구비될 수 있다. 게이트 구동회로를 구성하는 쉬프터 레지스터들은, 집적회로 형태로 제작되어 표시패널(10)에 연결될 수도 있고, 제조 단가를 줄이기 위해 GIP(Gate driver In Panel) 방식의 TFT 공정을 통해 표시패널(10)의 비 표시영역에 직접 형성될 수도 있다.
드라이버 IC(D-IC)(20)는 타이밍 제어부(21), 센싱부(22), 및 데이터전압 생성부(23)를 포함할 수 있으나, 이에 한정되지 않는다.
타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동회로의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 데이터전압 생성부(23)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호를 생성할 수 있다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터전압 생성부(23)의 출력 타이밍을 제어한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 게이트 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 쉬프트 클럭은 게이트 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.
타이밍 제어부(21)는 센싱 구동과 디스플레이 구동을 정해진 제어 시퀀스에 따라 분리하도록 구성할 수 있다. 센싱 구동은 화소의 전기적 특성에 관한 센싱 결과 즉, 아날로그 센싱 전압(Vsen)을 디지털 센싱 데이터로 변환하고, 디지털 센싱 데이터를 기초로 화소의 전기적 특성 변화를 보상하기 위한 보상 값을 업데이트하는 구동이다. 디스플레이 구동은 보상 값을 기초로 입력 디지털 영상 데이터를 변조하고, 변조된 디지털 영상 데이터를 아날로그 데이터전압(Vdata)으로 변환하여 화소에 인가함으로써 입력 영상을 표시하는 구동이다.
타이밍 제어부(21)는 디스플레이 구동을 위한 타이밍 제어신호들과 센싱 구동을 위한 타이밍 제어신호들을 서로 다르게 생성할 수 있다. 단 이에 제한되지 않는다. 타이밍 제어부(21)의 제어에 의해, 센싱 구동은 디스플레이 구동 중의 수직 블랭크 기간에서 수행되거나, 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 단 이에 제한되지 않으며 센싱 구동은 디스플레이 구동 중 의 수직 액티브 기간에서 수행되는 것도 가능하다.
수직 블랭크 기간은 입력 영상 데이터가 기입되지 않는 기간으로서, 1 프레임분의 입력 영상 데이터가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상이 표시될 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 입력 영상의 표시가 끝난 후부터 구동 전원이 오프 될 때까지의 과도 기간을 의미한다.
타이밍 제어부(21)는 미리 정해진 센싱 프로세스에 따라 대기모드, 슬립모드, 저전력모드 등을 감지하고, 센싱 구동을 위한 제반 동작을 제어할 수 있다. 즉, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 단 이에 제한되지 않는다.
데이터전압 생성부(23)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기를 포함하며, 디스플레이 구동시 아날로그 데이터전압을 생성하여 표시패널(10)의 화소들에 인가한다. 이를 위해, 데이터전압 생성부(23)는 보상 IC(30)에서 변조된 디지털 영상 데이터(V-DATA)를 아날로그 감마전압으로 변환한 후 데이터라인들에 출력할 수 있다.
센싱부(22)는 센싱 구동 시 센싱 라인들을 통해 화소들의 전기적 특성, 예컨대, 화소들에 포함된 구동 소자 및/또는 발광 소자의 전기적 특성을 센싱할 수 있다. 센싱부(22)는 공지의 전압 센싱형 센싱 유닛 또는 전류 센싱형 유닛을 포함할 수 있다. 전압 센싱형 센싱 유닛은 정해진 센싱 조건에 따라 화소의 특정 노드에 충전된 전압을 아날로그 센싱 전압(Vsen)으로서 센싱할 수 있다. 전류 센싱형 센싱 유닛은 정해진 센싱 조건에 따라 화소의 특정 노드에 흐르는 전류를 직접 센싱하여 아날로그 센싱 전압(Vsen)을 얻을 수 있다.
센싱부(22)는 화소의 전기적 특성에 관한 센싱 결과 즉, 아날로그 센싱 전압(Vsen)을 디지털 센싱 데이터(S-DATA)로 변환하는 데 소요되는 시간을 줄이기 위해, 각 센싱 채널마다 1개씩 할당된 아날로그-디지털 변환기(Analog to Digital Converter, 이하 ADC라 함)를 포함한다. 센싱부(22)는 병렬 처리 방식을 통해 아날로그 센싱 전압(Vsen)을 디지털 센싱 데이터로 변환한다. 복수의 아날로그 센싱값들은 복수개의 ADC들에서 동시에 병렬 처리되기 때문에, 복수개의 아날로그 센싱값들에 대한 아날로그-디지털 변환에 소요되는 시간이 짧다. 각 ADC는 1개의 센싱 채널로부터 입력되는 아날로그 센싱값만을 처리하므로 고속으로 동작될 필요가 없다. ADC의 샘플링 속도와 센싱의 정확도는 트레이드 오프(Trade-off) 관계에 있다. 병렬 처리 방식에 따른 ADC는 직렬 처리 방식에서 사용되는 고속 ADC에 비해 센싱의 정확도를 높이는 데 유리하다. 센싱부(22)는 병렬 처리 방식에 따른 ADC의 일 예로서, SAR(Successive Approxomation Register) 타입의 ADC를 포함할 수 있으나 이에 한정되지 않는다.
병렬 처리 방식을 채용하는 센싱부(22)는 센싱 채널 개수만큼의 ADC가 필요하므로 드라이버 IC(20)의 칩 사이즈가 증가될 수 있다. 본 발명은 드라이버 IC(20)의 칩 사이즈를 줄이기 위해 센싱부(22)와 데이터전압 생성부(23) 간에 회로 소자를 공유하는 방식을 제안한다. 구체적으로, 센싱부(22)에 포함된 ADC는 기준전압을 생성하기 위해 DAC가 필요하다. 또한, 데이터전압 생성부(23)도 입력 디지털 영상 데이터를 아날로그 데이터전압으로 변환하기 위해 DAC가 필요하다. 따라서, 센싱부(22)와 데이터전압 생성부(23) 간에 DAC를 공유하면, DAC 개수가 절반으로 줄어든다. 한편, 센싱부(22)와 데이터전압 생성부(23) 간에 DAC 뿐만 아니라 버퍼를 더 공유할 수 있다. 다만, 센싱부(22)는 버퍼 동작으로 인해 소비전력이 증가하는 것을 방지하기 위해, 버퍼를 포함하지 않을 수도 있다. 본 발명의 실시예에서, 데이터전압 생성부(23)와 DAC를 공유하는 ADC의 일 예로서 SAR 타입의 ADC를 제시하고 있으나, 본 발명의 기술적 사상은 SAR 타입의 ADC에 국한되지 않는다. 본 발명의 기술적 사상은 센싱부(22)와 데이터전압 생성부(23) 간에 DAC를 공유하는 것이기 때문에, SAR 타입의 ADC는 DAC를 포함하는 다른 ADC로 대체 가능하다.
센싱부(22)에 포함된 ADC는 센싱 구동시 병렬 처리 방식에 따라 아날로그 센싱 전압(Vsen)을 디지털 센싱 데이터(S-DATA)로 변환한 후, 저장 메모리(50)에 공급한다.
센싱 구동시, 저장 메모리(50)는 센싱부(22)로부터 입력되는 디지털 센싱 데이터(S-DATA)를 저장한다. 저장 메모리(50)는 플래시 메모리로 구현될 수 있으나, 이에 한정되지 않는다.
디스플레이 구동시, 보상 IC(30)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 데이터(S-DATA)를 기반으로 각 화소 별로 오프셋(Offset)과 게인(Gain)을 연산하고, 연산된 오프셋과 게인에 따라 입력 디지털 영상 데이터를 변조(또는 보정)하고, 변조된 디지털 영상 데이터(V-DATA)를 드라이버 IC(20)에 공급한다. 이를 위해, 보상 IC(30)는 보상부(31)와 보상 메모리(32)를 포함할 수 있다.
보상 메모리(32)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 데이터(S-DATA)를 보상부(31)에 전달한다. 보상 메모리(32)는 RAM(Random Access Memory), 예컨대 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있으나, 이에 한정되지 않는다.
보상부(31)는 도 2 내지 도 3c와 같이, 다수회의 센싱을 통해 한 개의 평균 전류(I)-전압(V) 곡선을 얻고, 보상 대상 화소의 I-V 곡선이 평균 I-V 곡선에 일치되도록 보상하는 보상 알고리즘을 포함할 수 있다.
구체적으로, 보상부(31)는 도 2 및 도 3a와 같이 복수 계조(예컨대, A~F 포함 총 7 계조)에 대한 센싱을 진행한 후에, 공지의 최소자승법[最小自乘法, least square method]을 통하여 평균 I-V 곡선에 대응되는 하기 수학식 2를 도출한다(S1).
Figure pat00002
수학식 2에서, "a"는 구동 TFT의 전자 이동도이고, "b"는 구동 TFT의 문턱전압이며, "c"는 구동 TFT의 물리적 특성치를 나타낸다.
보상부(31)는 도 2 및 도 3b와 같이 2 포인트에서 측정된 전류값(I1,I2)과 계조값(X,Y 계조)(즉, 데이터전압값(Vdata1,Vdata2))을 기준으로 센싱 대상 화소의 파라미터값인 a'값, 및 b'값을 계산한다(S2).
Figure pat00003
보상부(31)는 상기 수학식 3에서, 2차 방정식을 이용하여 센싱 대상 화소의 파라미터값인 a'값, 및 b'값을 산출할 수 있다.
보상부(31)는 도 2 및 도 3c와 같이 보상 대상 화소의 I-V 곡선이 평균 I-V 곡선에 일치되도록 하기 위한 오프셋(Offset)과 게인(Gain)을 연산할 수 있다(S3). 보상이 완료된 오프셋(Offset)과 게인(Gain)은 하기 수학식 4와 같다. 수학식 4에서, "Vcomp"는 보상 전압을 지시한다.
Figure pat00004
보상부(31)는 보상 전압(Vcomp)에 대응되도록 해당 화소에 입력된 영상 데이터를 보정한다(S4).
호스트 시스템(40)은 입력 디지털 영상 데이터를 보상 IC(30)에 공급할 수 있다. 호스트 시스템(40)은 디지털 밝기 정보와 같은 유저 입력 정보를 보상 IC(30)에 더 공급할 수 있다. 호스트 시스템(40)은 어플리케이션 프로세서(Application Processor)로 구현될 수도 있다.
도 4 내지 도 6은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.
도 4를 참조하면, 본 발명의 전계발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(Chip On Film, COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(Flexible Printed Circuit Board, FPCB)에 실장된 저장 메모리(50) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(System Printed Circuit Board, SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.
드라이버 IC(D-IC)(20)는 타이밍 제어부(21), 센싱부(22) 및 데이터전압 생성부(23) 외에도 보상부(32)와 보상 메모리(32)를 더 포함할 수 있다. 이 외부 보상 모듈은 드라이버 IC(D-IC)(20)와 보상 IC(도 1의 '30')가 1칩화 된 것이다. 전원 IC(P-IC)(60)는 이 외부 보상 모듈을 동작시키는 데 필요한 각종 구동전원을 생성한다.
도 5를 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리(50) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.
도 5의 외부 보상 모듈은, 보상부(31)와 보상 메모리(32)를 드라이버 IC(D-IC)(20)에 탑재하지 않고 호스트 시스템(40)에 탑재하는 점에서 도 4와 다르다. 도 5의 외부 보상 모듈은, 보상 IC(도 1의 '30')가 호스트 시스템(40)에 통합된 것으로, 드라이버 IC(D-IC)(20)의 구성을 간소화할 수 있다는 점에서 의미가 있다.
도 6을 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 소스 드라이버 IC(SD-IC)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리(50), 보상 IC(30), 보상 메모리(32) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.
도 6의 외부 보상 모듈은, 소스 드라이버 IC(SD-IC)에 데이터전압 생성부(23)와 센싱부(22)만을 실장하여 소스 드라이버 IC(SD-IC)의 구성을 더욱 간소화하고, 타이밍 제어부(31)와 보상부(32)는 별도로 제작된 보상 IC(30)에 실장하는 점에서 차이가 있다. 그리고, 보상 IC(30), 저장 메모리(50), 보상 메모리(32)를 연성 인쇄기판(FPCB)에 함께 실장함으로써, 보상 파라미터의 업 로딩 및 다운 로딩 동작을 용이하게 할 수 있는 잇점이 있다.
도 7은 센싱부의 일 예로서 각 센싱 채널마다 ADC가 1개씩 할당된 것을 보여주는 도면이다. 그리고, 도 8은 센싱부의 다른 예로서 복수의 센싱 채널들마다 고속 ADC가 1개씩 할당된 것을 보여주는 도면이다.
도 7을 참조하면, 드라이버 IC(20)는 센싱 채널들(CH1,CH2,CH3,CH4)을 통해 표시패널(10)의 화소들(PXL)에 연결될 수 있다. 드라이버 IC(20)에서, 데이터전압 생성부에 포함된 복수의 DAC는 각 센싱 채널(CH1,CH2,CH3,CH4)에 연결될 수 있고, 센싱부에 포함된 복수의 ADC는 스위치(S1,S2,S3,S4)를 매개로 각 센싱 채널(CH1,CH2,CH3,CH4)에 연결될 수 있다. 센싱부에 포함된 ADC는 각 센싱 채널(CH1,CH2,CH3,CH4)마다 1개씩 연결되어 병렬 처리 방식을 통해 아날로그 센싱 전압을 디지털 센싱 데이터로 변환한다. 병렬 처리 방식의 경우 1 센싱 채널의 데이터를 1개의 ADC로 처리하기 때문에, 도 8의 직렬 처리 방식에 비해 상대적으로 늦은 속도의 ADC의 사용이 가능하지만, 복수의 ADC로 인해 회로 면적이 커지는 단점이 있다.
도 8의 직렬 처리 방식의 경우, 센싱부에 포함된 단일의 ADC는 스위치(S1,S2,S3,S4)를 매개로 각 센싱 채널(CH1,CH2,CH3,CH4)에 공통으로 연결된다. 이 방식은 복수의 센싱 채널들의 데이터를 1개의 ADC로 순차적으로 처리하기 때문에, 처리 시간이 길고 고속의 ADC가 필요한 단점이 있다.
본 발명은 도 7과 같은 병렬 처리 방식으로 드라이버 IC(20)를 구현하되, 드라이버 IC(20)의 칩 사이즈를 줄이기 위한 방안들을 이하에서 설명한다.
도 9는 병렬 처리 방식을 구현하기 위한 센싱부로서, DAC를 포함한 ADC의 일 예시 구성인 SAR 타입의 ADC를 보여주는 도면이다.
도 9를 참조하면, 센싱부(22)에 포함되는 SAR(Successive Approximation Resister) 타입의 ADC는 아날로그 입력 신호인 센싱 전압(Vsen)을 디지털 출력신호인 디지털 센싱 데이터(S-DATA)로 변환한다. 이를 위해, SAR 타입의 ADC는 센싱 전압(Vsen)을 샘플링하여 샘플링 전압(Vsh)을 출력하는 샘플 앤 홀더(SH), 콘트롤 레지스터(SAR)의 값을 아날로그 기준 전압(Vdac)으로 변환하여 출력하는 DAC, 제1 입력단(+)으로 입력되는 샘플링 전압(Vsh)과 제2 입력단(-)으로 입력되는 기준 전압(Vdac)을 비교하는 비교기(COMP)와, 비교기(COMP)의 비교 결과에 응답하여 최상위 비트(MSB)에서부터 차례대로 디지털 출력 비트값을 결정하는 콘트롤 레지스터(SAR)를 포함할 수 있다.
콘트롤 레지스터(SAR)는 변환하고자 하는 디지털 데이터의 비트 수(예를 들어, N 비트)만큼의 크기로 구성된다. SAR 타입의 ADC의 동작 과정을 설명하면 다음과 같다.
먼저, 1단계에서 콘트롤 레지스터(SAR)의 비트를 카운팅하기 위한 변수(c)를 "1" 로 세팅하고, 콘트롤 레지스터(SAR)를 "0" 으로 초기화한 후, 2단계에서 콘트롤 레지스터(SAR)의 I비트에 "1"을 할당하고(SAR = 1000…000), 3단계에서 DAC가 콘트롤 레지스터(SAR)의 값을 디지털-아날로그 변환하여 기준 전압(Vdac)을 생성하면, 샘플 앤 홀더(SH)에서 입력되는 센싱 전압(Vsen)과 DAC에서 입력되는 기준 전압(Vdac)을 비교기(COMP)에서 비교하게 된다. 비교 결과, 센싱 전압(Vsen)이 기준 전압(Vdac)보다 작으면 콘트롤 레지스터(SAR)의 I비트는 "0"으로 클리어 된다(SAR = 0000…000). 반면에, 상기 과정에서 센싱 전압(Vsen)이 기준 전압(Vdac)보다 크거나 같다면 콘트롤 레지스터(SAR)의 값은 그대로 유지되고, 바로 다음 단계로서 콘트롤 레지스터(SAR)의 비트를 카운팅하기 위한 변수(c)와 콘트롤 레지스터(SAR)의 크기를 나타내는 변수(N)와 비교하게 된다. 비교 결과, 변수(c)가 콘트롤 레지스터(SAR)의 크기를 나타내는 변수(N) 보다 작으면 상기 2단계로 피드백하고, 상기 변수(c)가 변수(N)와 같거나 그보다 크다면 상기 비교동작을 종료하게 된다. 이와 같이, 비교기(COMP)는 아날로그 입력 신호(Vsen)가 콘트롤 레지스터(SAR)의 값보다 크거나 같을 경우에 "1"의 값을, 작을 경우에 "0"의 값을 출력한다. 상기의 과정을 N번째 비트까지 반복 수행한 후의 콘트롤 레지스터(SAR)에 최종 저장된 값이 아날로그 입력 신호(Vsen)를 디지털 변환한 등가의 디지털 출력신호(S-DATA)가 되는 것이다.
도 10은 디지털 영상 데이터를 아날로그 데이터전압으로 변환하기 위한 DAC를 포함한 데이터전압 생성부의 구성을 보여주는 도면이다.
도 10을 참조하면, 데이터전압 생성부(23)는 래치부(LTH), DAC, 및 버퍼(BUF)를 포함한다.
래치부(LTH)는 입력 디지털 영상 데이터(V-DATA)를 래치한다. 입력 디지털 영상 데이터(V-DATA)는 전술한 보상 IC의 보정 동작을 통해 변조된 디지털 영상 데이터(V-DATA)일 수 있다.
DAC는 래치부(LTH)에서 래치된 디지털 영상 데이터(V-DATA)를 아날로그 데이터전압(Vdata)으로 변환한다.
버퍼(BUF)는 DAC에서 입력되는 아날로그 데이터전압(Vdata)을 안정화시켜 출력한다.
도 11은 센싱부와 데이터전압 생성부가 DAC를 공유하는 드라이버 IC의 일 구성을 보여주는 도면이다. 도 12는 디스플레이 구동시와 센싱 구동시에 있어, 도 11의 드라이버 IC에 포함된 스위치들의 동작 상태를 보여주는 도면이다. 도 13은 디스플레이 구동시 도 11의 드라이버 IC의 동작을 설명하기 위한 도면이다. 그리고, 도 14는 센싱 구동시 도 11의 드라이버 IC의 동작을 설명하기 위한 도면이다.
도 11과 같이, 본 발명의 일 실시예에 따른 드라이버 IC(20)는 DAC와 버퍼(BUF)를 공유하는 센싱부(22) 및 데이터전압 생성부(23)와, 디스플레이 구동시와 센싱 구동시에 선택적으로 동작하는 스위치 소자들(SW1,SW2,SW3,SW4)을 포함한다.
데이터전압 생성부(23)는 도 10에서 설명한 것과 실질적으로 동일하다. 데이터전압 생성부(23)는 입력 디지털 영상 데이터(V-DATA)를 래치하는 래치부(LTH), 스위치 소자들(SW1,SW2,SW3,SW4) 중의 제3 스위치(SW3)를 통해 래치부(LTH)에 연결되며 래치부(LTH)에서 래치된 입력 디지털 영상 데이터(V-DATA)를 아날로그 데이터전압(Vdata)으로 변환하는 DAC, 및 아날로그 데이터전압(Vdata)을 안정화시킨 후 스위치 소자들(SW1,SW2,SW3,SW4) 중의 제1 스위치(SW1)를 통해 화소(PXL)에 인가하는 버퍼(BUF)를 포함한다.
데이터전압 생성부(23)는 디스플레이 구동시 동작이 활성화되고, 센싱 구동시 동작이 비 활성화된다. 따라서, 제1 스위치(SW1)와 제3 스위치(SW3)는 도 12와 같이 디스플레이 구동시 턴 온 되고, 센싱 구동시 턴 오프 된다.
센싱부(22)는 도 7의 병렬 처리 방식에서 사용되는 DAC 포함용 ADC 즉, 도 9에서 설명한 SAR 타입의 ADC와 실질적으로 동일하게 구현될 수 있다. 센싱부(22)에 포함되는 SAR 타입의 ADC는 데이터전압 생성부(23)와 함께 DAC 및 버퍼(BUF)를 공유하고, 화소들(PXL)에 연결된 각 센싱 채널에 1개씩 접속되며, 센싱 구동시 센싱 채널로부터 입력되는 화소의 전기적 특성에 관한 아날로그 센싱 전압(Vsen)을 디지털 센싱 데이터(S-DATA)로 변환하여 출력한다. 복수개의 센싱 채널에 개별 접속된 복수개의 SAR 타입의 ADC는, 복수개의 센싱 채널로부터 입력되는 복수개의 아날로그 센싱값을 동시에 디지털 처리한다.
센싱부(22)에 포함되는 SAR 타입의 ADC는 도 9에서 설명한 것처럼 샘플 앤 홀더(SH), 비교기(COMP), 콘트롤 레지스터(SAR), DAC, 및 버퍼(BUF)를 포함한다. DAC와 버퍼(BUF)는 센싱부(22)와 데이터전압 생성부(23)에 공유됨으로써, 드라이버 IC(20)의 칩 사이즈를 줄이는 데 기여한다.
샘플 앤 홀더(SH)는 센싱 채널에 연결되고, 아날로그 센싱 전압(Vsen)을 샘플링하여 샘플링 전압(Vsh)을 출력한다. 비교기(COMP)는 샘플 앤 홀더(SH)에 연결된 제1 입력단(+)과, 스위치 소자들(SW1,SW2,SW3,SW4) 중의 제2 스위치(SW2)를 통해 버퍼(BUF)에 연결된 제2 입력단(-)을 포함하고, 제1 입력단(+)에 입력된 샘플링 전압(Vsh)과 제2 입력단(-)에 입력된 아날로그 기준전압(Vdac)을 비교한다. 콘트롤 레지스터(SAR)는 비교기(COMP)의 출력단에 연결되고, 비교기(COMP)의 비교 결과에 응답하여 최상위 비트에서부터 차례대로 디지털 출력 비트값을 결정한다. DAC는 스위치 소자들(SW1,SW2,SW3,SW4) 중의 제4 스위치(SW4)를 통해 콘트롤 레지스터(SAR)에 연결되고, 콘트롤 레지스터(SAR)의 값을 아날로그 기준전압(Vdac)으로 변환한다. 버퍼(BUF)는 DAC로부터 입력되는 아날로그 기준전압(Vdac)을 안정화시켜 비교기(COMP)의 제2 입력단(-)에 출력한다.
센싱부(22)에 포함되는 SAR 타입의 ADC는 센싱 구동시 동작이 활성화되고, 디스플레이 구동시 동작이 비 활성화된다. 따라서, 제2 스위치(SW2)와 제4 스위치(SW4)는 도 12와 같이 센싱 구동시 턴 온 되고, 디스플레이 구동시 턴 오프 된다. 센싱부(22)에 포함되는 SAR 타입의 ADC의 동작 과정은 도 9를 통해 설명한 것과 실질적으로 동일하다.
도 13을 참조하면, 디스플레이 구동시 드라이버 IC(20)에서, 래치부(LTH), 제3 스위치(SW3), DAC, 버퍼(BUF), 제1 스위치(SW1)가 활성화됨으로써, 입력 디지털 영상 데이터(V-DATA)에 대응되는 아날로그 데이터전압(Vdata)이 화소(PXL)에 인가된다.
도 14를 참조하면, 센싱 구동시 드라이버 IC(20)에서, 샘플 앤 홀더(SH), DAC, 버퍼(BUF), 제2 스위치(SW2), 비교기(COMP), 콘트롤 레지스터(SAR), 제4 스위치(SW4)가 활성화됨으로써, 화소(PXL)로부터 입력되는 센싱 전압(Vsen)이 디지털 센싱 데이터(S-DATA)로 변환된다.
도 15는 센싱부와 데이터전압 생성부가 DAC를 공유하는 드라이버 IC의 다른 구성을 보여주는 도면이다. 도 16은 디스플레이 구동시와 센싱 구동시에 있어, 도 15의 드라이버 IC에 포함된 스위치들의 동작 상태를 보여주는 도면이다. 도 17은 디스플레이 구동시 도 15의 드라이버 IC의 동작을 설명하기 위한 도면이다. 그리고, 도 18은 센싱 구동시 도 15의 드라이버 IC의 동작을 설명하기 위한 도면이다.
도 15와 같이, 본 발명의 다른 실시예에 따른 드라이버 IC(20)는 DAC를 공유하는 센싱부(22) 및 데이터전압 생성부(23)와, 디스플레이 구동시와 센싱 구동시에 선택적으로 동작하는 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6)을 포함한다. 도 15는 도 11과 달리 센싱부(22)에 버퍼(BUF)를 포함시키지 않는다는 점이다. 이렇게 센싱 구동시 버퍼(BUF)를 동작시키지 않으면 소비 전력을 줄이는 데 효과적이다.
데이터전압 생성부(23)는 도 10에서 설명한 것과 실질적으로 동일하다. 데이터전압 생성부(23)는 입력 디지털 영상 데이터(V-DATA)를 래치하는 래치부(LTH), 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6) 중의 제3 스위치(SW3)를 통해 래치부(LTH)에 연결되며 래치부(LTH)에서 래치된 입력 디지털 영상 데이터(V-DATA)를 아날로그 데이터전압(Vdata)으로 변환하는 DAC, 및 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6) 중의 제5 스위치(SW5)를 통해 DAC에 연결되며 DAC로부터의 아날로그 데이터전압(Vdata)을 안정화시킨 후 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6) 중의 제1 스위치(SW1)를 통해 화소(PXL)에 인가하는 버퍼(BUF)를 포함한다.
데이터전압 생성부(23)는 디스플레이 구동시 동작이 활성화되고, 센싱 구동시 동작이 비 활성화된다. 따라서, 제1 스위치(SW1)와 제3 스위치(SW3)와 제5 스위치(SW5)는 도 16과 같이 디스플레이 구동시 턴 온 되고, 센싱 구동시 턴 오프 된다.
센싱부(22)는 도 7의 병렬 처리 방식에서 사용되는 DAC 포함용 ADC 즉, 도 9에서 설명한 SAR 타입의 ADC와 실질적으로 동일하게 구현될 수 있다. 센싱부(22)에 포함되는 SAR 타입의 ADC는 데이터전압 생성부(23)와 함께 DAC를 공유하고, 화소들(PXL)에 연결된 각 센싱 채널에 1개씩 접속되며, 센싱 구동시 센싱 채널로부터 입력되는 화소의 전기적 특성에 관한 아날로그 센싱 전압(Vsen)을 디지털 센싱 데이터(S-DATA)로 변환하여 출력한다. 복수개의 센싱 채널에 개별 접속된 복수개의 SAR 타입의 ADC는, 복수개의 센싱 채널로부터 입력되는 복수개의 아날로그 센싱값을 동시에 디지털 처리한다.
센싱부(22)에 포함되는 SAR 타입의 ADC는 도 9에서 설명한 것처럼 샘플 앤 홀더(SH), 비교기(COMP), 콘트롤 레지스터(SAR), 및 DAC를 포함한다. DAC는 센싱부(22)와 데이터전압 생성부(23)에 공유됨으로써, 드라이버 IC(20)의 칩 사이즈를 줄이는 데 기여한다.
샘플 앤 홀더(SH)는 센싱 채널에 연결되고, 아날로그 센싱 전압(Vsen)을 샘플링하여 샘플링 전압(Vsh)을 출력한다. 비교기(COMP)는 샘플 앤 홀더(SH)에 연결된 제1 입력단(+)과, 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6) 중의 제6 스위치(SW6)를 통해 DAC에 연결된 제2 입력단(-)을 포함하고, 제1 입력단(+)에 입력된 샘플링 전압(Vsh)과 제2 입력단(-)에 입력된 아날로그 기준전압(Vdac)을 비교한다. 콘트롤 레지스터(SAR)는 비교기(COMP)의 출력단에 연결되고, 비교기(COMP)의 비교 결과에 응답하여 최상위 비트에서부터 차례대로 디지털 출력 비트값을 결정한다. DAC는 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6) 중의 제4 스위치(SW4)를 통해 콘트롤 레지스터(SAR)에 연결되고, 콘트롤 레지스터(SAR)의 값을 아날로그 기준전압(Vdac)으로 변환한다.
센싱부(22)에 포함되는 SAR 타입의 ADC는 센싱 구동시 동작이 활성화되고, 디스플레이 구동시 동작이 비 활성화된다. 따라서, 제4 스위치(SW4)와 제6 스위치(SW6)는 도 16과 같이 센싱 구동시 턴 온 되고, 디스플레이 구동시 턴 오프 된다. 센싱부(22)에 포함되는 SAR 타입의 ADC의 동작 과정은 도 9를 통해 설명한 것과 실질적으로 동일하다.
한편, 버퍼(BUF)의 출력단과 비교기(COMP)의 제2 입력단(-) 사이에는 스위치 소자들(SW1,SW2,SW3,SW4,SW5,SW6) 중의 제2 스위치(SW2)가 더 연결될 수 있다. 제2 스위치(SW2)는 디스플레이 구동시와 센싱 구동시에 턴 오프 된다. 이러한 제2 스위치(SW2)는 생략될 수 있으며, 따라서 버퍼(BUF)의 출력단과 비교기(COMP)의 제2 입력단(-)은 연결되지 않도록 구성할 수 있다.
도 17을 참조하면, 디스플레이 구동시 드라이버 IC(20)에서, 래치부(LTH), 제3 스위치(SW3), DAC, 버퍼(BUF), 제1 스위치(SW1)가 활성화됨으로써, 입력 디지털 영상 데이터(V-DATA)에 대응되는 아날로그 데이터전압(Vdata)이 화소(PXL)에 인가된다.
도 18을 참조하면, 센싱 구동시 드라이버 IC(20)에서, 샘플 앤 홀더(SH), DAC, 제6 스위치(SW6), 비교기(COMP), 콘트롤 레지스터(SAR), 제4 스위치(SW4)가 활성화됨으로써, 화소(PXL)로부터 입력되는 센싱 전압(Vsen)이 디지털 센싱 데이터(S-DATA)로 변환된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 20 : 드라이버 IC
22 : 센싱부 23 : 데이터전압 생성부
30 : 보상 IC 40 : 호스트 시스템
50 : 저장 메모리

Claims (18)

  1. 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기를 포함하며, 디스플레이 구동시 아날로그 데이터전압을 생성하여 표시패널의 화소에 인가하는 데이터전압 생성부;
    상기 데이터전압 생성부와 함께 상기 디지털-아날로그 변환기를 공유하고, 상기 화소들에 연결된 센싱 채널에 접속되며, 센싱 구동시 상기 센싱 채널로부터 입력되는 상기 화소의 전기적 특성에 관한 아날로그 센싱 전압을 디지털 센싱 데이터로 변환하여 출력하는 센싱부; 및
    상기 디스플레이 구동시와 상기 센싱 구동시에 선택적으로 동작하는 스위치 소자들을 포함한 드라이버 집적회로.
  2. 제 1 항에 있어서,
    상기 센싱부는 상기 화소들에 연결된 각 센싱 채널에 1개씩 접속되는 아날로그-디지털 컨버터를 포함하는 드라이버 집적회로.
  3. 제 2 항에 있어서,
    상기 센싱부는 SAR(Successive Approxomation Register) 타입의 아날로그-디지털 컨버터를 포함하고,
    복수개의 센싱 채널에 접속된 복수개의 상기 아날로그-디지털 컨버터는, 상기 복수개의 센싱 채널로부터 입력되는 복수개의 아날로그 센싱값을 동시에 처리하는 드라이버 집적회로.
  4. 제 1 항에 있어서,
    상기 데이터전압 생성부는,
    상기 입력 디지털 영상 데이터를 래치하는 래치부;
    상기 래치부에 전기적으로 연결되며, 상기 래치부에서 래치된 상기 입력 디지털 영상 데이터를 상기 아날로그 데이터전압으로 변환하는 상기 디지털-아날로그 변환기; 및
    상기 아날로그 데이터전압을 안정화시킨 후 상기 아날로그 데이터전압을 상기 화소에 인가하는 버퍼를 포함하는 드라이버 집적회로.
  5. 제 4 항에 있어서,
    상기 스위치 소자들은,
    상기 래치부와 상기 디지털-아날로그 변환기 사이에 접속되는 제3 스위치; 및
    상기 버퍼와 상기 화소 사이에 접속되는 제1 스위치를 포함하는 드라이버 집적회로.
  6. 제 4 항에 있어서,
    상기 센싱부와 상기 데이터전압 생성부는 상기 버퍼를 더 공유하는 드라이버 집적회로.
  7. 제 1 항에 있어서,
    상기 센싱부는,
    상기 센싱 채널에 연결되고, 상기 아날로그 센싱 전압을 샘플링하여 샘플링 전압을 출력하는 샘플 앤 홀더;
    상기 샘플 앤 홀더에 연결된 제1 입력단과, 상기 버퍼에 연결된 제2 입력단을 포함하고, 상기 제1 입력단에 입력된 상기 샘플링 전압과 상기 제2 입력단에 입력된 아날로그 기준전압을 비교하는 비교기;
    상기 비교기의 출력단에 연결되고, 상기 비교기의 비교 결과에 응답하여 디지털 출력 비트값을 결정하는 콘트롤 레지스터;
    상기 콘트롤 레지스터에 연결되고, 상기 콘트롤 레지스터의 값을 상기 아날로그 기준전압으로 변환하는 상기 디지털-아날로그 변환기; 및
    상기 디지털-아날로그 변환기로부터 입력되는 상기 아날로그 기준전압을 안정화시켜 상기 비교기의 상기 제2 입력단에 출력하는 상기 버퍼를 포함하는 드라이버 집적회로.
  8. 제 7 항에 있어서,
    상기 스위치 소자들은,
    상기 버퍼와 상기 비교기의 상기 제2 입력단 사이에 접속되는 제2 스위치; 및
    상기 콘트롤 레지스터와 상기 디지털-아날로그 변환기 사이에 접속되는 제4 스위치를 포함하는 드라이버 집적회로.
  9. 제 7 항에 있어서,
    상기 콘트롤 레지스터는 상기 비교기의 비교 결과에 응답하여 최상위 비트에서부터 차례대로 디지털 출력 비트값을 결정하는 드라이버 집적회로.
  10. 제 5 항 또는 제 8 항에 있어서,
    상기 디스플레이 구동시, 상기 제1 스위치와 상기 제3 스위치는 턴 온 되고, 상기 제2 스위치와 상기 제4 스위치는 턴 오프되며,
    상기 센싱 구동시, 상기 제1 스위치와 상기 제3 스위치는 턴 오프 되고, 상기 제2 스위치와 상기 제4 스위치는 턴 온되는 드라이버 집적회로.
  11. 제 5 항에 있어서,
    상기 스위치 소자들은,
    상기 디지털-아날로그 변환기와 상기 버퍼 사이에 접속되는 제5 스위치를 더 포함하는 드라이버 집적회로.
  12. 제 1 항에 있어서,
    상기 센싱부는,
    상기 센싱 채널에 연결되고, 상기 아날로그 센싱 전압을 샘플링하여 샘플링 전압을 출력하는 샘플 앤 홀더;
    상기 샘플 앤 홀더에 연결된 제1 입력단과, 상기 디지털-아날로그 변환기에 연결된 제2 입력단을 포함하고, 상기 제1 입력단에 입력된 상기 샘플링 전압과 상기 제2 입력단에 입력된 아날로그 기준전압을 비교하는 비교기;
    상기 비교기의 출력단에 연결되고, 상기 비교기의 비교 결과에 응답하여 디지털 출력 비트값을 결정하는 콘트롤 레지스터;
    상기 콘트롤 레지스터에 연결되고, 상기 콘트롤 레지스터의 값을 상기 아날로그 기준전압으로 변환하여 상기 비교기의 상기 제2 입력단에 출력하는 상기 디지털-아날로그 변환기를 포함하는 드라이버 집적회로.
  13. 제 12 항에 있어서,
    상기 스위치 소자들은,
    상기 디지털-아날로그 변환기와 상기 비교기의 상기 제2 입력단 사이에 접속되는 제6 스위치; 및
    상기 콘트롤 레지스터와 상기 디지털-아날로그 변환기 사이에 접속되는 제4 스위치를 더 포함하는 드라이버 집적회로.
  14. 제 12 항에 있어서,
    상기 콘트롤 레지스터는 상기 비교기의 비교 결과에 응답하여 최상위 비트에서부터 차례대로 디지털 출력 비트값을 결정하는 드라이버 집적회로.
  15. 제 13 항에 있어서,
    상기 디스플레이 구동시, 상기 제1 스위치와 상기 제3 스위치와 제5 스위치는 턴 온 되고, 상기 제4 스위치와 상기 제6 스위치는 턴 오프되며,
    상기 센싱 구동시, 상기 제1 스위치와 상기 제3 스위치와 제5 스위치는 턴 오프 되고, 상기 제4 스위치와 상기 제6 스위치는 턴 온되는 드라이버 집적회로.
  16. 제 12 항에 있어서,
    상기 버퍼의 출력단과 상기 비교기의 상기 제2 입력단 사이에는 상기 스위치 소자들 중의 제2 스위치가 더 연결되는 드라이버 집적회로.
  17. 제 16 항에 있어서,
    상기 제2 스위치는 상기 디스플레이 구동시와 상기 센싱 구동시에 턴 오프 되는 드라이버 집적회로.
  18. 디스플레이 구동시 입력 영상을 표시하기 위한 데이터전압이 충전되고, 센싱 구동시 전기적 특성이 센싱되는 복수의 화소가 구비된 표시패널; 및
    상기 디스플레이 구동시 상기 데이터전압을 생성하고, 상기 센싱 구동시 상기 화소의 전기적 특성을 센싱하는 상기 청구항 제 1 항 내지 제 17 항 중 어느 한 항의 드라이버 집적회로를 포함하는 표시장치.
KR1020160144569A 2016-11-01 2016-11-01 드라이버 집적회로와 그를 포함한 표시장치 KR102636681B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160144569A KR102636681B1 (ko) 2016-11-01 2016-11-01 드라이버 집적회로와 그를 포함한 표시장치
US15/801,046 US10424254B2 (en) 2016-11-01 2017-11-01 Driver integrated circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160144569A KR102636681B1 (ko) 2016-11-01 2016-11-01 드라이버 집적회로와 그를 포함한 표시장치

Publications (2)

Publication Number Publication Date
KR20180047815A true KR20180047815A (ko) 2018-05-10
KR102636681B1 KR102636681B1 (ko) 2024-02-14

Family

ID=62020463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160144569A KR102636681B1 (ko) 2016-11-01 2016-11-01 드라이버 집적회로와 그를 포함한 표시장치

Country Status (2)

Country Link
US (1) US10424254B2 (ko)
KR (1) KR102636681B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636346B2 (en) * 2017-11-02 2020-04-28 Novatek Microelectronics Corp. Electronic device for driving display panel and operation method thereof
CN111489671B (zh) * 2019-01-28 2023-12-15 厦门雅迅网络股份有限公司 一种车载lvds信号输出的自检电路
CN111540313B (zh) * 2020-05-11 2021-10-08 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、显示基板和装置
CN115294910A (zh) * 2022-08-09 2022-11-04 惠科股份有限公司 显示面板的补偿方法、装置、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170537A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd タッチパネル、表示装置及び電子機器
KR20130035032A (ko) * 2011-09-29 2013-04-08 엘지디스플레이 주식회사 표시장치
KR20140095275A (ko) * 2013-01-24 2014-08-01 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007248A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy Feedback control system and method for operating a high-performance stabilized active-matrix emissive display
WO2016027683A1 (ja) * 2014-08-19 2016-02-25 ソニー株式会社 固体撮像素子および電子機器
KR102270256B1 (ko) * 2014-10-08 2021-06-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
KR102642577B1 (ko) * 2016-12-12 2024-02-29 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170537A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd タッチパネル、表示装置及び電子機器
KR20130035032A (ko) * 2011-09-29 2013-04-08 엘지디스플레이 주식회사 표시장치
KR20140095275A (ko) * 2013-01-24 2014-08-01 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20180122305A1 (en) 2018-05-03
US10424254B2 (en) 2019-09-24
KR102636681B1 (ko) 2024-02-14

Similar Documents

Publication Publication Date Title
CN108122539B (zh) 显示装置以及用于显示面板的控制器
US10467960B2 (en) Electroluminescent display device and driving method of the same
CN108074528B (zh) 显示装置及其控制器
KR102633409B1 (ko) 전계발광 표시장치와 그의 전기적 특성 센싱방법
KR102642577B1 (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
KR20180050083A (ko) 실시간 외부 보상용 구동회로와 그를 포함한 전계발광 표시장치
KR20180053131A (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치
KR20180071467A (ko) 전계발광 표시장치와 그의 전기적 특성 보상방법
CN107564463B (zh) 校准装置和方法以及包括校准装置的有机发光显示器
KR102191976B1 (ko) 유기 발광 다이오드 표시 장치의 데이터 보상 방법 및 장치
KR102348765B1 (ko) 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR102636681B1 (ko) 드라이버 집적회로와 그를 포함한 표시장치
KR20180065678A (ko) 외부 보상용 표시장치와 그 구동방법
KR102340943B1 (ko) 유기발광 표시장치와 그 구동방법
KR20180068175A (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
KR20180043563A (ko) 디지털-아날로그 변환회로와 그를 포함한 유기발광 표시장치
KR102461389B1 (ko) 유기발광 표시장치와 그 구동방법
KR20180042871A (ko) 유기발광 표시장치와 그 구동방법
KR20180042568A (ko) 유기발광 표시장치와 그 구동방법
KR102631462B1 (ko) 전계발광 표시장치와 그의 전기적 특성 센싱방법
KR20180057285A (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
KR20180059189A (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치
KR20200060903A (ko) 픽셀 보상 장치와 그를 포함한 유기발광 표시장치
KR20200036570A (ko) 픽셀 센싱 장치 및 이를 이용한 전계 발광 표시장치
KR102494924B1 (ko) 유기발광 표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant