KR20180065678A - 외부 보상용 표시장치와 그 구동방법 - Google Patents

Abstract

본 발명에 따른 외부 보상용 표시장치는 복수의 기수 화소와 복수의 우수 화소가 구비된 표시패널; 상기 복수의 기수 화소에 대한 전기적 특성을 기수 센싱 채널을 통해 센싱하는 기수 센싱 유닛; 상기 복수의 우수 화소에 대한 전기적 특성을 우수 센싱 채널을 통해 센싱하는 우수 센싱 유닛; 상기 기수 센싱 유닛으로부터 출력되는 제1 아날로그 센싱 신호와 상기 우수 센싱 유닛으로부터 출력되는 제2 아날로그 센싱 신호를 샘플링하는 샘플 앤 홀드부; 상기 샘플링된 제1 및 제2 아날로그 센싱 신호를 각각 제1 및 제2 디지털 센싱 데이터로 변환하는 아날로그-디지털 변환기; 및 상관 더블 샘플링을 위한 연산 알고리즘을 내장하고, 상기 제1 및 제2 디지털 센싱 데이터를 상기 연산 알고리즘에 적용하여 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 보상 IC를 포함한다.

Description

외부 보상용 표시장치와 그 구동방법{Display Device For External Compensation And Driving Method Of The Same}

본 발명은 외부 보상용 표시장치와 그 구동방법에 관한 것이다.

다양한 평판 표시장치가 개발 및 판매되고 있다. 그 중에서, 전계발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 특히, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection Layer, HIL), 정공수송층(Hole Transport Layer, HTL), 발광층(Emissive layer, EML), 전자수송층(Electron Transport Layer, ETL) 및 전자주입층(Electron Injection Layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 화소들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 화소들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 구동전류를 제어한다. 구동전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.

일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 구동 전류(Ids)는 아래의 수학식 1과 같이 표현된다.

수학식 1에서, μ는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트-소스 간 전압을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다. 화소 구조에 따라서, 구동 TFT의 게이트-소스 간 전압(Vgs)이 데이터전압과 기준전압 간의 차 전압이 될 수 있다. 데이터전압은 영상 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터전압에 따라 구동 TFT의 게이트-소스 간 전압(Vgs)이 프로그래밍(또는 설정)된다. 그리고, 프로그래밍된 게이트-소스 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.

구동 TFT의 문턱 전압(Vth), 구동 TFT의 전자 이동도(μ), 및 OLED의 문턱 전압 등과 같은 화소의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 화소들에서 동일해야 한다. 하지만, 공정 특성, 시변 특성 등 다양한 원인에 의해 화소들 간에 전기적 특성이 달라질 수 있다. 이러한 전기적 특성 편차는 화소들 간의 휘도 차이를 초래하여 원하는 화상을 구현하는 데 제약이 된다.

화소들 간의 휘도 편차를 보상하기 위해, 화소들의 전기적 특성을 센싱하고, 그 센싱 결과를 기초로 입력 영상의 디지털 데이터를 보정하는 외부 보상 기술이 알려져 있다. 휘도 편차가 보상되기 위해서는, 화소에 인가되는 데이터전압이 Δx 만큼 변화될 때 Δy만큼의 전류 변화가 보장되어야 한다. 따라서, 외부 보상 기술은 화소별 Δx를 연산하여 동일한 구동 전류가 OLED에 인가되도록 하여 같은 밝기를 구현하는 것이다. 즉, 외부 보상 기술은 계조 값을 조절하여 각 화소별 밝기가 같아지도록 보상하는 것이다.

외부 보상 기술을 구현하기 위해서는 화소들이 구비된 표시패널, 센싱 라인들을 통해 표시패널의 화소들에 연결되어 화소들의 전기적 특성을 센싱하는 센싱부, 화소들 및 센싱부에 필요한 전압을 공급하는 전압 생성부, 및 센싱부로부터 입력되는 아날로그 센싱데이터를 디지털 센싱 데이터로 변환하는 아날로그-디지털 변환기(Analog to Digital Converter, 이하, ADC라 함)가 필요하다. 이러한 센싱부, 전압 생성부, 및 ADC 각각은 드라이버 집적회로 내에 복수개씩 내장될 수 있다.

ADC에서 출력되는 디지털 센싱 데이터는 다양한 원인, 예컨대 센싱 라인들 에 존재하는 패널 노이즈, 및 센싱부들 간의 옵셋 편차 등에 의해 왜곡될 수 있다. 센싱 데이터가 왜곡되면 화소들의 전기적 특성 차이로 인한 휘도 편차가 제대로 보상될 수 없다.

따라서, 본 발명의 목적은 화소들의 전기적 특성에 대한 센싱 데이터의 왜곡을 최소화하여 센싱 성능과 보상 성능을 높일 수 있도록 한 외부 보상용 표시장치와 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 외부 보상용 표시장치는 복수의 기수 화소와 복수의 우수 화소가 구비된 표시패널; 상기 복수의 기수 화소에 대한 전기적 특성을 기수 센싱 채널을 통해 센싱하는 기수 센싱 유닛; 상기 복수의 우수 화소에 대한 전기적 특성을 우수 센싱 채널을 통해 센싱하는 우수 센싱 유닛; 상기 기수 센싱 유닛으로부터 출력되는 제1 아날로그 센싱 신호와 상기 우수 센싱 유닛으로부터 출력되는 제2 아날로그 센싱 신호를 샘플링하는 샘플 앤 홀드부; 상기 샘플링된 제1 및 제2 아날로그 센싱 신호를 각각 제1 및 제2 디지털 센싱 데이터로 변환하는 아날로그-디지털 변환기; 및 상관 더블 샘플링을 위한 연산 알고리즘을 내장하고, 상기 제1 및 제2 디지털 센싱 데이터를 상기 연산 알고리즘에 적용하여 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 보상 IC를 포함한다.

그리고, 본 발명의 실시예에 따라 복수의 기수 화소와 복수의 우수 화소가 구비된 외부 보상용 표시장치의 구동방법은, 기수 센싱 채널에 연결된 기수 센싱 유닛에서 상기 복수의 기수 화소에 대한 전기적 특성을 센싱하는 단계; 우수 센싱 채널에 연결된 우수 센싱 유닛에서 상기 복수의 우수 화소에 대한 전기적 특성을 센싱하는 단계; 상기 기수 센싱 유닛으로부터 출력되는 제1 아날로그 센싱 신호와 상기 우수 센싱 유닛으로부터 출력되는 제2 아날로그 센싱 신호를 샘플링하는 단계; 상기 샘플링된 제1 및 제2 아날로그 센싱 신호를 각각 제1 및 제2 디지털 센싱 데이터로 변환하는 단계; 및 상기 제1 및 제2 디지털 센싱 데이터를 상관 더블 샘플링을 위한 연산 알고리즘에 적용하여, 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 단계를 포함한다.

본 발명은 상관 더블 샘플링 방법을 적용함으로써, 센싱 데이터에 혼입되는 패널 노이즈와 센싱부들 간의 옵셋 편차 등과 같은 노이즈 성분을 제거하여 센싱 성능과 보상 성능을 높일 수 있다.

본 발명은 2개씩의 센싱 채널들을 대상으로 한 공간적 CDS 알고리즘과, 1개씩의 센싱 채널을 대상으로 한 시간적 CDS 알고리즘을 적절히 활용하여 센싱 데이터로부터 노이즈 성분을 효과적으로 제거함으로써, 센싱 및 보상의 정확성과 신뢰성을 획기적으로 높일 수 있다.

도 1은 본 발명의 일 실시예에 따른 외부 보상용 전계발광 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 외부 보상용 드라이버 집적회로와 화소의 접속 구성을 개략적으로 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 화소를 나타내는 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 외부 보상 방법을 나태는 흐름도이다.
도 5a는 도 4의 외부 보상 방법에서 기준 커브식을 도출하는 것을 나타내는 도면이다.
도 5b는 도 4의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선을 보여주는 도면이다.
도 5c는 도 4의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선과 보상 완료된 화소의 I-V 곡선을 보여주는 도면이다.
도 6 내지 도 8은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.
도 9는 본 발명의 일 실시예에 따른 외부 보상용 드라이버 집적회로의 일 구성을 보여주는 도면이다.
도 10은 도 9의 센싱부에 포함된 센싱 스위치들의 동작 모드별 스위칭 타이밍을 보여주는 테이블이다.
도 11은 각 센싱부가 전류 센싱 모드에서 전류 적분기로 동작될 때의 등가회로도이다.
도 12는 각 센싱부가 전압 센싱 모드에서 제1 전압 팔로워(Voltage Follower)로 동작될 때의 등가회로도이다.
도 13은 각 센싱부가 캘리브레이션 모드에서 제2 전압 팔로워로 동작될 때의 등가회로도이다.
도 14 및 도 15는 상관 더블 샘플링을 구현하기 위한 본 발명의 표시장치의 일 구성을 보여주는 도면이다.
도 16은 상관 더블 샘플링을 수행하기 위해 도 14 및 도 15에 포함된 채널 스위치들의 스위칭 타이밍을 보여주는 도면이다.
도 17은 상관 더블 샘플링의 동작 개념을 설명하기 위한 도면이다.
도 18은 1차 센싱 구간 및 2차 센싱 구간에서, 기수 센싱 채널에 대응되는 제1 디지털 센싱 데이터와, 우수 센싱 채널에 대응되는 제2 디지털 센싱 데이터를 보여주는 도면이다.
도 19는 공간적 상관 더블 샘플링에 따른 연산 방법을 보여주는 도면이다.
도 20은 시간적 상관 더블 샘플링에 따른 연산 방법을 보여주는 도면이다.
도 21은 RGB 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 일 접속 구성을 보여주는 도면이다.
도 22는 RGB 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 다른 접속 구성을 보여주는 도면이다.
도 23은 RGBG 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 일 접속 구성을 보여주는 도면이다.
도 24는 RGBG 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 다른 접속 구성을 보여주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다. 또한 본 발명의 기술적 사상은 전계발광 표시장치뿐만 아니라, 플렉서블 디스플레이 장치, 웨어러블 디스플레이 장치 등 다양한 표시장치에도 적용될 수 있음에 주의하여야 한다.

도 1은 본 발명의 일 실시예에 따른 외부 보상용 전계발광 표시장치를 나타내는 블록도이다. 도 2는 본 발명의 일 실시예에 따른 외부 보상용 드라이버 집적회로와 화소의 접속 구성을 개략적으로 보여주는 도면이다. 도 3은 본 발명의 일 실시예에 따른 화소를 나타내는 등가회로도이다. 도 4는 본 발명의 일 실시예에 따른 외부 보상 방법을 보여주는 흐름도이다. 도 5a는 도 4의 외부 보상 방법에서 기준 커브식을 도출하는 것을 나타내는 도면이다. 도 5b는 도 4의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선을 보여주는 도면이다. 도 5c는 도 4의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선과 보상 완료된 화소의 I-V 곡선을 보여주는 도면이다.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 전계발광 표시장치는 표시패널(10), 드라이버 IC(D-IC)(20), 보상 IC(30), 호스트 시스템(40), 및 저장 메모리(50)를 포함할 수 있다. 본 발명의 외부 보상용 구동회로는 표시패널(10)에 구비된 게이트 구동부(15), 드라이버 IC(D-IC)(20), 보상 IC(30), 및 저장 메모리(50)를 포함한다.

표시패널(10)에는 복수의 화소들(PXL), 복수의 신호라인들이 구비된다. 신호라인들은 화소들(PXL)에 아날로그 데이터전압을 공급하는 데이터라인들(140) 및 화소들(PXL)에 게이트신호를 공급하는 게이트라인들(160)을 포함할 수 있다. 여기서, 게이트신호는 제1 게이트신호(SCAN1)와 제2 게이트신호(SCAN1)를 포함한 복수개로 이루어질 수 있으며, 이 경우 게이트라인들(160) 각각은 제1 게이트신호(SCAN1)를 공급하는 제1 게이트라인(160A)과 제2 게이트신호(SCAN2)를 공급하는 제2 게이트라인(160B)을 포함할 수 있다. 다만, 게이트신호는 화소(PXL)의 회로 구성에 따라 단수개로 이루어질 수 있으며, 이 경우 게이트라인들(160) 각각도 단수개로 이루어질 수 있다. 본 발명의 기술적 사상은 게이트신호와 게이트라인(160)의 예시 구성에 한정되지 않는다.

한편, 신호라인들은 화소들(PXL)에 기준전압(Vref)을 공급함과 아울러, 화소들(PXL)의 전기적 특성을 센싱하는 데 이용되는 센싱 라인들(150)을 더 포함할 수 있다. 다만, 화소들(PXL)의 전기적 특성은 센싱 라인(150)이 아니라 데이터라인(140)을 통해서 센싱될 수도 있다. 이하의 설명에서는, 편의상 센싱 라인(150)을 통해 화소들(PXL)의 전기적 특성이 센싱되는 것으로 설명되나, 본 발명의 기술적 사상은 그에 한정되지 않는다. 본 발명의 기술적 사상은 센싱 라인(150) 또는 데이터라인(140)을 통해서 화소들(PXL)의 전기적 특성을 센싱하는 모든 경우에 적용될 수 있다.

표시패널(10)의 화소들(PXL)은 매트릭스 형태로 배치되어 화소 어레이(Pixel array)를 구성한다. 각 화소(PXL)는 데이터라인들(140) 중 어느 하나에, 센싱 라인들(150) 중 어느 하나에, 그리고 게이트라인들(160) 중 적어도 어느 하나에 연결될 수 있다. 각 화소(PXL)는 전원생성부로부터 고전위 화소전원과 저전위 화소전원을 공급받도록 구성된다. 이를 위해, 전원생성부는 고전위 화소전원 배선 또는 패드부를 통해서 고전위 화소전원을 화소에 공급할 수 있다. 그리고 전원생성부는 저전위 화소전원 배선 또는 패드부를 통해서 저전위 화소전원을 화소에 공급할 수 있다.

게이트 구동부(15)는 디스플레이 구동에 필요한 디스플레이용 게이트신호와, 센싱 구동에 필요한 센싱용 게이트 신호를 생성할 수 있다. 디스플레이용 게이트신호와 센싱용 게이트 신호는 각각, 제1 게이트신호(SCAN1)와 제2 게이트신호(SCAN2)를 포함할 수 있다.

게이트 구동부(15)는 디스플레이 구동시 디스플레이용 제1 게이트신호(SCAN1)를 생성하여 제1 게이트라인(160A)에 공급하고, 디스플레이용 제2 게이트신호(SCAN2)를 생성하여 제2 게이트라인(160B)에 공급할 수 있다. 디스플레이용 제1 게이트신호(SCAN1)는 디스플레이용 데이터전압(Vdata-DIS)의 기입 타이밍에 동기되는 신호이다. 디스플레이용 제2 게이트신호(SCAN2)는 기준전압(Vref)의 기입 타이밍에 동기되는 신호이다.

게이트 구동부(15)는 센싱 구동시 센싱용 제1 게이트신호(SCAN1)를 생성하여 제1 게이트라인(160A)에 공급하고, 센싱용 제2 게이트신호(SCAN2)를 생성하여 제2 게이트라인(160B)에 공급할 수 있다. 센싱용 제1 게이트신호(SCAN1)는 센싱용 데이터전압(Vdata-SEN)의 기입 타이밍에 동기되는 신호이다. 센싱용 제2 게이트신호(SCAN2)는 기준전압(Vref)의 기입 타이밍에 동기되는 신호이다.

게이트 구동부(15)는 GIP(Gate-driver In Panel) 방식으로 표시 패널(10)의 하부 기판 상에 직접 형성될 수 있다. 게이트 구동부(15)는 표시 패널(10)에서 화소 어레이 바깥의 비 표시영역(즉, 베젤 영역)에 형성되며, 화소 어레이와 동일한 TFT 공정으로 형성될 수 있다.

드라이버 IC(D-IC)(20)는 타이밍 제어부(21)와 데이터 구동부(25)와 ADC를 포함한다. 데이터 구동부(25)는 센싱부(22), 전압 생성부(23)를 포함할 수 있으나, 이에 한정되지 않는다.

타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동부(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터 구동부(25)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터 구동부(25)의 출력 타이밍을 제어한다.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 쉬프트 클럭은 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.

타이밍 제어부(21)는 센싱 구동과 디스플레이 구동을 정해진 제어 시퀀스에 따라 제어할 수 있다. 센싱 구동은 화소(PXL)의 전기적 특성을 센싱하고, 그 센싱 결과를 기초로 화소(PXL)의 전기적 특성 변화를 보상하기 위한 보상 값을 업데이트하는 구동이다. 디스플레이 구동은 센싱 구동에서 얻어진 보상 값을 기초로 입력 디지털 영상 데이터를 변조하고, 변조된 디지털 영상 데이터를 아날로그 데이터전압으로 변환하여 화소에 인가함으로써 입력 영상을 표시하는 구동이다.

타이밍 제어부(21)는 디스플레이 구동을 위한 타이밍 제어신호들과 센싱 구동을 위한 타이밍 제어신호들을 서로 다르게 생성할 수 있다. 단 이에 제한되지 않는다. 타이밍 제어부(21)의 제어에 의해, 센싱 구동은 디스플레이 구동 중의 수직 블랭크 기간에서 수행되거나, 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 단 이에 제한되지 않으며 센싱 구동은 디스플레이 구동 중 의 수직 액티브 기간에서 수행되는 것도 가능하다.

수직 블랭크 기간은 입력 영상 데이터가 기입되지 않는 기간으로서, 1 프레임분의 입력 영상 데이터가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상이 표시될 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 입력 영상의 표시가 끝난 후부터 구동 전원이 오프 될 때까지의 과도 기간을 의미한다.

타이밍 제어부(21)는 미리 정해진 센싱 프로세스에 따라 센싱 구동을 위한 제반 동작을 제어할 수 있다. 즉, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 단 이에 제한되지 않는다.

타이밍 제어부(21)는 센싱 구동시 사용자에 의해 미리 설정된 레지스터 셋팅 값에 따라 전류 센싱 모드 또는, 전압 센싱 모드를 통해 선택적으로 센싱부(22)의 동작을 제어할 수 있다.

타이밍 제어부(21)는 센싱 구동시 미리 정해진 시간 동안 ADC의 출력 편차와 센싱부(22)의 출력 편차 등을 보상하기 위한 캘리브레이션 모드를 더 할당하고, 캘리브레이션 모드에 따라 센싱부(22)의 동작을 제어할 수 있다. 캘리브레이션 모드에서 얻어진 AVC(ADC Variation Compensation) 데이터는 화소(PXL)의 전기적 특성 변화를 보상하기 위한 보상 값에 반영됨으로써, ADC의 출력 편차와 센싱부(22)의 출력 편차 등으로 인해 센싱 데이터가 왜곡되는 것을 최소화할 수 있다. ADC와 센싱부(22)의 특성 변화(옵센 변화)는 화소(PXL)의 전기적 특성 변화에 비해 상대적으로 느리게 진행되기 때문에, 복수회의 센싱 구동시마다 한번씩 수행될 수도 있다. 물론, 캘리브레이션 모드는 센싱 구동시마다 매번 수행될 수도 있다.

전압 생성부(23)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)를 구비한다. DAC는 디스플레이용 데이터전압(Vdata-DIS) 또는 센싱용 데이터전압(Vdata-SEN)을 생성하는 감마 DAC(이하, GMA DAC라 함)와, 기준전압(Vref)을 생성하는 글로벌(Golbal) DAC(이하, GBL DAC라 함)를 포함한다.

전압 생성부(23)는 디스플레이 구동시, GMA DAC를 이용하여 디지털 영상 데이터(V-DATA)를 아날로그 감마전압으로 변환하고, 그 변환 결과를 디스플레이용 데이터전압(Vdata-DIS)으로서 데이터라인들(140)에 공급하고, 또한 GBL DAC를 이용하여 기준전압(Vref)을 생성하여 센싱라인들(150)에 공급한다. 디스플레이 구동시, 데이터라인들(140)에 공급된 디스플레이용 데이터전압(Vdata-DIS)은 제1 게이트신호(SCAN1)의 턴 온 타이밍에 동기하여 화소들(PXL)에 인가되고, 센싱라인들(150)에 공급된 기준전압(Vref)은 제2 게이트신호(SCAN2)의 턴 온 타이밍에 동기하여 화소들(PXL)에 인가된다. 디스플레이용 데이터전압(Vdata-DIS)과 기준전압(Vref)에 의해 화소들(PXL)에 마련된 구동 TFT의 게이트-소스 간 전압이 프로그래밍되며, 구동 TFT의 게이트-소스 간 전압에 따라 구동 TFT에 흐르는 구동 전류가 결정된다.

전압 생성부(23)는 센싱 구동시, GMA DAC를 이용하여 미리 설정된 센싱용 데이터전압(Vdata-SEN)을 생성하여 데이터라인들(140)에 공급하고, 또한 GBL DAC를 이용하여 기준전압(Vref)을 생성하여 센싱라인들(150)과 센싱부(22)에 공급한다. 센싱 구동시, 데이터라인들(140)에 공급된 센싱용 데이터전압(Vdata-SEN)은 제1 게이트신호(SCAN1)의 턴 온 타이밍에 동기하여 화소들(PXL)에 인가되고, 센싱라인들(150)에 공급된 기준전압(Vref)은 제2 게이트신호(SCAN2)의 턴 온 타이밍에 동기하여 화소들(PXL)에 인가된다. 센싱용 데이터전압(Vdata-SEN)과 기준전압(Vref)에 의해 화소들(PXL)에 마련된 구동 TFT의 게이트-소스 간 전압이 프로그래밍되며, 구동 TFT의 게이트-소스 간 전압에 따라 구동 TFT에 흐르는 구동 전류가 결정된다. 한편, 센싱 구동시, 센싱부(22)에 공급된 기준전압(Vref)은 캘리브레이션 모드에서 센싱부(22)와 ADC의 옵셋을 센싱하는 데 이용된다.

센싱부(22)는 센싱 구동시, 화소들(PXL)의 전기적 특성, 예컨대, 화소들(PXL)에 포함된 구동 TFT 및/또는 OLED의 전기적 특성을 센싱 라인들(150)을 통해 센싱할 수 있다.

센싱부(22)는 센싱 구동시, 타이밍 제어부(21)의 제어하에 전류 센싱 모드 또는, 전압 센싱 모드, 또는 캘리브레이션 모드로 동작할 수 있다. 여기서, 전류 센싱 모드는 화소(PXL)의 구동 TFT에 흐르는 구동 전류를 직접 센싱하는 모드를 지시한다. 그리고, 전압 센싱 모드는 화소(PXL)의 구동 TFT에 흐르는 구동 전류에 의해 센싱 채널에 충전되는 전압을 센싱하는 모드를 지시한다.

센싱부(22)는 센싱 유닛(SUT)과 샘플 앤 홀드부(SHA)를 포함한다. 센싱 유닛(SUT)은 센싱 채널을 통해 복수의 화소(PXL)에 연결되며, 타이밍 제어부(21)의 제어하에 전류 센싱 모드, 전압 센싱 모드 및 캘리브레인션 모드에 따라 다르게 동작하는 복수의 센싱 스위치들을 포함할 수 있다.

센싱 유닛(SUT)은 전류 센싱 모드에서 복수의 센싱 스위치들의 스위칭 동작에 따라 화소(PXL)에 흐르는 구동 전류를 센싱할 수 있는 전류 적분기 동작 모드로 동작할 수 있다. 또한, 센싱 유닛(SUT)은 전압 센싱 모드에서 복수의 센싱 스위치들의 스위칭 동작에 따라 상기 구동 전류에 대응되는 센싱 채널 전압을 센싱할 수 있는 제1 전압 팔로워 동작 모드로 동작할 수 있다. 또한, 센싱 유닛(SUT)은 캘리브레이션 모드에서 복수의 센싱 스위치들의 스위칭 동작에 따라 제2 전압 팔로워 동작 모드로 동작할 수 있다. 제2 전압 팔로워 동작 모드는 캘리브레이션 모드에서 AVC 데이터를 얻는 데 이용된다. 센싱 유닛(SUT)이 전압 팔로워로 동작되면 AVC 데이터에 센싱 유닛(SUT)의 옵셋 편차까지 반영되기 때문에 센싱 데이터의 정확성이 더욱 높아질 수 있다.

ADC는 복수의 아날로그 센싱 데이터를 순차적으로 처리할 수 있다. ADC는 드라이버 IC(20) 내에 한개 또는 복수개 실장될 수 있다. ADC의 샘플링 속도와 센싱의 정확도는 트레이드 오프(Trade-off) 관계에 있다. 드라이버 IC(20) 내에 실장되는 ADC 개수를 늘릴수록 하나의 ADC가 처리해야할 센싱 데이터의 량이 줄어들므로, ADC의 샘플링 속도를 늦출 수 있고, 그에 따라 센싱의 정확도를 높일 수 있다. 다만, ADC 개수가 늘어나면 드라이버 IC(20) 내에서 ADC의 실장 면적이 증가할 수 있는데, ADC와 전압 생성부(23) 간에 회로 소자(예컨대, GAC)를 공유함으로써 이러한 문제를 해결할 수 있다.

ADC는 플래시 타입의 ADC, 트래킹(tracking) 기법을 이용한 ADC, 연속 근사 레지스터 타입(Successive Approximation Register type)의 ADC 등으로 구현될 수 있다. ADC는 센싱 구동시 아날로그 센싱 데이터를 디지털 센싱 데이터(S-DATA)로 변환한 후, 저장 메모리(50)에 공급한다. 그리고, ADC는 캘리브레이션 모드에서 얻어진 AVC 데이터를 저장 메모리(50)에 공급한다.

저장 메모리(50)는 센싱 구동시 센싱부(22)로부터 입력되는 디지털 센싱 데이터(S-DATA)와 AVC 데이터를 저장한다. 저장 메모리(50)는 플래시 메모리로 구현될 수 있으나, 이에 한정되지 않는다.

보상 IC(30)는 저장 메모리(50)로부터 디지털 센싱 데이터(S-DATA)와 AVC 데이터를 읽어들인다. 보상 IC(30)는 디지털 센싱 데이터(S-DATA)를 상관 더블 샘플링(Correlated Double Sampling, 이하 CDS라 함)을 위해 미리 설정된 연산 알고리즘에 적용함으로써, 디지털 센싱 데이터(S-DATA)에 혼입된 패널 노이즈와 센싱부들(22) 간의 옵셋 편차 성분 등과 같은 노이즈 성분을 제거하여 센싱 성능과 보상 성능을 높일 수 있다.

보상 IC(30)는 CDS 처리된 디지털 센싱 데이터(S-DATA)와, AVC 데이터를 기반으로 각 화소 별로 오프셋(Offset)과 게인(Gain)을 연산하고, 연산된 오프셋과 게인에 따라 화소들(PXL)에 입력될 디지털 영상 데이터를 변조(또는 보정)하고, 변조된 디지털 영상 데이터(V-DATA)를 드라이버 IC(20)에 공급한다. 이를 위해, 보상 IC(30)는 보상부(31)와 보상 메모리(32)를 포함할 수 있다.

보상 메모리(32)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 데이터(S-DATA)와 AVC 데이터를 보상부(31)에 전달한다. 보상 메모리(32)는 RAM(Random Access Memory), 예컨대 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있으나, 이에 한정되지 않는다.

보상부(31)는 도 4 내지 도 5c와 같이, 디지털 센싱 데이터(S-DATA)를 CDS 처리하기 위한 CDS 알고리즘과, 보상 대상 화소의 전류(I)-전압(V) 곡선이 표시패널의 평균 I-V 곡선에 일치되도록 보상하는 보상 알고리즘을 포함할 수 있다.

구체적으로, 보상부(31)는 CDS 알고리즘을 이용하여 디지털 센싱 데이터(S-DATA)를 공간적 CDS 처리 및/또는 시간적 CDS 처리하여 센싱 데이터에 혼입된 노이즈 성분을 제거할 수 있다(S0). 이에 대해서는 도 14 내지 도 24를 통해 상세히 후술한다.

보상부(31)는 도 4 및 도 5a와 같이 복수 계조(예컨대, A~F 포함 총 7 계조)에 대한 센싱 결과에 공지의 최소자승법[最小自乘法, least square method]을 적용하여 표시패널의 평균 I-V 곡선에 대응되는 하기 수학식 2를 도출한다(S1).

수학식 2에서, "a"는 구동 TFT의 전자 이동도이고, "b"는 구동 TFT의 문턱전압이며, "c"는 구동 TFT의 물리적 특성치를 나타낸다.

보상부(31)는 도 4 및 도 5b와 같이 2 포인트에서 측정된 전류값(I1,I2)과 계조값(X,Y 계조)(즉, 데이터전압값(Vdata1,Vdata2))을 기준으로 해당 화소(PXL)의 파라미터값인 a'값, 및 b'값을 계산한다(S2).

보상부(31)는 상기 수학식 3에서, 2차 방정식을 이용하여 해당 화소(PXL)의 파라미터값인 a'값, 및 b'값을 산출할 수 있다.

보상부(31)는 도 4 및 도 5c와 같이 해당 화소의 I-V 곡선이 평균 I-V 곡선에 일치되도록 하기 위한 오프셋(Offset)과 게인(Gain)을 연산할 수 있다(S3). 보상이 완료된 오프셋(Offset)과 게인(Gain)은 하기 수학식 4와 같다. 수학식 4에서, "Vcomp"는 보상 전압을 지시한다.

보상부(31)는 보상 전압(Vcomp)에 대응되도록 해당 화소(PXL)에 입력될 디지털 영상 데이터를 보정한다(S4).

호스트 시스템(40)은 표시패널(10)의 화소들(PXL)에 입력될 디지털 영상 데이터를 보상 IC(30)에 공급할 수 있다. 호스트 시스템(40)은 디지털 밝기 정보와 같은 유저 입력 정보를 보상 IC(30)에 더 공급할 수 있다. 호스트 시스템(40)은 어플리케이션 프로세서(Application Processor)로 구현될 수도 있다.

한편, 데이터 구동부(25)의 전압 생성부(23)는 데이터라인(140)을 통해 화소(PXL)에 연결되고, 데이터 구동부(25)의 센싱부(22)는 센싱 라인(150)을 통해 화소(PXL)에 연결될 수 있는데, 이 경우 화소(PXL)의 일 예시 구성은 도 3과 같다. 다만, 도 3의 화소 구성은 일 예시에 불과하며, 본 발명의 기술적 사상은 화소 구조에 제한되지 않는다.

도 3의 화소(PXL)는 디스플레이 용도로 이용될 수도 있고, 센싱 용도로 이용될 수도 있다. 따라서, 제1 게이트신호(SCAN1)는 디스플레이용 제1 게이트신호(SCAN1) 또는, 센싱용 제1 게이트신호(SCAN1) 일 수 있다. 또한, 제2 게이트신호(SCAN2)는 디스플레이용 제2 게이트신호(SCAN2) 또는, 센싱용 제2 게이트신호(SCAN2) 일 수 있다. 그리고, 전압 생성부(23)는 디스플레이용 데이터전압(Vdata-DIS) 또는, 센싱용 데이터전압(Vdata-SEN)을 데이터라인(140)에 공급할 수 있다. 또한, 도면에 명확히 도시하지는 않았지만, 전압 생성부(23)는 기준전압(Vref)을 센싱 라인(150)에 공급할 수 있다. 센싱부(22)는 센싱 라인(150)을 통해 화소(PXL)의 전기적 특성을 센싱할 수 있다.

화소(PXL)는 OLED, 구동 TFT(Thin Film Transistor)(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 구비할 수 있다.

OLED는 구동 TFT(DT)로부터 입력되는 구동 전류에 따라 발광하는 발광 소자이다. OLED는 애노드전극, 캐소드전극, 및 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 애노드전극은 구동 TFT(DT)의 게이트 전극인 제1 노드(N1)에 접속된다. 캐소드전극은 저전위 구동전압(VSS)의 입력단에 접속된다. OLED의 발광량에 따라 해당 화소에 표시되는 영상의 계조값이 결정된다.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 OLED에 입력되는 구동 전류를 제어하는 구동 소자이다. 구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트전극, 고전위 구동전압(VDD)의 입력단에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)을 정해진 시간 동안 유지한다.

제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN1)에 응답하여 데이터라인(140) 상의 디스플레이용/센싱용 데이터전압을 제1 노드(N1)에 인가한다. 제1 스위치 TFT(ST1)는 제1 게이트라인(160A)에 접속된 게이트전극, 데이터라인(140)에 접속된 드레인전극, 및 제1 노드(N1)에 접속된 소스전극을 구비한다.

제2 스위치 TFT(ST2)는 제2 게이트신호(SCAN2)에 응답하여 제2 노드(N2)와 센싱라인(150) 간의 전류 흐름을 스위칭한다. 제2 스위치 TFT(ST2)는 제2 게이트라인(160B)에 접속된 게이트전극, 센싱라인(150)에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다. 제2 스위치 TFT(ST2)가 턴 온 되면 제2 노드(N2)와 센싱부(22)가 전기적으로 접속된다.

도 6 내지 도 8은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.

도 6을 참조하면, 본 발명의 전계발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(Chip On Film, COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(Flexible Printed Circuit Board, FPCB)에 실장된 저장 메모리(50) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(System Printed Circuit Board, SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.

드라이버 IC(D-IC)(20)는 타이밍 제어부(21), 센싱부(22) 및 전압 생성부(23) 외에도 보상부(32)와 보상 메모리(32)를 더 포함할 수 있다. 이 외부 보상 모듈은 드라이버 IC(D-IC)(20)와 보상 IC(도 1의 '30')가 1칩화 된 것이다. 전원 IC(P-IC)(60)는 이 외부 보상 모듈을 동작시키는 데 필요한 각종 구동전원을 생성한다.

도 7을 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리(50) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.

도 7의 외부 보상 모듈은, 보상부(31)와 보상 메모리(32)를 드라이버 IC(D-IC)(20)에 탑재하지 않고 호스트 시스템(40)에 탑재하는 점에서 도 6과 다르다. 도 7의 외부 보상 모듈은, 보상 IC(도 1의 '30')가 호스트 시스템(40)에 통합된 것으로, 드라이버 IC(D-IC)(20)의 구성을 간소화할 수 있다는 점에서 의미가 있다.

도 8을 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 소스 드라이버 IC(SD-IC)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리(50), 보상 IC(30), 보상 메모리(32) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.

도 8의 외부 보상 모듈은, 소스 드라이버 IC(SD-IC)에 전압 생성부(23)와 센싱부(22)만을 실장하여 소스 드라이버 IC(SD-IC)의 구성을 더욱 간소화하고, 타이밍 제어부(31)와 보상부(32)는 별도로 제작된 보상 IC(30)에 실장하는 점에서 차이가 있다. 그리고, 보상 IC(30), 저장 메모리(50), 보상 메모리(32)를 연성 인쇄기판(FPCB)에 함께 실장함으로써, 보상값의 업 로딩 및 다운 로딩 동작을 용이하게 할 수 있는 이점이 있다.

도 9는 본 발명의 일 실시예에 따른 외부 보상용 드라이버 집적회로의 일 구성을 보여주는 도면이다. 도 10은 도 9의 센싱부에 포함된 센싱 스위치들의 동작 모드별 스위칭 타이밍을 보여주는 테이블이다. 도 11은 각 센싱부가 전류 센싱 모드에서 전류 적분기로 동작될 때의 등가회로도이다. 도 12는 각 센싱부가 전압 센싱 모드에서 제1 전압 팔로워(Voltage Follower)로 동작될 때의 등가회로도이다. 그리고, 도 13은 각 센싱부가 캘리브레이션 모드에서 제2 전압 팔로워로 동작될 때의 등가회로도이다.

도 9를 참조하면, 외부 보상용 드라이버 IC(20)는 GBL DAC와 GMA DAC을 갖는 전압 생성부(23), 센싱 유닛(SUT)과 샘플 앤 홀드부(SHA)를 갖는 센싱부(22), 및 ADC를 포함할 수 있다.

GMA DAC은 버퍼(BUF)를 통해 데이터라인(140)에 연결된다. GMA DAC은 디스플레이용 데이터전압(Vdata-DIS)과 센싱용 데이터전압(Vdata-SEN)을 생성하여 버퍼(BUF)에 공급한다. 버퍼(BUF)는 GMA DAC으로부터 입력되는 데이터전압(Vdata-DIS, Vdata-SEN)을 안정화시킨 후 데이터라인(140)에 공급한다.

GBL DAC은 버퍼(BUF)를 통해 센싱 라인(150)과 센싱 유닛(SUT)에 연결된다. GBL DAC에서 생성된 기준전압(Vref)은 버퍼(BUF)에서 안정된 후 센싱 라인(150)에 공급된다. 그리고, GBL DAC에서 생성된 기준전압(Vref)은 센싱 유닛(SUT)에 공급된다.

센싱 유닛(SUT)은 복수의 센싱 스위치들의 스위칭 동작에 따라 전압/전류 겸용의 센싱 회로로 동작할 수 있다. 다시 말해, 센싱 유닛(SUT)은 전류 센싱 모드에서 전류를 센싱할 수 있는 전류 적분기 동작 모드로 동작할 수 있고, 전압 센싱 모드에서 전압을 센싱할 수 있는 제1 전압 팔로워 동작 모드로 동작할 수 있다. 또한, 센싱 유닛(SUT)은 캘리브레이션 모드에서 전압을 센싱할 수 있는 제2 전압 팔로워 동작 모드로 동작할 수 있다.

전류 센싱 모드에서 센싱 유닛(SUT)은 전류 적분기로 동작한다. 센싱 유닛(SUT)은 화소들(PXL)에 흐르는 구동 전류를 전압으로 변환하고, 이 전압을 샘플 앤 홀드(SHA)에 공급한다. 샘플 앤 홀드(SHA)는 센싱 유닛(SUT)으로부터 입력되는 전압을 샘플링하고, 샘플링된 전압을 아날로그 센싱 데이터로서 ADC에 공급한다. ADC는 아날로그 센싱 데이터를 디지털 센싱 데이터로 변환하여 보상 IC(30)에 전송한다. 그러면, 보상 IC(30)는 디지털 센싱 데이터를 통해 화소에 흐르는 구동 전류의 크기를 판단할 수 있다.

센싱 유닛(SUT)을 전류 적분기로 구현하면, 센싱 속도가 빠르고 미세 전류를 센싱할 수 있는 장점이 있다. 구체적으로, 적분기에 포함되는 커패시터(C1)는 센싱 라인(150)에 존재하는 기생 커패시턴스에 비해 획기적으로 작기 때문에, 센싱 가능한 적분값 수준까지 구동 전류를 센싱하는 데 소요되는 시간이, 전압 센싱 모드에서 센싱 라인(150)을 충전하는 데 소요되는 시간에 비해 획기적으로 짧아진다. 또한, 적분기에 포함되는 피드백 커패시터(C1)는 센싱 라인(150)의 기생 커패시터와 달리, 표시 부하에 따라 저장값이 변동되지 않고, 캘리브레이션이 용이한 장점이 있다.

한편, 전압 센싱 모드에서, 센싱 유닛(SUT)은 제1 전압 팔로워로 동작한다. 제1 전압 팔로워 동작 모드는 화소의 구동 TFT에 흐르는 구동 전류에 의해 센싱 채널(SCH)에 충전되는 전압을 센싱하기 위한 모드로서, 센싱 유닛(SUT)을 전압 팔로워로 동작시킨다. 제1 전압 팔로워 동작 모드는 전압 팔로워를 통해 입력 전압을 안정화시킨 후 출력할 수 있기 때문에, 센싱 라인(150)의 RC 로드에 상관없이 센싱 채널(SCH)에 충전된 전압을 안정적으로 센싱할 수 있는 이점이 있다.

전압 센싱 모드는 센싱 채널(SCH)에 충전되는 전압을 샘플 앤 홀드부(SHA)에서 2회 이상 샘플링한다. 2회 이상 샘플링하는 이유는 단위 시간당 전압 변화를 통해 구동 전류를 알아내기 위함이다. 2개 이상의 아날로그 센싱 데이터는 ADC를 통해 디지털 센싱 데이터로 변환된 후 보상 IC(30)에 전송된다. 보상 IC(30)는 2개 이상의 센싱 데이터를 미리 설정된 연산 알고리즘에 적용하여 화소에 흐르는 구동 전류를 연산한다. 전압 센싱 모드는 노이즈에 강하지만, 2회 이상의 센싱 및 연산 과정으로 인해 센싱에 소요되는 시간이 상대적으로 길다.

한편, 캘리브레이션 모드에서, 센싱 유닛(SUT)은 제2 전압 팔로워로 동작한다. 캘리브레이션 모드에서, 센싱 유닛(SUT)에 포함된 앰프(AMP)의 옵셋이 센싱되며, 이 옵셋도 ADC를 통해 디지털 값으로 변환된다. 캘리브레이션 모드에서, ADC 출력에는 센싱부들(22)의 옵셋값, 및 ADC의 옵셋값 등이 포함될 수 있다. 캘리브레이션 모드에서 도출 및 저장되는 AVC(ADC Variation Compensation) 데이터는 옵셋 편차들을 보상하기 위한 것이다. 한편, 캘리브레이션 모드를 구현하기 위해서는 기준전압(Vref)이 필요하다. 기준전압(Vref)은 전압 생성부(23)의 GBL DAC으로부터 공급받을 수 있는데, 노이즈 영향을 적게 받으므로 ADC 출력을 캘리브레이션하기가 그만큼 용이하다.

이러한 센싱 유닛(SUT)은, 도 9와 같이 앰프(AMP)와, 앰프(AMP)에 연결된 복수의 센싱 스위치들(S1~S4) 및 피드백 커패시터(C1)를 포함할 수 있다

앰프(AMP)는 비 반전(+) 입력단(1), 반전(-) 입력단(2), 및 출력단(3)을 갖는다.

제1 센싱 스위치(S1)는 센싱 채널(SCH)과 앰프(AMP)의 비 반전(+) 입력단(1) 사이에 접속된다. 제2 센싱 스위치(S2)는 기준전압(Vref)을 출력하는 전압 생성부(23)와 앰프(AMP)의 비 반전(+) 입력단(1) 사이에 접속된다. 제3 센싱 스위치(S3)는 센싱 채널(SCH)과 앰프(AMP)의 반전(-) 입력단(2) 사이에 접속된다. 제4 센싱 스위치(S4)는 앰프(AMP)의 반전(-) 입력단(2)과 앰프(AMP)의 출력단(3) 사이에 접속된다.

피드백 커패시터(C1)는 앰프(AMP)의 반전(-) 입력단(2)과 앰프(AMP)의 출력단(3) 사이에 접속된다.

도 10 및 도 11과 같이, 센싱 유닛(SUT)이 전류 적분기로 동작되는 경우, 제2 및 제3 센싱 스위치(S2,S3)는 온 되고, 제1 및 제4 센싱 스위치(S1,S4)는 오프된다. 그 결과, 화소(PXL)에 흐르는 구동 전류가 센싱 채널(SCH)을 통해 센싱 유닛(SUT)에 인가되고, 센싱 유닛(SUT)의 피드백 커패시터(C1)에 누적되면서 전압으로 변환된 후, 샘플 앤 홀드부(SHA)로 출력된다.

도 10 및 도 12와 같이, 센싱 유닛(SUT)이 제1 전압 팔로워로 동작되는 경우, 제1 및 제4 센싱 스위치(S1,S4)는 온 되고, 제2 및 제3 센싱 스위치(S2,S3)는 오프된다. 그 결과, 화소(PXL)의 구동 전류에 대응되는 전압이 센싱 채널(SCH)을 통해 센싱 유닛(SUT)에 인가되고, 센싱 유닛(SUT)의 전압 팔로워를 통해 안정화된 후에 샘플 앤 홀드부(SHA)로 출력된다.

도 10 및 도 13과 같이, 센싱 유닛(SUT)이 제2 전압 팔로워로 동작되는 경우, 제2 및 제4 센싱 스위치(S2,S4)는 온 되고, 제1 및 제3 센싱 스위치(S1,S3)는 오프된다. 그 결과, 기준 전압(Vref)이 센싱 유닛(SUT)에 인가되고, 센싱 유닛(SUT)의 전압 팔로워를 통해 안정화된 후에 샘플 앤 홀드부(SHA)로 출력된다.

도 14 및 도 15는 상관 더블 샘플링을 구현하기 위한 본 발명의 표시장치의 일 구성을 보여주는 도면이다. 도 16은 상관 더블 샘플링을 위한 도 14 및 도 15에 포함된 채널 스위치들의 스위칭 타이밍을 보여주는 도면이다. 그리고, 도 17은 상관 더블 샘플링의 동작 개념을 설명하기 위한 도면이다.

도 14 및 도 15를 참조하면, 상관 더블 샘플링이 가능한 외부 보상용 표시장치는 기수 센싱 유닛(SUT-O), 우수 센싱 유닛(SUT-E), 샘플 앤 홀드부(SHA), ADC, 저장 메모리(50), 및 보상 IC(30)를 포함할 수 있다.

기수 센싱 유닛(SUT-O)은 기수 센싱 채널(SCH-O)을 통해 복수의 기수 화소(O-PXL)에 연결되며, 기수 센싱 채널(SCH-O)로부터 입력되는 기수 화소(O-PXL)의 전기적 특성을 센싱한다.

우수 센싱 유닛(SUT-E)은 우수 센싱 채널(SCH-E)을 통해 복수의 우수 화소(E-PXL)에 연결되며, 우수 센싱 채널(SCH-E)로부터 입력되는 우수 화소(E-PXL)의 전기적 특성을 센싱한다.

기수 센싱 유닛(SUT-O)은 도 15와 같이 앰프(AMP)와, 앰프(AMP)에 연결된 복수의 센싱 스위치들(S1~S4) 및 피드백 커패시터(C1)를 포함하여, 전류 센싱 모드 또는 전압 센싱 모드로 동작할 수 있다. 그리고, 우수 센싱 유닛(SUT-E)은 도 15와 같이 앰프(AMP)와, 앰프(AMP)에 연결된 복수의 센싱 스위치들(S1'~S4') 및 피드백 커패시터(C1')를 포함하여, 전류 센싱 모드 또는 전압 센싱 모드로 동작할 수 있다. 각 센싱 모드에 따른 구체적 센싱 동작은 전술한 바와 같으므로 생략한다.

샘플 앤 홀드부(SHA)는 기수 센싱 유닛(SUT-O)으로부터 출력되는 제1 아날로그 센싱 신호와 우수 센싱 유닛(SUT-E)으로부터 출력되는 제2 아날로그 센싱 신호를 샘플링한다.

ADC는 샘플 앤 홀드부(SHA)에서 샘플링된 제1 및 제2 아날로그 센싱 신호를 각각 제1 및 제2 디지털 센싱 데이터로 변환하여 저장 메모리(50)에 저장한다.

보상 IC(30)는 CDS를 위한 연산 알고리즘을 내장하고, 상기 제1 및 제2 디지털 센싱 데이터를 연산 알고리즘에 적용하여 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거한다. 여기서, 연산 알고리즘은 공간적 CDS 알고리즘과, 시간적 CDS 알고리즘을 포함할 수 있다.

보상 IC(30)는 2개씩의 센싱 채널들을 대상으로 한 공간적 CDS 알고리즘과, 1개씩의 센싱 채널을 대상으로 한 시간적 CDS 알고리즘을 적절히 활용하여 센싱 데이터로부터 노이즈 성분을 효과적으로 제거함으로써, 센싱 및 보상의 정확성과 신뢰성을 획기적으로 높일 수 있다.

도 14 및 도 15와 같이, 상관 더블 샘플링이 가능한 외부 보상용 표시장치는 기수 센싱 채널(SCH-O)과 복수의 기수 화소(O-PXL) 사이에 연결된 복수의 기수 채널 스위치(So1,So2,So3,So4)와, 우수 센싱 채널(SCH-E)과 복수의 우수 화소(E-PXL) 사이에 연결된 복수의 우수 채널 스위치(Se1,Se2,Se3,Se4)를 더 포함한다.

한 개의 기수 채널 스위치와 한 개의 우수 채널 스위치가 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3, So4/Se4)을 이루며, 복수의 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3, So4/Se4)은 교번적으로 온 된다.

예컨대, 도 16과 같이, 첫번째 스위치 온 타임(T1)에서 제1 채널 스위치 쌍(So1/Se1)이 동시에 온 되고, 이어서 두번째 스위치 온 타임(T2)에서 제2 채널 스위치 쌍(So2/Se2)이 동시에 온 되고, 이어서 세번째 스위치 온 타임(T3)에서 제3 채널 스위치 쌍(So3/Se3)이 동시에 온 되고, 이어서 네번째 스위치 온 타임(T4)에서 제4 채널 스위치 쌍(So4/Se4)이 동시에 온 된다.

첫번째 내지 네번째 스위치 온 타임(T1~T4) 각각은 도 17과 같이 1차 센싱 구간과 2차 센싱 구간을 포함한다. 노이즈 성분은 시간에 따라 달라질 수 있으므로, 효과적인 노이즈 제거를 위해 1차 센싱 구간과 2차 센싱 구간은 연속될 수 있다. 동일한 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3, So4/Se4)을 이루는 제1 기수 채널 스위치와 제1 우수 채널 스위치는, 상관 더블 샘플링을 위한 1차 센싱 구간과 2차 센싱 구간에서 공통으로 온 된다.

이때, 전압 생성부에 속하는 GMA DAC는 1차 센싱 구간에서, 제1 기수 채널 스위치에 연결된 기수 화소(O-PXL)에 제1 레벨의 센싱용 데이터전압을 인가하고, 제1 우수 채널 스위치에 연결된 우수 화소(E-PXL)에 제2 레벨의 센싱용 데이터전압을 인가한다.

그리고, GMA DAC는 2차 센싱 구간에서, 제1 기수 채널 스위치에 연결된 기수 화소(O-PXL)에 제2 레벨의 센싱용 데이터전압을 인가하고, 제1 우수 채널 스위치에 연결된 우수 화소(E-PXL)에 제1 레벨의 센싱용 데이터전압을 인가한다.

여기서, 제1 레벨의 센싱용 데이터전압은 기수 화소(O-PXL) 및 우수 화소(E-PXL) 각각에 구동 전류가 흐를 수 있도록 활성화 시키는 전압을 지시하고, 제2 레벨의 센싱용 데이터전압은 기수 화소(O-PXL) 및 우수 화소(E-PXL) 각각에 구동 전류가 흐르지 못하도록 비 활성화 시키는 전압을 지시한다. 예컨대, 제1 레벨의 센싱용 데이터전압은 각 화소에 포함된 구동 TFT의 문턱전압(Vth)과 기준전압(Vref) 간의 합산값보다 높은 전압, 다시 말해 구동 TFT를 턴 온 시킬 수 있는 계조의 데이터전압일 수 있다. 그리고, 제2 레벨의 센싱용 데이터전압은 각 화소에 포함된 구동 TFT의 문턱전압(Vth)과 기준전압(Vref) 간의 합산값보다 낮은 전압, 다시 말해 구동 TFT를 턴 오프 시킬 수 있는 계조의 데이터전압일 수 있다.

따라서, 도 17에 도시된 바와 같이, 1차 센싱 구간 동안, 기수 센싱 유닛(SUT-O)으로부터 출력되는 제1 아날로그 센싱 신호(V1)에는 활성화된 기수 화소(O-PXL)의 전기적 특성값과 노이즈 성분이 포함되고, 우수 센싱 유닛(SUT-E)으로부터 출력되는 제2 아날로그 센싱 신호(V2)에는 비 활성화된 우수 화소(E-PXL)의 노이즈 성분만이 포함된다. 1차 센싱 구간 동안, 제2 아날로그 센싱 신호(V2)는 제1 아날로그 센싱 신호(V1)에 비해 ΔV1만큼 높다. 한편, 기수 센싱 유닛(SUT-O)과 우수 센싱 유닛(SUT-E)은 각각, 도 11과 같은 전류 적분기로 동작할 수 있다. 도 11의 전류 적분기는 반전(-) 입력단(2)이 센싱 채널(SCH)에 접속되기 때문에, 전류 적분기의 출력은 초기화 상태의 기준전압(Vref)보다 낮은 값을 갖는다. 전류 적분기의 출력값인 아날로그 센싱 신호의 크기는 센싱 채널(SCH)로부터 전류 적분기에 입력되는 신호 레벨에 반비례한다. 다시 말해, 센싱 채널(SCH)로부터 입력되는 신호 레벨이 클수록, 아날로그 센싱 신호는 점점 낮아진다.

또한, 2차 센싱 구간 동안, 기수 센싱 유닛(SUT-O)으로부터 출력되는 제1 아날로그 센싱 신호(V1)에는 비 활성화된 기수 화소(O-PXL)의 노이즈 성분만이 포함되고, 우수 센싱 유닛(SUT-E)으로부터 출력되는 제2 아날로그 센싱 신호(V2)에는 활성화된 우수 화소(E-PXL)의 전기적 특성값과 노이즈 성분이 포함된다. 2차 센싱 구간 동안, 제1 아날로그 센싱 신호(V1)는 제2 아날로그 센싱 신호(V2)에 비해 ΔV2만큼 높다.

1차 및 2차 센싱 구간 동안에 샘플링된 제1 아날로그 센싱 신호(V1)는 제1 디지털 센싱 데이터로 변환되고, 1차 및 2차 센싱 구간 동안에 샘플링된 제2 아날로그 센싱 신호(V2)는 제2 디지털 센싱 데이터로 변환된다.

보상 IC(30)는 내장된 공간적 CDS 알고리즘을 이용하여, 1차 센싱 구간 동안에 얻어진 제1 및 제2 디지털 센싱 데이터를 감산(V2-V1, 또는 V1-V2)하여 노이즈 성분이 제거된 제1 디지털 센싱 데이터롤 출력할 수 있다. 또한, 보상 IC(30)는 내장된 공간적 CDS 알고리즘을 이용하여, 2차 센싱 구간 동안에 얻어진 제1 및 제2 디지털 센싱 데이터를 감산(V2-V1, 또는 V1-V2)하여 노이즈 성분이 제거된 제2 디지털 센싱 데이터롤 출력할 수 있다.

보상 IC(30)는 내장된 시간적 CDS 알고리즘을 이용하여, 1차 및 2차 센싱 구간 동안에 얻어진 제1 디지털 센싱 데이터를 감산(V1-V1)하여 노이즈 성분이 제거된 제1 디지털 센싱 데이터롤 출력할 수 있다. 또한, 보상 IC(30)는 내장된 시간적 CDS 알고리즘을 이용하여, 2차 센싱 구간 동안에 얻어진 제2 디지털 센싱 데이터를 감산(V2-V2)하여 노이즈 성분이 제거된 제2 디지털 센싱 데이터롤 출력할 수 있다.

보상 IC(30)는 내장된 공간적 CDS 알고리즘과 시간적 CDS 알고리즘을 모두 이용하여, 제1 및 제2 디지털 센싱 데이터의 노이즈를 각각 2회씩 제거할 수 있다. 보상 IC(30)는 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터와 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 평균하여 노이즈 성분이 최종적으로 제거된 제1 디지털 센싱 데이터를 출력할 수 있다. 또한, 보상 IC(30)는 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터와 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 평균하여 노이즈 성분이 최종적으로 제거된 제2 디지털 센싱 데이터를 출력할 수 있다.

도 18은 1차 센싱 구간 및 2차 센싱 구간에서, 기수 센싱 채널에 대응되는 제1 디지털 센싱 데이터와, 우수 센싱 채널에 대응되는 제2 디지털 센싱 데이터를 보여주는 도면이다. 도 19는 공간적 상관 더블 샘플링에 따른 연산 방법을 보여주는 도면이다. 그리고, 도 20은 시간적 상관 더블 샘플링에 따른 연산 방법을 보여주는 도면이다.

도 14 내지 도 17을 통해 전술했듯이, 제1 디지털 센싱 데이터는 기수 채널 스위치(So1,So2,So3,So4)와 기수 센싱 채널(SCH-O)을 통해 얻어진 복수의 기수 화소(O-PXL)에 대한 전기적 특성값에 대응된다. 그리고, 제2 디지털 센싱 데이터는 우수 채널 스위치(Se1,Se2,Se3,Se4)와 우수 센싱 채널(SCH-E)을 통해 얻어진 복수의 우수 화소(E-PXL)에 대한 전기적 특성값에 대응된다.

제1 디지털 센싱 데이터는, 도 18과 같이 CDS를 위한 1차 센싱에서 얻어진 데이터 A와, CDS를 위한 2차 센싱에서 얻어진 데이터 B를 포함한다.

제2 디지털 센싱 데이터는, 도 18과 같이 CDS를 위한 1차 센싱에서 얻어진 데이터 B'와, CDS를 위한 2차 센싱에서 얻어진 데이터 A'를 포함한다.

여기서, 데이터 A와 데이터 A'는 노이즈 성분이 포함된 센싱 데이터를 의미하고, 데이터 B와 데이터 B'는 노이즈 성분만을 의미한다.

보상 IC(30)는 상기 제1 및 제2 디지털 센싱 데이터에 공간적 CDS 알고리즘(S-CDS)과 시간적 CDS 알고리즘(T-CDS)을 선택적으로 적용하거나, 또는 상기 제1 및 제2 디지털 센싱 데이터에 공간적 CDS 알고리즘(S-CDS)과 시간적 CDS 알고리즘(T-CDS)을 모두 적용하여 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거할 수 있다.

예를 들어, 보상 IC(30)는 도 19와 같이 제1 및 제2 디지털 센싱 데이터에 공간적 CDS 알고리즘(S-CDS)을 적용할 수 있다. 보상 IC(30)는 공간적 CDS 알고리즘(S-CDS)에 따라, 제1 디지털 센싱 데이터의 데이터 A와 제2 디지털 센싱 데이터의 데이터 B'를 서로 감산하고, 그 감산 결과를 노이즈 성분이 제거된 제1 디지털 센싱 데이터로 출력하고, 제2 디지털 센싱 데이터의 데이터 A'와 제1 디지털 센싱 데이터의 데이터 B를 서로 감산하고, 그 감산 결과를 노이즈 성분이 제거된 제2 디지털 센싱 데이터로 출력할 수 있다.

또한, 보상 IC(30)는 도 20과 같이 제1 및 제2 디지털 센싱 데이터에 시간적 CDS 알고리즘(T-CDS)을 적용할 수 있다. 보상 IC(30)는 시간적 CDS 알고리즘(T-CDS)에 따라, 제1 디지털 센싱 데이터의 데이터 A와 제1 디지털 센싱 데이터의 데이터 B를 서로 감산하고, 그 감산 결과를 노이즈 성분이 제거된 제1 디지털 센싱 데이터로 출력하고, 제2 디지털 센싱 데이터의 데이터 A'와 제2 디지털 센싱 데이터의 데이터 B'를 서로 감산하고, 그 감산 결과를 노이즈 성분이 제거된 제2 디지털 센싱 데이터로 출력할 수 있다.

또한, 보상 IC(30)는 제1 및 제2 디지털 센싱 데이터에 공간적 CDS 알고리즘(S-CDS)과 시간적 CDS 알고리즘(T-CDS)을 모두 적용할 수 있다.

보상 IC(30)는 공간적 CDS 알고리즘(S-CDS)에 따라, 제1 디지털 센싱 데이터의 데이터 A와 제2 디지털 센싱 데이터의 데이터 B'를 서로 감산하여 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터를 얻는다. 그리고, 보상 IC(30)는 시간적 CDS 알고리즘(T-CDS)에 따라, 제1 디지털 센싱 데이터의 데이터 A와 제1 디지털 센싱 데이터의 데이터 B를 서로 감산하여 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 얻는다. 그리고, 보상 IC(30)는 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터와 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 평균하여 노이즈 성분이 최종적으로 제거된 제1 디지털 센싱 데이터를 출력할 수 있다. 이렇게 복수차에 걸쳐 노이즈 성분을 제거하면 제1 디지털 센싱 데이터에 대한 센싱 및 보상의 정확도와 신뢰성이 더욱 높아진다.

보상 IC(30)는 공간적 CDS 알고리즘(S-CDS)에 따라, 제2 디지털 센싱 데이터의 데이터 A'와 제1 디지털 센싱 데이터의 데이터 B를 서로 감산하여 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터를 얻는다. 그리고, 보상 IC(30)는 시간적 CDS 알고리즘(T-CDS)에 따라, 제2 디지털 센싱 데이터의 데이터 A'와 제2 디지털 센싱 데이터의 데이터 B'를 서로 감산하여 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 얻는다. 그리고, 보상 IC(30)는 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터와 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 평균하여 노이즈 성분이 최종적으로 제거된 제2 디지털 센싱 데이터를 출력할 수 있다. 이렇게 복수차에 걸쳐 노이즈 성분을 제거하면 제2 디지털 센싱 데이터에 대한 센싱 및 보상의 정확도와 신뢰성이 더욱 높아진다.

도 21은 RGB 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 일 접속 구성을 보여주는 도면이다. 도 22는 RGB 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 다른 접속 구성을 보여주는 도면이다.

도 21 및 도 22를 참조하면, 본 발명의 일 실시예에 따른 화소(PXL)는 적색 컬러를 재현하는 R 화소, 녹색 컬러를 재현하는 G 화소, 및 청색 컬러를 재현하는 B 화소일 수 있다. R,G,B 화소가 모여 하나의 단위 화소(UPXL)를 구성할 수 있다. 도 21 및 도 22에서 2개의 단위 화소(UPXL1,UPXL2)는 이웃하게 배치될 수 있다.

도 21과 같이, 공간적으로 가까운 채널들 간에는 노이즈 성분이 유사할 수 있으므로, 동일한 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3)을 이루는 기수 채널 스위치(So1,So2,So3)와 우수 채널 스위치(Se1,Se2,Se3)는 서로 이웃하게 배치될 수 있다.

이 경우, 제1 단위 화소(UPXL1)의 R,B 화소와 제2 단위 화소(UPXL1)의 G 화소는 기수 채널 스위치(So1,So2,So3)에 각각 연결되어 기수 화소가 된다. 그리고, 제1 단위 화소(UPXL1)의 G 화소와 제2 단위 화소(UPXL2)의 R,B 화소는 우수 채널 스위치(Se1,Se2,Se3)에 각각 연결되어 우수 화소가 된다. 따라서, 기수 채널 스위치(So1,So2,So3)에 연결된 기수 화소(R,B,G)와 우수 채널 스위치(Se1,Se2,Se3)에 연결된 우수 화소(G,R,B)는 서로 다른 컬러를 재현한다.

도 22와 같이, 동일 컬러를 재현하는 화소들은 노이즈 성분이 유사할 수 있으므로 동일 컬러의 화소들에 연결된 채널 스위치들을 쌍으로 묶을 수 있다. 이로 인해, 동일한 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3)을 이루는 기수 채널 스위치(So1,So2,So3)와 우수 채널 스위치(Se1,Se2,Se3) 사이에는 다른 채널 스위치 쌍에 속하는 적어도 하나 이상의 채널 스위치가 배치될 수 있다. 예를 들어, 제1 채널 스위치 쌍(So1/Se1) 사이에는 제2 및 제3 채널 스위치 쌍(So2/Se2, So3/Se3)에 속하는 So2와 So3가 배치될 수 있고, 제2 채널 스위치 쌍(So2/Se2) 사이에는 제1 및 제3 채널 스위치 쌍(So1/Se1, So3/Se3)에 속하는 Se1과 So3가 배치될 수 있고, 제3 채널 스위치 쌍(So3/Se3) 사이에는 제1 및 제2 채널 스위치 쌍(So1/Se1, So2/Se2)에 속하는 Se1과 Se2가 배치될 수 있다.

이 경우, 제1 단위 화소(UPXL1)의 R,G,B 화소는 기수 채널 스위치(So1,So2,So3)에 각각 연결되어 기수 화소가 된다. 그리고, 제2 단위 화소(UPXL2)의 R,G,B 화소는 우수 채널 스위치(Se1,Se2,Se3)에 각각 연결되어 우수 화소가 된다. 따라서, 기수 채널 스위치(So1,So2,So3)에 연결된 기수 화소(R,B,G)와 우수 채널 스위치(Se1,Se2,Se3)에 연결된 우수 화소(G,R,B)는 동일한 컬러를 재현한다.

도 23은 RGBG 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 일 접속 구성을 보여주는 도면이다. 그리고, 도 24는 RGBG 화소 구조를 대상으로 한 채널 스위치들과 센싱 유닛들 간의 다른 접속 구성을 보여주는 도면이다.

본 발명의 다른 실시예에 따른 화소(PXL)는 적색 컬러를 재현하는 R 화소, 녹색 컬러를 재현하는 G 화소, 및 청색 컬러를 재현하는 B 화소일 수 있다. R,G 화소가 모여 하나의 단위 화소(UPXL)를 구성할 수 있고, 또한 B,G 화소가 모여 하나의 단위 화소(UPXL)을 구성할 수 있다. 이 화소 구조는 단위 화소(UPXL)를 구성하는 화소 개수를 줄여 개구율을 높일 수 있고, R,B 화소에 비해 2배 많은 G 화소를 각 단위 화소(UPXL)마다 배치하여 휘도를 높일 수 있다. 도 23 및 도 24에서 4개의 단위 화소(UPXL1,UPXL2,UPXL3,UPXL4)는 이웃하게 배치될 수 있다.

도 23과 같이, 공간적으로 가까운 채널들 간에는 노이즈 성분이 유사할 수 있으므로, 동일한 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3, So4/Se4)을 이루는 기수 채널 스위치(So1,So2,So3,So4)와 우수 채널 스위치(Se1,Se2,Se3,Se4)는 서로 이웃하게 배치될 수 있다.

이 경우, 제1 단위 화소(UPXL1)의 R 화소, 제2 단위 화소(UPXL1)의 B 화소, 제3 단위 화소(UPXL3)의 R 화소, 및 제4 단위 화소(UPXL4)의 B 화소는 기수 채널 스위치(So1,So2,So3,So4)에 각각 연결되어 기수 화소가 된다. 그리고, 제1 단위 화소(UPXL1)의 G 화소, 제2 단위 화소(UPXL1)의 G 화소, 제3 단위 화소(UPXL3)의 G 화소, 및 제4 단위 화소(UPXL4)의 G 화소는 우수 채널 스위치(Se1,Se2,Se3,Se4)에 각각 연결되어 우수 화소가 된다. 따라서, 기수 채널 스위치(So1,So2,So3,So4)에 연결된 기수 화소(R,B,R,B)와 우수 채널 스위치(Se1,Se2,Se3,Se4)에 연결된 우수 화소(G,G,G,G)는 서로 다른 컬러를 재현한다.

도 24와 같이, 동일 컬러를 재현하는 화소들은 노이즈 성분이 유사할 수 있으므로 동일 컬러의 화소들에 연결된 채널 스위치들을 쌍으로 묶을 수 있다. 이로 인해, 동일한 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3, So4/Se4)을 이루는 기수 채널 스위치(So1,So2,So3,So4)와 우수 채널 스위치(Se1,Se2,Se3,Se4) 사이에는 다른 채널 스위치 쌍에 속하는 적어도 하나 이상의 채널 스위치가 배치될 수 있다. 예를 들어, 제1 채널 스위치 쌍(So1/Se1) 사이에는 제2 내지 제4 채널 스위치 쌍(So2/Se2, So3/Se3, So4/Se4)에 속하는 So2와 So3와 So4가 배치될 수 있고, 제2 채널 스위치 쌍(So2/Se2) 사이에는 제1, 제3, 제4 채널 스위치 쌍(So1/Se1, So3/Se3, So4/Se4)에 속하는 Se1과 So3과 So4가 배치될 수 있고, 제3 채널 스위치 쌍(So3/Se3) 사이에는 제1, 제2, 제4 채널 스위치 쌍(So1/Se1, So2/Se2, So4/Se4)에 속하는 Se1과 Se2와 So4가 배치될 수 있고, 제4 채널 스위치 쌍(So4/Se4) 사이에는 제1 내지 제3 채널 스위치 쌍(So1/Se1, So2/Se2, So3/Se3)에 속하는 Se1과 Se2와 Se3이 배치될 수 있다.

이 경우, 제1 단위 화소(UPXL1)의 R,G 화소와 제2 단위 화소(UPXL2)의 B,G 화소는 기수 채널 스위치(So1,So2,So3,So4)에 각각 연결되어 기수 화소가 된다. 그리고, 제3 단위 화소(UPXL3)의 R,G 화소와 제4 단위 화소(UPXL4)의 B,G 화소는 우수 채널 스위치(Se1,Se2,Se3)에 각각 연결되어 우수 화소가 된다. 따라서, 기수 채널 스위치(So1,So2,So3,So4)에 연결된 기수 화소(R,G,B,G)와 우수 채널 스위치(Se1,Se2,Se3,Se4)에 연결된 우수 화소(R,G,B,G)는 동일한 컬러를 재현한다.

한편, 단위 화소는 화이트 화소를 더 포함할 수 있으며, 다양한 화소 조합으로 구성될 수 있다. 본 발명의 기술적 사상은 단위 화소의 구성에 한정되지 않는다.

전술한 바와 같이, 본 발명은 상관 더블 샘플링 방법을 적용함으로써, 센싱 데이터에 혼입되는 패널 노이즈와 센싱부들 간의 옵셋 편차 등과 같은 노이즈 성분을 제거하여 센싱 성능과 보상 성능을 높일 수 있다.

나아가, 본 발명은 2개씩의 센싱 채널들을 대상으로 한 공간적 CDS 알고리즘과, 1개씩의 센싱 채널을 대상으로 한 시간적 CDS 알고리즘을 적절히 활용하여 센싱 데이터로부터 노이즈 성분을 효과적으로 제거함으로써, 센싱 및 보상의 정확성과 신뢰성을 획기적으로 높일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 20 : 드라이버 IC
15 : 게이트 구동부 21: 타이밍 제어부
22 : 센싱부 23 : 전압 생성부
30 : 보상 IC 40 : 호스트 시스템
50 : 저장 메모리

Claims (19)

1. 복수의 기수 화소와 복수의 우수 화소가 구비된 표시패널;
   상기 복수의 기수 화소에 대한 전기적 특성을 기수 센싱 채널을 통해 센싱하는 기수 센싱 유닛;
   상기 복수의 우수 화소에 대한 전기적 특성을 우수 센싱 채널을 통해 센싱하는 우수 센싱 유닛;
   상기 기수 센싱 유닛으로부터 출력되는 제1 아날로그 센싱 신호와 상기 우수 센싱 유닛으로부터 출력되는 제2 아날로그 센싱 신호를 샘플링하는 샘플 앤 홀드부;
   상기 샘플링된 제1 및 제2 아날로그 센싱 신호를 각각 제1 및 제2 디지털 센싱 데이터로 변환하는 아날로그-디지털 변환기; 및
   상관 더블 샘플링을 위한 연산 알고리즘을 내장하고, 상기 제1 및 제2 디지털 센싱 데이터를 상기 연산 알고리즘에 적용하여 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 보상 IC를 포함하는 외부 보상용 표시장치.
2. 제 1 항에 있어서,
   상기 제1 디지털 센싱 데이터는, 상기 상관 더블 샘플링을 위한 1차 센싱에서 얻어진 데이터 A와, 상기 상관 더블 샘플링을 위한 2차 센싱에서 얻어진 데이터 B를 포함하고,
   상기 제2 디지털 센싱 데이터는, 상기 1차 센싱에서 얻어진 데이터 B'와, 상기 2차 센싱에서 얻어진 데이터 A'를 포함하고,
   상기 데이터 A와 상기 데이터 A'는 상기 노이즈 성분이 포함된 센싱 데이터를 의미하고,
   상기 데이터 B와 상기 데이터 B'는 상기 노이즈 성분만을 의미하는 외부 보상용 표시장치.
3. 제 2 항에 있어서,
   상기 보상 IC는,
   상기 데이터 A와 상기 데이터 B'를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제1 디지털 센싱 데이터로 출력하고,
   상기 데이터 A'와 상기 데이터 B를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제2 디지털 센싱 데이터로 출력하는 외부 보상용 표시장치.
4. 제 2 항에 있어서,
   상기 보상 IC는,
   상기 데이터 A와 상기 데이터 B를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제1 디지털 센싱 데이터로 출력하고,
   상기 데이터 A'와 상기 데이터 B'를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제2 디지털 센싱 데이터로 출력하는 외부 보상용 표시장치.
5. 제 2 항에 있어서,
   상기 보상 IC는,
   상기 데이터 A와 상기 데이터 B'를 서로 감산하여 상기 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터를 얻고,
   상기 데이터 A와 상기 데이터 B를 서로 감산하여 상기 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 얻고,
   상기 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터와 상기 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 평균하여 상기 노이즈 성분이 최종적으로 제거된 제1 디지털 센싱 데이터를 출력하는 외부 보상용 표시장치.
6. 제 5 항에 있어서,
   상기 보상 IC는,
   상기 데이터 A'와 상기 데이터 B를 서로 감산하여 상기 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터를 얻고,
   상기 데이터 A'와 상기 데이터 B'를 서로 감산하여 상기 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 얻고,
   상기 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터와 상기 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 평균하여 상기 노이즈 성분이 최종적으로 제거된 제2 디지털 센싱 데이터를 출력하는 외부 보상용 표시장치.
7. 제 1 항에 있어서,
   상기 기수 센싱 채널과 상기 복수의 기수 화소 사이에 연결된 복수의 기수 채널 스위치와,
   상기 우수 센싱 채널과 상기 복수의 우수 화소 사이에 연결된 복수의 우수 채널 스위치를 더 포함하는 외부 보상용 표시장치.
8. 제 7 항에 있어서,
   한 개의 기수 채널 스위치와 한 개의 우수 채널 스위치가 채널 스위치 쌍을 이루고,
   복수의 상기 채널 스위치 쌍은 교번적으로 온 되는 외부 보상용 표시장치.
9. 제 8 항에 있어서,
   동일한 채널 스위치 쌍을 이루는 제1 기수 채널 스위치와 제1 우수 채널 스위치는,
   상기 상관 더블 샘플링을 위한 1차 센싱 구간과 2차 센싱 구간에서 공통으로 온 되는 외부 보상용 표시장치.
10. 제 9 항에 있어서,
    상기 1차 센싱 구간과 상기 2차 센싱 구간은 연속되는 외부 보상용 표시장치.
11. 제 9 항에 있어서,
    상기 1차 센싱 구간에서, 상기 제1 기수 채널 스위치에 연결된 기수 화소에 제1 레벨의 센싱용 데이터전압을 인가하고, 상기 제2 기수 채널 스위치에 연결된 우수 화소에 제2 레벨의 센싱용 데이터전압을 인가하며,
    상기 2차 센싱 구간에서, 상기 제1 기수 채널 스위치에 연결된 기수 화소에 상기 제2 레벨의 센싱용 데이터전압을 인가하고, 상기 제2 기수 채널 스위치에 연결된 우수 화소에 상기 제1 레벨의 센싱용 데이터전압을 인가하는 전압 생성부를 더 포함하고,
    상기 제1 레벨의 센싱용 데이터전압은 상기 기수 화소 및 상기 우수 화소 각각에 구동 전류가 흐를 수 있도록 활성화 시키는 전압을 지시하고, 상기 제2 레벨의 센싱용 데이터전압은 상기 기수 화소 및 상기 우수 화소 각각에 구동 전류가 흐르지 못하도록 비 활성화 시키는 전압을 지시하는 외부 보상용 표시장치.
12. 제 8 항에 있어서,
    동일한 채널 스위치 쌍을 이루는 제1 기수 채널 스위치와 제1 우수 채널 스위치는 서로 이웃하게 배치되며,
    상기 제1 기수 채널 스위치에 연결된 기수 화소와 상기 제1 우수 채널 스위치에 연결된 우수 화소는 서로 다른 컬러를 재현하는 외부 보상용 표시장치.
13. 제 8 항에 있어서,
    동일한 채널 스위치 쌍을 이루는 제1 기수 채널 스위치와 동일한 채널 스위치 쌍을 이루는 제1 우수 채널 스위치 사이에는, 다른 채널 스위치 쌍에 속하는 적어도 하나 이상의 채널 스위치가 배치되며,
    상기 제1 기수 채널 스위치에 연결된 기수 화소와 상기 제1 우수 채널 스위치에 연결된 우수 화소는 동일한 컬러를 재현하는 외부 보상용 표시장치.
14. 복수의 기수 화소와 복수의 우수 화소가 구비된 외부 보상용 표시장치의 구동방법에 있어서,
    기수 센싱 채널에 연결된 기수 센싱 유닛에서 상기 복수의 기수 화소에 대한 전기적 특성을 센싱하는 단계;
    우수 센싱 채널에 연결된 우수 센싱 유닛에서 상기 복수의 우수 화소에 대한 전기적 특성을 센싱하는 단계;
    상기 기수 센싱 유닛으로부터 출력되는 제1 아날로그 센싱 신호와 상기 우수 센싱 유닛으로부터 출력되는 제2 아날로그 센싱 신호를 샘플링하는 단계;
    상기 샘플링된 제1 및 제2 아날로그 센싱 신호를 각각 제1 및 제2 디지털 센싱 데이터로 변환하는 단계; 및
    상기 제1 및 제2 디지털 센싱 데이터를 상관 더블 샘플링을 위한 연산 알고리즘에 적용하여, 상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 단계를 포함하는 외부 보상용 표시장치의 구동방법.
15. 제 14 항에 있어서,
    상기 제1 디지털 센싱 데이터는, 상기 상관 더블 샘플링을 위한 1차 센싱에서 얻어진 데이터 A와, 상기 상관 더블 샘플링을 위한 2차 센싱에서 얻어진 데이터 B를 포함하고,
    상기 제2 디지털 센싱 데이터는, 상기 1차 센싱에서 얻어진 데이터 B'와, 상기 2차 센싱에서 얻어진 데이터 A'를 포함하고,
    상기 데이터 A와 상기 데이터 A'는 상기 노이즈 성분이 포함된 센싱 데이터를 의미하고,
    상기 데이터 B와 상기 데이터 B'는 상기 노이즈 성분만을 의미하는 외부 보상용 표시장치의 구동방법.
16. 제 15 항에 있어서,
    상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 단계는,
    상기 데이터 A와 상기 데이터 B'를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제1 디지털 센싱 데이터로 출력하는 단계와,
    상기 데이터 A'와 상기 데이터 B를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제2 디지털 센싱 데이터로 출력하는 단계를 포함하는 외부 보상용 표시장치의 구동방법.
17. 제 15 항에 있어서,
    상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 단계는,
    상기 데이터 A와 상기 데이터 B를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제1 디지털 센싱 데이터로 출력하는 단계와,
    상기 데이터 A'와 상기 데이터 B'를 서로 감산하고, 그 감산 결과를 상기 노이즈 성분이 제거된 제2 디지털 센싱 데이터로 출력하는 단계를 포함하는 외부 보상용 표시장치의 구동방법.
18. 제 15 항에 있어서,
    상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 단계는,
    상기 데이터 A와 상기 데이터 B'를 서로 감산하여 상기 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터를 얻는 단계와,
    상기 데이터 A와 상기 데이터 B를 서로 감산하여 상기 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 얻는 단계와,
    상기 노이즈 성분이 제1차 제거된 제1 디지털 센싱 데이터와 상기 노이즈 성분이 제2차 제거된 제1 디지털 센싱 데이터를 평균하여 상기 노이즈 성분이 최종적으로 제거된 제1 디지털 센싱 데이터를 출력하는 단계를 포함하는 외부 보상용 표시장치의 구동방법.
19. 제 18 항에 있어서,
    상기 제1 및 제2 디지털 센싱 데이터에서 노이즈 성분을 제거하는 단계는,
    상기 데이터 A'와 상기 데이터 B를 서로 감산하여 상기 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터를 얻는 단계와,
    상기 데이터 A'와 상기 데이터 B'를 서로 감산하여 상기 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 얻는 단계와,
    상기 노이즈 성분이 제1차 제거된 제2 디지털 센싱 데이터와 상기 노이즈 성분이 제2차 제거된 제2 디지털 센싱 데이터를 평균하여 상기 노이즈 성분이 최종적으로 제거된 제2 디지털 센싱 데이터를 출력하는 단계를 더 포함하는 외부 보상용 표시장치의 구동방법.

Images