JP2010161109A - 載置台及びプラズマ処理装置 - Google Patents

Abstract

【課題】基板上の半導体デバイスにおける絶縁膜の劣化を防止するとともに、容易に製造することができる載置台を提供する。
【解決手段】プラズマ処理装置１０の載置台１２は、第１の高周波電源２８及び第２の高周波電源２９に接続される下部電極２０と、該下部電極２０の上面中央部分において埋設される誘電体層２１と、該誘電体層２１の上に載置される静電チャック２２と、ウエハＷ及び誘電体層２１の間に配される導電膜４５とを有し、該静電チャック２２は電極膜３７を有し、導電膜４５は条件「δ_１／ｚ_１≧８５」及び条件「ρ_ｓ１≦２．６７×１０^５Ω／□」を満たし、電極膜３７は条件「δ_２／ｚ_２≧８５」を満たす。但し、ｚ_１：導電膜４５の厚さ、δ_１：導電膜４５のスキンデプス、ρ_ｓ１：導電膜４５の表面抵抗率、ｚ_２：電極膜３７の厚さ、δ_２：電極膜３７のスキンデプス。
【選択図】図６

Description

本発明は、プラズマ処理が施される基板が載置される載置台及び該載置台を備えるプラズマ処理装置に関し、特に、誘電体層が埋設された載置台に関する。

半導体デバイスの製造工程では、処理ガスから生じたプラズマを用いて半導体ウエハ（以下、単に「ウエハ」という。）にプラズマ処理、例えば、ドライエッチングやアッシングが施される。このようなプラズマ処理を行うプラズマ処理装置では、例えば平行平板状の一対の電極が上下に対向されて配置され、該対向する電極の間に高周波電力が印加されて処理ガスからプラズマを生じさせる。プラズマ処理が施される際、ウエハは載置台としての下側の電極上に載置される。

近年、プラズマ処理ではイオンのエネルギーが低く且つ電子密度の高いプラズマを用いることが多く、これに対応して、電極の間に印加される高周波電力の周波数が従来（例えば、１０数ＭＨｚ程度）と比べて、例えば１００ＭＨｚと非常に高い。ところが、印加する高周波電力の周波数を上昇させると、電極表面の中央部分、すなわち、ウエハの中央部分に対向する空間で電界の強度が強くなる一方で、電極表面の周縁部分に対向する空間では電界の強度が弱くなることが確認されている。このように電界の強度分布が不均一になると、発生するプラズマの電子密度も不均一となるため、例えば、イオンを用いるドライエッチングではウエハの位置によってエッチング速度が異なり、その結果、ドライエッチングの面内均一性を確保するのが困難であるという問題があった。

このような問題に対し、例えば、下側の電極（載置台）の対向表面の中央部分にセラミックス等の誘電体層を埋設することによって電界の強度分布を均一にし、プラズマ処理の面内均一性を向上させることが可能なプラズマ処理装置が提案されている（例えば、特許文献１参照。）。

図９（Ａ）に示すように、プラズマ処理装置９０では下部電極９１へ高周波電源９２から高周波電力を印加すると、表皮効果によって下部電極９１の表面を伝播して上部に達した高周波電流は、ウエハＷの表面に沿って中央部分に向かいつつ、一部がウエハＷの表面の中央部分から下部電極９１側に漏れて、その後下部電極９１内を外側へ向かって流れる。ここで、誘電体層９３が埋設されている部位では、高周波電流が他の部位よりも深く潜ることができ、これにより、下部電極９１の中央部分においてＴＭモードの空洞円筒共振が発生する。その結果、ウエハＷの中央部分に対向する空間における電界の強度を下げることができ、ウエハＷに対向する空間における電界の強度分布を均一にすることができる。

通常、プラズマ処理は減圧雰囲気で行われるため、図９（Ｂ）に示すように、プラズマ処理装置９０ではウエハＷの固定に静電チャック９４が用いられる。静電チャック９４では、誘電体、例えば、アルミナからなる下側部材及び上側部材の間に導電性の電極膜９５が挟まれる。プラズマ処理では、該電極膜９５へ高圧直流電源９６から高圧直流電力を印加して静電チャック９４の上側部材表面に生じるクーロン力によってウエハＷを静電吸着して固定する。

ところで、プラズマ処理装置９０の各構成部品は高周波電流に関する電気回路を構成すると考えられる一方、ウエハＷはシリコン等の半導体からなるため、該ウエハＷも電気回路の構成要素と考えられる。ここで、ウエハＷが静電チャック９４に静電吸着される際、該ウエハＷと電極膜９５とは互いに平行となるため、該ウエハＷと電極膜９５とは上記電気回路において並列に配置された抵抗に該当すると考えられる。

したがって、ウエハＷを流れる高周波電流の値は、該ウエハＷの抵抗値と電極膜９５の抵抗値とのバランスによって左右されるが、電極膜９５の抵抗値が極端に大きい場合又は極端に小さい場合において、ウエハＷ上の半導体デバイスにおいてゲート酸化膜がチャージアップして劣化する（チャージアップダメージが発生する）という問題があった。

そこで、本出願人は実験を通じて電極膜９５の抵抗値とチャージアップダメージの発生率との関係を把握し、チャージアップダメージが発生しない電極膜９５の抵抗値の範囲、具体的にはスキンデプスや表面抵抗率（シート抵抗率）の範囲を見出した（例えば、特許文献２参照。）。

特開２００４−３６３５５２号公報 特願２００８−０２９３４８号明細書

しかしながら、抵抗値の範囲を厳密に管理するためには、電極膜９５の膜厚の上限及び下限を厳密に管理する必要がある。一方、電極膜９５には高圧直流電力を印加するための給電ピンを接触させる必要があり、そのための構造を厳密に管理する必要がある。すなわち、載置台を製造する際、電極膜９５の膜厚の上限及び下限だけでなく給電ピンを接触させるための接触構造も厳密に管理する必要があり、その結果、載置台を容易に製造することができないという問題がある。

本発明の目的は、基板上の半導体デバイスにおける絶縁膜の劣化を防止するとともに、容易に製造することができる載置台及びプラズマ処理装置を提供することにある。

上記目的を達成するために、請求項１記載のプラズマ処理装置用の載置台は、基板が載置されるプラズマ処理装置用の載置台であって、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、該導電体部材の上面中央部分において埋設される誘電体層と、該誘電体層の上に載置される静電チャックと、前記基板及び前記誘電体層の間に配される導電膜とを備え、前記静電チャックは高圧直流電源に接続される電極膜を有し、前記導電膜は条件「δ_１／ｚ_１≧８５且つρ_ｓ１≦２．６７×１０^５Ω／□」を満たし、前記電極膜は条件「δ_２／ｚ_２≧８５」を満たすことを特徴とする。但し、δ_１＝（ρ_ｖ１／（μ_１πｆ））^１／２であり、ｚ_１：前記導電膜の厚さ、δ_１：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記導電膜のスキンデプス、ｆ：前記プラズマ生成用の高周波電源から印加される高周波電力の周波数、π：円周率、μ_１：前記導電膜の透磁率、ρ_ｖ１：前記導電膜の比抵抗、ρ_ｓ１：前記導電膜の表面抵抗率であり、δ_２＝（ρ_ｖ２／（μ_２πｆ））^１／２であり、ｚ_２：前記電極膜の厚さ、δ_２：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記電極膜のスキンデプス、μ_２：前記電極膜の透磁率、ρ_ｖ２：前記電極膜の比抵抗である。

上記目的を達成するために、請求項２記載のプラズマ処理装置用の載置台は、基板が載置されるプラズマ処理装置用の載置台であって、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、該導電体部材の上面中央部分において埋設される誘電体層と、該誘電体層の上に載置される静電チャックと、前記基板及び前記誘電体層の間に配される導電膜とを備え、前記静電チャックは高圧直流電源に接続される電極膜を有し、前記導電膜は条件「１１５Ω／□≦ρ_ｓ１≦２．６７×１０^５Ω／□」を満たし、前記電極膜は条件「１１５Ω／□≦ρ_ｓ２」を満たすことを特徴とする。但し、ρ_ｓ１：前記導電膜の表面抵抗率、ρ_ｓ２：前記電極膜の表面抵抗率である。

請求項３記載のプラズマ処理装置用の載置台は、請求項１又は２記載のプラズマ処理装置用の載置台において、前記導電膜の表面抵抗率ρ_ｓ１が３０４Ω／□以下であることを特徴とする。

請求項４記載のプラズマ処理装置用の載置台は、請求項１乃至３のいずれか１項に記載のプラズマ処理装置用の載置台において、前記基板側から前記導電膜を眺めた場合において該導電膜は前記誘電体層を隠すことを特徴とする。

請求項５記載のプラズマ処理装置用の載置台は、請求項１乃至４のいずれか１項に記載のプラズマ処理装置用の載置台において、前記導電膜の表面抵抗率ρ_ｓ１が前記電極膜の表面抵抗率ρ_ｓ２よりも小さいことを特徴とする。

請求項６記載のプラズマ処理装置用の載置台は、請求項１乃至５のいずれか１項に記載のプラズマ処理装置用の載置台において、前記導電体部材及び前記静電チャックは互いに接着されて結合し、前記導電膜は前記導電体部材及び前記静電チャックの間に挟まれることを特徴とする。

請求項７記載のプラズマ処理装置用の載置台は、請求項６記載のプラズマ処理装置用の載置台において、前記導電膜は樹脂からなるシート上に形成され、該シートは前記導電体部材又は前記静電チャックの表面に貼着されることを特徴とする。

請求項８記載のプラズマ処理装置用の載置台は、請求項６記載のプラズマ処理装置用の載置台において、前記導電膜は前記導電体部材又は前記静電チャックの表面に形成されることを特徴とする。

請求項９記載のプラズマ処理装置用の載置台は、請求項７又は８記載のプラズマ処理装置用の載置台において、前記導電膜は蒸着によって形成されることを特徴とする。

請求項１０記載のプラズマ処理装置用の載置台は、請求項１乃至５のいずれか１項に記載のプラズマ処理装置用の載置台において、前記導電膜は前記静電チャックに内蔵されることを特徴とする。

上記目的を達成するために、請求項１１記載のプラズマ処理装置は、基板が載置される載置台を備え、前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、該導電体部材の上面中央部分において埋設される誘電体層と、該誘電体層の上に載置される静電チャックと、前記基板及び前記誘電体層の間に配される導電膜とを有するプラズマ処理装置であって、前記静電チャックは高圧直流電源に接続される電極膜を有し、前記導電膜は条件「δ_１／ｚ_１≧８５且つρ_ｓ１≦２．６７×１０^５Ω／□」を満たし、前記電極膜は条件「δ_２／ｚ_２≧８５」を満たすことを特徴とする。但し、δ_１＝（ρ_ｖ１／（μ_１πｆ））^１／２であり、ｚ_１：前記導電膜の厚さ、δ_１：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記導電膜のスキンデプス、ｆ：前記プラズマ生成用の高周波電源から印加される高周波電力の周波数、π：円周率、μ_１：前記導電膜の透磁率、ρ_ｖ１：前記導電膜の比抵抗、ρ_ｓ１：前記導電膜の表面抵抗率であり、δ_２＝（ρ_ｖ２／（μ_２πｆ））^１／２であり、ｚ_２：前記電極膜の厚さ、δ_２：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記電極膜のスキンデプス、μ_２：前記電極膜の透磁率、ρ_ｖ２：前記電極膜の比抵抗である。

上記目的を達成するために、請求項１２記載のプラズマ処理装置は、基板が載置される載置台を備え、前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、該導電体部材の上面中央部分において埋設される誘電体層と、該誘電体層の上に載置される静電チャックと、前記基板及び前記誘電体層の間に配される導電膜とを有するプラズマ処理装置であって、前記静電チャックは高圧直流電源に接続される電極膜を有し、前記導電膜は条件「１１５Ω／□≦ρ_ｓ１≦２．６７×１０^５Ω／□」を満たし、前記電極膜は条件「１１５Ω／□≦ρ_ｓ２」を満たすことを特徴とする。但し、ρ_ｓ１：前記導電膜の表面抵抗率、ρ_ｓ２：前記電極膜の表面抵抗率である。

請求項１記載のプラズマ処理装置用の載置台及び請求項１１記載のプラズマ処理装置によれば、条件「δ_１／ｚ_１≧８５」及び条件「ρ_ｓ１≦２．６７×１０^５Ω／□」を満たす導電膜と、条件「δ_２／ｚ_２≧８５」を満たす電極膜を有する静電チャックとを備える。δ（スキンデプス）は導電膜や電極膜において電界の強度が１／ｅだけ減少する厚みであり、δが大きいほど電界が導電膜や電極膜を透過し易くなるため高周波電流が導電膜や電極膜を厚さ方向に透過して深く潜り易い。したがって、δ_１／ｚ_１≧８５且つδ_２／ｚ_２≧８５であれば、高周波電流の大部分は導電膜や電極膜を流れることなく、これらの導電膜や電極膜を厚さ方向に透過して誘電体層へ向けて深く潜ることができ、その結果、ＴＭモードの空洞円筒共振を発生させて基板に対向する空間における電界の強度分布を均一にすることができ、基板において直流的な電流の発生を防止することができる。また、導電膜の表面抵抗率が小さいほど該導電膜に高周波電流が流れ易い。したがって、ρ_ｓ１≦２．６７×１０^５Ω／□であれば、電極膜や基板に過剰な高周波電流が流れるのを防止することができる。その結果、基板上の半導体デバイスにおける絶縁膜の劣化を防止することができる。

さらに、電極膜において表面抵抗率の上限は基板の静電吸着力のみを考慮して管理すればよいため、電極膜の膜厚の管理を簡素化でき、且つ導電膜には高圧直流電源が接続されないため、該導電膜において給電ピンを接触させるための接触構造を設ける必要がない。その結果、電極膜や導電膜の品質管理を比較的容易に行うことができ、もって、載置台を容易に製造することができる。

請求項２記載のプラズマ処理装置用の載置台及び請求項１２記載のプラズマ処理装置によれば、条件「１１５Ω／□≦ρ_ｓ１≦２．６７×１０^５Ω／□」を満たす導電膜と、条件「１１５Ω／□≦ρ_ｓ２」を満たす電極膜を有する静電チャックとを備える。導電膜や電極膜の表面抵抗率が大きいほど高周波電流が導電膜や電極膜を流れ難くなるため高周波電流が導電膜や電極膜を厚さ方向に透過して深く潜り易い。したがって、１１５Ω／□≦ρ_ｓ１且つ１１５Ω／□≦ρ_ｓ２あれば、高周波電流の大部分は導電膜や電極膜を流れることなく、これらの導電膜や電極膜を厚さ方向に透過して誘電体層へ向けて深く潜ることができ、その結果、ＴＭモードの空洞円筒共振を発生させて基板に対向する空間における電界の強度分布を均一にすることができ、基板において直流的な電流の発生を防止することができる。また、導電膜の表面抵抗率が小さいほど該導電膜に高周波電流が流れ易い。したがって、ρ_ｓ１≦２．６７×１０^５Ω／□であれば、電極膜や基板に過剰な高周波電流が流れるのを防止することができる。その結果、基板上の半導体デバイスにおける絶縁膜の劣化を防止することができる。

さらに、電極膜において表面抵抗率の上限は基板の静電吸着力のみを考慮して管理すればよいため、電極膜の膜厚の管理を簡素化でき、且つ導電膜には高圧直流電源が接続されないため、該導電膜において給電ピンを接触させるための接触構造を設ける必要がない。その結果、電極膜や導電膜を比較的容易に製造することができ、もって、載置台を容易に製造することができる。

請求項３記載のプラズマ処理装置用の載置台によれば、導電膜の表面抵抗率ρ_ｓ１が３０４Ω／□以下であるので、電極膜や基板に過剰な高周波電流が流れるのを確実に防止することができる。

請求項４記載のプラズマ処理装置用の載置台によれば、基板側から導電膜を眺めた場合において導電膜は誘電体層を隠すので、高抵抗である誘電体層が基板側から見えない。その結果、高周波電流は基板ではなく導電膜を積極的に流れ、基板に過剰な高周波電流が流れるのをより確実に防止することができる。

請求項５記載のプラズマ処理装置用の載置台によれば、導電膜の表面抵抗率ρ_ｓ１が電極膜の表面抵抗率ρ_ｓ２よりも小さいので、高周波電流は導電膜を積極的に流れる。これにより、基板に過剰な高周波電流が流れるのをさらに確実に防止することができる。

請求項６記載のプラズマ処理装置用の載置台によれば、導電体部材及び静電チャックは互いに接着されて結合し、導電膜は導電体部材及び静電チャックの間に挟まれるので、導電体部材及び静電チャックの接着前に導電膜の表面抵抗率を測定することができ、導電膜の実際の表面抵抗率の範囲を保証することができる。その結果、半導体デバイスにおける絶縁膜の劣化防止に関して信頼性の高い載置台を提供することができる。

請求項７記載のプラズマ処理装置用の載置台によれば、導電膜は樹脂からなるシート上に形成され、該シートは導電体部材又は静電チャックの表面に貼着されるので、載置台に導電膜を容易に付設することができ、もって、載置台をより容易に製造することができる。

請求項８記載のプラズマ処理装置用の載置台によれば、導電膜は導電体部材又は静電チャックの表面に形成されるので、導電体部材及び静電チャックを互いに接着するだけで載置台に導電膜を付設することができ、もって、載置台をより容易に製造することができる。

請求項９記載のプラズマ処理装置用の載置台によれば、導電膜は蒸着によって形成されるので、膜厚が均一な導電膜を容易に得ることができ、もって、導電膜の表面抵抗率の管理を容易に行うことができる。

請求項１０記載のプラズマ処理装置用の載置台によれば、導電膜は静電チャックに内蔵されるので、載置台に導電膜を確実に付設することができ、もって、載置台をより容易に製造することができる。

本発明の実施の形態に係る載置台を備えるプラズマ処理装置の構成を概略的に示す断面図である。 図１のプラズマ処理装置において導電膜が存在しないと仮定したときに高出力のプラズマ生成用電力が印加される場合を説明するための図であり、図２（Ａ）は静電チャック近傍の構成を概略的に示す部分断面図であり、図２（Ｂ）は第１の高周波電源等からなる電気回路を示す図である。 図１のプラズマ処理装置において導電膜が存在しないと仮定したときに高出力のバイアス電力が印加される場合を説明するための図であり、図３（Ａ）は静電チャック近傍の構成を概略的に示す部分断面図であり、図３（Ｂ）は第２の高周波電源等からなる電気回路を示す図である。 δ／ｚの値が異なる複数の導電性の薄膜を用いた場合の各ウエハの面内におけるフォトレジストのエッチング速度の分布を示すグラフである。 δ／ｚの値が異なる複数の導電性の薄膜を用いた場合の各テストウエハにおけるＴＥＧのゲート酸化膜の劣化の程度を示す表である。 図１における載置台の構成を概略的に示す拡大断面図である。 図１のプラズマ処理装置において高出力のバイアス電力が印加される場合を説明するための図であり、図７（Ａ）は静電チャック近傍の構成を概略的に示す部分断面図であり、図７（Ｂ）は第２の高周波電源等からなる電気回路を示す図である。 図１における載置台の変形例の構成を概略的に示す拡大断面図であり、図８（Ａ）は第１の変形例であり、図８（Ｂ）は第２の変形例であり、図８（Ｃ）は第３の変形例であり、図８（Ｄ）は第４の変形例である。 従来のプラズマ処理の面内均一性を向上させることが可能なプラズマ処理装置の構成を概略的に示す断面図であり、図９（Ａ）は静電チャックが配置されていない場合であり、図９（Ｂ）は静電チャックが配置されている場合である。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１は、本実施の形態に係る載置台を備えるプラズマ処理装置の構成を概略的に示す断面図である。このプラズマ処理装置は直径が、例えば、３００ｍｍの半導体ウエハ（基板）にプラズマエッチング、例えば、ＲＩＥ（Reactive Ion Etching）やアッシングを施すように構成されている。

図１において、プラズマ処理装置１０は、例えば、真空チャンバからなる処理容器１１と、該処理容器１１内の底面中央部分に配設された載置台１２と、該載置台１２の上方に載置台１２と対向するように設けられた上部電極１３とを備える。

処理容器１１は小径の円筒状の上部室１１ａと、大径の円筒状の下部室１１ｂとを有する。上部室１１ａと下部室１１ｂとは互いに連通しており、処理容器１１全体は気密に構成される。上部室１１ａ内には載置台１２や上部電極１３が格納され、下部室１１ｂ内には載置台１２を支えると共に冷媒やバックサイドガス用の配管を収めた支持ケース１４が格納される。

下部室１１ｂの底面には排気口１５が設けられ、該排気口１５には排気管１６を介して排気装置１７が接続される。該排気装置１７はＡＰＣ（Adaptive Pressure Control）バルブ、ＤＰ（Dry Pump）やＴＭＰ（Turbo Molecular Pump）を有し（いずれも図示しない）、ＡＰＣバルブ等は制御部（図示しない）からの信号によって制御され、処理容器１１内全体を真空排気して所望の真空度に維持する。一方、上部室１１ａの側面にはウエハＷの搬出入口１８が設けられており、該搬出入口１８はゲートバルブ１９によって開閉可能である。また、上部室１１ａと下部室１１ｂとはアルミニウム等の導電性の部材から構成され、且つ接地される。

載置台１２は、例えば、導電体であるアルミニウムからなる台状部材であるプラズマ生成用の下部電極２０（導電体部材）と、後述の処理空間内において電界の強度を均一にするために下部電極２０の上面中央部分に埋設された、例えば、誘電体であるセラミックスからなる誘電体層２１と、ウエハＷを載置面において静電吸着して固定するための静電チャック２２と、導電膜４５とを有する。なお、導電膜４５については後ほど詳述する。

載置台１２では、下部電極２０、誘電体層２１及び静電チャック２２がこの順で積層されている。また、下部電極２０が支持ケース１４上に設置された支持台２３に絶縁部材２４を介して固定され、処理容器１１に対して電気的に十分浮いた状態になっている。

下部電極２０内には冷媒を通流させるための冷媒流路２５が形成され、冷媒が冷媒流路２５を流れることによって下部電極２０が冷却され、静電チャック２２上面の載置面に載置されたウエハＷが所望の温度に冷却される。

静電チャック２２は誘電体からなり、電極膜３７を内包する。該電極膜３７は、例えば、アルミナ（Ａｌ_２Ｏ_３）に炭化珪素（ＳｉＣ）を含有させた電極材料からなり、導電性を呈する。該電極膜３７には高圧直流電源４２が接続され、電極膜３７に印加された高圧直流電力は静電チャック２２の載置面及びウエハＷの間にクーロン力を生じさせてウエハＷを静電吸着して固定する。

また、静電チャック２２には載置面とウエハＷの裏面との間の熱伝達性を高めるためのバックサイドガスを放出する貫通孔２６が開口している。該貫通孔２６は、下部電極２０内等に形成されたガス流路２７と連通しており、該ガス流路２７を介してガス供給部（図示しない）から供給されたヘリウム（Ｈｅ）等のバックサイドガスが放出される。

下部電極２０には、周波数が、例えば、２７ＭＨｚ以上の高周波電力（プラズマ生成用電力）を印加する第１の高周波電源２８（プラズマ生成用の高周波電源）と、第１の高周波電源２８よりも周波数の低い、例えば、２７ＭＨｚ以下の高周波電力（バイアス電力）を印加する第２の高周波電源２９（イオン引き込み用の高周波電源）とがそれぞれ整合器３０、３１を介して接続される。第１の高周波電源２８から印加されるプラズマ生成用電力は、後述する処理ガスからプラズマを生じさせ、第２の高周波電源２９から印加されるバイアス電力はプラズマ中のイオンをウエハＷの表面に引き込む。

また、下部電極２０の上面外縁部には、静電チャック２２を囲むようにフォーカスリング３２が配置される。フォーカスリング３２は後述する処理空間内においてプラズマをウエハＷが対向する空間よりも広げてウエハＷの面内におけるエッチング速度の均一性を向上させる。

支持台２３の下部外側には該支持台２３を取り囲むようにバッフル板３３が設けられる。バッフル板３３は、上部室１１ａ内の処理ガスをバッフル板３３と上部室１１ａ壁部との間に形成された隙間を介して下部室１１ｂへ通流させることにより、処理ガスの流れを整える整流板としての役割を果たすとともに、後述する処理空間内のプラズマが下部室１１ｂへ漏洩するのを防止する。

上部電極１３は、上部室１１ａ内に面する導電材からなる天井電極板３４と、該天井電極板を釣支する電極板支持体３５と、該電極板支持体３５内に設けられたバッファ室３６とを有する。バッファ室３６にはガス導入管３８の一端が接続され、該ガス導入管３８の他端は処理ガス供給源３９に接続される。処理ガス供給源３９は、処理ガス供給量の制御機構（図示しない）を有し、処理ガスの供給量の制御を行う。また、天井電極板３４には、該天井電極板３４を貫通してバッファ室３６及び上部室１１ａ内を連通させる多数のガス供給孔４０が形成される。

上部電極１３では処理ガス供給源３９からバッファ室３６に供給された処理ガスがガス供給孔４０を介して上部室１１ａ内へ分散供給されるので、上部電極１３は処理ガスのシャワーヘッドとして機能する。また、上部電極１３が上部室１１ａの壁部に固定されることによって上部電極１３と処理容器１１との間には導電路が形成される。

プラズマ処理装置１０では、上部室１１ａの周囲においてゲートバルブ１９の上下に２つのマルチポールリング磁石４１ａ、４１ｂが配置される。マルチポールリング磁石４１ａ、４１ｂでは、複数の異方性セグメント柱状磁石（図示しない）がリング状の磁性体のケーシング（図示しない）に収容され、該ケーシング内において隣接する複数のセグメント柱状磁石の磁極の向きが互いに逆向きになるように配置される。これにより、磁力線が隣接するセグメント柱状磁石間に形成され、上部電極１３と下部電極２０との間に位置する処理空間の周辺に磁場が形成され、該磁場によって処理空間へプラズマを閉じこめる。なお、プラズマ処理装置１０の装置構成をマルチポールリング磁石４１ａ、４１ｂを備えない装置構成としてもよい。

プラズマ処理装置１０では、ウエハＷにＲＩＥやアッシングを施す際、処理容器１１内の圧力を所望の真空度に調整した後、処理ガスを上部室１１ａ内に導入して第１の高周波電源２８からプラズマ生成用電力を印加し、第２の高周波電源２９からバイアス電力を印加することにより、処理ガスからプラズマを生じさせると共に、該プラズマ中のイオンをウエハＷに引き込む。このとき、イオンのエネルギーが低く且つ電子密度の高いプラズマを発生させるためには、第１の高周波電源２８が２７ＭＨｚ以上、好ましくは４０ＭＨｚ以上の高周波電力を印加するのがよく、さらに、プラズマ中のイオンをウエハＷに向けて確実に引き込むには、第２の高周波電源２９が２７ＭＨｚ以下、好ましくは１３．５６ＭＨｚ以下の高周波電力を印加するのがよい。第１の高周波電源２８や第２の高周波電源２９から印加された高周波電力は、下部電極２０→プラズマ→上部電極１３→処理容器１１の壁部→接地からなる経路を流れる。

プラズマ処理装置１０では、第１の高周波電源２８が印加するプラズマ生成用電力の周波数が比較的高い（４０ＭＨｚ以上）ので、処理空間においてウエハＷの中央部分に対向する部分の電界の強度が強くなる傾向がある。この傾向を解消して処理空間において電界の強度分布を均一にするために、プラズマ処理装置１０は下部電極２０の誘電体層２１を備える。該誘電体層２１の存在により、第１の高周波電源２８からの高周波電流は、ウエハＷの中央部分から静電チャック２２を介して下部電極２０の誘電体層２１に向けて深く潜る。その結果、下部電極２０の中央部分においてＴＭモードの空洞円筒共振が発生し、処理空間における電界の強度分布を均一にする。

ここでプラズマ処理装置１０において導電膜４５が存在しないと仮定した場合、第１の高周波電源２８、下部電極２０、誘電体層２１、静電チャック２２、電極膜３７、ウエハＷ及び処理空間に発生するプラズマＰＺ等（図２（Ａ））が、図２（Ｂ）に示すような電気回路４３を構成する。また、第２の高周波電源２９等（図３（Ａ））が、図３（Ｂ）に示すような電気回路４４を構成する。プラズマ処理装置１０では下部電極２０の中央部分においてのみ誘電体層２１が存在するため、電気回路４３（４４）では、下部電極２０の中央部分に対応する回路４３ａ（４４ａ）と、下部電極２０の周縁部分に対応する回路４３ｂ（４４ｂ）とが存在していると考えられ、回路４３ａ（４４ａ）と回路４３ｂ（４４ｂ）とはウエハＷの抵抗Ｒ_Ｗ及び電極膜３７の抵抗Ｒ_Ｅによってブリッジされる。また、ウエハＷが静電チャック２２の載置面に載置される際、該ウエハＷと電極膜３７は互いに平行となるため、抵抗Ｒ_Ｗ及び抵抗Ｒ_Ｅは電気回路的に並行に配置されることとなる。

第１の高周波電源２８から高出力のプラズマ生成用電力が印加される場合において、電極膜３７の抵抗Ｒ_Ｅが小さいと、ウエハＷの中央部分から静電チャック２２を厚さ方向へ透過する第１の高周波電源２８からの高周波電流は、さらに誘電体層２１に向けて潜る代わりに電極膜３７を伝って静電チャック２２の中央部分から周縁部分へ流れる。その結果、誘電体層２１へ潜る高周波電流に起因して発生し且つ電極膜３７を透過する電界を発生させることが困難となる。この現象を以下に説明する。

本実施の形態では、電極膜３７等の導電性の薄膜を透過する電界の減少の程度を示す指標として、薄膜のスキンデプスδを用いる。スキンデプスδとは薄膜を透過する電界が１／ｅだけ減少する厚みであり、スキンデプスδが大きいと電界が減少しにくく、電界が薄膜をよく透過し、スキンデプスδが小さいと電界が減少し易く、電界が薄膜を透過しにくい。スキンデプスδは下記式（５）で表される。
δ＝（２ρ_ｖ／（μω））^１／２＝（ρ_ｖ／（μπｆ））^１／２ … （５）
ここで、μは薄膜の透磁率（Ｈ／ｍ）であり、ωは２πｆ（π：円周率、ｆ：第１の高周波電源２８から印加されるプラズマ生成用電力の周波数（Ｈｚ））であり、ρ_ｖは薄膜を構成する電極材料の比抵抗（Ω・ｍ）である。

また、薄膜中に形成される電界Ｅはマクスウェルの方程式から下記式（６）で表される。
Ｅ＝Ｅ_０ｅｘｐ（−ｉωｔ）ｅｘｐ（ｉｚ／δ）ｅｘｐ（−ｚ／δ） … （６）
ここで、ｚは薄膜の厚さ（ｍ）であり、Ｅ_０は薄膜に入射する電界の強度である。

すなわち、第１の高周波電源２８から印加されるプラズマ生成用電力の電界が電極膜３７を透過する透過率「Ｅ／Ｅ_０」は、下記式（７）に示すように、「ｅｘｐ（−ｚ／δ）」に比例する。
Ｅ／Ｅ_０∝ｅｘｐ（−ｚ／δ） … （７）
上記式（７）より「ｚ／δ」の値が「０」に近づくほど電界の透過率は１．０（１００％）に近づき、「δ」が小さいほど電界の透過率が低くなる。ここで、電極膜３７の抵抗Ｒ_Ｅが小さいことは電極膜３７の比抵抗ρ_ｖが小さいことに他ならないので、抵抗Ｒ_Ｅが小さいと「（ρ_ｖ／（μπｆ））^１／２」で示されるスキンデプスδが小さくなり、電極膜３７を透過する電界を発生させることが困難となる。

電極膜３７を透過する電界が殆ど発生しないと、下部電極２０の中央部分においてＴＭモードの空洞円筒共振が発生せず、処理空間におけるウエハＷの中央部分（以下、「中央空間」という。）に対向する部分の電界の強度が、処理空間におけるウエハＷの周縁部分（以下、「周縁空間」という。）に対向する部分の電界の強度よりも大きくなり、中央空間においてプラズマの電子密度が高くなる。その結果、ウエハＷの面内におけるエッチング速度の分布が不均一になる。

このとき、処理空間におけるプラズマの電子密度分布の不均一に起因して電気回路４３における、プラズマＰＺの抵抗Ｒ_Ｃ、プラズマＰＺのシースキャパシタＣ_Ｐ、ゲート酸化膜のキャパシタＣ_Ｔ、及びウエハＷの抵抗Ｒ_Ｗによって構成される回路において直流的な電流（図２（Ｂ）において破線矢印で示す）が発生する。直流的な電流がウエハＷを流れるとき、ウエハＷ上の半導体デバイス（以下、単に「デバイス」という。）においてゲート酸化膜（絶縁膜）がチャージアップしてダメージを受けて劣化する。

高出力のプラズマ生成用電力が印加される場合において、ウエハＷの面内におけるエッチング速度の分布を均一にし、且つデバイスにおいてゲート酸化膜の劣化を防止するには、第１の高周波電源２８からの高周波電流が電極膜３７を流れるのを抑制し、該高周波電流を誘電体層２１に向けて深く潜らせて電極膜３７を透過する電界を発生させる必要があるが、このためには上記式（７）より、「δ／ｚ」を大きくすればよい。「δ／ｚ」を大きくするには、スキンデプスδを大きくするか、電極膜３７の厚さ「ｚ」を小さくすればよい。スキンデプスδは、上述したように「（ρ_ｖ／（μπｆ））^１／２」で表されるため、スキンデプスδを大きくするには、周波数が一定の場合、比抵抗ρ_ｖの大きな電極材料を使用して電極膜３７の抵抗Ｒ_Ｅを大きくすればよい。また、高周波電力の周波数が高いほどスキンデプスδは小さくなるので（δ∝（１／ω）＝（１／２πｆ））、高周波電力の周波数を高くした場合には、電極膜３７の構成材料として比抵抗ρ_ｖのより大きな電極材料を使用すればよい。

また、電気回路４４において、第２の高周波電源２９からバイアス電力が印加されると、下部電極２０の中央部分に対応する回路４４ａには誘電体層２１のキャパシタＣ_Ｉが存在するため、第２の高周波電源２９からの高周波電流は主として回路４４ａではなく下部電極２０の周縁部分に対応する回路４４ｂを流れ、やがて回路４４ａへ還流する（図３（Ｂ）において太実線矢印で示す）。ここで、電極膜３７の抵抗Ｒ_ＥをウエハＷの抵抗Ｒ_Ｗよりも大きく設定した場合、回路４４ａへ還流する高周波電流は主として電極膜３７ではなくウエハＷを流れる。これにより、ウエハＷの面内において電位差が生じ、ウエハＷの面内におけるゲート酸化膜（絶縁膜）のチャージのバランスが崩れる。その結果、やはり、ウエハＷ上のデバイスにおいてゲート酸化膜がチャージアップしてダメージを受けて劣化する。

第２の高周波電源２９から高出力のバイアス電力が印加される場合において、デバイスにおいてゲート酸化膜の劣化を防止するには、第２の高周波電源２９からの高周波電流が主としてウエハＷを流れるのを防止する必要があるが、そのためには電極膜３７の抵抗Ｒ_Ｅを小さくして該電極膜３７へ積極的に高周波電流を流せばよい。

以上より、高出力のプラズマ生成用電力が印加される場合においてウエハＷの面内におけるエッチング速度の分布を均一にするためには、δ／ｚを或る値より大きくすればよい（換言すると、電極膜３７の抵抗Ｒ_Ｅを或る値より大きくすればよい。）。また、高出力のプラズマ生成用電力が印加される場合、及び高出力のバイアス電力が印加される場合のいずれにおいてもゲート酸化膜の劣化を防止するには、「δ／ｚ」を或る値より大きくすると共に、該「δ／ｚ」を他の或る値より小さくすればよい（換言すると、電極膜３７の抵抗Ｒ_Ｅを或る値より大きくすると共に該抵抗Ｒ_Ｅを他の或る値より小さくすればよい。）。

図４は、δ／ｚの値が異なる複数の導電性の薄膜を用いた場合の各ウエハの面内におけるフォトレジストのエッチング速度の分布を示すグラフである。

図４のグラフは、δ／ｚ（及び抵抗Ｒ_Ｅ）の値が異なる複数の導電性の薄膜としての電極膜３７を準備し、各電極膜３７を用いてプラズマ処理装置１０（導電膜４５を除いたもの）においてウエハＷのフォトレジストにアッシングを施し、各ウエハＷの面内におけるフォトレジストのエッチング速度の分布を観測した結果である。

図４のグラフでは、電極膜３７の抵抗Ｒ_Ｅから該電極膜３７の厚さの影響を取り除くべく、電極膜３７の抵抗値を導電性の薄膜の表面抵抗率ρ_ｓで表した。薄膜の表面抵抗率ρ_ｓは下記式（８）で表され、単位面積あたりの抵抗値を示し、薄膜を構成する電極材料の物性値（比抵抗ρ_ｖ）及び該薄膜の厚さで決まる。
ρ_ｓ＝ρ_ｖ／ｚ （Ω／□） … （８）
ここで用いた薄膜としての各電極膜３７のδ／ｚ（及びρ_ｓ）は、７５１８（及び８．９×１０^５Ω／□）、６７１１（及び２．６７×１０^５Ω／□）、２９７（及び１７４０Ω／□）、１９５（及び７５０Ω／□）、１２４（及び３０４Ω／□）、１０３（及び２０８Ω／□）、９２（及び１６６Ω／□）、８５（及び１１５Ω／□）、並びに４７（及び３５Ω／□）であった。

また、このときのアッシングでは、処理ガスとしてＯ_２単ガスを流量１００ｓｃｃｍで上部室１１ａ内に導入し、第１の高周波電源２８が印加するプラズマ生成用電力の周波数を１００ＭＨｚに設定し、且つその値を２０００Ｗに設定したが、第２の高周波電源２９からはバイアス電力を印加しなかった。

図４のグラフでは、横軸がウエハＷの中心からの距離であり、縦軸がエッチング速度（ｎｍ／分）である。また、破線がδ／ｚ（及び表面抵抗率）＝４７（及び３５Ω／□）の場合に該当し、他の実線がδ／ｚ（及び表面抵抗率）≧８５（及び１１５Ω／□）の場合に該当する。図４のグラフによれば、δ／ｚを８５以上（ρ_ｓを１１５Ω／□以上）にすれば、ウエハＷの面内におけるエッチング速度の分布をほぼ均一にすることができる。

図５は、δ／ｚの値が異なる複数の導電性の薄膜を用いた場合の各テストウエハにおけるＴＥＧのゲート酸化膜の劣化の程度を示す表である。

図５の表は、δ／ｚ（及び抵抗Ｒ_Ｅ）の値が異なる複数の導電性の薄膜としての電極膜３７を準備し、各電極膜３７を用いてプラズマ処理装置１０（導電膜４５を除いたもの）においてテストウエハにＲＩＥ又はアッシングを施し、各テストウエハにおけるＴＥＧ（Test Element Group）のゲート酸化膜の劣化を観測した結果である。

通常、ＴＥＧではアンテナ比が１０倍以下に設定され、大きくても１００倍以下に設定されるが、ここではＴＥＧのゲート酸化膜の劣化を加速させるために、ＴＥＧのアンテナ比が１万（１０Ｋ）倍に設定されたテストウエハと、ＴＥＧのアンテナ比が１０万（１００Ｋ）倍に設定されたテストウエハ（以下、「１００Ｋテストウエハ」という。）とを用いた。また、ゲート酸化膜の劣化の指標としては、テストウエハにおける全ゲート酸化膜の数に対するＲＩＥ又はアッシングの前後において劣化度が所定値を越えなかったゲート酸化膜の数の割合（以下、「ゲート酸化膜生存率（％）」という）を用いた。

ゲート酸化膜生存率の閾値に関し、下部電極２０に誘電体層２１を有さず且つプラズマ生成用として比較的低い周波数の高周波電力を用いる通常のプラズマ処理装置において、上記１００ＫテストウエハにＲＩＥを施したときのゲート酸化膜生存率が５４％であったことから、該５４％を１００ＫテストウエハにＲＩＥを施したときの通常のゲート酸化膜生存率の閾値（以下、「通常閾値」という。）とした。なお、上記通常のプラズマ処理装置では、通常のアンテナ比（約１０倍）のＴＥＧを有するテストウエハにＲＩＥを施してもゲート酸化膜の劣化が発生しなかった。また、特殊なデバイスにＲＩＥ又はアッシングを施した際に求められる歩留まりは、上記１００ＫテストウエハにＲＩＥ又はアッシングを施したときのゲート酸化膜生存率に換算すると６５％に該当することから、該６５％を１００ＫテストウエハにＲＩＥを施したときの特殊なデバイスにおけるゲート酸化膜生存率の閾値（以下、「特殊デバイス閾値」という。）とした。

また、ここで用いた各電極膜３７のδ／ｚ（及びρ_ｓ）は、上述した各ウエハＷの面内におけるフォトレジストのエッチング速度の分布を観測したときのδ／ｚ（及びρ_ｓ）と同じに設定した。

高出力のプラズマ生成用電力が印加される場合には、処理ガスとしてＯ_２単ガスを流量２００ｓｃｃｍで上部室１１ａ内に導入し、プラズマ生成用電力の周波数を１００ＭＨｚに設定し、且つその値を２４００Ｗに設定すると共に、第２の高周波電源２９からはバイアス電力を印加せずに各テストウエハにアッシングを施した。さらに、高出力のバイアス電力が印加される場合（この場合では高出力のプラズマ生成用電力も印加される）には、処理ガスとしてＣ_４Ｆ_８ガス、Ａｒガス及びＯ_２ガスの混合ガス（流量比：Ｃ_４Ｆ_８ガス／Ａｒガス／Ｏ_２ガス＝３５／２００／３０ｓｃｃｍ）を上部室１１ａ内に導入し、プラズマ生成用電力の周波数を１００ＭＨｚに設定し、且つその値を５００Ｗに設定すると共に、バイアス電力の周波数を３．２ＭＨｚに設定し、且つその値を４０００Ｗに設定して各テストウエハにＲＩＥを施した。なお、図５における「高パワーＨＦ」は 高出力のプラズマ生成用電力が印加される場合に該当し、「高パワーＬＦ」は 高出力のバイアス電力が印加される場合に該当する。

また、図５の表では、各試験条件について、劣化度が所定値を越えなかったゲート酸化膜の分布状況を濃淡で示すテストウエハの平面図とゲート酸化膜生存率とが示されている。

図５の表によれば、高出力のプラズマ生成用電力が印加される場合（高パワーＨＦの場合）、δ／ｚを８５以上（ρ_ｓを１１５Ω／□以上）にすれば、１００Ｋテストウエハにアッシングを施したときのゲート酸化膜生存率が通常閾値（５４％）以上となり、且つ高出力のバイアス電力が印加される場合（高パワーＬＦの場合）、ρ_ｓを２．６７×１０^５Ω／□以下にすれば、１００ＫテストウエハにＲＩＥを施したときのゲート酸化膜生存率が通常閾値（５４％）以上となる。

すなわち、通常のアンテナ比を有するデバイスのゲート酸化膜の劣化を防止することを目的として第１の高周波電源２８からの高周波電流が電極膜３７を流れるのを抑制し、該高周波電流を誘電体層２１に向けて深く潜らせて電極膜３７を透過する電界を発生させるためにはδ／ｚを８５以上（ρ_ｓを１１５Ω／□以上）にすればよい。また、第２の高周波電源２９からの高周波電流が主としてウエハＷを流れるのを防止するためにはρ_ｓを２．６７×１０^５Ω／□以下にすればよい。

また、図５の表によれば、高出力のプラズマ生成用電力が印加される場合（高パワーＨＦの場合）、δ／ｚを８５以上（ρ_ｓを１１５Ω／□以上）にすれば、１００Ｋテストウエハにアッシングを施したときのゲート酸化膜生存率が特殊デバイス閾値（６５％）以上となり、且つ高出力のバイアス電力が印加される場合（高パワーＬＦの場合）、ρ_ｓを３０４Ω／□以下にすれば、１００ＫテストウエハにＲＩＥを施したときのゲート酸化膜生存率が特殊デバイス閾値（６５％）以上となる。

すなわち、特殊なデバイスのゲート酸化膜の劣化を防止することを目的として第１の高周波電源２８からの高周波電流が電極膜３７を流れるのを抑制し、該高周波電流を誘電体層２１に向けて深く潜らせて電極膜３７を透過する電界を発生させるためにはδ／ｚを８５以上（ρ_ｓを１１５Ω／□以上）にすればよい。また、第２の高周波電源２９からの高周波電流が主としてウエハＷを流れるのを防止するためにはρ_ｓを３０４Ω／□以下にすればよい。

ここで、例えば、通常のアンテナ比を有するデバイスのゲート酸化膜の劣化を防止するために、電極膜３７のρ_ｓを１１５Ω／□以上に設定し、且つそのρ_ｓを２．６７×１０^５Ω／□以下に設定するためには、表面抵抗率が薄膜の膜厚に反比例するため、電極膜３７の膜厚の上限及び下限を厳密に管理する必要がある。一方、上述したように、電極膜３７には高圧直流電力を印加するための給電ピンを接触させる必要があるため、電極膜３７において給電ピンを接触させるための接触構造も厳密に管理する必要がある。

したがって、電極膜３７を用いてデバイスのゲート酸化膜の劣化を防止する場合、電極膜３７において膜厚の上限及び下限だけでなく給電ピンを接触させるための接触構造も厳密に管理する必要がある。その結果、電極膜３７の品質管理には多大な困難が伴い、載置台１２を容易に製造することができない。

ところで、高出力のバイアス電力が印加される場合、デバイスのゲート酸化膜の劣化を防止するためには、第２の高周波電源２９からの高周波電流がウエハＷ以外の電流路を流れればよく、必ずしも該高周波電流を電極膜３７へ流す必要はない。本実施の形態は、これに対応して、載置台１２において第２の高周波電源２９からの高周波電流の電流路を電極膜３７とは別に設ける。具体的には、載置台１２に電極膜３７と電気回路的に並列に配置された電流路として機能する導電膜４５を設ける。

図６は、図１における載置台の構成を概略的に示す拡大断面図である。

図６において、導電膜４５は、静電チャック２２に静電吸着されたウエハＷ及び誘電体層２１の間に配されている。導電膜４５は導電性部材、例えば円板状の金属膜からなり、ウエハＷ側から誘電体層２１を眺めた場合において該誘電体層２１を隠すことが可能な大きさを有する。

静電チャック２２は、セラミックスの焼結材からなる円板状の基材２２ａと、該基材２２ａの表面（図中における上面）上に形成された電極膜３７と、該電極膜３７上に積層されて電極膜３７及び基材２２ａに圧着された、セラミックスの焼結材からなる円板状の上部材２２ｂと、一端が電極膜３７と接触し且つ他端が基材２２ａの裏面（図中における下面）に露出する円筒状の給電ピン４６とを備える。静電チャック２２において電極膜３７は基材２２ａの裏面と平行になるように配されている。

導電膜４５は樹脂シート４７上に蒸着、例えばＣＶＤによって形成され、該樹脂シート４７は静電チャック２２における基材２２ａの裏面に貼着される。これにより、導電膜４５は電極膜３７と平行に静電チャック２２に接合される。

導電膜４５が接合された静電チャック２２は下部電極２０の上面に載置され、絶縁性接着剤４８により、導電膜４５を下部電極２０及び静電チャック２２の間に挟むように下部電極２０に接着される。このとき、給電ピン４６の他端は、通電棒４９を介して高圧直流電源４２に電気的に接続される。これにより、高圧直流電源４２は電極膜３７に高圧直流電圧を供給することができる。

プラズマ処理装置１０では、高出力のバイアス電力が印加される場合、図７（Ａ）に示すように導電膜４５の存在を考慮すると、電気回路５０（図７（Ｂ））が成立している。この電気回路５０では、誘電体層２１が存在する下部電極２０の中央部分に対応する回路５０ａと、下部電極２０の周縁部分に対応する回路５０ｂとが存在していると考えられ、回路５０ａと回路５０ｂとはウエハＷの抵抗Ｒ_Ｗ、電極膜３７の抵抗Ｒ_Ｅ及び導電膜４５の抵抗Ｒ_Ｌによってブリッジされる。また、ウエハＷが静電チャック２２の載置面に載置される際、該ウエハＷと電極膜３７、導電膜４５は互いに平行となるため、抵抗Ｒ_Ｗ及び抵抗Ｒ_Ｅ、抵抗Ｒ_Ｌは電気回路的に並行に配置されることとなる。

電気回路５０において第２の高周波電源２９からの高周波電流が主としてウエハＷを流れるのを防止するためには、抵抗Ｒ_Ｅ又は抵抗Ｒ_Ｌを抵抗Ｒ_Ｗよりも小さく設定すればよい。これを図５の表に示す結果を用いて換言すれば、通常のアンテナ比を有するデバイスのゲート酸化膜の劣化を防止することを目的とする場合には、電極膜３７又は導電膜４５のρ_ｓを２．６７×１０^５Ω／□以下にすればよい。また、特殊なデバイスのゲート酸化膜の劣化を防止することを目的とする場合には、電極膜３７又は導電膜４５のρ_ｓを３０４Ω／□以下にすればよい。

ここで、第２の高周波電源２９からの高周波電流が主として電極膜３７を流れなくても、該高周波電流が主として導電膜４５を流れれば、該高周波電流が主としてウエハＷを流れるのを防止することができ、デバイスのゲート酸化膜の劣化を防止することができる。そこで、本実施の形態では、導電膜４５のρ_ｓのみを２．６７×１０^５Ω／□以下、好ましくは、３０４Ω／□以下に設定する。これにより、図７（Ｂ）において太実線矢印で示すように、第２の高周波電源２９からの高周波電流を主として導電膜４５（抵抗Ｒ_Ｌ）に流すことができる。

また、高出力のプラズマ生成用電力が印加される場合、デバイスのゲート酸化膜の劣化を防止することを目的として、第１の高周波電源２８からの高周波電流を誘電体層２１に向けて深く潜らせるためには、第１の高周波電源２８からの高周波電流が電極膜３７だけでなく導電膜４５を流れるのも抑制する必要がある。

ここで、図５の表によれば、高出力のプラズマ生成用電力が印加される際、通常のアンテナ比を有するデバイス及び特殊なデバイスのゲート酸化膜の劣化を防止するためには、電極膜３７及び導電膜４５のδ／ｚを８５以上（ρ_ｓを１１５Ω／□以上）にすればよい。そこで、本実施の形態では、電極膜３７だけでなく導電膜４５のδ／ｚも８５以上（ρ_ｓを１１５Ω／□以上）に設定する。

本実施の形態に係る載置台１２によれば、条件「δ／ｚ≧８５」及び条件「ρ_ｓ≦２．６７×１０^５Ω／□」を満たす導電膜４５と、条件「δ／ｚ≧８５」を満たす電極膜３７を有する静電チャック２２とを備える。スキンデプスδが大きいほど電界が電極膜３７や導電膜４５を透過し易くなるため、第１の高周波電源２８からの高周波電流が電極膜３７や導電膜４５を厚さ方向に透過して誘電体層２１に向けて深く潜り易い。したがって、電極膜３７や導電膜４５が条件「δ／ｚ≧８５」を満たせば、高周波電流の大部分は電極膜３７や導電膜４５を流れることなく電極膜３７や導電膜４５を厚さ方向に透過して誘電体層２１へ向けて深く潜り込むことができる。その結果、下部電極２０の中央部分においてＴＭモードの空洞円筒共振を発生させて処理空間における電界の強度分布を均一にすることができ、ウエハＷにおいて直流的な電流の発生を防止することができる。また、導電膜４５の表面抵抗率ρ_ｓが小さいほど該導電膜４５に第２の高周波電源２９からの高周波電流が流れ易い。したがって、導電膜４５が条件「ρ_ｓ≦２．６７×１０^５Ω／□」を満たせば、ウエハＷに第２の高周波電源２９からの過剰な高周波電流が流れるのを防止することができる。これにより、ウエハＷ上における通常のアンテナ比を有するデバイスのゲート酸化膜の劣化を防止することができる。

また、上述した載置台１２によれば、電極膜３７や導電膜４５は条件「１１５Ω／□ ≦ρ_ｓ」を満たす。電極膜３７や導電膜４５の表面抵抗率ρ_ｓが大きいほど高周波電流が電極膜３７や導電膜４５を流れ難くなるため第１の高周波電源２８からの高周波電流が電極膜３７や導電膜４５を厚さ方向に透過して深く潜り易い。したがって、電極膜３７や導電膜４５が条件「１１５Ω／□ ≦ρ_ｓ」を満たせば、第１の高周波電源２８からの高周波電流の大部分は電極膜３７や導電膜４５を厚さ方向に透過して誘電体層２１へ向けて深く潜り込むことができる。

上述した載置台１２において、導電膜４５は条件「ρ_ｓ≦３０４Ω／□」を満たすように設定されてもよい。導電膜４５の表面抵抗率ρ_ｓが３０４Ω／□以下であれば、ウエハＷに第２の高周波電源２９からの過剰な高周波電流が流れるのを確実に防止することができる。これにより、ウエハＷ上における特殊なデバイスのゲート酸化膜の劣化を防止することができる。

さらに、上述した載置台１２では、導電膜４５のρ_ｓのみを２．６７×１０^５Ω／□以下、好ましくは、３０４Ω／□以下に設定すればよいので、電極膜３７においてρ_ｓの上限はウエハＷの静電吸着力のみを考慮して管理すればよく、その結果、電極膜３７の膜厚の管理を簡素化できる。また、導電膜４５には高圧直流電源４２が接続されないため、該導電膜４５において給電ピン４６を接触させるための接触構造を設ける必要がない。その結果、電極膜３７や導電膜４５の品質管理を比較的容易に行うことができ、もって、載置台１２を容易に製造することができる。

また、上述した載置台１２では、ウエハＷ側から導電膜４５を眺めた場合において導電膜４５は誘電体層２１を隠すので、例えば、高抵抗材であるセラミックからなる誘電体層２１がウエハＷ側から見えない。その結果、第２の高周波電源２９からの高周波電流は、誘電体層２１の上方においてウエハＷではなく導電膜４５を積極的に流れ、ウエハＷに過剰な高周波電流が流れるのをより確実に防止することができる。

上述した載置台１２では、導電膜４５の表面抵抗率ρ_ｓと電極膜３７の表面抵抗率ρ_ｓとの大小関係について特に規定していないが、好ましくは、導電膜４５の表面抵抗率ρ_ｓを電極膜３７の表面抵抗率ρ_ｓよりも小さくするのがよい。これにより、第２の高周波電源２９からの高周波電流は導電膜４５を積極的に流れ、ウエハＷに過剰な高周波電流が流れるのをさらに確実に防止することができる。

また、上述した載置台１２では、下部電極２０及び静電チャック２２は互いに接着されて結合し、導電膜４５は下部電極２０及び静電チャック２２の間に挟まれるので、下部電極２０及び静電チャック２２の接着前に導電膜４５の表面抵抗率を測定することができ、載置台１２の製造後における導電膜４５の実際の表面抵抗率の範囲を保証することができる。

さらに、上述した載置台１２では、導電膜４５は樹脂シート４７上に形成され、該樹脂シート４７は静電チャック２２における基材２２ａの裏面に貼着されるので、載置台１２に導電膜４５を容易に付設することができる。なお、上記樹脂シート４７は下部電極２０の上面、特に誘電体層２１の上面に貼着されてもよい。

また、上述した載置台１２では、導電膜４５は蒸着によって形成されるので、膜厚が均一な導電膜４５を容易に得ることができ、もって、導電膜４５のρ_ｓの管理を容易に行うことができる。

上述した載置台１２では、導電膜４５を静電チャック２２及び下部電極２０の間に挟み込んだが、導電膜４５は第２の高周波電源２９からの高周波電流の電流路として機能しさえすれば、導電膜４５の配置場所を制限する必要はなく、導電膜４５は少なくとも静電チャック２２に静電吸着されたウエハＷ及び誘電体層２１の間に配されていればよい。

また、上述した載置台１２では、導電膜４５が樹脂シート４７を介して静電チャック２２に貼着されたが、導電膜４５の載置台１２への付設方法はこれに限られない。

例えば、図８（Ａ）に示すように、導電膜４５を蒸着によって基材２２ａの裏面に直接形成してもよい。これにより、下部電極２０及び静電チャック２２を互いに接着するだけで載置台１２に導電膜４５を付設することができ、もって、載置台１２をより容易に製造することができる。なお、導電膜４５を蒸着によって下部電極２０の上面、特に、誘電体層２１の上面に形成してもよい。

また、下部電極２０及び静電チャック２２を接着する前に、下部電極２０の上面に絶縁性接着剤４８を塗布し、該塗布された絶縁性接着剤４８の上に、予め形成された薄膜状の導電膜４５を載置し、該導電膜４５の上にさらに絶縁性接着剤４８を塗布した上で、該絶縁性接着剤４８によって下部電極２０及び静電チャック２２を接着してもよい。これにより、導電膜４５は絶縁性接着剤４８中に浮遊し（図８（Ｂ））、剛体である静電チャック２２や下部電極２０と接触することがないため、導電膜４５が破れる等のトラブルを防ぐことができる。

さらに、図８（Ｃ）に示すように、導電膜４５を付設する代わりに、所定の透磁率や比抵抗を有する接着剤からなる接着剤層５１を用いて下部電極２０及び静電チャック２２を接着してもよい。このとき、接着剤層５１の厚さ及び表面抵抗率は、該接着剤層５１が条件「δ／ｚ≧８５」及び条件「ρ_ｓ≦２．６７×１０^５Ω／□」を満たすように調整・管理される。これにより、第１の高周波電源２８からの高周波電流の大部分を接着剤層５１に流すことなく該接着剤層５１を厚さ方向に透過させて誘電体層２１へ向けて深く潜り込ませることができるとともに、該接着剤層５１へ第２の高周波電源２９からの高周波電流を積極的に流すことができる。

また、図８（Ｄ）に示すように、基材２２ａを焼結する際に導電膜４５を該基材２２ａに内蔵させてもよい。これにより、載置台１２に導電膜４５を確実に付設することができ、載置台１２をより容易に製造することができる。

なお、上述した本実施の形態では、ＲＩＥやアッシングが施される基板が半導体ウエハであったが、ＲＩＥやアッシングが施される基板はこれに限られず、例えば、ＬＣＤ（Liquid Crystal Display）等を含むＦＰＤ（Flat Panel Display）用のガラス基板であってもよい。

Ｗ ウエハ
１０ プラズマ処理装置
１１ チャンバ
１２ 載置台
２０ 下部電極
２１ 誘電体層
２２ 静電チャック
２２ａ 基材
２８ 第１の高周波電源
２９ 第２の高周波電源
３７ 電極膜
４２ 高圧直流電源
４３，４４，５０ 電気回路
４５ 導電膜
４６ 給電ピン
４７ 樹脂シート
４８ 絶縁性接着剤
５１ 接着剤層

Claims (12)

1. 基板が載置されるプラズマ処理装置用の載置台であって、
   プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、
   該導電体部材の上面中央部分において埋設される誘電体層と、
   該誘電体層の上に載置される静電チャックと、
   前記基板及び前記誘電体層の間に配される導電膜とを備え、
   前記静電チャックは高圧直流電源に接続される電極膜を有し、
   前記導電膜は下記式（１）に示す条件を満たし、前記電極膜は下記式（２）に示す条件を満たすことを特徴とする載置台。
   δ_１／ｚ_１ ≧ ８５ 且つ ρ_ｓ１ ≦ ２．６７×１０^５Ω／□ … （１）
   但し、δ_１＝（ρ_ｖ１／（μ_１πｆ））^１／２
   但し、ｚ_１：前記導電膜の厚さ、δ_１：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記導電膜のスキンデプス、ｆ：前記プラズマ生成用の高周波電源から印加される高周波電力の周波数、π：円周率、μ_１：前記導電膜の透磁率、ρ_ｖ１：前記導電膜の比抵抗、ρ_ｓ１：前記導電膜の表面抵抗率
   δ_２／ｚ_２ ≧ ８５ … （２）
   但し、δ_２＝（ρ_ｖ２／（μ_２πｆ））^１／２
   但し、ｚ_２：前記電極膜の厚さ、δ_２：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記電極膜のスキンデプス、μ_２：前記電極膜の透磁率、ρ_ｖ２：前記電極膜の比抵抗
2. 基板が載置されるプラズマ処理装置用の載置台であって、
   プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、
   該導電体部材の上面中央部分において埋設される誘電体層と、
   該誘電体層の上に載置される静電チャックと、
   前記基板及び前記誘電体層の間に配される導電膜とを備え、
   前記静電チャックは高圧直流電源に接続される電極膜を有し、
   前記導電膜は下記式（３）に示す条件を満たし、前記電極膜は下記式（４）に示す条件を満たすことを特徴とする載置台。
   １１５Ω／□ ≦ ρ_ｓ１ ≦ ２．６７×１０^５Ω／□ … （３）
   但し、ρ_ｓ１：前記導電膜の表面抵抗率
   １１５Ω／□ ≦ ρ_ｓ２ … （４）
   但し、ρ_ｓ２：前記電極膜の表面抵抗率
3. 前記導電膜の表面抵抗率ρ_ｓ１が３０４Ω／□以下であることを特徴とする請求項１又は２記載のプラズマ処理装置用の載置台。
4. 前記基板側から前記導電膜を眺めた場合において該導電膜は前記誘電体層を隠すことを特徴とする請求項１乃至３のいずれか１項に記載のプラズマ処理装置用の載置台。
5. 前記導電膜の表面抵抗率ρ_ｓ１が前記電極膜の表面抵抗率ρ_ｓ２よりも小さいことを特徴とする請求項１乃至４のいずれか１項に記載のプラズマ処理装置用の載置台。
6. 前記導電体部材及び前記静電チャックは互いに接着されて結合し、前記導電膜は前記導電体部材及び前記静電チャックの間に挟まれることを特徴とする請求項１乃至５のいずれか１項に記載のプラズマ処理装置用の載置台。
7. 前記導電膜は樹脂からなるシート上に形成され、該シートは前記導電体部材又は前記静電チャックの表面に貼着されることを特徴とする請求項６記載のプラズマ処理装置用の載置台。
8. 前記導電膜は前記導電体部材又は前記静電チャックの表面に形成されることを特徴とする請求項６記載のプラズマ処理装置用の載置台。
9. 前記導電膜は蒸着によって形成されることを特徴とする請求項７又は８記載のプラズマ処理装置用の載置台。
10. 前記導電膜は前記静電チャックに内蔵されることを特徴とする請求項１乃至５のいずれか１項に記載のプラズマ処理装置用の載置台。
11. 基板が載置される載置台を備え、
    前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、該導電体部材の上面中央部分において埋設される誘電体層と、該誘電体層の上に載置される静電チャックと、前記基板及び前記誘電体層の間に配される導電膜とを有するプラズマ処理装置であって、
    前記静電チャックは高圧直流電源に接続される電極膜を有し、
    前記導電膜は下記式（１）に示す条件を満たし、前記電極膜は下記式（２）に示す条件を満たすことを特徴とするプラズマ処理装置。
    δ_１／ｚ_１ ≧ ８５ 且つ ρ_ｓ１ ≦ ２．６７×１０^５Ω／□ … （１）
    但し、δ_１＝（ρ_ｖ１／（μ_１πｆ））^１／２
    但し、ｚ_１：前記導電膜の厚さ、δ_１：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記導電膜のスキンデプス、ｆ：前記プラズマ生成用の高周波電源から印加される高周波電力の周波数、π：円周率、μ_１：前記導電膜の透磁率、ρ_ｖ１：前記導電膜の比抵抗、ρ_ｓ１：前記導電膜の表面抵抗率
    δ_２／ｚ_２ ≧ ８５ … （２）
    但し、δ_２＝（ρ_ｖ２／（μ_２πｆ））^１／２
    但し、ｚ_２：前記電極膜の厚さ、δ_２：前記プラズマ生成用の高周波電源から印加される高周波電力に対する前記電極膜のスキンデプス、μ_２：前記電極膜の透磁率、ρ_ｖ２：前記電極膜の比抵抗
12. 基板が載置される載置台を備え、
    前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、該導電体部材の上面中央部分において埋設される誘電体層と、該誘電体層の上に載置される静電チャックと、前記基板及び前記誘電体層の間に配される導電膜とを有するプラズマ処理装置であって、
    前記静電チャックは高圧直流電源に接続される電極膜を有し、
    前記導電膜は下記式（３）に示す条件を満たし、前記電極膜は下記式（４）に示す条件を満たすことを特徴とするプラズマ処理装置。
    １１５Ω／□ ≦ ρ_ｓ１ ≦ ２．６７×１０^５Ω／□ … （３）
    但し、ρ_ｓ１：前記導電膜の表面抵抗率
    １１５Ω／□ ≦ ρ_ｓ２ … （４）
    但し、ρ_ｓ２：前記電極膜の表面抵抗率

Images