JP2010160720A - 電源回路装置 - Google Patents

Abstract

【課題】 ＢＧＲ回路が安定動作領域に入るよりも前に駆動電源生成回路が立ち上がることによって起こり得る諸問題を解決することのできる電源回路装置を実現する。
【解決手段】 ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、オペアンプ４が差動増幅を開始する。そして、分圧抵抗Ｒ１，Ｒ２間に発生する出力電圧Ｖａが閾値電圧Ｖｔ２に達すると、コンパレータ２ａがＰＯＲ信号を非アクティブのローレベルに切替える。これにより、被リセット回路１０のＰＯＲ状態が解除され、動作可能になる。このように、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入ってから、被リセット回路１０のＰＯＲ状態を解除できるため、被リセット回路１０が誤動作するおそれがない。
【選択図】 図２

Description

この発明は、基準電圧を発生する基準電圧発生回路を備える電源回路装置に関する。

従来、この種の電源回路装置として、基準電圧発生回路から発生する基準電圧と、抵抗により分圧された電圧とを差動増幅して所定電圧を出力するオペアンプを備えるものが知られている（例えば、特許文献１）。

特開２００４−１４５７０３号公報（第２，３段落、図３）。

本願発明者らは、パワーオンリセット（以下、ＰＯＲと略す）信号を出力するコパレータを備えた電源回路装置を考えた。図２１は、その電源回路装置をブロックで示す説明図であり、図２２は、図２１に示す説明図の詳細図である。図２３は、図２２に示す電源回路装置の各部位で発生する電圧のタイミングチャートである。

図２１に示すように、この電源回路装置は、基準電圧発生回路としてのバンドギャップリファレンス（Band Gap Reference：以下、ＢＧＲと略す）回路１と、ＰＯＲ信号を生成するＰＯＲ信号生成回路２と、ＰＯＲの対象となる被リセット回路１０を駆動するための駆動電源を生成する駆動電源生成回路１１とを備える。被リセット回路１０は、例えば、ロジック回路である。

図２１に示す電源回路装置の詳細は、図２２に示す通りである。ＰＯＲ信号生成回路２は、コンパレータ２ａにより構成される。また、駆動電源生成回路１１は、オペアンプ４と、ＰＮＰトランジスタＴｒ５と、直列接続された分圧抵抗Ｒ１〜Ｒ３とから構成される。外部電源Ｖｃｃには、ＰＮＰトランジスタＴｒ１〜Ｔｒ５のエミッタがそれぞれ並列接続されている。トランジスタＴｒ１〜Ｔｒ４の各ベースは共通接続されている。トランジスタＴｒ１のコレクタには、定電流源５が接続されている。

トランジスタＴｒ２〜Ｔｒ５の各コレクタには、ＢＧＲ回路１、コンパレータ２ａ、オペアンプ４および分圧抵抗Ｒ１の一端がそれぞれ接続されている。ＢＧＲ回路１の出力ラインＬ１は、コンパレータ２ａおよびオペアンプ４の反転入力端子とそれぞれ接続されている。オペアンプ４の出力は、トランジスタＴｒ５のベースと接続されている。

分圧抵抗Ｒ１，Ｒ２の接続部位は、コンパレータ２ａの反転入力端子と接続されており、分圧抵抗Ｒ２，Ｒ３の接続部位は、オペアンプ４の非反転入力端子と接続されている。コンパレータ２ａの出力およびトランジスタＴｒ５のコレクタは、被リセット回路１０と接続されている。コンパレータ２ａは、ＢＧＲ回路１から発生する電圧と、分圧抵抗Ｒ１，Ｒ２間に発生する出力電圧Ｖａとを比較し、その差分を出力する。

外部電源Ｖｃｃが電源回路装置に供給されると、ＢＧＲ回路１の発生する電圧（ＢＧＲ電圧）およびコンパレータ２ａが出力するＰＯＲ信号の電圧が上昇し始める。つまり、コンパレータ２ａがハイアクティブのＰＯＲ信号を被リセット回路１０へ出力する（図２３の時間ｔ１）。一方、ＰＯＲ信号を入力した被リセット回路１０は、初期化などの処理を実行する。たとえば、被リセット回路１０がロジック回路である場合は、レジスタやラッチ回路などの初期化を行う。

また、ＢＧＲ回路１が発生する電圧が、オペアンプ４が動作を開始するための閾値電圧Ｖｔ１に達すると、オペアンプ４が起動し、出力電圧Ｖａが立ち上がる（時間ｔ２）。そして、オペアンプ４が出力する出力電流によってトランジスタＴｒ５がオンし、外部電源Ｖｃｃから供給される電流がトランジスタＴｒ５を介して抵抗Ｒ１〜Ｒ３に流れる。これにより、分圧抵抗Ｒ１，Ｒ２間に出力電圧Ｖａが、分圧抵抗Ｒ２，Ｒ３間に出力電圧Ｖｂがそれぞれ発生する。出力電圧Ｖａはコンパレータ２ａの反転入力端子に、出力電圧Ｖｂはオペアンプ４の非反転入力端子にそれぞれ与えられる。

そして、外部電源Ｖｃｃが供給されると、コンパレータ２ａはハイアクティブのＰＯＲ信号を被リセット回路１０へ出力する。そして、出力電圧Ｖａが基準電圧Ｖｒｅｆを超え、閾値電圧Ｖｔ２に達すると、コンパレータ２ａは、出力しているハイアクティブのＰＯＲ信号を非アクティブのローレベルに切り替え、被リセット回路１０がＰＯＲ状態を解除する（時間ｔ４）。
そして、ＰＯＲ状態が解除されてから所定時間経過後に出力電圧Ｖａが電圧Ｖ３に到達し（時間ｔ５）、その後、電圧Ｖ３が維持される。

しかし、本願発明者らは、上記の電源回路装置を考察した結果、入力電圧が非常に速く立ち上がると、ＰＯＲ信号が出力されなかったり、あるいは、ＰＯＲ信号を非アクティブに切替えることができない可能性のあることが判った。

図２４は、入力電圧が非常に速く立ち上がったときの各電圧のタイミングチャートである。同図に示すように、入力電圧が急激に立ち上がると、ＢＧＲ回路１およびコンパレータ２ａの電圧上昇勾配よりも出力電圧Ｖａの上昇勾配が急になり、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入る前に出力電圧Ｖａが定電圧Ｖ３に到達する。

つまり、上記のような現象が発生すると、コンパレータ２ａの比較対象電圧である電圧Ｖａが、ＢＧＲ回路１から発生する電圧よりも高くなるという不定領域が発生する。
このような不定領域が発生すると、コンパレータ２ａが本来検出すべき正しい電圧差を検出することができず、ハイアクティブのＰＯＲ信号を出力できないおそれがある。

また、コンパレータ２ａがハイアクティブのＰＯＲ信号を出力できたとしても、出力電圧Ｖａが本来の閾値電圧Ｖｔ２に達する前に、コンパレータ２ａが検出する電圧差が本来の電圧差に達してしまう。このため、被リセット回路１０がＰＯＲ処理を完了していないときにＰＯＲ状態が解除されてしまい、被リセット回路１０が誤動作するおそれがある。

また、本願発明者らは、外部電源Ｖｃｃの立ち上がりが非常に速いことに起因する問題が、センサ装置においても起こり得ると考えた。図２５は、センサ装置へ電源を供給する電源回路装置の構成をブロックで示す説明図である。このセンサ装置は、物理量を検出するセンサ本体１２と、このセンサ本体１２が出力するアナログのセンサ信号をデジタル信号に変換するＡ／Ｄ変換回路１３とを備える。センサ本体１２は、駆動電源生成回路１１から生成される駆動電源によって駆動する。

Ａ／Ｄ変換回路１３は、ＢＧＲ回路１から発生する基準電圧Ｖｒｅｆを入力し、駆動電源生成回路１１から生成される駆動電源によって駆動される。Ａ／Ｄ変換回路１３から出力されたデジタル信号は、マイコン１４に入力され、所定のコンピュータプログラムに従って処理される。

しかし、外部電源Ｖｃｃが急激に立ち上がり、ＢＧＲ回路１が安定動作領域に入る前に駆動電源生成回路１１が駆動電源をセンサ本体１２に供給すると、Ａ／Ｄ変換回路１３が不定状態のときに、センサ本体１２が出力したセンサ信号がＡ／Ｄ変換回路１３に入力されるため、Ａ／Ｄ変換回路１３が誤動作してしまう。

そこでこの発明は、ＢＧＲ回路が安定動作領域に入るよりも前に駆動電源生成回路が立ち上がることによって起こり得る諸問題を解決することのできる電源回路装置を実現することにある。

この発明は、上記目的を達成するため、請求項１に記載の発明では、外部から供給される外部電源（Ｖｃｃ）に基づいて基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（１）と、前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路（３）と、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて、他の回路（１０）を駆動するための駆動電源（Ｖｏｕｔ）を生成する駆動電源生成回路（１１）と、前記駆動電源生成回路の生成する前記駆動電源の電圧が前記基準電圧を超えて閾値電圧（Ｖｔ２）に達したときに前記他の回路へ制御信号を出力する制御信号出力回路（２）と、前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出したことを条件に、前記制御信号出力回路が前記閾値電圧を検出可能な状態になったタイミングよりも遅れて、前記駆動電源の電圧が前記閾値電圧に達するように前記駆動電源生成回路の動作開始タイミングを制御する制御回路（ＳＷ１〜ＳＷ５）と、を備えるという技術的手段を用いる。

請求項２に記載の発明では、信号を出力する第１の回路（１２）と、前記第１の回路から出力された前記信号に対して所定の処理を行って出力する第２の回路（１３）とに接続された電源回路装置において、外部から供給される外部電源（Ｖｃｃ）に基づいて基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（１）と、前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路（３）と、前記第１の回路（１２）を駆動するための駆動電源を、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて生成する駆動電源生成回路（１１）と、前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出したことを条件にして動作を開始するように前記駆動電源生成回路の動作開始タイミングを制御する制御回路（ＳＷ１〜ＳＷ５）と、を備えるという技術的手段を用いる。

請求項３に記載の発明では、信号を出力する第１の回路（１２）と、前記第１の回路から出力された前記信号に対して所定の処理を行って出力する第２の回路（１３）とに接続された電源回路装置において、外部から供給される外部電源（Ｖｃｃ）に基づいて基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（１）と、前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路（３）と、前記第１の回路（１２）を駆動するための駆動電源を、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて生成する駆動電源生成回路（１１）と、前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出するまで、前記第２の回路の出力を固定する制御回路と、を備えるという技術的手段を用いる。

請求項４に記載の発明では、請求項１に記載の電源回路装置において、前記制御信号出力回路（２）は、前記外部電源が供給されたときにアクティブ状態のパワーオンリセット（ＰＯＲ）信号を前記他の回路（１０）へ出力し、かつ、前記駆動電源生成回路（１１）の生成する前記駆動電源の電圧（Ｖｏｕｔ）が前記基準電圧（Ｖｒｅｆ）を超えて前記閾値電圧（Ｖｔ２）に達したときに前記パワーオンリセット信号を非アクティブ状態に変化させるように構成されてなるという技術的手段を用いる。

請求項５に記載の発明では、請求項１、請求項２および請求項４のいずれか１つに記載の電源回路装置において、前記制御回路は、前記駆動電源生成回路（１１）の動作を開始および停止させる半導体素子からなるスイッチング回路（ＳＷ１〜ＳＷ５）を備えるという技術的手段を用いる。

請求項６に記載の発明では、請求項５に記載の電源回路装置において、前記スイッチング回路（ＳＷ２）は、前記基準電圧（Ｖｒｅｆ）の前記駆動電源生成回路（１１）への供給を開始および停止させるものであるという技術的手段を用いる。

請求項７に記載の発明では、請求項５に記載の電源回路装置において、前記スイッチング回路（ＳＷ１）は、前記外部電源の前記駆動電源生成回路への供給を開始および停止させるものであるという技術的手段を用いる。

請求項８に記載の発明では、請求項５に記載の電源回路装置において、前記スイッチング回路（ＳＷ３〜ＳＷ５）は、前記駆動電源生成回路（１１）における前記駆動電源の生成を開始および停止させるものであるという技術的手段を用いる。

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（請求項１に係る発明の効果）
基準電圧発生回路が安定動作領域に入ったことを条件に、制御信号出力回路が閾値電圧を検出可能な状態になったタイミングよりも遅れて、駆動電源の電圧が閾値電圧に達するように駆動電源生成回路の動作開始タイミングを制御することができるため、前述した不定領域が発生しない。
したがって、制御信号出力回路は、駆動電源の電圧が閾値電圧に達したときに制御信号を確実に他の回路へ出力することができる。

特に、請求項４に係る発明によれば、制御信号出力回路は、外部電源が供給されたときにアクティブ状態のパワーオンリセット信号を確実に他の回路へ出力することができる。
また、制御信号出力回路が、他の回路へ出力しているアクティブ状態のパワーオンリセット信号を非アクティブ状態に変化させるタイミングが遅れるおそれがない。

（請求項２に係る発明の効果）
基準電圧発生回路が安定動作領域に入ってから駆動電源生成回路の動作を開始させ、第１の回路を駆動することができるため、第２の回路が不定状態のときに第１の回路が駆動されてしまい、第２の回路へ信号を出力するおそれがない。
したがって、第２の回路が誤動作するおそれがない。

（請求項３に係る発明の効果）
第２の回路の出力を、基準電圧発生回路が安定動作領域に入るまで固定することができるため、第２の回路が不定状態のときに第１の回路が駆動されてしまい、第２の回路の出力が不安定になるおそれがない。

（請求項５に係る発明の効果）
半導体素子からなるスイッチング回路によって駆動電源生成回路の動作を開始および停止させることができるため、駆動電源生成回路の動作の開始および停止を高精度かつ高速で行うことができる。

（請求項６に係る発明の効果）
基準電圧が駆動電源生成回路に供給されないようにすることにより、駆動電源生成回路の動作開始タイミングを制御することができる。

（請求項７に係る発明の効果）
外部電源が駆動電源生成回路に供給されないようにすることにより、駆動電源生成回路の動作開始タイミングを制御することができる。

（請求項８に係る発明の効果）
駆動電源生成回路が駆動電源を生成しないようにすることにより、駆動電源生成回路が駆動電源の生成を開始するタイミングを制御することができる。

第１実施形態に係る電源回路装置の構成をブロックで示す説明図である。 図１に示す説明図の詳細図である。 電源回路装置の各部位に発生する電圧のタイミングチャートである。 第１実施形態の第１変更例を示す回路図である。 第１実施形態の第２変更例を示す回路図である。 第２実施形態に係る電源回路装置の回路図である。 スイッチ回路ＳＷ１の具体例を示す回路図である。 第３実施形態に係る電源回路装置の回路図である。 図８に示す電源回路装置の詳細図である。 第３実施形態の第１変更例を示す回路図である。 第３実施形態の第２変更例を示す回路図である。 第４実施形態に係る電源回路装置の回路図である。 第５実施形態に係る電源回路装置の回路図である。 スイッチ回路ＳＷ４の具体例を示す回路図である。 図１４の変更例を示す回路図である。 第６実施形態に係る電源回路装置の回路図である。 スイッチ回路ＳＷ４の具体例を示す回路図である。 第７実施形態に係る電源回路装置の回路図である。 第８実施形態に係る電源回路装置の回路図である。 第９実施形態に係る電源回路装置の回路図である。 従来の電源回路装置をブロックで示す説明図である。 図２１に示す説明図の詳細図である。 図２２に示す電源回路装置の各部位で発生する電圧のタイミングチャートである。 入力電圧が非常に速く立ち上がったときの各電圧のタイミングチャートである。 センサ装置へ電源を供給する電源回路装置の構成をブロックで示す説明図である。 第４実施形態の変更例を示す回路図である。

〈第１実施形態〉
この発明に係る第１実施形態について図を参照して説明する。図１は、この実施形態に係る電源回路装置の構成をブロックで示す説明図である。図２は、図１に示す説明図の詳細図である。なお、図２１および図２２に示した従来の電源回路装置と同じ構成については同じ符号を使用して詳細な説明を省略する。

この実施形態に係る電源回路装置は、ＢＧＲ回路１が安定動作領域に入ったことを検出するＢＧＲ起動検出回路３を備える。この実施形態では、ＢＧＲ起動検出回路３は、ＢＧＲ回路１が発生する電圧が基準電圧Ｖｒｅｆの約９０％に上昇したことを検出する。ＢＧＲ起動検出回路３は、駆動電源生成回路１１と電気的に接続されている。

図２に示すように、ＢＧＲ起動検出回路３は、分圧抵抗Ｒ５，Ｒ６およびＮＭＯＳトランジスタＭ１から構成される。分圧抵抗Ｒ５の一端は、ＢＧＲ回路１の出力と、駆動電源生成回路１１を構成するオペアンプ４の反転入力端子とを電気的に接続する出力ラインＬ１と電気的に接続されている。

分圧抵抗Ｒ５の他端は、分圧抵抗Ｒ６の一端と電気的に接続されており、分圧抵抗Ｒ６の他端は、ＮＭＯＳトランジスタＭ１のソースと電気的に接続されている。分圧抵抗Ｒ５，Ｒ６間には、ＮＭＯＳトランジスタＭ１のゲートが接続されており、分圧抵抗Ｒ５，Ｒ６により分圧された電圧がＮＭＯＳトランジスタＭ１のゲートに印加されるようになっている。また、ＮＭＯＳトランジスタＭ１のドレインは、オペアンプ４のグランドラインＧ１と電気的に接続されている。

分圧抵抗Ｒ５，Ｒ６の各抵抗値は、ＢＧＲ回路１が安定動作領域に入ったときにＮＭＯＳトランジスタＭ１がオンする大きさに設定されている。この実施形態では、分圧抵抗Ｒ５，Ｒ６の各抵抗値は、ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの９０％に達したときにＮＭＯＳトランジスタＭ１がオンする大きさに設定されている。

外部電源Ｖｃｃが電源回路装置に供給されると、ＢＧＲ回路１およびコンパレータ２ａが動作を開始し、コンパレータ２ａがハイアクティブのＰＯＲ信号を被リセット回路１０へ出力する。これにより、被リセット回路１０は、初期設定などのリセット処理を実行する。そして、ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、分圧抵抗Ｒ５，Ｒ６間に発生する電圧ＶｃがＮＭＯＳトランジスタＭ１の閾値電圧に達し、ＮＭＯＳトランジスタＭ１がオンする。これにより、外部電源ＶｃｃがトランジスタＴｒ４を介してオペアンプ４に供給され、オペアンプ４が差動増幅を開始する。

これにより、トランジスタＴｒ５がオンし、外部電源Ｖｃｃから供給される電流がトランジスタＴｒ５を介して分圧抵抗Ｒ１〜Ｒ３に流れる。そして、分圧抵抗Ｒ１，Ｒ２間に発生する出力電圧Ｖａが閾値電圧Ｖｔ２に達すると、コンパレータ２ａがＰＯＲ信号を非アクティブのローレベルに切替える。これにより、被リセット回路１０のＰＯＲ状態が解除され、動作可能になる。

ここで、図３のタイミングチャートに示すように、外部電源Ｖｃｃからの入力電圧が急激に立ち上がったとする。この場合も、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入らない限り、ＢＧＲ起動検出回路３のＮＭＯＳトランジスタＭ１がオンしない。つまり、図３に示すように、ＢＧＲ回路１の発生する電圧がＶｔ１に達してから出力電圧Ｖａが立ち上がり、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入ってから、出力電圧Ｖａが閾値電圧Ｖｔ２に到達する。

したがって、コンパレータ２ａは、本来検出すべき正しい電圧を検出することができるため、ハイアクティブのＰＯＲ信号を確実にかつ正確なタイミングで出力することができる。

また、ＢＧＲ回路１およびコンパレータ２ａが安定動作領域に入った後に、出力電圧Ｖａが閾値電圧Ｖｔ２に達するため、コンパレータ２ａは、アクティブ状態のＰＯＲ信号を正確なタイミングで非アクティブ状態に切替えることができる。
したがって、被リセット回路１０がＰＯＲ処理を完了していないときにＰＯＲ状態が解除されることにより、被リセット回路１０が誤動作するおそれがない。

［第１実施形態の第１変更例］
図４は、第１実施形態の第１変更例を示す回路図である。この電源回路装置は、図２に示した第１実施形態の電源回路装置におけるＮＭＯＳトランジスタＭ１に代えてＮＰＮバイポーラトランジスタＴｒ６を用いたことを特徴とする。トランジスタＴｒ６のコレクタがオペアンプ４のグランドラインＧ１と、ベースが分圧抵抗Ｒ５，Ｒ６間と、エミッタが分圧抵抗Ｒ６の他端とそれぞれ接続されている。

ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、分圧抵抗Ｒ５，Ｒ６間からトランジスタＴｒ６に流れるベース電圧が閾値に達し、トランジスタＴｒ６がオンする。これにより、外部電源ＶｃｃがトランジスタＴｒ４を介してオペアンプ４に供給され、オペアンプ４が差動増幅を開始する。

この第１変更例に係る電源回路装置は、第１実施形態の電源回路装置に設けられたＮＭＯＳトランジスタＭ１に代えてＮＰＮバイポーラトランジスタＴｒ６を用いた以外は、第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

［第１実施形態の第２変更例］
図５は、第１実施形態の第２変更例を示す回路図である。この電源回路装置は、図２に示した第１実施形態の電源回路装置における分圧抵抗Ｒ５に代えてダイオードＤ１を用いたことを特徴とする。この電源回路装置の動作は、第１実施形態と同じである。

この第１変更例に係る電源回路装置は、第１実施形態の電源回路装置に設けられた分圧抵抗Ｒ５に代えてダイオードＤ１を用いた以外は、第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。また、抵抗Ｒ６の入力側にダイオードＤ１を設けているため、出力ラインＬ１からダイオードＤ１を介して抵抗Ｒ６に流れた電流が出力ラインＬ１へ逆流することがない。

〈第２実施形態〉
次に、この発明の第２実施形態に係る電源回路装置について説明する。図６は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、出力ラインＬ１を開閉するスイッチ回路ＳＷ１を設け、そのスイッチ回路ＳＷ１を制御することにより、駆動電源生成回路の動作タイミングを制御することを特徴とする。
スイッチ回路ＳＷ１は、ＢＧＲ起動検出回路３から出力される制御信号によって出力ラインＬ１を開閉する。スイッチ回路ＳＷ１は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成されている。

外部電源Ｖｃｃが供給されていないときは、スイッチ回路ＳＷ１は、オフの状態になっており、ＢＧＲ回路１とオペアンプ４の反転入力端子とが電気的に接続されていない状態になっている。これにより、ＢＧＲ回路１の発生する電圧がオペアンプ４の反転入力端子に印加されない場合は、オペアンプ４の反転入力端子電圧は、プルダウン抵抗Ｒ４によって固定されているため、オペアンプ４が電圧を出力しない。
外部電源Ｖｃｃが供給され、ＢＧＲ回路１の発生する電圧が、基準電圧Ｖｒｅｆの約９０％に上昇し、ＢＧＲ回路１が安定動作領域に入ると、ＢＧＲ起動検出回路３が、スイッチ回路ＳＷ１をオンする制御信号をスイッチ回路ＳＷ１へ出力する。

これにより、ＢＧＲ回路１から発生する電圧がオペアンプ４の反転入力端子に印加されるため、オペアンプ４が電圧を出力し、トランジスタＴｒ６がオンする。そして、外部電源ＶｃｃがトランジスタＴｒ４を介してオペアンプ４に供給され、オペアンプ４が差動増幅を開始する。

図７は、スイッチ回路ＳＷ１の具体例を示す回路図である。この電源回路装置は、ＢＧＲ回路１から発生した電圧を増幅し、その増幅した電圧によってスイッチ回路ＳＷ１を制御することを特徴とする。なお、図７は、図６に示したトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。

スイッチ回路ＳＷ１は、ＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８から構成される。ＣＭＯＳトランスファゲート８は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを並列接続して構成されており、ＮＭＯＳトランジスタのゲートには、ＣＭＯＳインバータ７の出力が接続されている。つまり、ＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８により、ＣＭＯＳトランスファゲート型のアナログスイッチ回路ＳＷ１が構成されている。

この電源回路装置に設けられたＢＧＲ起動検出回路は、オペアンプ６、ＰＮＰトランジスタＴｒ７、ＮＰＮトランジスタＴｒ８〜Ｔｒ１５、ツェナーダイオードＺＤ１および抵抗Ｒ７〜Ｒ１５を備える。
ＢＧＲ回路１から発生する電圧は、オペアンプ６によって差動増幅され、オペアンプ６の出力電圧が所定値に達すると、トランジスタＴｒ７がオフし、トランジスタＴｒ８，Ｔｒ１０がオフする。そして、トランジスタＴｒ９がオンし、ＣＭＯＳインバータ７の出力が、ローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。また、トランジスタＴｒ１０がオフするため、オペアンプ４の反転入力固定用のプルダウン抵抗Ｒ１１には電流が流れない。

このように、この変更例に係る電源回路装置を用いれば、ＢＧＲ回路１から発生する電圧を増幅し、その増幅した電圧が所定値に達したときにスイッチ回路ＳＷ１をオンすることができる。

したがって、ＢＧＲ回路１の発生する基準電圧Ｖｒｅｆが小さく、ＢＧＲ回路１が安定動作領域に入ったことを検出するために必要な電圧が小さい場合であっても、ＢＧＲ回路１の発生する電圧を増幅することにより、ＢＧＲ回路１が安定動作領域に入ったことを検出することができるため、ＢＧＲ回路１が安定動作領域に入ったときに確実にスイッチ回路ＳＷ１をオンすることができる。
また、上記第２実施形態に係る電源回路装置は、ＢＧＲ起動検出回路３およびスイッチ回路ＳＷ１の構成以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

〈第３実施形態〉
次に、この発明の第３実施形態に係る電源回路装置について説明する。図８は、この実施形態に係る電源回路装置の回路図であり、図９は、図８に示す電源回路装置の詳細図である。なお、図９は、図８に示すトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。

この実施形態に係る電源回路装置は、オペアンプ４の出力ラインＬ２を開閉するスイッチ回路ＳＷ２を設け、そのスイッチ回路ＳＷ２を制御することにより、駆動電源生成回路の動作タイミングを制御することを特徴とする。
スイッチ回路ＳＷ２は、ＢＧＲ起動検出回路３から出力される制御信号によって出力ラインＬ２を開閉する。スイッチ回路ＳＷ２は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成する。

図９は、スイッチ回路ＳＷ２の具体例を示す回路図である。スイッチ回路ＳＷ２は、ＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８から構成されるＣＭＯＳトランスファゲート型のアナログスイッチ回路である。ＢＧＲ起動検出回路３は、第１実施形態において図２に示したものと同じ構成であり、分圧抵抗Ｒ５，Ｒ６およびＮＭＯＳトランジスタＭ１から構成される。ＮＭＯＳトランジスタＭ１のドレインは、ＣＭＯＳトランスファゲート８のＮＭＯＳトランジスタのゲートと接続されている。

ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＮＭＯＳトランジスタＭ１がオンする。そして、ＣＭＯＳインバータ７の出力がローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。これにより、出力ラインＬ２が通電し、トランジスタＴｒ５がオンするため、駆動電源生成回路１１が動作を開始する。

また、上記第３実施形態に係る電源回路装置は、スイッチ回路ＳＷ２によってオペアンプ４の出力をオン・オフする以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

［第３実施形態の第１変更例］
図１０は、第３実施形態の第１変更例を示す回路図である。この電源回路装置に設けられたＢＧＲ起動検出回路は、オペアンプ６、ＰＮＰトランジスタＴｒ７，Ｔｒ１２、ＮＰＮトランジスタＴｒ８，Ｔｒ９、ツェナーダイオードＺＤ１および抵抗Ｒ７〜Ｒ１５を備える。なお、図１０は、図８に示すトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。

ＢＧＲ回路１から発生する電圧は、オペアンプ６によって差動増幅され、オペアンプ６の出力電流が所定値に達すると、トランジスタＴｒ７がオフし、トランジスタＴｒ８がオフする。そして、トランジスタＴｒ９がオンし、ＣＭＯＳインバータ７の出力が、ローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。また、トランジスタＴｒ１２がオフするため、トランジスタＴｒ５のベース電圧固定用のプルアップ抵抗Ｒ１２には電流が流れない。

このように、この第１変更例に係る電源回路装置を用いれば、ＢＧＲ回路１から発生する電圧を増幅し、その増幅した電圧が所定値に達したときにスイッチ回路ＳＷ２をオンすることができる。
したがって、ＢＧＲ回路１の発生する基準電圧Ｖｒｅｆが小さく、ＢＧＲ回路１が安定動作領域に入ったことを検出するために必要な電圧が小さい場合であっても、ＢＧＲ回路１の発生する電圧を増幅することにより、ＢＧＲ回路１が安定動作領域に入ったことを検出することができるため、ＢＧＲ回路１が安定動作領域に入ったときに確実にスイッチ回路ＳＷ２をオンすることができる。

また、上記第１変更例に係る電源回路装置は、ＢＧＲ起動検出回路３およびスイッチ回路ＳＷ２の構成以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

［第３実施形態の第２変更例］
図１１は、第３実施形態の第２変更例を示す回路図である。この電源回路装置は、駆動電源生成回路の出力トランジスタとして、ＮＰＮトランジスタを用いることを特徴とする。トランジスタＴｒ１１のベースには、そのベース電圧を固定するためのプルダウン抵抗Ｒ１１の一端が接続されており、プルダウン抵抗Ｒ１１の他端には、ＮＰＮトランジスタＴｒ１０のコレクタが接続されている。なお、図１１は、図８に示すトランジスタＴｒ１〜Ｔｒ４および定電流源５を省略して示している。

ＢＧＲ回路１から発生する電圧は、オペアンプ６によって差動増幅され、オペアンプ６の出力電流が所定値に達すると、トランジスタＴｒ７がオフし、トランジスタＴｒ８，Ｔｒ１０がオフする。そして、トランジスタＴｒ９がオンし、ＣＭＯＳインバータ７の出力が、ローレベルからハイレベルに反転し、ＣＭＯＳトランスファゲート８がオンする。また、トランジスタＴｒ１０がオフするため、プルダウン抵抗Ｒ１１には電流が流れない。

また、上記第２変更例に係る電源回路装置は、駆動電源生成回路の出力トランジスタとして、ＮＰＮトランジスタを使用している点と、ＢＧＲ起動検出回路３の構成が一部異なる以外は、前述の第１変更例に係る電源回路装置と同じ構成であるため、第１変更例の電源回路装置と同じ効果を奏することができる。

［第３実施形態の他の変更例］
ＢＧＲ起動検出回路３は、図４に示したように、ＮＭＯＳトランジスタＭ１に代えてＮＰＮバイポーラトランジスタを用いる構成でもよい。また、図５に示したように、分圧抵抗Ｒ５に代えてダイオードを用いる構成でもよい。さらに、図７に示したように、増幅回路を用いる構成でもよい。

〈第４実施形態〉
次に、この発明の第４実施形態に係る電源回路装置について説明する。図１２は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、駆動電源生成回路１１を構成するオペアンプ４への電源供給ラインを開閉することにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
トランジスタＴｒ４のエミッタは外部電源Ｖｃｃに接続されており、コレクタは、電源供給ラインＬ３を介してオペアンプ４と電気的に接続されている。電源供給ラインＬ３には、それを開閉するスイッチ回路ＳＷ３が電気的に接続されている。

スイッチ回路ＳＷ３は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成されている。たとえば、スイッチ回路ＳＷ３は、図７に示したＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８からなるＣＭＯＳトランスファゲート型のアナログスイッチ回路により構成することができる。
ＢＧＲ起動検出回路３は、スイッチ回路ＳＷ３と電気的に接続されている。ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＢＧＲ起動検出回路３が出力する制御信号により、スイッチ回路ＳＷ３がオンし、駆動電源生成回路１１が動作を開始する。

上記第４実施形態に係る電源回路装置は、スイッチ回路ＳＷ３をオペアンプ４に対する電源供給ラインＬ３に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

［第４実施形態の変更例］
図２６は、第４実施形態の変更例を示す回路図である。ＢＧＲ起動検出回路３は、分圧抵抗Ｒ５，Ｒ６、定電流源９およびＮＭＯＳトランジスタＭ１から構成される。分圧抵抗Ｒ５の一端は、ＢＧＲ回路１の出力と、駆動電源生成回路１１を構成するオペアンプ４の反転入力端子とを電気的に接続する出力ラインＬ１と電気的に接続されている。ＮＭＯＳトランジスタＭ１のドレインは、定電流源を介してトランジスタＴｒ１３のコレクタに接続されている。トランジスタＴｒ１３のエミッタは、外部電源Ｖｃｃに接続されており、ベースは、トランジスタＴｒ４のベースに接続されている。

そして、ＢＧＲ回路１の発生する基準電圧Ｖｒｅｆが９０％未満のときは、定電流源９がオフしており、トランジスタＴｒ１３がオフしているため、トランジスタＴｒ４からオペアンプ４へ電流が供給されない。
上記変更例に係る電源回路装置は、ＢＧＲ起動検出回路３およびスイッチ回路ＳＷ３の構成以外は、前述の第４実施形態の電源回路装置と同じ構成であるため、第４実施形態の電源回路装置と同じ効果を奏することができる。

〈第５実施形態〉
次に、この発明の第５実施形態に係る電源回路装置について説明する。図１３は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、駆動電源生成回路１１の出力トランジスタＴｒ５の出力ラインを開閉することにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
出力トランジスタＴｒ５のコレクタに接続された出力ラインＬ４には、その出力ラインＬ４を開閉するスイッチ回路ＳＷ４が電気的に接続されている。

ＢＧＲ起動検出回路３は、スイッチ回路ＳＷ４と電気的に接続されている。ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＢＧＲ起動検出回路３が出力する制御信号により、スイッチ回路ＳＷ４がオンし、駆動電源生成回路１１が動作を開始する。

図１４は、スイッチ回路ＳＷ４の具体例を示す回路図である。同図に示すように、スイッチ回路ＳＷ４としてＮＭＯＳトランジスタＭ２を用いることもできる。ＮＭＯＳトランジスタＭ２のドレインが、出力トランジスタＴｒ５の出力ラインＬ４と、ゲートがＢＧＲ起動検出回路３とそれぞれ接続されている。ＮＭＯＳトランジスタＭ２のソースは、分圧抵抗Ｒ１の一端と接続されている。
ＢＧＲ起動検出回路３がハイレベルの制御信号を出力すると、ＮＭＯＳトランジスタＭ２がオンし、出力トランジスタＴｒ５から分圧抵抗Ｒ１に電流が流れ、駆動電源生成回路１１が動作を開始する。

図１５は、図１４の変更例を示す回路図である。図１４に示した回路図と異なる点は、出力トランジスタＴｒ５のコレクタにドレインを接続したＮＭＯＳトランジスタＭ２のソースから出力電圧Ｖｏｕｔを取出す点である。ＮＭＯＳトランジスタＭ２の出力ラインＬ５には、分圧抵抗Ｒ１の一端が接続されている。
ＢＧＲ起動検出回路３がハイレベルの制御信号を出力すると、ＮＭＯＳトランジスタＭ２がオンし、出力トランジスタＴｒ５からＮＭＯＳトランジスタＭ２を介して分圧抵抗Ｒ１に電流が流れ、駆動電源生成回路１１が動作を開始する。

上記第５実施形態に係る電源回路装置は、スイッチ回路ＳＷ４を出力トランジスタＴｒ５の出力側に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

〈第６実施形態〉
次に、この発明の第６実施形態に係る電源回路装置について説明する。図１６は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、駆動電源生成回路１１の出力トランジスタＴｒ５の入力ラインを開閉することにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
出力トランジスタＴｒ５のエミッタに接続された入力ラインＬ６には、その入力ラインＬ６を開閉するスイッチ回路ＳＷ５が電気的に接続されている。

ＢＧＲ起動検出回路３は、スイッチ回路ＳＷ５と電気的に接続されている。ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達すると、ＢＧＲ起動検出回路３が出力する制御信号により、スイッチ回路ＳＷ５がオンし、駆動電源生成回路１１が動作を開始する。

図１７は、スイッチ回路ＳＷ４の具体例を示す回路図である。同図に示すように、スイッチ回路ＳＷ５としてＮＭＯＳトランジスタＭ２を用いることもできる。ＮＭＯＳトランジスタＭ２のドレインが、外部電源Ｖｃｃの入力ラインＬ６と、ゲートがＢＧＲ起動検出回路３とそれぞれ接続されている。ＮＭＯＳトランジスタＭ２のソースは、出力トランジスタＴｒ５のエミッタと接続されている。
ＢＧＲ起動検出回路３がハイレベルの制御信号を出力すると、ＮＭＯＳトランジスタＭ２がオンし、外部電源ＶｃｃからＮＭＯＳトランジスタＭ２を介して出力トランジスタＴｒ５に電流が流れ、駆動電源生成回路１１が動作を開始する。

上記第６実施形態に係る電源回路装置は、スイッチ回路ＳＷ４を出力トランジスタＴｒ５の入力側に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

〈第７実施形態〉
次に、この発明の第７実施形態に係る電源回路装置について説明する。図１８は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、駆動電源生成回路１１を構成するオペアンプ４内部の出力段をオン・オフすることにより、駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。
オペアンプ４は、差動入力回路４ｂと、この差動入力回路４ｂからの出力電圧を増幅するトランジスタＴｒ１２と、このトランジスタＴｒ１２へ外部電源Ｖｃｃから電流を救急する定電流源４ａとを備える。外部電源Ｖｃｃと定電流源４ａとを接続する電源供給ラインＬ７には、スイッチ回路ＳＷ６が接続されている。

スイッチ回路ＳＷ６は、ＭＯＳＦＥＴまたはバイポーラトランジスタなどの半導体素子を用いて構成されている。たとえば、スイッチ回路ＳＷ６は、図７に示したＣＭＯＳインバータ７およびＣＭＯＳトランスファゲート８からなるＣＭＯＳトランスファゲート型のアナログスイッチ回路により構成することができる。
ＢＧＲ起動検出回路３がアクティブの制御信号を出力すると、スイッチ回路ＳＷ６がオンし、外部電源Ｖｃｃから定電流源４ａに電流が流れ、トランジスタＴｒ１２がオンするため、オペアンプ４が動作を開始する。

上記第７実施形態に係る電源回路装置は、スイッチ回路ＳＷ６をオペアンプ４内部の出力段に接続した以外は、前述の第１実施形態の電源回路装置と同じ構成であるため、第１実施形態の電源回路装置と同じ効果を奏することができる。

〈第８実施形態〉
次に、この発明の第８実施形態に係る電源回路装置について説明する。図１９は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、センサ装置に備えられたセンサ本体１２へ駆動電源を供給する駆動電源生成回路１１の動作開始タイミングを制御することを特徴とする。なお、ＢＧＲ起動検出回路３から出力される制御信号によってオン・オフするスイッチ回路は、前述の各実施形態において説明したものと同じである。

ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達し、Ａ／Ｄ変換回路１３が規定誤差範囲内で動作可能な状態になると、ＢＧＲ起動検出回路３がアクティブの制御信号を駆動電源生成回路１１へ出力する。そして、駆動電源生成回路１１が動作を開始し、駆動電源生成回路１１がセンサ本体１２およびＡ／Ｄ変換回路１３へ駆動電源を供給する。

つまり、外部電源Ｖｃｃが急激に立ち上がり、ＢＧＲ回路１が安定動作領域に入る前に駆動電源生成回路１１が駆動電源をセンサ本体１２に供給するおそれがない。
したがって、Ａ／Ｄ変換回路１３が不定状態のときに、センサ本体１２が出力したセンサ信号がＡ／Ｄ変換回路１３に入力されることにより、Ａ／Ｄ変換回路１３が誤動作するおそれがない。

また、マイコン１３から出力されるデジタル信号をアナログ信号に変換するＤ／Ａ変換回路を備える構成の場合は、ＢＧＲ回路１が安定動作領域に入り、Ｄ／Ａ変換回路が規定誤差の範囲内で動作可能な状態になったときに、ＢＧＲ起動検出回路３からアクティブの制御信号を駆動電源生成回路へ出力し、駆動電源生成回路の動作を開始させる。

〈第９実施形態〉
次に、この発明の第９実施形態に係る電源回路装置について説明する。図２０は、この実施形態に係る電源回路装置の回路図である。

この実施形態に係る電源回路装置は、ＢＧＲ回路１が安定動作領域に入り、Ａ／Ｄ変換回路１３が規定誤差範囲内で動作可能な状態になるまで、Ａ／Ｄ変換回路１３がマイコンへ固定のデジタル値を出力することを特徴とする。

Ａ／Ｄ変換回路１３は、ＢＧＲ起動検出回路３からアクティブの制御信号を入力するまでは、固定のデジタル値を出力する制御回路（請求項３に記載の制御回路）を備える。そして、ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達し、Ａ／Ｄ変換回路１３が規定誤差範囲内で動作可能な状態になると、ＢＧＲ起動検出回路３がアクティブの制御信号をＡ／Ｄ変換回路１３へ出力する。そして、Ａ／Ｄ変換回路１３が、センサ本体１２から入力したアナログのセンサ信号をデジタル信号に変換し、それをマイコン１３へ出力する。

つまり、外部電源Ｖｃｃが急激に立ち上がり、ＢＧＲ回路１が安定動作領域に入る前にＡ／Ｄ変換回路１３が誤動作してしまい、マイコン１３へ誤ったデジタル信号を出力するおそれがない。

また、マイコン１３から出力されるデジタル信号をアナログ信号に変換するＤ／Ａ変換回路を備える構成の場合は、そのＤ／Ａ変換回路とＢＧＲ起動検出回路３とを接続する。Ｄ／Ａ変換回路は、ＢＧＲ起動検出回路３からアクティブの制御信号を入力するまでは、次段のアナログ回路に固定電圧を出力する。そして、ＢＧＲ回路１の発生する電圧が基準電圧Ｖｒｅｆの９０％に達し、Ｄ／Ａ変換回路が規定誤差範囲内で動作可能な状態になると、ＢＧＲ起動検出回路３がアクティブの制御信号をＤ／Ａ変換回路へ出力する。そして、Ｄ／Ａ変換回路が、マイコン１３から入力するデジタル信号をアナログ信号に変換する処理を開始する。

また、この発明に係る電源回路装置は、センサ装置以外の装置であって、Ａ／Ｄ変換回路またはＤ／Ａ変換回路を備えるものにも適用することができる。また、この発明に係る電源回路装置は、ＢＧＲ回路１が安定動作領域に入らないと正常動作しないおそれのある回路に対しても適用することができる。

１・・ＢＧＲ回路（基準電圧発生回路）、
２・・ＰＯＲ信号生成回路（制御信号出力回路）、
３・・ＢＧＲ起動検出回路（起動検出回路）、１１・・駆動電源生成回路、
ＳＷ１〜ＳＷ６・・スイッチ回路（請求項１，２に記載の制御回路）。

Claims (8)

1. 外部から供給される外部電源に基づいて基準電圧を発生する基準電圧発生回路と、
   前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路と、
   前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて、他の回路を駆動するための駆動電源を生成する駆動電源生成回路と、
   前記駆動電源生成回路の生成する前記駆動電源の電圧が前記基準電圧を超えて閾値電圧に達したときに前記他の回路へ制御信号を出力する制御信号出力回路と、
   前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出したことを条件に、前記制御信号出力回路が前記閾値電圧を検出可能な状態になったタイミングよりも遅れて、前記駆動電源の電圧が前記閾値電圧に達するように前記駆動電源生成回路の動作開始タイミングを制御する制御回路と、
   を備えることを特徴とする電源回路装置。
2. 信号を出力する第１の回路と、前記第１の回路から出力された前記信号に対して所定の処理を行って出力する第２の回路とに接続された電源回路装置において、
   外部から供給される外部電源に基づいて基準電圧を発生する基準電圧発生回路と、
   前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路と、
   前記第１の回路を駆動するための駆動電源を、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて生成する駆動電源生成回路と、
   前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出したことを条件にして動作を開始するように前記駆動電源生成回路の動作開始タイミングを制御する制御回路と、
   を備えることを特徴とする電源回路装置。
3. 信号を出力する第１の回路と、前記第１の回路から出力された前記信号に対して所定の処理を行って出力する第２の回路とに接続された電源回路装置において、
   外部から供給される外部電源に基づいて基準電圧を発生する基準電圧発生回路と、
   前記基準電圧発生回路が安定動作領域に入ったことを検出する起動検出回路と、
   前記第１の回路を駆動するための駆動電源を、前記外部電源と、前記基準電圧発生回路から発生する前記基準電圧とに基づいて生成する駆動電源生成回路と、
   前記起動検出回路が前記基準電圧発生回路が前記安定動作領域に入ったことを検出するまで、前記第２の回路の出力を固定する制御回路と、
   を備えることを特徴とする電源回路装置。
4. 前記制御信号出力回路は、
   前記外部電源が供給されたときにアクティブ状態のパワーオンリセット信号を前記他の回路へ出力し、かつ、前記駆動電源生成回路の生成する前記駆動電源の電圧が前記基準電圧を超えて前記閾値電圧に達したときに前記パワーオンリセット信号を非アクティブ状態に変化させるように構成されてなることを特徴とする請求項１に記載の電源回路装置。
5. 前記制御回路は、
   前記駆動電源生成回路の動作を開始および停止させる半導体素子からなるスイッチング回路を備えることを特徴とする請求項１、請求項２および請求項４のいずれか１つに記載の電源回路装置。
6. 前記スイッチング回路は、
   前記基準電圧の前記駆動電源生成回路への供給を開始および停止させるものであることを特徴とする請求項５に記載の電源回路装置。
7. 前記スイッチング回路は、
   前記外部電源の前記駆動電源生成回路への供給を開始および停止させるものであることを特徴とする請求項５に記載の電源回路装置。
8. 前記スイッチング回路は、
   前記駆動電源生成回路における前記駆動電源の生成を開始および停止させるものであることを特徴とする請求項５に記載の電源回路装置。

Images