JP2010153755A - 静電保護回路 - Google Patents

Abstract

【課題】半導体装置の内部回路を静電気放電から保護するためのダイオードを備えた静電保護回路において、本来の静電保護回路を維持しつつダイオードの寄生容量による内部回路への影響を小さくすること。
【解決手段】半導体装置の内部回路を静電気放電から保護するための静電保護ダイオードを備えた静電保護回路において、正電源端子側の第１の静電保護ダイオードに対しては、アノードが正電源端子側となるように補助ダイオードを直列に接続し、また負電源端子側の第２の静電保護ダイオードに対しては、アノードが信号端子側となるように補助ダイオードを直列に接続する。
【選択図】図１

Description

本発明は、半導体装置の内部回路を静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）から保護する静電保護回路に関する。

図１０は半導体装置であるＩＣチップを示し、１は基板、８は正電源電圧が印加される正電源端子に相当する電極パッド、９は負電源電圧が印加される負電源端子に相当する電極パッド、６は内部回路１４に対して外部から高周波信号が入力される、あるいは外部に高周波信号が出力される信号端子に相当する電極パッドである。一般にＩＣチップには、例えば作業者などが当該ＩＣチップに接触することによって生じる静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）から内部回路１４を保護するための静電保護回路１００が信号端子である電極パッド６毎に設けられている。

静電保護回路１００は、例えば内部回路１４を含む集積回路内に設けられ、図１１に示すように電極パッド６から内部回路１４に至る導電路１５と正電源端子８との間に、アノードが導電路１５側となるように接続された第１の静電保護ダイオード１１と、前記導電路１５と負電源端子９と間にアノードが負電源端子９側となるように接続された第２の静電保護ダイオード１２と、により構成される。従って、例えば正電源端子８と電極パッド６との間あるいは電極パッド６と負電源端子９との間に静電気により例えば１０００Ｖ程度の大きな電圧が印加された場合には、静電保護ダイオード１１（１２）がブレークダウンして、内部回路１４への静電気放電が防止される。静電保護ダイオード１１（１２）のブレークダウン電圧は例えば１０Ｖ程度とされる。

しかし、静電保護ダイオード１１、１２には寄生容量、主にＰＮ接合部におけるジャンクション容量が生じるので、内部回路１４に悪影響を与える。具体的には、ディジタル処理用のＩＣではクロックの速度低下が起こり、また発振回路では発振マージンが低下し、また制御電圧の調整幅が低下する。
特許文献１、２には、電気回路を保護する保護回路について記載されているが、上記の課題については何ら検討されていない。

特開２００１−１１０９９３（段落００２７、図１） 特開２００５−０７２６０７（段落００１６〜００１７、図２）

本発明はこのような事情に基づいてなされたものであり、その目的は、半導体装置の内部回路を静電気放電から保護するためのダイオードを備えた静電保護回路において、本来の静電保護機能を維持しつつダイオードの寄生容量による内部回路への影響を抑えることのできる静電保護回路を提供することにある。

本発明の保護回路は、
高周波信号を入力あるいは出力する信号端子を備えた半導体装置の内部回路を静電気から保護するための保護回路において、
正電源端子と信号端子との間に、アノードが当該信号端子側となるように接続された第１の静電保護ダイオードと、
負電源端子と前記信号端子との間に、アノードが当該負電源端子側となるように接続された第２の静電保護ダイオードと、
前記正電源端子と前記信号端子との間に前記第１の静電保護ダイオードと直列に設けられ、アノードが前記正電源端子側となるように接続された第１の補助ダイオードと、
前記負電源端子と前記信号端子との間に前記第２の静電保護ダイオードと直列に設けられ、アノードが前記信号端子側となるように接続された第２の補助ダイオードと、を備えたことを特徴とする。

前記保護回路は、前記第１の補助ダイオードに並列に且つ前記第１の静電保護ダイオードに直列に設けられた第１のバイアス抵抗と、
前記第２の補助ダイオードに並列に且つ前記第２の静電保護ダイオードに直列に接続された第２のバイアス抵抗と、を備えていることが好ましい。
前記第１の補助ダイオード及び前記第２の補助ダイオードは、いずれも複数直列に配置されていても良い。
正電源端子側及び負電源端子側の各保護回路において、バイアス抵抗の抵抗値をｒ、静電保護ダイオードの寄生容量成分をＣ、半導体装置に対して入力あるいは出力される信号の周波数をｆｓとすると、ｆｓ＜１／（２π・Ｃ・ｒ）であることが好ましい。
前記第１の静電保護ダイオード、前記第２の静電保護ダイオード、前記第１の補助ダイオード及び前記第２の補助ダイオードの直列回路に対して並列に設けられ、アノードが前記負電源端子側となるように接続されたバイパス用ダイオードを備えていることが好ましい。

本発明によれば、半導体装置の内部回路を静電気放電から保護するための静電保護ダイオードを備えた静電保護回路において、正電源端子側の第１の静電保護ダイオードに対しては、アノードが正電源端子側となるように補助ダイオードを直列に接続し、また負電源端子側の第２の静電保護ダイオードに対しては、アノードが信号端子側となるように補助ダイオードを直列に接続している。従って各ダイオードの寄生容量が直列接続されるので、保護回路の容量が小さくなり、ダイオードの寄生容量による内部回路への悪影響を抑えることができる。そして静電保護作用が働く時に静電保護回路に加わる電圧の増加分は補助ダイオードの順方向電圧であるから、小さな電圧であり、このため本来の静電保護機能は維持される。更に静電保護ダイオードの寄生容量は周波数信号のレベルに応じて変動するが、補助ダイオードに並列にバイアス抵抗を接続することにより静電保護ダイオードに印加される直流レベルが低くなるため、上記の変動の程度が小さくなり、内部回路への悪影響をより一層抑えることができる。

［第１の実施の形態］
図１は本発明の静電保護回路２０の実施の形態を示す回路図である。電極パッド６は信号端子例えば信号入力端子をなすものであり、正電源端子８及び負電源端子９は、図１０に示す半導体装置に対応させると夫々電極パッド８、９に相当する。正電源端子８及び負電源端子９としては、電界効果トランジスタへの供給電源としては＋Ｖ_ＤＤ、グランドを記載してあるが、これらに限られるものではなく、負電源端子９は−Ｖ_ＤＤであっても良い。図１に示す静電保護回路２０は、従来の図１１に示す回路に対し、補助ダイオード３０、３１と、バイパス用ダイオード３２と、を付加して構成されている。即ち電極パッド６と内部回路１４との間の導電路１５と、正電源端子８と、の間に設けられた第１の静電保護ダイオード１１に対して、例えば３つの第１の補助ダイオード３０の直列回路が直列に接続されている。各補助ダイオード３０は、アノードが正電源端子８側となるように設けられている。また、電極パッド６と内部回路１４との間の導電路１５と、負電源端子９と、の間に設けられた第２の静電保護ダイオード１２に対して、例えば３つの第２の補助ダイオード３１の直列回路が直列に接続されている。各補助ダイオード３１は、アノードが導電路１５側となるように設けられている。

これらの静電保護ダイオード１１、１２のブレークダウン電圧Ｖｂは、各々例えば１０Ｖとなっている。また、補助ダイオード３０、３１の順方向のフォワード電圧Ｖｆは、例えば各々０．６Ｖ程度となっている。従って、正電源端子８から電極パッド６に静電電流が流れるように静電気による電圧が加わった場合には、あるいは電極パッド６から負電源端子９に静電電流が流れるように静電気による電圧が加わった場合には、ダイオード１１、１２、３０、３１間の電圧は１１．８Ｖとなり、この電圧が内部回路１４に印加されることになる。

また、ダイオード１１、１２、３０、３１の寄生容量を夫々Ｃ_１１、Ｃ_１２、Ｃ_３０、Ｃ_３１とすると、これらのダイオード１１、１２、３０、３１が直列に接続されるため、これらの寄生容量Ｃ_１１、Ｃ_１２、Ｃ_３０、Ｃ_３１の合計の寄生容量をＣとすると、１／Ｃ_１１＋１／Ｃ_１２＋１／Ｃ_３０＋１／Ｃ_３１＝１／Ｃとなる。そのため、各寄生容量Ｃ_１１、Ｃ_１２、Ｃ_３０、Ｃ_３１が同じであれば、正電源端子８側の保護回路２０の寄生容量Ｃａ、負電源端子９側の各保護回路２０の寄生容量Ｃｂは、静電保護ダイオード１１（１２）を１個設けた場合と比べて各々１／４となる。

また、正電源端子８と負電源端子９との間には、ダイオード１１、１２、３０、３１群に対して並列にバイパス導電路４０が接続されており、このバイパス導電路４０には、負電源端子９側にアノードが接続されるようにバイパス用ダイオード３２が設けられている。このバイパス用ダイオード３２についても、順方向のフォワード電圧Ｖｆは、例えば０．６Ｖとなっている。

次に、この静電保護回路２０の静電保護機能（作用）について説明する。通常時には、図２に示すように、例えば０Ｖをローレベル、＋５．０Ｖをハイレベルとする周波数信号である矩形波信号が電極パッド６に入力されるが、正電源端子８あるいは負電源端子９と電極パッド６との間に静電気による高電圧が印加されると、図３〜図６に示すように静電保護作用が働く。

先ず、負電源端子９と電極パッド６との間に、電極パッド６の電位が正となる例えば１０００Ｖ程度の電圧が印加された場合には、第２の静電保護ダイオード１２がブレークダウンし、図３（ａ）に示すように、電極パッド６から負電源端子９に向けて電流が流れる。内部回路１４に対して印加される電圧Ｖｃは、図３（ｂ）に示すように、静電保護ダイオード１２のブレークダウン電圧Ｖｂと３個の補助ダイオード３１のフォワード電圧（Ｖｆ×３）との合計電圧（Ｖｂ＋３Ｖｆ）に瞬時に維持される。この例では、電圧Ｖｃは１１．８（１０＋３×０．６）Ｖとなる。

また、負電源端子９と電極パッド６との間に、電極パッド６の電位が負となる例えば１０００Ｖ程度の電圧が印加された場合には、第１の静電保護ダイオード１１がブレークダウンし、図４（ａ）に示すように、負電源端子９からバイパス導電路４０を介して電極パッド６に向けて電流が流れる。内部回路１４に対して印加される電圧Ｖｃは、図４（ｂ）に示すように、静電保護ダイオード１１のブレークダウン電圧Ｖｂと３個の補助ダイオード３０のフォワード電圧（Ｖｆ×３）とバイパス用ダイオード３２のフォワード電圧Ｖｆとの合計値（Ｖｂ＋４Ｖｆ）に瞬時に維持される。この例では、電圧Ｖｃは１２．４（１０＋４×０．６）Ｖとなる。

正電源端子８と電極パッド６との間に、電極パッド６の電位が正となる例えば１０００Ｖ程度の電圧が印加された場合には、第２の静電保護ダイオード１２がブレークダウンし、図５（ａ）に示すように、電極パッド６からバイパス導電路４０を介して正電源端子８に向けて電流が流れる。内部回路１４に対して印加される電圧Ｖｃは、図５（ｂ）に示すように、静電保護ダイオード１２のブレークダウン電圧Ｖｂと３個の補助ダイオード３１のフォワード電圧（Ｖｆ×３）とバイパス用ダイオード３２のフォワード電圧Ｖｆとの合計値（Ｖｂ＋４Ｖｆ）に瞬時に維持される。この例では、電圧Ｖｃは１２．４（１０＋４×０．６）Ｖとなる。

更に、正電源端子８と電極パッド６との間に、電極パッド６の電位が負となる例えば１０００Ｖ程度の電圧が印加された場合には、第１の静電保護ダイオード１１がブレークダウンし、図６（ａ）に示すように、正電源端子８から電極パッド６に向けて電流が流れる。内部回路１４に対して印加される電圧Ｖｃは、図６（ｂ）に示すように、静電保護ダイオード１１のブレークダウン電圧Ｖｂと３個の補助ダイオード３０のフォワード電圧（Ｖｆ×３）との合計値（Ｖｂ＋３Ｖｆ）に瞬時に維持される。この例では、電圧Ｖｃは１１．８（１０＋３×０．６）Ｖとなる。

上述の実施の形態によれば、半導体装置の内部回路１４を静電気放電から保護するための静電保護ダイオード１１、１２を備えた静電保護回路２０において、正電源端子８側の第１の静電保護ダイオード１１に対しては、アノードが正電源端子８側となるように補助ダイオード３０を直列に接続し、また負電源端子９側の第２の静電保護ダイオード１２に対しては、アノードが電極パッド６側となるように直列に接続している。従って、各ダイオード１１、１２、３０、３１の寄生容量Ｃ_１１、Ｃ_１２、Ｃ_３０、Ｃ_３１が直列接続されるので、保護回路２０の容量Ｃａ、Ｃｂが各々小さくなり、ダイオード１１、１２の寄生容量Ｃ_１１、Ｃ_１２による内部回路１４への悪影響を抑えることができる。そして、静電保護作用が働く時に静電保護回路２０に加わる電圧Ｖｃの増加分は、補助ダイオード３０、３１、３２の順方向電圧Ｖｆであるから、小さな電圧であり、このため本来の静電保護機能は維持される。従って、ディジタル処理用のＩＣではクロックの速度低下を抑えることができ、また発振回路では発振マージン及び制御電圧の調整幅の低下を抑えることができる。

補助ダイオード３０、３１を複数設ける場合、バイパス用ダイオード３２を設けないと、負電源端子９と電極パッド６との間に電極パッド６の電位が負となる電圧が印加された場合及び正電源端子８と電極パッド６との間に電極パッド６の電位が正となる電圧が印加された場合には、補助ダイオード３０（３１）の接続数分のブレーク電圧が内部回路１４に印加されることになる。このため、バイパス用ダイオード３２を設けて高電圧印加時における内部回路１４への印加電圧をＶｂ＋４Ｖｆの大きさに抑えることが好ましい。このバイパス用ダイオード３２は、補助ダイオード３０（３１）を複数個設ける場合に利点があるが、補助ダイオード３０（３１）が１個の場合においても設けても良い。

既述の図１では、補助ダイオード３０、３１の接続数量（挿入数）ｎについては、夫々３つずつ配置したが、夫々１箇所ずつとしても良いし、４箇所以上配置しても良い。この時、補助ダイオード３０、３１の数量ｎを増やす程、静電気が発生した時に内部回路１４に印加される電圧Ｖｃが僅かに例えば０．６Ｖずつ増加していくことから、これらの補助ダイオード３０、３１の数量ｎは、半導体装置の用途や要求される性能のレベルに応じて適宜設定される。
また、補助ダイオード３０、３１を各々同じ数だけ配置したが、数量ｎを補助ダイオード３０、３１の各々において変えても良く、例えば一方を１箇所に配置して、他方を３箇所としても良い。

また、静電保護ダイオード１１（１２）と補助ダイオード３０（３１）とを電極パッド６側からこの順番で配列したが、この配列順序はこれらのダイオード１１（１２）と補助ダイオード３０（３１）とが直列に接続される構成であればどのような順番であっても良く、例えば図７に示すように、３つの補助ダイオード３０（３１）の間に静電保護ダイオード１１（１２）を挿入しても良い。また、この静電保護ダイオード１１（１２）の挿入位置は、正電源端子８側と負電源端子９側との間で変えるようにしても良い。この図７では、第１の静電保護ダイオード１１を電極パッド６側から３番目に配置し、第２の静電保護ダイオード１２を電極パッド６側から４番目に配置している。

［第２の実施の形態］
上記の第１の実施の形態における保護回路２０では、内部回路１４と電極パッド６との間にある周波数の信号が発生することにより、静電保護ダイオード１１、１２のＰＮ接合部の空乏層の厚さつまり容量成分Ｃ_１１、Ｃ_１２が当該周波数信号の向きや大きさに応じて変調する場合がある。そして、ＩＣチップの内部回路１４の種類によっては、静電保護ダイオード１１、１２の容量成分Ｃ_１１、Ｃ_１２が変調すると、特性に悪影響を及ぼす場合がある。従って、この第２の実施の形態では、これらの容量成分Ｃ_１１、Ｃ_１２の変動を小さく抑えるようにしている。

具体的には、図８に示すように、既述の図１の保護回路２０において、３つの補助ダイオード３０（３１）と並列且つ静電保護ダイオード１１（１２）と直列となるように、第１のバイアス抵抗Ｒ１及び第２のバイアス抵抗Ｒ２を夫々接続している。これらの抵抗Ｒ１、Ｒ２により、第１の静電保護ダイオード１１及び第１の補助ダイオード３０の間の第１の部位Ｐ１における直流電位のレベルと、第２の静電保護ダイオード１２及び第２の補助ダイオード３１の間における第２の部位Ｐ２における直流電位のレベルと、が夫々抵抗Ｒ１及び抵抗Ｒ２の抵抗値ｒ_１、ｒ_２で決まる大きさに固定される。このため、電極パッド６と内部回路１４との間の導電路１５に周波数信号が流れた時に静電保護ダイオード１１、１２に印加される電圧の変化分が小さくなるので、静電保護ダイオード１１、１２の空乏層の厚さの変化分が小さくなり、この結果内部回路１４への悪影響が抑えられる。

この時、抵抗Ｒ１、Ｒ２の抵抗値ｒ_１、ｒ_２については、導電路１５を流れる信号の周波数が抵抗Ｒ１、Ｒ２の抵抗値ｒ_１、ｒ_２と、寄生容量Ｃ_１１及び寄生容量Ｃ_１２と、で決まるカットオフ周波数よりも小さくなるように設定することが望ましい。具体的には、内部回路１４に対して入力あるいは出力される電気信号の周波数をｆｓとすると、以下の式となり、このように設定することで抵抗Ｒ１、Ｒ２を接続したことによる周波数信号のレベル低下が避けられる。
ｆｓ＜１／（２π・Ｃ_１１・ｒ_１）
ｆｓ＜１／（２π・Ｃ_１２・ｒ_２）
これらの抵抗値ｒ_１（ｒ_２）について一例を挙げると、ｆｓが例えば１００ＭＨｚ、容量成分Ｃ_１１（Ｃ_１２）が０．１ｐＦの場合には、抵抗値ｒ_１（ｒ_２）は例えば２００ｋΩに設定される。

この実施の形態においても、補助ダイオード３０（３１）の数量ｎは１つ以上であれば良いし、補助ダイオード３０の数量ｎと補助ダイオード３１の数量ｎとを変えても良く、このような場合にも、補助ダイオード３０（３１）の一端側と他端側とに対して並列となりかつ静電保護ダイオード１１（１２）と直列となるように抵抗Ｒ１、Ｒ２が夫々配置される。

また、図９に示すように、補助ダイオード３０（３１）と電源端子８（９）との間に静電保護ダイオード１１（１２）を配置しても良い。この場合においても、補助ダイオード３０（３１）に並列となり且つ静電保護ダイオード１１（１２）と直列となるように抵抗Ｒ１、Ｒ２が夫々配置される。そして、ＩＣチップ１の内部回路１４と電極パッド６との間に交流電流が流れると、同様にこれらの抵抗Ｒ１、Ｒ２を設けない場合よりも静電保護ダイオード１１（１２）の容量成分Ｃ_１、Ｃ_１１の変調量が小さく抑えられる。このように抵抗Ｒ１、Ｒ２を設けるにあたり、一方側の静電保護ダイオード１１（１２）を図８のように電極パッド６側に設けて、他方側の静電保護ダイオード１２（１１）を図９のように電源端子９（８）側に設けても良い。

本発明の第１の実施の形態の静電保護回路が設けられたＩＣチップの一例を示した平面図である。 上記の静電保護回路において静電気が発生していない時の電流の流れる経路を示した模式図である。 上記の静電保護回路において静電気が発生した時に電流が流れる経路を示した模式図である。 上記の静電保護回路において静電気が発生した時に電流が流れる経路を示した模式図である。 上記の静電保護回路において静電気が発生した時に電流が流れる経路を示した模式図である。 上記の静電保護回路において静電気が発生した時に電流が流れる経路を示した模式図である。 上記の第１の実施の形態の他の例の静電保護回路を示す回路図である。 本発明の第２の実施の形態における静電保護回路を示す回路図である。 上記の第２の実施の形態の他の例の静電保護回路を示す回路図である。 静電保護回路が設けられる半導体装置の一例を示す平面図である。 従来の静電保護回路を示す回路図である。

符号の説明

１ ＩＣチップ
２ パッケージ
６ 電極パッド
８ 正電源端子
９ 負電源端子
１１ 第１の静電保護ダイオード
１２ 第２の静電保護ダイオード
１４ 内部回路
１５ 導電路
２０ 静電保護回路
３０ 第１の補助ダイオード
３１ 第２の補助ダイオード
３２ バイパス用ダイオード
４０ バイパス導電路

Claims (5)

1. 高周波信号を入力あるいは出力する信号端子を備えた半導体装置の内部回路を静電気から保護するための保護回路において、
   正電源端子と信号端子との間に、アノードが当該信号端子側となるように接続された第１の静電保護ダイオードと、
   負電源端子と前記信号端子との間に、アノードが当該負電源端子側となるように接続された第２の静電保護ダイオードと、
   前記正電源端子と前記信号端子との間に前記第１の静電保護ダイオードと直列に設けられ、アノードが前記正電源端子側となるように接続された第１の補助ダイオードと、
   前記負電源端子と前記信号端子との間に前記第２の静電保護ダイオードと直列に設けられ、アノードが前記信号端子側となるように接続された第２の補助ダイオードと、を備えたことを特徴とする静電保護回路。
2. 前記第１の補助ダイオードに並列に且つ前記第１の静電保護ダイオードに直列に設けられた第１のバイアス抵抗と、
   前記第２の補助ダイオードに並列に且つ前記第２の静電保護ダイオードに直列に接続された第２のバイアス抵抗と、を備えたことを特徴とする請求項１に記載の静電保護回路。
3. 前記第１の補助ダイオード及び前記第２の補助ダイオードは、いずれも複数直列に配置されていることを特徴とする請求項１または２に記載の静電保護回路。
4. 正電源端子側及び負電源端子側の各保護回路において、バイアス抵抗の抵抗値をｒ、静電保護ダイオードの寄生容量成分をＣ、半導体装置に対して入力あるいは出力される信号の周波数をｆｓとすると、ｆｓ＜１／（２π・Ｃ・ｒ）であることを特徴とする請求項２または３に記載の静電保護回路。
5. 前記第１の静電保護ダイオード、前記第２の静電保護ダイオード、前記第１の補助ダイオード及び前記第２の補助ダイオードの直列回路に対して並列に設けられ、アノードが前記負電源端子側となるように接続されたバイパス用ダイオードを備えたことを特徴とする請求項１ないし４のいずれか一つに記載の静電保護回路。

Images