JP2010140421A - 電源回路、情報処理装置および電源制御方法 - Google Patents

Abstract

【課題】電源の制御にともなって発生する鳴りの強度を低下させること。
【解決手段】本願の開示する電源制御方法は、電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定工程と、判定工程によって制御信号が一定の周波数特性をもつと判定された場合に、電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整工程とを含む。この方法によれば、電源の制御にともなって発生する振動の周波数を分散させることができるので、電源の制御にともなって発生する鳴りの強度が低減される。
【選択図】 図１

Description

この発明は、電源回路、情報処理装置および電源制御方法に関し、特に、発生する鳴りの強度を低下させることができる電源回路、情報処理装置および電源制御方法に関する。

パーソナルコンピュータ（以下、「ＰＣ」という）の処理能力の向上は目覚しく、情報処理社会の発展に大きく貢献しているが、その一つの要因にＣＰＵ（Central Processing Unit）の性能が向上し続けていることが挙げられる。ところが、近年ではＣＰＵの性能と共にその消費電力と発熱量も増加しており、これらをいかにして一定の範囲内に抑えるかが問題になってきている。

このためＰＣの処理が軽い場合に、ＣＰＵ用電源の電圧をある程度下げることで消費電力を抑える制御方式がとられることが一般になってきている。特にモバイルＰＣでは、バッテリの保持時間を長くするためにも、この機能は必須となっている。

ここで、従来のＰＣ１０の構成について、図１２を参照しながら説明する。図１２に示すように、ＰＣ１０は、モバイルＰＣであり、ＣＰＵ１０１と、チップセット等の周辺ＬＳＩ（Large Scale Integration）１０２と、ハードディスク装置（ＨＤＤ）やキーボード等の各種入出力デバイス１０３と、ＵＳＢ（Universal Serial Bus）コネクタ１０４ａと、ＬＡＮ（Local Area Network）コネクタ１０４ｂと、外部モニタ出力コネクタ１０４ｃと、外部電力入力部１０５と、充電回路１０６と、各種電源１０７と、ＣＰＵコア電源１１０とを有する。

ＣＰＵ１０１は、各種演算処理を実行する。周辺ＬＳＩ１０２は、ＣＰＵ１０１の指示に従って、内蔵されている各種入出力デバイス１０３との間での情報のやりとりを制御する。また、周辺ＬＳＩ１０２は、ＵＳＢコネクタ１０４ａ、ＬＡＮコネクタ１０４ｂおよび外部モニタ出力コネクタ１０４ｃを介して、それぞれ、各種ＵＳＢ機器２３、各種通信機器２４および外部モニタ２５との間での情報のやりとりを制御する。

外部電力入力部１０５は、ＡＣアダプタ２１や、内蔵もしくは外付けのバッテリ２２から供給される電力を充電回路１０６、各種電源１０７およびＣＰＵコア電源１１０へ配分する。充電回路１０６は、バッテリ２２への充電を制御する。各種電源１０７は、ＣＰＵ１０１を除く各種部位を駆動するための電力を供給する。

ＣＰＵコア電源１１０は、電源制御部１１１と、発振回路１１８と、平滑回路１１９とを有し、ＣＰＵ１０１を駆動するための電力を供給する。発振回路１１８は、入力コンデンサやＦＥＴ（Field Effect Transistor）を含み、クロックパルスを生成する。平滑回路１１９は、コイルや出力コンデンサを含み、クロックパルスを平滑化し、電力としてＣＰＵ１０１へ供給する。

電源制御部１１１は、制御信号入力部１１２と、Ｄ／Ａコンバータ１１３と、リファレンス電圧生成部１１４と、エラーアンプ部１１５と、ＰＷＭ（Pulse Width Modulation）生成部１１６と、ドライバー部１１７とを有し、発振回路１１８を制御する。

制御信号入力部１１２は、ＣＰＵ１０１が出力する電源電圧制御信号を受信する。Ｄ／Ａコンバータ１１３は、電源電圧制御信号をアナログ変換し、リファレンス電圧生成部１１４は、アナログ変換された電源電圧制御信号に基づいて、基準電圧を生成する。エラーアンプ部１１５は、基準電圧と平滑回路１１９が出力する電圧とを比較し、その差を出力する。ＰＷＭ生成部１１６は、エラーアンプ部１１５の出力の大きさに応じてＰＷＭ変調した発振制御信号を出力し、ドライバー部１１７は、発振制御信号に基づいて発振回路１１８を駆動する。

かかる構成のＰＣ１０において、ＰＣの処理が軽い場合に、ＣＰＵ用電源の電圧をある程度下げることとしても、各種デバイスの制御等のために、周期的に電圧を復帰させて割り込み処理をする必要がある。そして、電圧を復帰させるには出力コンデンサに多くの電荷を与えることが必要であるため、ＣＰＵコア電源１１０では、周期的に大電流が発生することになる。

そして、大電流が流れると、コンデンサやコイルの内部では、発生する電磁場によって歪みが生じ、この歪みはプリント基板に伝播する。このため、図１３に示すように周期的に電圧が復帰すると、周期的にプリント基板が振動することとなる。そして、この周期が可聴周波数であった場合、プリント基板がスピーカの役割を担い、プリント基板全体からこの周期に応じた周波数の音が発生することになる。

このようにしてプリント基板の振動によって生じる音（以下、「鳴り」と称す）の大きさは、人の知覚できるレベルまで大きく、不快感を与えることが多い。

この鳴りは、コンデンサやコイルを、特殊なものにすることである程度緩和することができるが、その効果が限定的であったり、部品が非常に高価であったりする場合が多い。また、部品の配置や配線を工夫することでもある程度は鳴りを緩和することができるが、その効果も限定的であったり、他の部品や配線の影響を受けるため、そのノウハウが非常に難解であったりする場合が多い。

鳴りの問題を解決するため、特許文献１では、ＣＰＵの動作状態と停止状態の間歇制御を変更し、ＣＰＵが同一の周期で間歇動作しないようにする技術が提案されている。

特開２００１−１２５６９１号公報

しかしながら、特許文献１で提案されている技術のようにＣＰＵの間歇制御を変更することは、システム全体に影響を与え、重大な問題を生じさせるおそれがある。ＣＰＵ用電源の電圧を下げている間に周期的に電圧を復帰させて割り込み処理をするのは、例えば、各種デバイスの制御のためであり、ＣＰＵ側の間歇制御を一方的に変更したのでは、ＣＰＵ側の処理とデバイス側の処理の同期性が失われる可能性があるからである。

開示の技術は、発生する鳴りの強度を低下させることができる電源回路、情報処理装置および電源制御方法を提供することを目的とする。

本願の開示する電源回路は、一つの態様において、電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定手段と、前記判定手段によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整手段とを備える。

この態様によれば、電源を制御するための制御信号が一定の周波数特性をもつ場合には、電源に入力される電圧を変化させるタイミングを不規則に調整することとしたので、電源が電力を供給する対象の装置の動作を不安定にすることなく、発生する鳴りの強度を低下させることができる。

なお、本願の開示する電源回路の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも上述した課題を解決するために有効である。

本願の開示する電源回路、情報処理装置および電源制御方法の一つの態様によれば、発生する鳴りの強度を低下させることができるという効果を奏する。

以下に添付図面を参照して、本願の開示する電源回路、情報処理装置および電源制御方法の実施の形態を説明する。なお、以下の実施例では、本願の開示する電源制御方法を実行する情報処理装置の一例としてＰＣについて説明するが、本願の開示する電源制御方法は、携帯電話等の携帯端末やルータ装置等の通信装置のような各種の情報処理装置に適用できる。

まず、本実施例に係る電源制御方法について説明する。図１は、本実施例に係る電源制御方法について説明するための図である。図１に示すように、本実施例に係る電源制御方法は、ＣＰＵから入力される電源電圧制御信号の周期性を把握し、電源電圧制御信号に周期性があれば、電源電圧制御信号の出力開始タイミングを不規則な時間だけ前倒しする。

ＣＰＵがアクティブ（動作状態）からアイドル（停止状態）となった後に再びアクティブになる周期がｔで一定であると、通常の電源制御では、周期的に大電流が発生し、その周期に応じた周波数で、人が知覚できるレベルの鳴りが発生する。図１に示す例では、電源電圧制御信号の出力開始タイミングをｔ１、ｔ２もしくはｔ３のように不規則に前倒しし、出力電圧を上げるタイミングを変更している。このような制御により、大電流が発生する周期が分散し、発生する鳴りが、人に知覚されない程度に低減される。

このようにＣＰＵへの出力電圧を変化させる周期を変化させることは鳴りの低減に有効であるが、この制御をシステムの状態と関係なく行うと、システムの負荷が高いときに十分な電力が供給されずにシステムの動作が不安定になる。本実施例に係る電源制御方法では、電源電圧制御信号の出力開始タイミングを前倒しているだけであるため、ＣＰＵがアクティブの時には十分な電力の供給が行われることが保証され、システムの動作が不安定になることはない。

なお、消費電力を抑えることも重要であるため、前倒し時間はある程度短い範囲であることが望ましい。また、不規則な前倒し時間を決定する手法としては、ＣＰＵがもつ乱数発生機能を利用する手法や、特定の部品の温度を検知してその揺らぎを利用する手法などが考えられる。

次に、本実施例に係る電源制御方法を実行するＰＣ４０について説明する。なお、以下の説明では、既に説明した部分と同等の部分には既に説明した部分と同一の符号を付して、重複する説明を省略することとする。

図２は、ＰＣ４０の外観を示す図である。図２に示すように、ＰＣ４０は、第１ユニット４００と第２ユニット５００とを備える。そして、第１ユニット４００および第２ユニット５００は、第２ユニット５００が第１ユニット４００に対し矢印Ａ−Ａ方向に開閉自在であって、かつ、矢印Ｂ−Ｂ方向（垂直な回動軸のまわり）に回動自在となるように、二軸の連結部４５で連結されている。図２では、第２ユニット５００が第１ユニット４００に対し開いた状態（開状態）が示されている。

第１ユニット４００には、その上面を覆う上カバー９３に、キーボード４２１、トラックパッド４２２、左クリックボタン４２３、右クリックボタン４２４、および、第２ユニット５００を閉じたときに当該第２ユニット５００を係止する係止ユニット４２５が備えられている。この係止ユニット４２５には、第２ユニット５００側の留め具が入り込む係止穴４５１と、この係止穴４５１に入り込んだ留め具の係止を解除する係止解除ボタン４５２とが設けられている。

また、第１ユニット４００の側面には、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）等の光ディスクを搭載して駆動しアクセスする光ディスクドライブ４６０の開閉蓋４６１が外面に現れている。開閉蓋４６１には、それを押すことによって当該開閉蓋４６１が開くイジェクトボタン４６２が備えられている。

また、第１ユニット４００の上カバー９３の下側には、後述するＣＰＵ１０１やＣＰＵコア電源４１０等が内蔵されている。

ＰＣ４０の第２ユニット５００には、その前面に表示窓５３１を有するカバー５３０が備えられている。この表示窓５３１には、内蔵された表示パネル５４０が広がっている。さらに、第２ユニット５００では、表示パネル５４０よりも下側に複数の押しボタン５３２が設けられ、表示パネル５４０よりも上側には、この第２ユニット５００を閉じたときに第１ユニット４００の係止ユニット４２５に係止する留め具を備えた留め具ユニット５５０が備えられている。留め具ユニット５５０には２つの留め具があり、表示画面側の開口５５１ａから、２つの留め具のうちのいずれか一つの留め具５５２ａが突出している。

図３は、ＰＣ４０の機能構成を示すブロック図である。図３に示すように、ＰＣ４０は、ＣＰＵ１０１と、周辺ＬＳＩ１０２と、各種入出力デバイス１０３と、ＵＳＢコネクタ１０４ａと、ＬＡＮコネクタ１０４ｂと、外部モニタ出力コネクタ１０４ｃと、外部電力入力部１０５と、充電回路１０６と、各種電源１０７と、ＣＰＵコア電源４１０とを有する。

ＣＰＵコア電源４１０は、電源制御部４１１と、発振回路１１８と、平滑回路１１９とを有し、ＣＰＵ１０１を駆動するための電力を供給する。電源制御部４１１は、制御信号入力部１１２と、周波数特性検知部４１２と、バッファ回路４１３と、Ｄ／Ａコンバータ１１３と、リファレンス電圧生成部１１４と、エラーアンプ部１１５と、ＰＷＭ生成部１１６と、ドライバー部１１７とを有し、発振回路１１８を制御する。

周波数特性検知部４１２は、制御信号入力部１１２にて受信される電源電圧制御信号の周期性を把握し、電源電圧制御信号に周期性があれば、電源電圧制御信号の出力開始タイミングを不規則な時間だけ前倒しする。バッファ回路４１３は、電源電圧制御信号の周期性を検知するために必要な情報を一時的に記憶する。

図４は、図３に示した周波数特性検知部４１２の処理手順を示すフローチャートである。なお、ここでは、前倒し時間の最大値を周期の１０％とするものとする。

周波数特性検知部４１２は、スレッド１では、出力制御信号の入力を待ち（ステップＳ１０１）、出力制御信号が入力されると（ステップＳ１０１肯定）、スレッド２を開始させ、タイマを停止してタイマの値をカウンタ値としてスレッド２に通知する。そして、周波数特性検知部４１２は、出力制御信号を出力して、出力電圧を変更する処理を開始させる（ステップＳ１０２）。続いて、周波数特性検知部４１２は、タイマを再開させて（ステップＳ１０３）、ステップＳ１０１から処理手順を再開する。

そして、周波数特性検知部４１２は、スレッド２では、スレッド１から通知されたカウンタ値と、バッファ回路４１３に記憶させておいたカウンタ値とを比較する（ステップＳ２０１）。ここで、これらのカウンタ値が同程度の大きさでなければ（ステップＳ２０１否定）、電源電圧制御信号に周期性がないと考えられるので、周波数特性検知部４１２は、スレッド１から通知されたカウンタ値をバッファ回路４１３に記憶させ（ステップＳ２０２）、前倒し処理を行わずにスレッド２を終了させる（ステップＳ２０３）。

一方、カウンタ値が同程度の大きさであれば（ステップＳ２０１肯定）、電源電圧制御信号に周期性があると考えられるので、周波数特性検知部４１２は、下記の式（１）で算出されるＴだけウェイトとする（ステップＳ２０４）。

Ｔ＝ｂｔ×（１−１０／１００×ａ） ・・・（１）

ここで、ａは、０〜１までの値を取る乱数であり、ｂｔは、バッファ回路４１３に記憶させておいたカウンタ値である。この式（１）で得られるＴだけウェイトしたタイミングは、電源電圧制御信号が次に変化するタイミングよりも、ｂｔの０〜１０％だけ先倒しされたタイミングとなることが期待される。

そして、周波数特性検知部４１２は、ウェイトが完了した後、次の周期の電源電圧制御信号が出力され、出力電圧を変更する処理が開始されているか否かを確認する（ステップＳ２０５）。ここで、次の周期の電源電圧制御信号が出力されていれば（ステップＳ２０５肯定）、既に周期性が失われているため、周波数特性検知部４１２は、前倒し処理を行わずにスレッド２を終了させる（ステップＳ２０３）。

一方、次の周期の電源電圧制御信号が出力されていなければ（ステップＳ２０５否定）、周波数特性検知部４１２は、前倒しして出力制御信号を出力して、出力電圧を変更する処理を開始させ（ステップＳ２０６）、その後、スレッド２を終了させる（ステップＳ２０３）。

次に、本実施例に係る電源制御方法の効果について説明する。図５は、本実施例に係る電源制御方法の効果を示す図である。図５は、周波数が１ｋＨｚ程度の鳴りが発生する装置において、前倒し時間を最大１００μｓｅｃとして本実施例に係る電源制御方法を適用した場合の効果を示している。

周波数のピークの高さは、鳴りの強度と比例関係になり、本実施例に係る電源制御方法の適用前は、大きな鳴りが生じている。そして、本実施例に係る電源制御方法を適用することにより、ピークが１／５０未満に抑制され、鳴りが大きく低減されている。

上述したように、本実施例では、電源電圧制御信号を出力するタイミングを前倒しすることにより、出力電圧を上げるタイミングを不規則に変更することとしたので、鳴りの強度を低下させることができる。

なお、上記の例では、電源電圧制御信号を出力するタイミングを前倒しすることにより、出力電圧を上げるタイミングを不規則に変更することとしたが、電源電圧制御信号の出力を終了するタイミングを遅らせることによって、出力電圧を下げるタイミングを不規則に遅延させても同様の効果を得ることができる。

また、上記の例では、単一の周期性に対応する場合について説明したが、複数の周期性がある場合には、バッファ回路４１３を増やしてカウンタ値を複数世代保持できるようにし、スレッド２のステップＳ２０１での比較のパターン数を増やせばよい。

また、ＤＦＴ（Discrete Fourier transform； 離散フーリエ変換）やＦＦＴ（Fast Fourier Transform； 高速フーリエ変換）を用いて、バッファ回路４１３に記憶された複数世代の周期性を解析し、頻度の高い周期を検知することとしてもよい。

また、図６や図７に示すように、前倒し時間を利用して、その時間分だけ出力電圧を変更するスルーレートを緩くすることで、発生する大電流の電流量を抑える方法も、鳴りの強度を低下させるために有効である。スルーレートを緩くすることで、電圧を復帰させる際に発生する電流のレベルを低くすることができるためである。

実施例１で示した電源制御方法は、スイッチング電源の発振を低下させるためにも応用できる。スイッチング電源を有する従来のＰＣ３０の構成を図１４に示す。図１４に示すように、ＰＣ３０は、ＣＰＵ１０１と、周辺ＬＳＩ１０２と、各種入出力デバイス１０３と、ＵＳＢコネクタ１０４ａと、ＬＡＮコネクタ１０４ｂと、外部モニタ出力コネクタ１０４ｃと、外部電力入力部１０５と、充電回路１０６と、各種電源１０７と、電源回路３１０とを有する。

電源回路３１０は、スイッチング電源に相当し、電源制御部３１１と、発振回路１１８と、平滑回路１１９とを有する。電源制御部３１１は、リファレンス電圧生成部３１２と、エラーアンプ部３１３と、ＰＷＭ生成部３１４と、ドライバー部３１５とを有し、発振回路１１８を制御する。

リファレンス電圧生成部３１２は、基準電圧を生成する。エラーアンプ部３１３は、基準電圧と平滑回路１１９が出力する電圧とを比較し、その差を出力する。ＰＷＭ生成部３１４は、エラーアンプ部３１３の出力の大きさに応じてＰＷＭ変調した発振制御信号を出力する。この発振制御信号には、発振オン情報と、発振オフ情報とが含まれる。ドライバー部３１５は、発振制御信号に基づいて発振回路１１８を駆動する。

図１４に示したようなスイッチング電源は、図１５に示すように、外的要素の変化によって発振の周期が変化することがあるが、外的要素が一定の間は、発振の周期が一定になることが多い。そして、発振の周期が一定となると、それが原因で鳴りを生じさせることがある。

図８は、本実施例に係る電源制御方法について説明するための図である。図８に示すように、発振の周期を変化させることにより、鳴りの強度を低下させることができる。

次に、本実施例に係る電源制御方法を実行するＰＣ５０について説明する。図９は、ＰＣ５０の機能構成を示すブロック図である。図９に示すように、ＰＣ５０は、ＣＰＵ１０１と、周辺ＬＳＩ１０２と、各種入出力デバイス１０３と、ＵＳＢコネクタ１０４ａと、ＬＡＮコネクタ１０４ｂと、外部モニタ出力コネクタ１０４ｃと、外部電力入力部１０５と、充電回路１０６と、各種電源１０７と、電源回路５１０とを有する。

電源回路５１０は、スイッチング電源に相当し、電源制御部５１１と、発振回路１１８と、平滑回路１１９とを有する。電源制御部５１１は、リファレンス電圧生成部３１２と、エラーアンプ部３１３と、ＰＷＭ生成部３１４と、ドライバー部３１５と、周波数特性検知部５１２と、バッファ回路５１３とを有し、発振回路１１８を制御する。

周波数特性検知部５１２は、ＰＷＭ生成部３１４によって生成された発振制御信号に含まれる発振オン情報の周期性を把握し、発振オン情報に周期性があれば、発振オン情報の出力タイミングを不規則な時間だけ前後させる。バッファ回路５１３は、発振オン情報の周期性を検知するために必要な情報を一時的に記憶する。

図１０は、図９に示した周波数特性検知部５１２の処理手順を示すフローチャートである。なお、ここでは、発振オン情報を周期の１０％の最大１０％だけ前倒しするものとする。

周波数特性検知部５１２は、スレッド１では、発振オン情報の入力を待ち（ステップＳ３０１）、発振オン情報が入力されると（ステップＳ３０１肯定）、スレッド２を開始させ、タイマを停止してタイマの値をカウンタ値としてスレッド２に通知する。そして、周波数特性検知部５１２は、調整前の発振オン情報をそのまま調整後の発振オン情報として出力する（ステップＳ３０２）。続いて、周波数特性検知部５１２は、タイマを再開させて（ステップＳ３０３）、ステップＳ３０１から処理手順を再開する。

そして、周波数特性検知部５１２は、スレッド２では、スレッド１から通知されたカウンタ値と、バッファ回路５１３に記憶させておいたカウンタ値とを比較する（ステップＳ４０１）。ここで、これらのカウンタ値が同程度の大きさでなければ（ステップＳ４０１否定）、発振オン情報に周期性がないと考えられるので、周波数特性検知部５１２は、スレッド１から通知されたカウンタ値をバッファ回路５１３に記憶させ（ステップＳ４０２）、前倒し処理を行わずにスレッド２を終了させる（ステップＳ４０３）。

一方、カウンタ値が同程度の大きさであれば（ステップＳ４０１肯定）、発振オン情報に周期性があると考えられるので、周波数特性検知部５１２は、上記の式（１）で算出されるＴだけウェイトとする（ステップＳ４０４）。

そして、周波数特性検知部５１２は、ウェイトが完了した後、次の周期の発振オン情報が出力され、出力電圧を変更する処理が開始されているか否かを確認する（ステップＳ４０５）。ここで、次の周期の発振オン情報が出力されていれば（ステップＳ４０５肯定）、既に周期性が失われているため、周波数特性検知部５１２は、前倒し処理を行わずにスレッド２を終了させる（ステップＳ４０３）。

一方、次の周期の電源電圧制御信号が出力されていなければ（ステップＳ４０５否定）、周波数特性検知部５１２は、前倒しして発振オン情報を出力して（ステップＳ４０６）、その後、スレッド２を終了させる（ステップＳ４０３）。

上述してきたように本実施例では、発振オン情報を出力するタイミングを調整することにより、出力電圧を上げるタイミングを不規則に変更することとしたので、鳴りの強度を低下させることができる。

なお、本実施例に係る電源制御方法は、図１１に示すＰＣ５１のように調整前の発振オン情報が、電源回路５２０の外部のパルス発生器５２４から供給される場合にも適用できる。この場合、図９に示した周波数特性検知部５１２に相当する周波数特性検知部５２２は、バッファ回路５２３を用いて、パルス発生器５２４から供給される発振オン情報の周期性を検出し、発振オン情報の出力タイミングが不規則になるように調整する。

また、上記の各実施例では、本願の開示する電源制御方法をアナログ方式の電源回路に適用した例を示したが、本願の開示する電源制御方法は、デジタル方式の電源回路にも適用することができる。

以上の各実施例を含む実施形態に関し、さらに以下の付記を開示する。

（付記１）電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定手段と、
前記判定手段によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整手段と
を備えたことを特徴とする電源回路。

（付記２）前記調整手段は、前記電源に入力される電圧を上昇させるタイミングを早めることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする付記１に記載の電源回路。

（付記３）前記調整手段は、前記電源に入力される電圧を下降させるタイミングを遅らせることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする付記１に記載の電源回路。

（付記４）前記調整手段は、前記電源に入力される電圧を変化させるタイミングを変化させた時間の分だけ前記電源に入力される信号のスルーレートを緩く変更することを特徴とする付記１に記載の電源回路。

（付記５）電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定手段と、
前記判定手段によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整手段と
を備えたことを特徴とする情報処理装置。

（付記６）前記調整手段は、前記電源に入力される電圧を上昇させるタイミングを早めることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする付記５に記載の情報処理装置。

（付記７）前記調整手段は、前記電源に入力される電圧を下降させるタイミングを遅らせることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする付記５に記載の情報処理装置。

（付記８）前記調整手段は、前記電源に入力される電圧を変化させるタイミングを変化させた時間の分だけ前記電源に入力される信号のスルーレートを緩く変更することを特徴とする付記５に記載の情報処理装置。

（付記９）電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定工程と、
前記判定工程によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整工程と
を含んだことを特徴とする電源制御方法。

（付記１０）前記調整工程は、前記電源に入力される電圧を上昇させるタイミングを早めることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする付記９に記載の電源制御方法。

（付記１１）前記調整工程は、前記電源に入力される電圧を下降させるタイミングを遅らせることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする付記９に記載の電源制御方法。

（付記１２）前記調整工程は、前記電源に入力される電圧を変化させるタイミングを変化させた時間の分だけ前記電源に入力される信号のスルーレートを緩く変更することを特徴とする付記９に記載の電源制御方法。

実施例１に係る電源制御方法について説明するための図である。 実施例１に係るＰＣの外観を示す図である。 実施例１に係るＰＣの構成を示すブロック図である。 周波数特性検知部の処理手順を示すフローチャートである。 実施例１に係る電源制御方法の効果を示す図である。 実施例１に係る電源制御方法の変形例を示す図である。 実施例１に係る電源制御方法の他の変形例を示す図である。 実施例２に係る電源制御方法について説明するための図である。 実施例２に係るＰＣの構成を示すブロック図である。 周波数特性検知部の処理手順を示すフローチャートである。 実施例２に係るＰＣの構成の変形例を示すブロック図である。 従来のＰＣの構成を示すブロック図である。 従来の電源制御方法を示す図である。 従来のＰＣの構成を示すブロック図である。 従来の電源制御方法を示す図である。

符号の説明

１０、３０、４０、５０、５１ ＰＣ
１０１ ＣＰＵ
１０２ 周辺ＬＳＩ
１０３ 各種入出力デバイス
１０４ａ ＵＳＢコネクタ
１０４ｂ ＬＡＮコネクタ
１０４ｃ 外部モニタ出力コネクタ
１０５ 外部電力入力部
１０６ 充電回路
１０７ 各種電源
１１０、４１０ ＣＰＵコア電源
１１１、４１１ 電源制御部
１１２ 制御信号入力部
１１３ Ｄ／Ａコンバータ
１１４ リファレンス電圧生成部
１１５ エラーアンプ部
１１６ ＰＷＭ生成部
１１７ ドライバー部
１１８ 発振回路
１１９ 平滑回路
２１ ＡＣアダプタ
２２ バッテリ
２３ 各種ＵＳＢ機器
２４ 各種通信機器
２５ 外部モニタ
３１０、５１０ 電源回路
３１１、５１１ 電源制御部
３１２ リファレンス電圧生成部
３１３ エラーアンプ部
３１４ ＰＷＭ生成部
３１５ ドライバー部
４００ 第１ユニット
４１２ 周波数特性検知部
４１３ バッファ回路
４２１ キーボード
４２２ トラックパッド
４２３ 左クリックボタン
４２４ 右クリックボタン
４２５ 係止ユニット
４５ 連結部
４５１ 係止穴
４５２ 係止解除ボタン
４６０ 光ディスクドライブ
４６１ 開閉蓋
４６２ イジェクトボタン
５００ 第２ユニット
５１２、５２２ 周波数特性検知部
５１３、５２３ バッファ回路
５２４ パルス発生器
５３０ カバー
５３１ 表示窓
５３２ 押しボタン
５４０ 表示パネル
５５０ 留め具ユニット
５５１ａ 開口
５５２ａ 留め具
９３ 上カバー

Claims (6)

1. 電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定手段と、
   前記判定手段によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整手段と
   を備えたことを特徴とする電源回路。
2. 前記調整手段は、前記電源に入力される電圧を上昇させるタイミングを早めることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする請求項１に記載の電源回路。
3. 前記調整手段は、前記電源に入力される電圧を下降させるタイミングを遅らせることにより、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させることを特徴とする請求項１に記載の電源回路。
4. 前記調整手段は、前記電源に入力される電圧を変化させるタイミングを変化させた時間の分だけ前記電源に入力される信号のスルーレートを緩く変更することを特徴とする請求項１に記載の電源回路。
5. 電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定手段と、
   前記判定手段によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整手段と
   を備えたことを特徴とする情報処理装置。
6. 電源を制御するための制御信号が一定の周波数特性をもつか否かを判定する判定工程と、
   前記判定工程によって前記制御信号が一定の周波数特性をもつと判定された場合に、前記電源に入力される電圧を変化させるタイミングを所定の範囲内で不規則に変化させる調整工程と
   を含んだことを特徴とする電源制御方法。

Images