JP2010136580A - ステッピングモータ制御装置およびプログラム - Google Patents

Abstract

【課題】低コストかつ簡易な制御でステッピングモータを駆動させるための電力のピーク値を抑制することができるステッピングモータ制御装置およびプログラムを得る。
【解決手段】複数のステッピングモータの回転駆動の動作タイミングの基準となる基準クロック信号を生成する発振器１２と、基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該ステッピングモータの各々毎に生成する速度制御用クロック信号生成部１３Ａと、各々前記ステッピングモータの各々に対応して設けられ、対応するステッピングモータ用の速度制御用クロック信号に基づいて、対応するステッピングモータを回転駆動させる相励磁信号を生成する駆動回路１８Ａ〜１８Ｄとを備え、ＣＰＵ３０により、ステッピングモータの各速度制御用クロック信号を各々の位相が互いに異なるように生成させるように制御する。
【選択図】図３

Description

本発明は、ステッピングモータ制御装置およびプログラムに関する。

特許文献１には、ステッピングモータとそのステッピングモータを駆動する回路と、その駆動回路に接続されステッピングモータの回転を制御する回路とを備えた複数個の用紙給送装置において、その用紙給送装置内の制御回路は用紙給送装置に接続される画像形成装置より同期信号を受け取り、各用紙給送装置内のステッピングモータをその同期信号に同期させ、かつ各ステッピングモータを異なった位相で駆動する技術が開示されている。

なお、上記ステッピングモータは、ステップモータ、パルスモータ、ステッパーモータ等と呼ばれる場合もあるが、ここでは、ステッピングモータと統一して記載する。
特開平８−１５６３５４号公報

本発明は、低コストかつ簡易な制御でステッピングモータを駆動させるための電力のピーク値を抑制することができるステッピングモータ制御装置およびプログラムを提供することを目的とする。

上記目的を達成するために、請求項１に記載のステッピングモータ制御装置は、複数のステッピングモータの回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段と、前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段と、各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段と、前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御する制御手段と、を備えている。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記速度制御用クロック信号生成手段が、前記基準クロック信号が入力され、当該基準クロック信号のパルス数を計数する計数回路と、各々前記複数のステッピングモータの各々に対応して設けられ、前記計数回路による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、前記入力された計数値が前記計数値範囲情報により示される計数値の範囲内または範囲外である場合にパルスを発生させることにより前記速度制御用クロック信号を生成する複数の比較回路と、を有し、前記制御手段が、前記複数の比較回路に対し、当該複数の比較回路の各々毎に互いに異なる前記計数値の範囲を示すものとして予め定められた計数値範囲情報を予め設定することにより前記制御を行うものである。

また、請求項３に記載の発明は、請求項１に記載の発明において、前記速度制御用クロック信号生成手段が、各々前記複数のステッピングモータの各々に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数して当該基準クロック信号を分周することにより前記速度制御用クロック信号を生成する複数の計数回路を有し、前記制御手段が、前記複数の計数回路による計数開始のタイミングを当該複数の計数回路の各々毎にずらすことにより前記制御を行うものである。

また、請求項４に記載の発明は、請求項１に記載の発明において、前記速度制御用クロック信号生成手段が、前記複数のステッピングモータの一部に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数して当該基準クロック信号を分周することにより前記一部のステッピングモータ用の前記速度制御用クロック信号を生成する第１の計数回路と、前記複数のステッピングモータの他部に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数する第２の計数回路と、前記複数のステッピングモータの他部に対応して設けられ、前記第２の計数回路による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、前記入力された計数値が前記計数値範囲情報により示される計数値の範囲内または範囲外である場合にパルスを発生させることによって前記他部のステッピングモータ用の前記速度制御用クロック信号を生成する複数の比較回路と、を有し、前記制御手段が、前記第１の計数回路および前記第２の計数回路による計数開始のタイミングを当該第１の計数回路および第２の計数回路の各々毎にずらすと共に、前記複数の比較回路に対し、当該複数の比較回路の各々毎に互いに異なる前記計数値の範囲を示すものとして予め定められた計数値範囲情報を予め設定することにより前記制御を行うものである。

さらに、請求項５に記載の発明は、請求項１〜請求項４の何れか１項に記載の発明において、前記複数の速度制御用クロック信号の各々の位相のずれ量が、前記相励磁信号の１周期を前記複数の駆動手段により並行して生成される相励磁信号の数で除算して得られる期間以下に相当する量とされたものである。

また、上記目的を達成するために、請求項６に記載のプログラムは、複数のステッピングモータの回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段と、前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段と、各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段と、を備えたステッピングモータ制御装置において実行されるプログラムであって、コンピュータを、前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御する制御手段として機能させるためのものである。

さらに、上記目的を達成するために、請求項７に記載のプログラムは、コンピュータを、請求項１〜請求項５の何れか１項に記載のステッピングモータ制御装置における制御手段として機能させるためのものである。

請求項１、請求項６および請求項７に記載の発明によれば、低コストかつ簡易な制御でステッピングモータを駆動させるための電力のピーク値を抑制することができる、という効果が得られる。

また、請求項２に記載の発明によれば、本発明を適用しない場合に比較して、より低コストかつ簡易な制御でステッピングモータを駆動させるための電力のピーク値を抑制することができる、という効果が得られる。

また、請求項３に記載の発明によれば、本発明を適用しない場合に比較して、より低コストかつ簡易な制御でステッピングモータを駆動させるための電力のピーク値を抑制することができる、という効果が得られる。

また、請求項４に記載の発明によれば、本発明を適用しない場合に比較して、より低コストかつ簡易な制御でステッピングモータを駆動させるための電力のピーク値を抑制することができる、という効果が得られる。

さらに、請求項５に記載の発明によれば、本発明を適用しない場合に比較して、より確実に、ステッピングモータを駆動させるための電力のピーク値を抑制することができる、という効果が得られる。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
図１には、本実施の形態に係るステッピングモータ制御装置１０Ａの構成が示されている。

同図に示すように、このステッピングモータ制御装置１０Ａは、発振器１２と、速度制御用クロック信号生成部１３Ａと、複数の駆動回路（本実施の形態では、駆動回路１８Ａ〜１８Ｄの４つの駆動回路）と、を備えている。

発振器１２は、制御対象とする複数のステッピングモータ（本実施の形態では、ステッピングモータ２０Ａ〜２０Ｄの４つのステッピングモータ）の回転駆動の動作タイミングの基準となる基準クロック信号ＣＬＫを生成する。

また、速度制御用クロック信号生成部１３Ａは、発振器１２によって生成された基準クロック信号ＣＬＫに基づいて、各ステッピングモータ２０Ａ〜２０Ｄの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する。

そして、駆動回路１８Ａ〜１８Ｄは、各々ステッピングモータ２０Ａ〜２０Ｄの各々に対応して設けられ、対応するステッピングモータ用の上記速度制御用クロック信号が入力されると共に、入力された速度制御用クロック信号に基づいて、対応するステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる。

なお、本実施の形態に係るステッピングモータ制御装置１０Ａは、複写機、プリンタ（画像形成装置）、ファクシミリ装置等の複数の機能を有する複合機における複数箇所に設けられたステッピングモータを制御するものとして適用されているが、これに限らず、ステッピングモータを複数有する他の装置に適用してもよい。

また、本実施の形態に係るステッピングモータ制御装置１０Ａは、ステッピングモータ２０Ａ〜２０Ｄとして２相励磁方式のものを制御対象としているが、これに限らず、３相励磁方式、４相励磁方式、５相励磁方式等の他の方式のステッピングモータを制御対象としてもよい。

本実施の形態に係る速度制御用クロック信号生成部１３Ａは、カウンタ回路１４と、複数のコンパレータ（本実施の形態では、コンパレータ１６Ａ〜１６Ｄの４つのコンパレータ）と、を有している。

カウンタ回路１４は、基準クロック信号ＣＬＫが入力され、当該基準クロック信号ＣＬＫのパルス数を計数する。

また、コンパレータ１６Ａ〜１６Ｄは、各々ステッピングモータ２０Ａ〜２０Ｄの各々に対応して設けられ、カウンタ回路１４による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、入力された計数値が上記計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させることにより上記速度制御用クロック信号を生成する。

図２に示すように、本実施の形態に係るコンパレータ１６Ａは、一対のレジスタ２２Ａおよびレジスタ２４Ａと、比較回路２６Ａと、を有している。

レジスタ２２Ａおよびレジスタ２４Ａは、上記計数値範囲情報が予め設定されるものであり、レジスタ２２Ａには計数値範囲情報における下限値が、レジスタ２４Ａには計数値範囲情報における上限値が、各々設定される。

一方、比較回路２６Ａには、カウンタ回路１４の計数値を出力する出力端子と、各レジスタ２２Ａ，２４Ａの出力端子が接続されており、比較回路２６Ａは、カウンタ回路１４から入力された計数値と、各レジスタ２２Ａ，２４Ａに予め設定された計数値範囲情報により示される計数値の範囲とを比較することにより、入力された計数値が上記計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させることにより速度制御用クロック信号を生成する。

なお、コンパレータ１６Ｂ〜１６Ｄの構成は、コンパレータ１６Ａと同様であるので、ここでの説明は省略する。

次に、図３を参照して、ステッピングモータ制御装置１０Ａの電気系の要部構成を説明する。

同図に示すように、本実施の形態に係るステッピングモータ制御装置１０Ａには、ステッピングモータ制御装置１０Ａ全体の動作を司るＣＰＵ（中央処理装置）３０、ＣＰＵ３０による各種プログラムの実行時におけるワークエリア等として用いられるＲＡＭ（Random Access Memory）３２、および各種プログラムやパラメータ等の各種情報が予め記憶されたＲＯＭ（Read Only Memory）３４が備えられており、これら各部はシステムバスＢＵＳを介して電気的に接続されている。従って、ＣＰＵ３０は、ＲＡＭ３２およびＲＯＭ３４に対してアクセスすることができる。

一方、前述した発振器１２、カウンタ回路１４、コンパレータ１６Ａ〜１６Ｄ、および駆動回路１８Ａ〜１８Ｄは、インタフェース（Ｉ／Ｆ）３６を介してシステムバスＢＵＳに電気的に接続されている。従って、ＣＰＵ３０は、Ｉ／Ｆ３６を介して、これら各部の作動を制御することができる。

ところで、一例として図４に示すように、ステッピングモータに入力する相励磁信号は、相切り替えのタイミング（同図ではパルスの立ち上がりのタイミング）で急激な波形変化（電流の変化）が生じる。これは、次の相に切り替えるために電流を切断した際にステッピングモータによって逆起電力が発生するために生じるものである。なお、図４では、１相分の相励磁信号の実際の測定結果を示しているが、２相励磁方式のステッピングモータの場合における各相励磁信号は、一例として図５に示される状態となる。

これに対し、本実施の形態に係るステッピングモータ制御装置１０Ａは、複数のステッピングモータを制御対象としているため、各ステッピングモータに対応して生成された複数の相励磁信号のうちの少なくとも２つにおいてパルスの立ち上がりのタイミングが同一または略同一となった場合には、上述したステッピングモータの逆起電力に起因して生じる急激な波形変化が重畳される結果、相励磁信号を生成するために用いられる電力を供給する不図示の電源回路に対する負荷が大きくなる。

そこで、本実施の形態に係るステッピングモータ制御装置１０Ａでは、各ステッピングモータ２０Ａ〜２０Ｄに対応して生成される４つの速度制御用クロック信号を、各々の位相が互いに異なるように生成している。

次に、図６を参照して、本実施の形態に係るステッピングモータ制御装置１０Ａの作用を説明する。なお、図６は、ステッピングモータ制御装置１０ＡのＣＰＵ３０によって実行されるモータ駆動制御処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ３４の所定領域に予め記憶されている。また、ここでは、錯綜を回避するために、ステッピングモータ２０Ａ〜２０Ｄの各ステッピングモータが略同一のタイミングで回転が開始され、略同一のタイミングで回転が停止される場合について説明する。

まず、同図のステップ１００では、コンパレータ１６Ａに設けられたレジスタ２２Ａ，２４Ａ、コンパレータ１６Ｂに設けられたレジスタ２２Ｂ，２４Ｂ、コンパレータ１６Ｃに設けられたレジスタ２２Ｃ，２４Ｃ、およびコンパレータ１６Ｄに設けられたレジスタ２２Ｄ，２４Ｄに対して前述した計数値範囲情報を設定する。

本実施の形態に係るステッピングモータ制御装置１０Ａでは、各コンパレータ１６Ａ〜１６Ｄの各々毎に、出力される速度制御用クロック信号のデューティ比が共に５０％となり、かつ予め定められたずれ量だけ位相がずれるように、上記計数値範囲情報の下限値および上限値を各コンパレータ１６Ａ〜１６Ｄに設けられた一対のレジスタに設定する。

このように、本実施の形態では、速度制御用クロック信号のデューティ比として５０％を適用しているが、これは制御対象としているステッピングモータが２相励磁方式のものであるためであり、例えば、制御対象としているステッピングモータが１相励磁方式のものである場合は上記デューティ比が２５％となり、１−２相励磁方式のものである場合は上記デューティ比が３７．５％となる。

なお、貫通電流防止のため、上記デューティ比を数％程度ずらす場合もあるが、この場合は、上記計数値範囲情報の下限値および上限値に、その差分を加味して、各コンパレータ１６Ａ〜１６Ｄに設けられた一対のレジスタに設定する。

ここで、本実施の形態に係るステッピングモータ制御装置１０Ａでは、上記予め定められたずれ量として、相励磁信号の１周期を、駆動回路１８Ａ〜１８Ｄにより並行して生成される相励磁信号の数（本実施の形態では、‘４’）で除算して得られる期間以下に相当する量を適用する。これは、各速度制御用クロック信号の同一相間に加えて、各相間でのパルスの立ち上がりの重畳の発生も抑制するためである。

次のステップ１０２では、各ステッピングモータ２０Ａ〜２０Ｄの回転駆動を開始するタイミングが到来するまで待機し、次のステップ１０４にて、カウンタ回路１４に対して計数を開始させた後、次のステップ１０６にて、駆動回路１８Ａ〜１８Ｄの各々に対して作動開始を指示する。

次のステップ１０８では、各ステッピングモータ２０Ａ〜２０Ｄの回転駆動を停止するタイミングが到来するまで待機し、次のステップ１１０にて、駆動回路１８Ａ〜１８Ｄの各々に対して作動停止を指示し、次のステップ１１２にて、カウンタ回路１４に対して計数を停止させ、その後に本モータ駆動制御処理プログラムを終了する。

図７には、以上のモータ駆動制御処理プログラムの実行時における要部信号の一例が示されている。なお、同図では、錯綜を回避するために、カウンタ回路１４として‘０’（零）から‘７’までを計数することを繰り返す８進アップ・カウンタを適用し、各コンパレータ１６Ａ〜１６Ｄによって生成される速度制御用クロック信号の周波数が、発振器１２によって生成される基準クロック信号ＣＬＫの８分の１となる場合について説明するが、実際には、速度制御用クロック信号の周波数は基準クロック信号ＣＬＫの周波数の３桁程度低いものとなるのが一般的である。

前述したように、上記モータ駆動制御処理プログラムのステップ１００では、各コンパレータ１６Ａ〜１６Ｄの各々毎に、出力される速度制御用クロック信号のデューティ比が共に５０％となり、かつ予め定められたずれ量（本実施の形態では、相励磁信号の１周期を並行して生成される相励磁信号の数である４で除算して得られる期間以下に相当する量）だけ位相がずれるように、上記計数値範囲情報の下限値および上限値を各コンパレータ１６Ａ〜１６Ｄに設けられた一対のレジスタに設定する。

図７に示す例では、例えば、ステッピングモータ２０Ａに対応するコンパレータ１６Ａに設けられたレジスタ２２Ａおよび２４Ａには‘１’および‘５’を設定し、ステッピングモータ２０Ｂに対応するコンパレータ１６Ｂに設けられたレジスタ２２Ｂおよび２４Ｂには‘２’および‘６’を設定している。

ここで、上記モータ駆動制御処理プログラムのステップ１０４の処理によってカウンタ回路１４の計時が開始されると、カウンタ回路１４からコンパレータ１６Ａ〜１６Ｄの各々の比較回路２６Ａ〜２６Ｄには、図７に示されるように‘０’から‘７’までの計数値が繰り返し出力される。

これに応じて、各コンパレータの各比較回路は、一方のレジスタ（レジスタ２２Ａ〜２２Ｄ）の設定値と上記計数値とを比較して、計数値が設定値より小さい場合にハイ・レベル（High Level）の信号を、計数値が設定値以上である場合にロー・レベル（Low Level）の信号を各々生成する。また、これと同時に、各コンパレータの各比較回路は、他方のレジスタ（レジスタ２４Ａ〜２４Ｄ）の設定値と上記計数値とを比較して、計数値が設定値以上である場合にハイ・レベルの信号を、計数値が設定値より小さい場合にロー・レベルの信号を各々生成する。そして、各コンパレータの各比較回路は、生成した２つの信号の論理和演算を行い、これによって得られた値を速度制御用クロック信号として出力する。

以上により得られた速度制御用クロック信号は、一例として図７に示されるように、ステッピングモータ２０Ａ〜２０Ｄの各々毎に、立ち上がりのタイミングが基準クロック信号ＣＬＫの１パルス分ずつずれたものとなる。

この結果、一例として図８に示されるように、ステッピングモータ２０Ａ〜２０Ｄの各々に対応する相励磁信号は、その立ち上がりのタイミングが各相毎にずれることとなり、ステッピングモータの逆起電力に起因して生じる急激な波形変化が重畳される現象の発生頻度が低減される。

なお、一例として図４に示されるように、上記急激な波形変化の期間が測定等によって予め判明している場合には、上記ずれ量として、当該波形変化の期間以上の期間を適用してもよい。

以上詳細に説明したように、本実施の形態では、複数のステッピングモータ（本実施の形態では、ステッピングモータ２０Ａ〜２０Ｄ）の回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段（本実施の形態では、発振器１２）と、前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段（本実施の形態では、速度制御用クロック信号生成部１３Ａ）と、各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段（本実施の形態では、駆動回路１８Ａ〜１８Ｄ）と、を備え、制御手段（本実施の形態では、ＣＰＵ３０）により、前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御している。

特に、本実施の形態では、前記速度制御用クロック信号生成手段が、前記基準クロック信号が入力され、当該基準クロック信号のパルス数を計数する計数回路（本実施の形態では、カウンタ回路１４）と、各々前記複数のステッピングモータの各々に対応して設けられ、前記計数回路による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、前記入力された計数値が前記計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させることにより前記速度制御用クロック信号を生成する複数の比較回路（本実施の形態では、比較回路２６Ａ〜２６Ｄ）と、を有し、前記制御手段が、前記複数の比較回路に対し、当該複数の比較回路の各々毎に互いに異なる前記計数値の範囲を示すものとして予め定められた計数値範囲情報を予め設定することにより前記制御を行っている。

［第２の実施の形態］
上記第１の実施の形態では、制御対象とするステッピングモータの数と同数のコンパレータを用いて速度制御用クロック信号を生成する場合の形態例について説明したが、本第２の実施の形態では、制御対象とするステッピングモータの数と同数のカウンタ回路を用いて速度制御用クロック信号を生成する場合の形態例について説明する。

まず、図９を参照して、本実施の形態に係るステッピングモータ制御装置１０Ｂの構成を説明する。なお、図９の図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。

図９に示すように、本実施の形態に係るステッピングモータ制御装置１０Ｂは、速度制御用クロック信号生成部１３Ｂの構成のみが、上記第１の実施の形態に係るステッピングモータ制御装置１０Ａと異なっている。

なお、本実施の形態に係るステッピングモータ制御装置１０Ｂも、複写機、プリンタ（画像形成装置）、ファクシミリ装置等の複数の機能を有する複合機における複数箇所に設けられたステッピングモータを制御するものとして適用されているが、これに限らず、ステッピングモータを複数有する他の装置に適用してもよい。

また、本実施の形態に係るステッピングモータ制御装置１０Ｂも、ステッピングモータ２０Ａ〜２０Ｄとして２相励磁方式のものを制御対象としているが、これに限らず、３相励磁方式、４相励磁方式、５相励磁方式等の他の方式のステッピングモータを制御対象としてもよい。

本実施の形態に係る速度制御用クロック信号生成部１３Ｂもまた、上記第１の実施の形態に係る速度制御用クロック信号生成部１３Ａと同様に、発振器１２によって生成された基準クロック信号ＣＬＫに基づいて、各ステッピングモータ２０Ａ〜２０Ｄの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する。

ここで、本実施の形態に係る速度制御用クロック信号生成部１３Ｂは、複数のカウンタ回路（本実施の形態では、カウンタ回路１４Ａ〜１４Ｄの４つのカウンタ回路）を有している。

カウンタ回路１４Ａ〜１４Ｄは、各々上記複数のステッピングモータの各々に対応して設けられ、基準クロック信号ＣＬＫが入力されると共に、入力された基準クロック信号ＣＬＫのパルス数を計数して当該基準クロック信号ＣＬＫを分周することにより上記速度制御用クロック信号を生成する。

次に、図１０を参照して、ステッピングモータ制御装置１０Ｂの電気系の要部構成を説明する。なお、図１０の図３と同一の構成要素については図３と同一の符号を付して、その説明を省略する。

同図に示すように、本実施の形態に係るステッピングモータ制御装置１０Ｂでは、上記第１の実施の形態に係るステッピングモータ制御装置１０Ａ（図３も参照。）の速度制御用クロック信号生成部１３Ａに代えて、速度制御用クロック信号生成部１３ＢがＩ／Ｆ３６を介してシステムバスＢＵＳに電気的に接続されている点が上記第１の実施の形態に係るステッピングモータ制御装置１０Ａと異なっている。

従って、ＣＰＵ３０は、Ｉ／Ｆ３６を介して、速度制御用クロック信号生成部１３Ｂの作動を制御することができる。

本実施の形態に係るステッピングモータ制御装置１０Ｂでは、カウンタ回路１４Ａ〜１４Ｄによる計数開始のタイミングを当該カウンタ回路の各々毎にずらすことにより、ステッピングモータ２０Ａ〜２０Ｄの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させる制御を行っている。

このため、ステッピングモータ制御装置１０Ｂでは、カウンタ回路１４Ａ〜１４Ｄの各々毎の計数開始タイミングのずれ量を示す情報（以下、「ずれ量情報」という。）がＲＯＭ３４の所定領域に予め記憶されている。

なお、本実施の形態に係るステッピングモータ制御装置１０Ｂでは、上記ずれ量情報として、カウンタ回路１４Ａによる計数開始タイミングを基準（０（零））として、カウンタ回路１４Ｂ、カウンタ回路１４Ｃ、カウンタ回路１４Ｄの順に計数開始タイミングが基準クロック信号ＣＬＫの１パルス分ずつ後にずれることを示す情報を適用している。

ここで、本実施の形態に係るステッピングモータ制御装置１０Ｂでも、上記ずれ量として、相励磁信号の１周期を、駆動回路１８Ａ〜１８Ｄにより並行して生成される相励磁信号の数（本実施の形態では、‘４’）で除算して得られる期間以下に相当する量を適用する。この理由は、前述したように、各速度制御用クロック信号の同一相間に加えて、各相間でのパルスの立ち上がりの重畳の発生も抑制するためである。

次に、図１１を参照して、本実施の形態に係るステッピングモータ制御装置１０Ｂの作用を説明する。なお、図１１は、ステッピングモータ制御装置１０ＢのＣＰＵ３０によって実行されるモータ駆動制御処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ３４の所定領域に予め記憶されている。また、ここでは、錯綜を回避するために、ステッピングモータ２０Ａ〜２０Ｄの各ステッピングモータが略同一のタイミングで回転が開始され、略同一のタイミングで回転が停止される場合について説明する。

まず、同図のステップ２００では、ＲＯＭ３４から上記ずれ量情報を読み出し、次のステップ２０２では、各ステッピングモータ２０Ａ〜２０Ｄの回転駆動を開始するタイミングが到来するまで待機し、次のステップ２０４にて、カウンタ回路１４Ａ〜１４Ｄの各々に対して、上記ステップ２００の処理によって読み出したずれ量情報により示されるずれ量で開始タイミングがずれるように計数を開始させた後、次のステップ２０６にて、駆動回路１８Ａ〜１８Ｄの各々に対して作動開始を指示する。

次のステップ２０８では、各ステッピングモータ２０Ａ〜２０Ｄの回転駆動を停止するタイミングが到来するまで待機し、次のステップ２１０にて、駆動回路１８Ａ〜１８Ｄの各々に対して作動停止を指示し、次のステップ２１２にて、カウンタ回路１４Ａ〜１４Ｄの各々に対して計数を停止させ、その後に本モータ駆動制御処理プログラムを終了する。

本実施の形態に係るモータ駆動制御処理プログラムの実行によっても、一例として図７に示されるような、予め定められたずれ量（本実施の形態では、基準クロック信号ＣＬＫの１パルス分に相当するずれ量）で位相がずれた速度制御用クロック信号が生成されるため、この結果として、一例として図８に示されるように、ステッピングモータ２０Ａ〜２０Ｄの各々に対応する相励磁信号は、その立ち上がりのタイミングが各相毎にずれることとなり、ステッピングモータの逆起電力に起因して生じる急激な波形変化が重畳される現象の発生頻度が低減される。

なお、本実施の形態に係るステッピングモータ制御装置１０Ｂにおいても、一例として図４に示されるように、上記急激な波形変化の期間が測定等によって予め判明している場合には、上記ずれ量として、当該波形変化の期間以上の期間を適用してもよい。

以上詳細に説明したように、本実施の形態でも、複数のステッピングモータ（本実施の形態では、ステッピングモータ２０Ａ〜２０Ｄ）の回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段（本実施の形態では、発振器１２）と、前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段（本実施の形態では、速度制御用クロック信号生成部１３Ｂ）と、各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段（本実施の形態では、駆動回路１８Ａ〜１８Ｄ）と、を備え、制御手段（本実施の形態では、ＣＰＵ３０）により、前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御している。

特に、本実施の形態では、前記速度制御用クロック信号生成手段が、各々前記複数のステッピングモータの各々に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数して当該基準クロック信号を分周することにより前記速度制御用クロック信号を生成する複数の計数回路（本実施の形態では、カウンタ回路１４Ａ〜１４Ｄ）を有し、前記制御手段が、前記複数の計数回路による計数開始のタイミングを当該複数の計数回路の各々毎にずらすことにより前記制御を行っている。

［第３の実施の形態］
本第３の実施の形態では、上記第１の実施の形態に係るステッピングモータ制御装置１０Ａの速度制御用クロック信号生成部１３Ａと、上記第２の実施の形態に係るステッピングモータ制御装置１０Ｂの速度制御用クロック信号生成部１３Ｂとを組み合わせた形態例について説明する。

まず、図１２を参照して、本実施の形態に係るステッピングモータ制御装置１０Ｃの構成を説明する。なお、図１２の図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。

図１２に示すように、本実施の形態に係るステッピングモータ制御装置１０Ｃは、速度制御用クロック信号生成部１３Ｃの構成のみが、上記第１の実施の形態に係るステッピングモータ制御装置１０Ａと異なっている。

なお、本実施の形態に係るステッピングモータ制御装置１０Ｃも、複写機、プリンタ（画像形成装置）、ファクシミリ装置等の複数の機能を有する複合機における複数箇所に設けられたステッピングモータを制御するものとして適用されているが、これに限らず、ステッピングモータを複数有する他の装置に適用してもよい。

また、本実施の形態に係るステッピングモータ制御装置１０Ｃも、ステッピングモータ２０Ａ〜２０Ｄとして２相励磁方式のものを制御対象としているが、これに限らず、３相励磁方式、４相励磁方式、５相励磁方式等の他の方式のステッピングモータを制御対象としてもよい。

本実施の形態に係る速度制御用クロック信号生成部１３Ｃもまた、上記第１の実施の形態に係る速度制御用クロック信号生成部１３Ａと同様に、発振器１２によって生成された基準クロック信号ＣＬＫに基づいて、各ステッピングモータ２０Ａ〜２０Ｄの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する。

ここで、本実施の形態に係る速度制御用クロック信号生成部１３Ｃは、複数のカウンタ回路（本実施の形態では、カウンタ回路１４Ｅ〜１４Ｇの３つのカウンタ回路）と、複数のコンパレータ（本実施の形態では、コンパレータ１６Ｅ〜１６Ｆの２つのコンパレータ）とを有している。

カウンタ回路１４Ｅおよびカウンタ回路１４Ｆは、各々上記複数のステッピングモータの一部（本実施の形態では、ステッピングモータ２０Ａおよびステッピングモータ２０Ｂ）に対応して設けられ、基準クロック信号ＣＬＫが入力されると共に、入力された基準クロック信号ＣＬＫのパルス数を計数して当該基準クロック信号ＣＬＫを分周することにより上記一部のステッピングモータ用の上記速度制御用クロック信号を生成する。

また、カウンタ回路１４Ｇは、上記複数のステッピングモータの他部（本実施の形態では、ステッピングモータ２０Ｃおよびステッピングモータ２０Ｄ）に対応して設けられ、基準クロック信号ＣＬＫが入力されると共に、入力された基準クロック信号ＣＬＫのパルス数を計数する。

さらに、コンパレータ１６Ｅ〜コンパレータ１６Ｆは、各々上記複数のステッピングモータの他部に対応して設けられ、カウンタ回路１４Ｇによる計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、入力された計数値が上記計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させることによって上記他部のステッピングモータ用の上記速度制御用クロック信号を生成する。

本実施の形態に係るコンパレータ１６Ｅおよびコンパレータ１６Ｆは、上記第１の実施の形態に係るコンパレータ１６Ａ〜１６Ｄ（図２も参照。）と同一の構成とされており、各々に設けられた一対のレジスタには、計数値範囲情報における下限値および上限値が設定される。

そして、各々に設けられた比較回路により、カウンタ回路１４Ｇから入力された計数値と、上記一対のレジスタに予め設定された計数値範囲情報により示される計数値の範囲とを比較することにより、入力された計数値が上記計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させることにより速度制御用クロック信号を生成する。

次に、図１３を参照して、ステッピングモータ制御装置１０Ｃの電気系の要部構成を説明する。なお、図１３の図３と同一の構成要素については図３と同一の符号を付して、その説明を省略する。

同図に示すように、本実施の形態に係るステッピングモータ制御装置１０Ｃでは、上記第１の実施の形態に係るステッピングモータ制御装置１０Ａ（図３も参照。）の速度制御用クロック信号生成部１３Ａに代えて、速度制御用クロック信号生成部１３ＣがＩ／Ｆ３６を介してシステムバスＢＵＳに電気的に接続されている点が上記第１の実施の形態に係るステッピングモータ制御装置１０Ａと異なっている。

従って、ＣＰＵ３０は、Ｉ／Ｆ３６を介して、速度制御用クロック信号生成部１３Ｃの作動を制御することができる。

本実施の形態に係るステッピングモータ制御装置１０Ｃでは、カウンタ回路１４Ｅ〜１４Ｇによる計数開始のタイミングを当該カウンタ回路の各々毎にずらすことにより、ステッピングモータ２０Ａ〜２０Ｄの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させる制御を行っている。

このため、ステッピングモータ制御装置１０Ｃでは、カウンタ回路１４Ｅ〜１４Ｇの各々毎の計数開始タイミングのずれ量を示すずれ量情報がＲＯＭ３４の所定領域に予め記憶されている。

なお、本実施の形態に係るステッピングモータ制御装置１０Ｃでは、上記ずれ量情報として、カウンタ回路１４Ｅによる計数開始タイミングを基準（０（零））として、カウンタ回路１４Ｆ、カウンタ回路１４Ｇの順に計数開始タイミングが基準クロック信号ＣＬＫの１パルス分ずつ後にずれることを示す情報を適用している。

ここで、本実施の形態に係るステッピングモータ制御装置１０Ｃでも、上記ずれ量として、相励磁信号の１周期を、駆動回路１８Ａ〜１８Ｄにより並行して生成される相励磁信号の数（本実施の形態では、‘４’）で除算して得られる期間以下に相当する量を適用する。この理由は、前述したように、各速度制御用クロック信号の同一相間に加えて、各相間でのパルスの立ち上がりの重畳の発生も抑制するためである。

次に、図１４を参照して、本実施の形態に係るステッピングモータ制御装置１０Ｃの作用を説明する。なお、図１４は、ステッピングモータ制御装置１０ＣのＣＰＵ３０によって実行されるモータ駆動制御処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ３４の所定領域に予め記憶されている。また、ここでは、錯綜を回避するために、ステッピングモータ２０Ａ〜２０Ｄの各ステッピングモータが略同一のタイミングで回転が開始され、略同一のタイミングで回転が停止される場合について説明する。

まず、同図のステップ３００では、ＲＯＭ３４から上記ずれ量情報を読み出し、次のステップ３０２では、コンパレータ１６Ｅに設けられた一対のレジスタ、およびコンパレータ１６Ｆに設けられた一対のレジスタに対して前述した計数値範囲情報を設定する。

本実施の形態に係るステッピングモータ制御装置１０Ｃでは、コンパレータ１６Ｅおよびコンパレータ１６Ｆの各々毎に、出力される速度制御用クロック信号のデューティ比が共に５０％となり、かつ予め定められたずれ量だけ位相がずれるように、上記計数値範囲情報の下限値および上限値を各コンパレータ１６Ｅ，１６Ｆに設けられた一対のレジスタに設定する。

ここで、本実施の形態に係るステッピングモータ制御装置１０Ｃでは、上記予め定められたずれ量としても、相励磁信号の１周期を、駆動回路１８Ａ〜１８Ｄにより並行して生成される相励磁信号の数（本実施の形態では、‘４’）で除算して得られる期間以下に相当する量を適用する。これも、各速度制御用クロック信号の同一相間に加えて、各相間でのパルスの立ち上がりの重畳の発生も抑制するためである。

次のステップ３０４では、各ステッピングモータ２０Ａ〜２０Ｄの回転駆動を開始するタイミングが到来するまで待機し、次のステップ３０６にて、カウンタ回路１４Ｅ〜１４Ｇの各々に対して、上記ステップ３００の処理によって読み出したずれ量情報により示されるずれ量で開始タイミングがずれるように計数を開始させた後、次のステップ３０８にて、駆動回路１８Ａ〜１８Ｄの各々に対して作動開始を指示する。

次のステップ３１０では、各ステッピングモータ２０Ａ〜２０Ｄの回転駆動を停止するタイミングが到来するまで待機し、次のステップ３１２にて、駆動回路１８Ａ〜１８Ｄの各々に対して作動停止を指示し、次のステップ３１４にて、カウンタ回路１４Ｅ〜１４Ｇの各々に対して計数を停止させ、その後に本モータ駆動制御処理プログラムを終了する。

本実施の形態に係るモータ駆動制御処理プログラムの実行によっても、一例として図７に示されるような、予め定められたずれ量（本実施の形態では、基準クロック信号ＣＬＫの１パルス分に相当するずれ量）で位相がずれた速度制御用クロック信号が生成されるため、この結果として、一例として図８に示されるように、ステッピングモータ２０Ａ〜２０Ｄの各々に対応する相励磁信号は、その立ち上がりのタイミングが各相毎にずれることとなり、ステッピングモータの逆起電力に起因して生じる急激な波形変化が重畳される現象の発生頻度が低減される。

なお、本実施の形態に係るステッピングモータ制御装置１０Ｃにおいても、一例として図４に示されるように、上記急激な波形変化の期間が測定等によって予め判明している場合には、上記ずれ量として、当該波形変化の期間以上の期間を適用してもよい。

以上詳細に説明したように、本実施の形態でも、複数のステッピングモータ（本実施の形態では、ステッピングモータ２０Ａ〜２０Ｄ）の回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段（本実施の形態では、発振器１２）と、前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段（本実施の形態では、速度制御用クロック信号生成部１３Ｃ）と、各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段（本実施の形態では、駆動回路１８Ａ〜１８Ｄ）と、を備え、制御手段（本実施の形態では、ＣＰＵ３０）により、前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御している。

特に、本実施の形態では、前記速度制御用クロック信号生成手段が、前記複数のステッピングモータの一部（本実施の形態では、ステッピングモータ２０Ａ〜２０Ｂ）に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数して当該基準クロック信号を分周することにより前記一部のステッピングモータ用の前記速度制御用クロック信号を生成する第１の計数回路（本実施の形態では、カウンタ回路１４Ｅおよびカウンタ回路１４Ｆ）と、前記複数のステッピングモータの他部（本実施の形態では、ステッピングモータ２０Ｃ〜２０Ｄ）に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数する第２の計数回路（本実施の形態では、カウンタ回路１４Ｇ）と、前記複数のステッピングモータの他部に対応して設けられ、前記第２の計数回路による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、前記入力された計数値が前記計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させることによって前記他部のステッピングモータ用の前記速度制御用クロック信号を生成する複数の比較回路（本実施の形態では、コンパレータ１６Ｅおよびコンパレータ１６Ｆに設けられた比較回路）と、を有し、前記制御手段が、前記第１の計数回路および前記第２の計数回路による計数開始のタイミングを当該第１の計数回路および第２の計数回路の各々毎にずらすと共に、前記複数の比較回路に対し、当該複数の比較回路の各々毎に互いに異なる前記計数値の範囲を示すものとして予め定められた計数値範囲情報を予め設定することにより前記制御を行っている。

以上、本発明を上記実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。発明の主旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、また、上記実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における状況に応じた組み合わせにより種々の発明が抽出される。上記実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出される。

例えば、上記各実施の形態では、速度制御用クロック信号生成部および駆動回路（以下、「被制御部」という。）と、当該速度制御用クロック信号生成部および駆動回路の作動を制御する制御部との間の接続形態については特に言及しなかったが、例えば、一例として図１５に示すように、制御部と被制御部との間を、シリアル伝送を行うことのできる伝送路で電気的に接続する形態としてもよい。この場合、制御部にはパラレル／シリアル変換部（同図では、「Ｐ／Ｓ」と表記。）が必要となり、被制御部にはシリアル／パラレル変換部（同図では、「Ｓ／Ｐ」と表記。）が必要となるが、上記シリアル伝送を行うことのできる伝送路は、パラレル伝送を行う伝送路に比較して、配線数が著しく低減される。

また、上記各実施の形態では、制御対象とするステッピングモータが４つの場合について説明したが、本発明はこれに限定されるものではなく、ステッピングモータの数は複数であれば如何なる数でも対応可能である。なお、制御対象とするステッピングモータの数が４つ以外の複数である場合には、その数に応じてカウンタ回路やコンパレータの数が加減されることになる。

また、上記各実施の形態では、錯綜を回避するために、モータ駆動制御処理プログラムにおいてステッピングモータを回転駆動の開始時から停止時まで一定の回転速度で回転させる場合について説明したが、本発明はこれに限定されるものではなく、例えば、ステッピングモータの脱調の発生を抑制するために、回転駆動の開始時と、所望の回転速度で一定とする定常時と、回転駆動の停止時との各々毎に回転速度を変更する制御を行う形態としてもよい。この場合、上記各実施の形態において実行している速度制御用クロック信号の位相を異ならせる制御は、少なくとも上記定常時に行うようにすればよい。これは、上記回転駆動の開始時および停止時の制御期間がごく短期間であるためである。

また、上記各実施の形態では、本発明の比較回路として、カウンタ回路から入力された計数値が計数値範囲情報により示される計数値の範囲外である場合にパルスを発生させるものを適用した場合について説明したが、本発明はこれに限定されるものではなく、カウンタ回路から入力された計数値が計数値範囲情報により示される計数値の範囲内である場合にパルスを発生させるものを、本発明の比較回路として適用する形態としてもよい。

また、上記各実施の形態では、各速度制御用クロック信号のずれ量として基準クロック信号ＣＬＫの１パルス分の期間に相当する量を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、基準クロック信号ＣＬＫの２パルス分の期間以上の期間に相当する量等の他のずれ量を適用する形態としてもよい。なお、この場合も、当該ずれ量として、相励磁信号の１周期を複数の駆動回路により並行して生成される相励磁信号の数で除算して得られる期間以下に相当する量を適用したり、相励磁信号の急激な波形変化の期間が予め判明している場合には当該期間以上の期間に相当する量を適用したりすることが好ましい。

また、上記各実施の形態では、安全性を確保するためにヒューズが設けられている場合については特に言及しなかったが、この場合においても、ステッピングモータを駆動させるための電力のピーク値を抑制することができる結果、ヒューズ切れの発生が抑制される。なお、この場合、ラッシュ対応のヒューズを用いることが好ましい。

また、上記各実施の形態では、相励磁信号を生成するために用いられる電力を供給する不図示の電源回路において供給電力を所望の電力とするためにフィードバック制御を行う帰還制御回路が設けられている場合については特に言及しなかったが、この場合にもステッピングモータを駆動させるための電力のピーク値を抑制することができる結果、当該帰還制御回路の誤動作が抑制される。

また、上記第３の実施の形態では、本発明の第１の計数回路としてのカウンタ回路が２つで、本発明の第２の計数回路としてのカウンタ回路が１つである場合について説明したが、これらの数も一例であり、これら以外の数の組み合わせを適用してもよい。

さらに、上記第３の実施の形態では、コンパレータを２つ用いた場合について説明したが、この数についてもこの限りでないことは言うまでもない。

また、上記各実施の形態では、カウンタ回路ないしコンパレータを用いて速度制御用クロック信号生成部を構成した場合について説明したが、本発明はこれに限定されるものではなく、複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させることのできる他の構成が適用できることも言うまでもない。

また、上記各実施の形態では、モータ駆動制御処理プログラムがＲＯＭ３４に予め記憶されている場合について説明したが、本発明はこれに限定されるものではなく、これらのプログラムをＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ、ＵＳＢメモリなどのコンピュータ読み取り可能な記録媒体に格納した状態で提供する形態を適用してもよいし、有線又は無線による通信手段を介して配信する形態を適用してもよい。

その他、上記各実施の形態で説明したステッピングモータ制御装置の構成（図１〜図３，図９，図１０，図１２，図１３参照。）は一例であり、本発明の主旨を逸脱しない範囲内において、不要な部位を削除したり、新たな部位を追加したり、各部位の配設位置を変更したりしてもよい。

さらに、上記各実施の形態で説明したモータ駆動制御処理プログラムの処理の流れ（図６，図１１，図１４参照。）も一例であり、本発明の主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよい。

第１の実施の形態に係るステッピングモータ制御装置の構成を示すブロック図である。 第１，第３の実施の形態に係るコンパレータの構成を示すブロック図である。 第１の実施の形態に係るステッピングモータ制御装置の電気系の要部構成を示すブロック図である。 ステッピングモータに入力する相励磁信号の測定結果の一例を示す波形図である。 ２相励磁方式のステッピングモータにおける各相励磁信号の状態の一例を示す波形図である。 第１の実施の形態に係るモータ駆動制御処理プログラムの処理の流れを示すフローチャートである。 第１の実施の形態に係るモータ駆動制御処理プログラムの実行時における要部信号の一例を示すタイムチャートである。 実施の形態に係るモータ駆動制御処理プログラムの実行時におけるステッピングモータの各々に対応する相励磁信号のずれの状態の一例を示すタイムチャートおよび波形図である。 第２の実施の形態に係るステッピングモータ制御装置の構成を示すブロック図である。 第２の実施の形態に係るステッピングモータ制御装置の電気系の要部構成を示すブロック図である。 第２の実施の形態に係るモータ駆動制御処理プログラムの処理の流れを示すフローチャートである。 第３の実施の形態に係るステッピングモータ制御装置の構成を示すブロック図である。 第３の実施の形態に係るステッピングモータ制御装置の電気系の要部構成を示すブロック図である。 第３の実施の形態に係るモータ駆動制御処理プログラムの処理の流れを示すフローチャートである。 他の実施の形態に係るステッピングモータ制御装置の構成を示すブロック図である。

符号の説明

１０Ａ〜１０Ｄ ステッピングモータ制御装置
１２ 発振器（基準クロック信号生成手段）
１３Ａ〜１３Ｃ 速度制御用クロック信号生成部（速度制御用クロック信号生成手段）
１４ カウンタ回路（計数回路）
１４Ａ〜１４Ｄ カウンタ回路（計数回路）
１４Ｅ〜１４Ｆ カウンタ回路（第１の計数回路）
１４Ｇ カウンタ回路（第２の計数回路）
１６Ａ〜１６Ｆ コンパレータ
１８Ａ〜１８Ｄ 駆動回路（駆動手段）
２０Ａ〜２０Ｄ ステッピングモータ
２２Ａ〜２２Ｄ レジスタ
２４Ａ〜２４Ｄ レジスタ
２６Ａ〜２６Ｄ 比較回路
３０ ＣＰＵ（制御手段）
３２ ＲＡＭ
３４ ＲＯＭ
３６ インタフェース

Claims (7)

1. 複数のステッピングモータの回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段と、
   前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段と、
   各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段と、
   前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御する制御手段と、
   を備えたステッピングモータ制御装置。
2. 前記速度制御用クロック信号生成手段は、
   前記基準クロック信号が入力され、当該基準クロック信号のパルス数を計数する計数回路と、
   各々前記複数のステッピングモータの各々に対応して設けられ、前記計数回路による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、前記入力された計数値が前記計数値範囲情報により示される計数値の範囲内または範囲外である場合にパルスを発生させることにより前記速度制御用クロック信号を生成する複数の比較回路と、
   を有し、
   前記制御手段は、前記複数の比較回路に対し、当該複数の比較回路の各々毎に互いに異なる前記計数値の範囲を示すものとして予め定められた計数値範囲情報を予め設定することにより前記制御を行う
   請求項１記載のステッピングモータ制御装置。
3. 前記速度制御用クロック信号生成手段は、
   各々前記複数のステッピングモータの各々に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数して当該基準クロック信号を分周することにより前記速度制御用クロック信号を生成する複数の計数回路を有し、
   前記制御手段は、前記複数の計数回路による計数開始のタイミングを当該複数の計数回路の各々毎にずらすことにより前記制御を行う
   請求項１記載のステッピングモータ制御装置。
4. 前記速度制御用クロック信号生成手段は、
   前記複数のステッピングモータの一部に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数して当該基準クロック信号を分周することにより前記一部のステッピングモータ用の前記速度制御用クロック信号を生成する第１の計数回路と、
   前記複数のステッピングモータの他部に対応して設けられ、前記基準クロック信号が入力されると共に、入力された基準クロック信号のパルス数を計数する第２の計数回路と、
   前記複数のステッピングモータの他部に対応して設けられ、前記第２の計数回路による計数値が入力されると共に、当該計数値の範囲を示す計数値範囲情報が予め設定され、入力された計数値と設定された計数値範囲情報により示される計数値の範囲とを比較することにより、前記入力された計数値が前記計数値範囲情報により示される計数値の範囲内または範囲外である場合にパルスを発生させることによって前記他部のステッピングモータ用の前記速度制御用クロック信号を生成する複数の比較回路と、
   を有し、
   前記制御手段は、前記第１の計数回路および前記第２の計数回路による計数開始のタイミングを当該第１の計数回路および第２の計数回路の各々毎にずらすと共に、前記複数の比較回路に対し、当該複数の比較回路の各々毎に互いに異なる前記計数値の範囲を示すものとして予め定められた計数値範囲情報を予め設定することにより前記制御を行う
   請求項１記載のステッピングモータ制御装置。
5. 前記複数の速度制御用クロック信号の各々の位相のずれ量は、前記相励磁信号の１周期を前記複数の駆動手段により並行して生成される相励磁信号の数で除算して得られる期間以下に相当する量である
   請求項１〜請求項４の何れか１項記載のステッピングモータ制御装置。
6. 複数のステッピングモータの回転駆動の動作タイミングの基準となる基準クロック信号を生成する基準クロック信号生成手段と、前記基準クロック信号に基づいて、前記複数のステッピングモータの回転速度を規定する速度制御用クロック信号を当該複数のステッピングモータの各々毎に生成する速度制御用クロック信号生成手段と、各々前記複数のステッピングモータの各々に対応して設けられ、対応する前記ステッピングモータ用の前記速度制御用クロック信号に基づいて、対応する前記ステッピングモータを回転駆動させる相励磁信号を生成して当該ステッピングモータに入力することにより当該ステッピングモータを回転駆動させる複数の駆動手段と、を備えたステッピングモータ制御装置において実行されるプログラムであって、
   コンピュータを、
   前記複数のステッピングモータの各々毎の速度制御用クロック信号を、各々の位相が互いに異なるように生成させるように前記速度制御用クロック信号生成手段を制御する制御手段として機能させるためのプログラム。
7. コンピュータを、請求項１〜請求項５の何れか１項に記載のステッピングモータ制御装置における制御手段として機能させるためのプログラム。