JP2010136493A

JP2010136493A - 電源装置

Info

Publication number: JP2010136493A
Application number: JP2008308434A
Authority: JP
Inventors: Mitsukuni Yoshida; 充邦吉田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-12-03
Filing date: 2008-12-03
Publication date: 2010-06-17
Anticipated expiration: 2028-12-03
Also published as: US20110211374A1; US8743569B2; WO2010064489A1; CN102227866A; JP4487009B2; EP2369732A1

Abstract

【課題】小型で、低価格で、スイッチング素子での損失が小さな電源装置を提供する。
【解決手段】この電源装置は、アクティブフィルタ１０の入力電流Ｉｉｎ、入力電圧Ｖｉｎ、および出力電圧Ｖｏを検出し、入力電圧Ｖｉｎの上昇に応じて目標電圧Ｖｔを低下させ、入力電流Ｉｉｎと入力電圧Ｖｉｎの位相が一致し、かつアクティブフィルタの出力電圧Ｖｏが目標電圧Ｖｔに一致するようにＩＧＢＴ１３をオン／オフ制御するマイクロコンピュータ１８を備える。したがって、入力電圧Ｖｉｎの上昇に応じて目標電圧Ｖｔを低下させるので、スイッチング素子での損失を低く抑制できる。
【選択図】図１

Description

この発明は電源装置に関し、特に、アクティブフィルタを備えた電源装置に関する。

従来、空気調和機や冷蔵庫などの電源装置では、商用電源からの交流電圧をダイオードブリッジのような整流回路で整流し、コンデンサのような平滑回路で平滑化して直流電圧を生成し、その直流電圧をインバータで交流電圧に変換して交流モータに供給していた。

このような電源装置の力率の向上、電源高調波電流の低減化を図る方法として、整流回路と平滑回路の間にアクティブフィルタを設け、入力電流と入力電圧の波形および位相を一致させる方法がある（たとえば、特許文献１参照）。この文献１では、入力電流、入力電圧、出力電圧の検出、スイッチング素子の制御信号の生成は、全てハードウェア（電子回路）によって行なわれる。

また、スイッチング素子の制御信号の生成をソフトウェアによって行なう方法もある（たとえば、特許文献２参照）。この文献２では、目標デューティ比が内部メモリに記憶されており、アクティブフィルタの出力電圧のみを検出し、検出電圧が目標電圧に一致するようにスイッチング素子の制御信号を生成し、入力電流および入力電圧の検出は行なっていない。
特開２００８−７９４７４号公報特開２００４−２６０８７１号公報

しかし、特許文献１では、ハードウェアによってスイッチング素子の制御信号を生成するので、入力電流、入力電圧、および出力電圧の変化に応じた柔軟な制御が可能であったが、多くの電気素子が必要となり、それらを実装するための基板のスペースが大きくなり、コスト高になると言う問題があった。また、起動時における急峻なデューティ比の増加を防止するためのソフトスタート回路（たとえばＲＣ直列回路）なども別途必要となり、さらにコスト高になる。

また、特許文献２では、入力電流と入力電圧を検出していないので、入力信号が乱れたときにデューティ比を補正する場合や、補正が必要ないほどのデューティ比を与えた場合はスイッチング素子での損失が増えてしまう。また、入力電圧が低下した場合には入力電圧と出力電圧との差が大きくなり、スイッチング素子での損失が増える。このため、スイッチング素子が破壊される可能性があった。

それゆえに、この発明の主たる目的は、小型で、低価格で、スイッチング素子での損失が小さな電源装置を提供することである。

この発明に係る電源装置は、第１の交流電圧を整流する整流回路と、整流回路の次段に設けられたアクティブフィルタと、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、直流電圧を第２の交流電圧に変換するインバータとを備えたものである。このアクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。この電源装置は、さらに、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、入力電圧に基づいて目標電圧を生成し、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン／オフ制御するマイクロコンピュータを備える。

好ましくは、マイクロコンピュータは、入力電圧が低下したことに応じて目標電圧を低下させる。

また好ましくは、マイクロコンピュータは、入力電流が第１のしきい値電流を超えた場合は、スイッチング素子のオン／オフ制御を停止し、入力電流が第１のしきい値電流よりも大きな第２のしきい値電流を超えた場合は、さらにインバータの制御を停止する。また、マイクロコンピュータは、入力電圧が第１のしきい値電圧を超えた場合は、スイッチング素子のオン／オフ制御を停止し、入力電圧が第１のしきい値電圧よりも大きな第２のしきい値電圧を超えた場合は、さらにインバータの制御を停止する。

また好ましくは、マイクロコンピュータは、入力電圧、入力電流、出力電圧、および目標電圧に基づいて目標デューティ比を算出する第１の算出部と、前周期のデューティ比を記憶した記憶部と、第１の算出部によって算出された目標デューティ比と記憶部に記憶された前周期のデューティ比とに基づいて現周期のデューティ比を算出する第２の算出部とを含む。

また好ましくは、第２の算出部は、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する。

また好ましくは、第２の算出部は、起動時には、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する。

また好ましくは、第２の算出部は、目標デューティ比と前周期のデューティ比との偏差がしきい値偏差を超えた場合は、偏差が徐々に小さくなるように現周期のデューティ比を算出する。

また好ましくは、マイクロコンピュータは、入力電流が第１のしきい値電流を超えた場合は、スイッチング素子のオン／オフ制御を停止し、入力電流が第１のしきい値電流よりも大きな第２のしきい値電流を超えた場合は、さらにインバータの制御を停止する。また、マイクロコンピュータは、入力電圧が第１のしきい値電圧を超えた場合は、スイッチング素子のオン／オフ制御を停止し、入力電圧が第１のしきい値電圧よりも大きな第２のしきい値電圧を超えた場合は、さらにインバータの制御を停止する。このマイクロコンピュータは、入力電圧、入力電流、出力電圧、および目標電圧に基づいて目標デューティ比を算出する第１の算出部と、前周期のデューティ比を記憶した記憶部と、第１の算出部によって算出された目標デューティ比と記憶部に記憶された前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する第２の算出部とを含む。この第２の算出部は、スイッチング素子のオン／オフ制御のみが停止された状態からの再起動時は、偏差が第１の時間でなくなるように現周期のデューティ比を算出し、インバータの制御が停止された状態からの再起動時は、第１の時間よりも短い第２の時間で偏差がなくなるように現周期のデューティ比を算出する。

この発明に係る電源装置では、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、入力電圧に基づいて目標電圧を生成し、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン／オフ制御するマイクロコンピュータが設けられる。したがって、たとえば入力電圧が低下したことに応じて目標電圧を低下させることにより、スイッチング素子での損失を低減させることができる。また、アクティブフィルタの制御をマイクロコンピュータで行なうので、装置寸法の小型化、低コスト化を図ることができる。

[実施の形態１]
図１は、この発明の実施の形態１による電源装置の構成を示すブロック図である。図１において、この電源装置は、整流回路２、分圧抵抗器７，１５、電流検出抵抗器８、アンプ９、アクティブフィルタ１０、平滑コンデンサ１４、インバータ１６、およびマイクロコンピュータ１８を備える。

整流回路２は、ブリッジ接続された４つのダイオード３〜６を含み、交流電源１からの交流電圧を全波整流する。交流電圧は、ダイオード３，４のアノード間に与えられる。ダイオード３，４のカソードはともに正側出力ノード２ａに接続され、ダイオード５，６のカソードはそれぞれダイオード３，４のアノードに接続され、ダイオード５，６のアノードはともに負側出力ノード２ｂに接続される。

分圧抵抗器７は、整流回路２の正側出力ノード２ａと基準電圧のラインとの間に接続され、整流回路２の出力電圧すなわちアクティブフィルタ１０の入力電圧Ｖｉｎを分圧し、入力電圧Ｖｉｎを示す信号を生成してマイクロコンピュータ１８に与える。

電流検出抵抗器８は、インバータ１６の負側入力ノード１６ｂと整流回路２の負側出力ノード２ｂとの間に接続され、アクティブフィルタ１０の入力電流Ｉｉｎを示す信号を出力する。アンプ９は、電流検出抵抗器８の出力信号を増幅してマイクロコンピュータ１８に与える。インバータ１６の負側入力ノード１６ｂは基準電圧のラインに接続される。

アクティブフィルタ１０は、リアクトル１１、ダイオード１２、およびＩＧＢＴ（Insulated Gate Bipolar Transistor)１３を含む。リアクトル１１の一方端子は整流回路２の正側出力ノード２ａに接続される。ダイオード１２のアノードはリアクトル１１の他方端子に接続され、そのカソードはインバータ１６の正側入力ノード１６ａに接続される。ＩＧＢＴ１３のコレクタはリアクトル１１の他方端子に接続され、そのエミッタは基準電圧のラインに接続され、そのゲートはマイクロコンピュータ１８からの制御信号φＣを受ける。

平滑コンデンサ１４は、ダイオード１２のカソードと基準電圧のラインとの間に接続され、アクティブフィルタ１０の出力電圧Ｖｏを平滑化して直流電圧を生成する。分圧抵抗器１５は、平滑コンデンサ１４に並列接続され、アクティブフィルタ１０の出力電圧Ｖｏを分圧し、出力電圧Ｖｏを示す信号を生成してマイクロコンピュータ１８に与える。インバータ１６は、アクティブフィルタ１０の出力電圧Ｖｏを３相交流電圧に変換し、その３相交流電圧を交流モータ１７に与える。

マイクロコンピュータ１８は、インバータ１６からの直流電流信号やモータ１７からのモータ位置信号に基づいて、インバータ１６を制御する。また、マイクロコンピュータ１８は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、および出力電圧Ｖｏに基づいてＩＧＢＴ１３をオン／オフ制御し、入力電圧Ｖｉｎと入力電流Ｉｉｎの波形および位相を一致させて力率を１に近付けるとともに、出力電圧Ｖｏを目標電圧Ｖｔに一致させる。また、マイクロコンピュータ１８は、入力電圧Ｖｉｎが低下したことに応じて目標電圧Ｖｔを低下させる。

すなわち、マイクロコンピュータ１８は、電圧検出部２０，２２、電流検出部２１、目標電圧設定部２３、および信号生成部２４を含む。電圧検出部２０は、分圧抵抗器７の出力信号に基づいて、アクティブフィルタ１０の入力電圧Ｖｉｎの波形、位相、振幅などを示すデジタル信号を発生する。電流検出部２１は、アンプ９の出力信号に基づいて、アクティブフィルタ１０の入力電流Ｉｉｎの波形、位相、振幅などを示すデジタル信号を発生する。電圧検出部２２は、分圧抵抗器１５の出力信号に基づいて、アクティブフィルタ１０の出力電圧Ｖｏのレベルを示すデジタル信号を発生する。

目標電圧設定部２３は、電圧検出部２０の出力信号に基づいて目標電圧Ｖｔを生成する。目標電圧Ｖｔは、アクティブフィルタ１０の入力電圧Ｖｉｎが低下するに従って低下する。信号生成部２４は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、出力電圧Ｖｏ、および目標電圧Ｖｔに基づいて制御信号φＣを生成し、ＩＧＢＴ１３をオン／オフ制御し、入力電圧Ｖｉｎと入力電流Ｉｉｎの波形および位相を一致させて力率を１に近付けるとともに、出力電圧Ｖｏを目標電圧Ｖｔに一致させる。

詳しく説明すると、制御信号φＣは、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、および出力電圧Ｖｏの関数であり、φＣ＝ｘ（Ｖｉｎ，Ｉｉｎ，Ｖｏ）である。また、出力電圧Ｖｏは、目標電圧Ｖｔ、出力電圧Ｖｏ、および入力電圧Ｖｉｎの関数であり、Ｖｏ＝ｙ（Ｖｔ，Ｖｏ，Ｖｉｎ）である。入力電圧Ｖｉｎと出力電圧Ｖｏは一定の関係になるように制御される。また、入力電圧Ｖｉｎが下がっても電力損失が変化しないように、入力電圧Ｖｉｎの低下に伴って目標電圧Ｖｔが下げられる。

制御信号φＣによるＩＧＢＴ１３のオン／オフの周期は、マイクロコンピュータ１８に記憶された任意の設定値によって決定される。たとえば、データの書換えが可能なフラッシュメモリを用いて任意の設定値を記憶することにより、任意の設定値を変更することが可能となる。騒音や雑音端子電圧の問題から、一般的にアクティブフィルタ１０のスイッチング周期は１５ｋＨｚ〜２０ｋＨｚに設定される。

また、この制御信号φＣは、図２に示すような入力電圧Ｖａｃに基づいてマイクロコンピュータ１８によって生成されるゼロクロス検知信号φＺＣをトリガとして生成される。電圧Ｖａｃは、正弦波形の交流電圧を全波整流したものである。マイクロコンピュータ１８は、入力電圧Ｖａｃをサンプリングし、入力電圧Ｖａｃが予め設定されているしきい値電圧Ｖｔｈ以下になったときにゼロクロス検知信号φＺＣを「Ｈ」レベルに立ち上げ（時刻ｔ０，ｔ２，ｔ４）、入力電圧Ｖａｃがしきい値電圧Ｖｔｈ以上になったときにゼロクロス検知信号φＺＣを「Ｌ」レベルに立ち下げ（時刻ｔ１，ｔ３，ｔ５）、ゼロクロス検知信号φＺＣをソフトウェア的に生成する。

なお、抵抗素子、ダイオード、およびフォトカプラを組み合わせた回路や、コンパレータなどのハードウェアを用いてゼロクロス検知信号φＺＣを生成し、その信号φＺＣをマイクロコンピュータ１８に入力し、制御信号φＣの出力トリガとしてもよい。

この実施の形態１では、マイクロコンピュータ１８の内部において、電圧レベルの比較やＩＧＢＴ１３の制御信号φＣの生成などを行なう。すなわち、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、および出力電圧Ｖｏを検出し、入力電圧Ｖｉｎと入力電流Ｉｉｎの位相を合わせる、と言った基本動作をマイクロコンピュータ１８によって行なうので、ハードウェア構成を減らしながら力率の向上、および高調波電流の抑制を行なうことができる。

また、入力電圧Ｖｉｎの低下に応じて目標電圧Ｖｔを低下させるので、ＩＧＢＴ１３での損失を低減させることができる。

[実施の形態２]
このような電源装置では、一般的に入力電流Ｉｉｎや出力電圧Ｖｏが過大になった場合は、ＩＧＢＴ１３の破損を防止するために全体のシーケンス制御を停止するような手段が設けられている。しかし、インバータ１６を停止させると、負荷であるモータ１７も停止してしまい、その影響は大きい。そこで、この実施の形態２では、インバータ１６を停止させる前に、まずＩＧＢＴ１３の制御のみを停止させてＩＧＢＴ１３の破損を防止する。

図３は、この発明の実施の形態２による電源装置の要部を示す図である。この電源装置の全体構成は、実施の形態１の電源装置と同じである。この電源装置では、マイクロコンピュータ１８内に図１の構成に加え、交流電流比較部３０および直流電圧比較部３１が追加される。

交流電流比較部３０は、図１の電流検出部２１の出力信号に基づいて入力電流Ｉｉｎを求め、その入力電流Ｉｉｎと予め設定されたしきい値電流Ｉｔｈ１，Ｉｔｈ２（ただし、Ｉｔｈ１＞Ｉｔｈ２である）とを比較する。交流電流比較部３０は、Ｉｔｈ２＞Ｉｉｎの場合は信号φＩ１，φＩ２をともに「Ｈ」レベルにし、Ｉｔｈ１＞Ｉｉｎ＞Ｉｔｈ２の場合は信号φＩ１，φＩ２をそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにし、Ｉｉｎ＞Ｉｔｈ１の場合は信号φＩ１，φＩ２をともに「Ｌ」レベルにする。

また、直流電圧比較部３１は、図１の電圧検出部２２の出力信号に基づいて出力電圧Ｖｏを求め、その出力電圧Ｖｏと予め設定されたしきい値電圧Ｖｔｈ１，Ｖｔｈ２（ただし、Ｖｔｈ１＞Ｖｔｈ２である）とを比較する。直流電圧比較部３１は、Ｖｔｈ２＞Ｖｏの場合は信号φＶ１，φＶ２をともに「Ｈ」レベルにし、Ｖｔｈ１＞Ｖｏ＞Ｖｔｈ２の場合は信号φＶ１，φＶ２をそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにし、Ｖｏ＞Ｖｔｈ１の場合は信号φＶ１，φＶ２をともに「Ｌ」レベルにする。

マイクロコンピュータ１８は、信号φＩ１，φＶ１がともに「Ｈ」レベルの場合は、インバータ１６を制御し、信号φＩ１，φＶ１のうちの少なくとも一方の信号が「Ｌ」レベルになった場合は、インバータ１６内の全トランジスタをオフさせてインバータ１６の制御を停止する。信号生成部２４は、信号φＩ２，φＶ２がともに「Ｈ」レベルの場合は、制御信号φＣを生成してＩＧＢＴ１３をオン／オフ制御し、信号φＩ２，φＶ２のうちの少なくとも一方の信号が「Ｌ」レベルになった場合は制御信号φＣの生成を停止してＩＧＢＴ１３をオフさせる。

この実施の形態２では、インバータ１６を停止させる前にまずＩＧＢＴ１３の制御のみを停止するので、負荷への影響を小さく抑えながらＩＧＢＴ１３の破損を防止することができる。

[実施の形態３]
図４は、この発明の実施の形態２による電源装置の要部を示す図である。この電源装置の全体構成は、実施の形態１の電源装置と同じである。この電源装置では、マイクロコンピュータ１８の信号生成部２４は、目標デューティ比算出部３５、記憶部３６、デューティ比算出部３７、および信号波形生成部３８を含む。

図５に示すように、入力電圧Ｖｉｎおよび入力電流Ｉｉｎの１周期は、（Ｎ＋１）区間（Ｎは正の整数である）に分割され、各区間毎にデューティ比ＤＵが設定される。目標デューティ比算出部３５は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、出力電圧Ｖｏ、および目標電圧Ｖｔに基づいて各区間の目標デューティ比ＤＵｔを算出する。

図６に示すように、記憶部３６のアドレス０〜Ｎには、前周期の全区間のデューティ比ＤＵｐ０〜ＤＵｐＮがそれぞれ記憶されている。デューティ比算出部３７は、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差が予め定めれた数の周期の間に徐々に無くなるように、現周期の現区間のデューティ比ＤＵを算出する。信号波形生成部３８は、デューティ比算出部３７で生成されたデューティ比ＤＵに基づいて制御信号φＣの波形を生成する。

この実施の形態３では、入力電流Ｉｉｎや出力電圧Ｖｏの過度な急上昇を抑えることができるので、ＩＧＢＴ１３などの電子素子の破損を防止することができる。

なお、デューティ比ＤＵは、フィードバック制御技術であるＰＩＤ制御を用いて目標デューティ比ＤＵｔに近付けてもよいし、偏差の所定の割合ずつ目標デューティ比ＤＵｔに近付けてもよいし、他の方法を採用してもよい。

また、記憶部３６のデューティ比ＤＵｐは、各周期毎に書き換えてもよいし、任意の周期毎に書き換えてもよい。

また、この実施の形態３では、各周期毎にデューティ比ＤＵを目標デューティ比ＤＵｔに徐々に近付けるように制御したが、目標デューティ比ＤＵｔが急激に上昇し易い起動時のみデューティ比ＤＵを目標デューティ比ＤＵｔに徐々に近付けるように制御してもよい。デューティ比ＤＵが一度目標デューティ比に到達した後は、デューティ比算出部３７は、目標デューティ比ＤＵｔをそのままデューティ比ＤＵとして信号波形生成部３８に出力する。上記起動時には、通常の起動時の他、実施の形態２で示したＩＧＢＴ１３の制御のみの停止後の再起動時や、ＩＧＢＴ１３およびインバータ１６の駆動停止後の再起動時も含まれる。この変更例では、起動時の急激なデューティ比ＤＵの増加に伴なう入力電流Ｉｉｎや出力電圧Ｖｏの過度な急上昇を抑えることができるので、ＩＧＢＴ１３などの電子素子の破損を防止することができる。

また、この実施の形態３では、各周期毎にデューティ比ＤＵを目標デューティ比ＤＵｔに徐々に近付けるように制御したが、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差Ｄｓａが予め定められたしきい値偏差Ｄｔｈを超えたときのみデューティ比ＤＵを調整してもよい。

図７は、そのような変更例の信号生成部２４の動作を示すフローチャートである。図７において、信号生成部２４は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、出力電圧Ｖｏ、および目標電圧Ｖｔを検出し（ステップＳ１）、検出結果に基づいて目標デューティ比ＤＵｔを算出する（ステップＳ２）。次に、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差Ｄｓａを算出し（ステップＳ３）、その偏差Ｄｓａがしきい値偏差Ｄｔｈよりも大きいか否かを判別する（ステップＳ４）。

Ｄｓａ＞Ｄｔｈである場合は、偏差Ｄｓａの関数ｆ（Ｄｓａ）に基づいて現区間のデューティ比ＤＵを算出し（ステップＳ５）、Ｄｓａ＞Ｄｔｈでない場合は、ＤＵ＝ＤＵｔとする（ステップＳ６）。ステップＳ５またはＳ６で算出したデューティ比ＤＵを出力して（ステップＳ７）、ステップＳ１に戻る。なお、ステップＳ５で使用される関数ｆ（Ｄｓａ）は、たとえば、デューティ比ＤＵを、偏差Ｄｓａの所定の割合ずつ目標デューティ比ＤＵｔに近付ける関数である。この変更例では、起動時や起動後の駆動時における急激なデューティ比ＤＵの増加に伴なう入力電流Ｉｉｎや出力電圧Ｖｏの過度な急上昇を抑えることができるので、ＩＧＢＴ１３などの電子素子の破損を防止することができる。

また、図８は、実施の形態３のさらに他の変更例の信号生成部２４の構成を示すブロック図であって、図４と対比される図である。図８において、この変更例が実施の形態３と異なる点は、デューティ比算出部３７に図３で示した信号φＩ１，φＩ２，φＶ１，φＶ２が入力されている点である。デューティ比算出部３７は、信号φＩ２，φＶ２によってＩＧＢＴ１３のオン／オフ制御およびインバータ１６の制御が停止された後に再起動する場合は、デューティ比ＤＵを、偏差Ｄｓａの比較的小さな割合ずつ目標デューティ比ＤＵｔに近付ける関数ｆ１（Ｄｓａ）を採用し、デューティ比ＤＵを比較的遅い速度で目標デューティ比ＤＵｔに近付ける。このような場合は、アクティブフィルタ１０の負荷インピーダンスが小さいので、デューティ比ＤＵが急激に増加すると、入力電流Ｉｉｎや出力電圧Ｖｏが急激に増加し、ＩＧＢＴ１３などの電子素子が破損し易いからである。

また、デューティ比算出部３７は、信号φＩ１，φＶ１によってＩＧＢＴ１３のオン／オフ制御のみが停止された後に再起動する場合は、デューティ比ＤＵを、偏差Ｄｓａの比較的大きな割合ずつ目標デューティ比ＤＵｔに近付ける関数ｆ２（Ｄｓａ）を採用し、デューティ比ＤＵを比較的速い速度で目標デューティ比ＤＵｔに近付ける。このような場合は、インバータ１６を制御してモータ１７を回転駆動したままであるので直流電圧Ｖｏが必要であり、また、ＩＧＢＴ１３のオン／オフ制御を再開しても入力電流Ｉｉｎや出力電圧Ｖｏの急激な増加は起こり難いからである。この変更例では、ＩＧＢＴ１３の破損の防止と、円滑な再起動とを図ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明の実施の形態１による電源装置の構成を示すブロック図である。図１に示したマイクロコンピュータにおけるゼロクロス検知信号の生成方法を示す図である。この発明の実施の形態２による電源装置の要部を示すブロック図である。この発明の実施の形態３による電源装置の構成を示すブロック図である。図４に示したデューティ比算出部の動作を説明するための図である。図４に示した記憶部の動作を説明するための図である。実施の形態３の変更例を示すフローチャートである。実施の形態３の他の変更例を示すブロック図である。

符号の説明

１交流電源、２整流回路、２ａ正側出力ノード、２ｂ負側出力ノード、３〜６ダイオード、７，１５分圧抵抗器、８電流検出抵抗器、９アンプ、１０アクティブフィルタ、１１リアクトル、１２ダイオード、１３ＩＧＢＴ、１４平滑コンデンサ、１６インバータ、１６ａ正側入力ノード、１６ｂ負側入力ノード、１７交流モータ、１８マイクロコンピュータ、２０，２２電圧検出部、２１電流検出部、２３目標電圧設定部、２４信号生成部、３０交流電流比較部、３１直流電圧比較部、３５目標デューティ比算出部、３６記憶部、３７デューティ比算出部、３８信号波形生成部。

Claims

第１の交流電圧を整流する整流回路と、
前記整流回路の次段に設けられたアクティブフィルタと、
前記アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、
前記直流電圧を第２の交流電圧に変換するインバータとを備え、
前記アクティブフィルタは、
一方端子が前記整流回路の出力電圧を受けるリアクトルと、
アノードが前記リアクトルの他方端子に接続され、カソードが前記平滑回路に接続されたダイオードと、
前記リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含み、
さらに、前記アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、前記入力電圧に基づいて目標電圧を生成し、前記入力電流と前記入力電圧の位相が一致し、かつ前記アクティブフィルタの出力電圧が前記目標電圧に一致するように前記スイッチング素子をオン／オフ制御するマイクロコンピュータを備える、電源装置。
前記マイクロコンピュータは、前記入力電圧が低下したことに応じて前記目標電圧を低下させる、請求項１に記載の電源装置。
前記マイクロコンピュータは、
前記入力電流が第１のしきい値電流を超えた場合は、前記スイッチング素子のオン／オフ制御を停止し、前記入力電流が前記第１のしきい値電流よりも大きな第２のしきい値電流を超えた場合は、さらに前記インバータの制御を停止し、
前記入力電圧が第１のしきい値電圧を超えた場合は、前記スイッチング素子のオン／オフ制御を停止し、前記入力電圧が前記第１のしきい値電圧よりも大きな第２のしきい値電圧を超えた場合は、さらに前記インバータの制御を停止する、請求項１または請求項２に記載の電源装置。
前記マイクロコンピュータは、
前記入力電圧、前記入力電流、前記出力電圧、および前記目標電圧に基づいて目標デューティ比を算出する第１の算出部と、
前周期のデューティ比を記憶した記憶部と、
前記第１の算出部によって算出された目標デューティ比と前記記憶部に記憶された前周期のデューティ比とに基づいて現周期のデューティ比を算出する第２の算出部とを含む、請求項１から請求項３までのいずれかに記載の電源装置。
前記第２の算出部は、前記目標デューティ比と前記前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する、請求項４に記載の電源装置。
前記第２の算出部は、起動時には、前記目標デューティ比と前記前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する、請求項４に記載の電源装置。
前記第２の算出部は、前記目標デューティ比と前記前周期のデューティ比との偏差がしきい値偏差を超えた場合は、前記偏差が徐々に小さくなるように現周期のデューティ比を算出する、請求項４に記載の電源装置。
前記マイクロコンピュータは、
前記入力電流が第１のしきい値電流を超えた場合は、前記スイッチング素子のオン／オフ制御を停止し、前記入力電流が前記第１のしきい値電流よりも大きな第２のしきい値電流を超えた場合は、さらに前記インバータの制御を停止し、
前記入力電圧が第１のしきい値電圧を超えた場合は、前記スイッチング素子のオン／オフ制御を停止し、前記入力電圧が前記第１のしきい値電圧よりも大きな第２のしきい値電圧を超えた場合は、さらに前記インバータの制御を停止し、
前記マイクロコンピュータは、
前記入力電圧、前記入力電流、前記出力電圧、および目標電圧に基づいて目標デューティ比を算出する第１の算出部と、
前周期のデューティ比を記憶した記憶部と、
前記第１の算出部によって算出された目標デューティ比と前記記憶部に記憶された前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する第２の算出部とを含み、
前記第２の算出部は、前記スイッチング素子のオン／オフ制御のみが停止された状態からの再起動時は、前記偏差が第１の時間でなくなるように現周期のデューティ比を算出し、前記インバータの制御が停止された状態からの再起動時は、前記第１の時間よりも短い第２の時間で前記偏差がなくなるように現周期のデューティ比を算出する、請求項１または請求項２に記載の電源装置。