JP2010135370A - 検査位置決定方法、検査情報管理システム及び検査方法 - Google Patents

検査位置決定方法、検査情報管理システム及び検査方法 Download PDF

Info

Publication number
JP2010135370A
JP2010135370A JP2008307237A JP2008307237A JP2010135370A JP 2010135370 A JP2010135370 A JP 2010135370A JP 2008307237 A JP2008307237 A JP 2008307237A JP 2008307237 A JP2008307237 A JP 2008307237A JP 2010135370 A JP2010135370 A JP 2010135370A
Authority
JP
Japan
Prior art keywords
inspection
model
data
substrate
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008307237A
Other languages
English (en)
Other versions
JP5408975B2 (ja
Inventor
Toru Kajima
亨 鹿島
Takashi Kurosawa
敬 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2008307237A priority Critical patent/JP5408975B2/ja
Publication of JP2010135370A publication Critical patent/JP2010135370A/ja
Application granted granted Critical
Publication of JP5408975B2 publication Critical patent/JP5408975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】複数のデバイスを基板単位で製造するデバイス製造工程において、検査項目における計測データの特性に応じて、信頼性を維持しつつ冗長性を削減する検査位置を決定する方法の提供。
【解決手段】本発明にかかる検査位置決定方法は、基板上の所定の検査候補位置において検査項目に関する計測が行われた(S101)基板毎の計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを基板毎に生成し(S102)と、複数の基板モデルに基づいて、検査項目に対応するデータモデルである代表モデルを生成し(S104)と、所定の検査候補位置の計測データ及び代表モデルにより補間される補間データの少なくともいずれかを用いて、代表モデルを生成することができるデータに対応する検査位置を決定する(S105)。
【選択図】図3

Description

本発明は、検査位置決定方法、検査情報管理システム及び検査方法に関し、特に、半導体素子、フラットパネル、太陽電池といったデバイスを基板単位で製造する過程で行われる検査工程において、検査項目に対応する前記基板上の検査位置を決定する検査位置決定方法、当該検査項目に関する情報を管理する検査情報管理システム、当該検査項目に対応する前記基板上の検査位置に基づく検査を行う検査方法に関する。
工業製品は、複数の工程を経て製造され、その過程で数多くの検査が行われる。工業製品には、特定の機能を持った機器又は装置であるデバイスが含まれ、例えば、半導体素子が挙げられる。半導体素子は、絶縁膜や回路パターンの形成のために、酸化膜の拡散、エッチング、イオン注入、スパッタ、洗浄等の複数の工程を経て、基板であるシリコンウェハ上に複数の半導体素子が配置された状態で製造される。その際、特定の工程毎に幅、厚み等の検査項目のために形状データが測定される。または、抵抗、導電率等の検査項目のために電気特性データが測定される。そして、半導体素子の製造工程における最終工程の後に全数検査が行われ、良品のみが出荷される。
半導体素子の製造は、ウェハ単位で行われるため、製造途中の各検査工程ではウェハ上の特定の素子を選定して測定を行い、これらの平均値や標準偏差等をウェハ単位で品質記録として管理しているのが一般的である。
しかし、最終工程後の全数検査において異常が認められた場合、製造途中の各検査結果を追跡調査しても、ウェハ上の素子の配置との対応関係を加味した分析を行うことができないため、どの工程が不良の主原因であるか否かを特定することができない。完全な品質管理を行うためには、理想的には、チップ単位で各測定項目を全数管理すればよい。しかし、現実的には工程増、特にコスト増等により実現することが困難である。
そこで、半導体製造工程における不良原因工程を特定するシステムが特許文献1に開示されている。特許文献1にかかる不良原因特定システムは、複数の半導体装置に対して、検査装置によって検査された半導体装置の電気的特性の面内分布を表現する特性マップを形成する特性マップ形成部と、測定装置によって測定されたそれぞれの工程の出来栄えの面内分布をそれぞれの工程毎に表現する単独マップを形成する単独マップ形成部と、それぞれの工程毎の単独マップの中から複数の単独マップを選びそれを合成して合成マップを形成する合成マップ形成部と、合成マップと特性マップを比較することにより、対応する工程を不良原因と特定する特定部とを備える。
特に、特許文献1に開示されている実施の形態では、ウェハ面内をチップ単位やショット単位で分割したメッシュ毎に出来栄えを測定するのが好ましいとしながらも、現実には面内数点〜10数点、良くても50点ぐらいの出来栄えをもとに、バイリニアプロットや単純算術平均等の補間手法を用いて、メッシュ毎の出来栄えを生成する旨が開示されている。すなわち、特許文献1では、検査項目における検査対象データを、ウェハ内の半導体装置の一部であるサンプリングされた半導体装置における測定データと、当該測定データに対して補間手法を用いて補間されたデータとを用いるものである。そのため、ウェハ内の全ての半導体装置について測定することに比べて、検査を簡略化できる。
また、非特許文献1には、計測されたデータを補間する曲面モデルの同定処理として薄板スプラインが開示されている。また、非特許文献1には、計測されたデータの異常値を除去する手法として、GCV(Generalized Cross Validation)アルゴリズムが開示されている。さらに、特許文献2には、補間処理の簡略化として、与えられたデータを削減して補間を行う、いわゆるデータの間引き方法について開示されている。
特開2007−36068号公報 特許第3881510号公報 Grace Wahba, "Spline Models for Observational Data", Society for Industrial & Applied, 1990.
しかし、サンプリングされた半導体装置における測定データは、検査項目ごとに測定値のばらつき、すなわち、測定値の分布の傾向が異なる。また、品質への影響度により検査項目毎の重要度も異なる。そのため、特許文献1及び特許文献2のように、検査項目又は基板に関わらず一律に補間処理を行うだけでは、不良原因を特定するための検査対象データの信頼性にばらつきが生じるという問題点がある。そして、この問題点は、半導体素子の製造工程に限らず、複数工程を経て基板上に複数のデバイスを製造するデバイス製造工程全般について生じるものである。
特に、重要度の高い測定項目について、補間処理の簡略化のみを考慮した一律な補間処理ではデータが欠落して信頼性のあるデータが得られない場合が生じ得る。また、ばらつきの小さい項目又は重要度の低い項目についても、一律に同じ補間処理を行うことは処理が冗長となる場合がある。そのため、同じ製造工程において、複数の基板における計測データを加味して検査位置を決定する必要がある。
本発明では、複数のデバイスを基板単位で製造するデバイス製造工程において、検査項目における計測データの特性に応じて、信頼性を維持しつつ冗長性を削減する検査位置を決定できる検査位置決定方法、検査情報管理システム及び検査方法を提供することを目的とする。
本発明の第1の態様にかかる検査位置決定方法は、デバイスを基板単位で製造する過程で行われる検査工程において、検査項目に対応する基板上の検査位置を決定するものである。前記基板上の所定の検査候補位置における計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを前記基板毎に生成する基板モデル生成ステップと、複数の前記基板モデルに基づいて、前記検査項目に対応する前記データモデルである代表モデルを生成する代表モデル生成ステップと、前記所定の検査候補位置の計測データ及び前記代表モデルにより補間される補間データの少なくともいずれかを用いて、前記代表モデルを生成することができるデータに対応する検査位置を決定する検査位置決定ステップと、を備える。
これにより、ある検査項目において、複数の基板からの計測データの傾向を加味した代表モデルとして絞り込むことができ、代表モデルを用いて当該検査項目における計測データの特性に応じた信頼性を維持しつつ冗長性を削減する検査位置を決定できる。そのため、当該検査項目ごとに有効な計測データを取得することができ、異常時の追跡調査の効率が向上する。
また、前記代表モデル生成ステップは、前記所定の検査候補位置の計測データ及び前記各基板の基板モデルにより補間された補間データの少なくとも一部を選択し、各基板間における当該選択したデータを所定の分析を行うことにより当該基板をグループに分類し、当該グループ毎に代表モデルを生成する、ことが望ましい。
これにより、より相関の高い基板モデル同士をひとつのグループとすることができ、グループごとに代表モデルを生成することで、一つの検査項目において複数のデータモデルがある場合であっても、適切な代表モデルを生成することができる。
さらに、前記検査位置決定ステップは、前記選択したデータを前記グループ毎に所定の演算処理を行い、当該演算処理後のデータを用いて代表モデルを生成する、ことが望ましい。
これにより、分類されたグループの中で、効果的に代表モデルを生成することができ、当該検査項目における測定データの信頼性が向上する。
さらに、前記検査位置決定ステップは、前記所定の検査候補位置の計測データ及び前記代表モデルにより補間された補間データの少なくとも一部を選択し、当該選択したデータに基づいて前記データモデルである再現モデルを生成し、当該再現モデルが前記代表モデルと近似している場合に、前記選択されたデータに対応する検査位置を検査位置として決定する、と良い。これにより、代表モデルを再現するために必要な検査位置を絞り込むことができる。
また、前記検査位置決定ステップは、前記グループ毎に決定した検査位置を含めて検査位置を決定する、と良い。これにより、複数の代表モデルを加味して必要最小限の検査位置を決定することができ、計測データの保存量を削減することができる。
また、前記検査位置決定ステップは、前記グループに分類された基板の数の比率に基づいて、前記検査位置を決定する、と良い。これにより、検査項目におけるデータモデルの傾向の比率を加味した適切な検査位置を決定することができ、測定データの信頼性をより向上することができる。
また、前記基板モデル生成ステップは、前記所定の計測位置における計測データから予め定められた異常値を除外して前記基板モデルを生成する、と良い。これにより、基板モデル、代表モデルの生成の精度が向上し、適切な検査位置を決定することができる。そのため、測定データの信頼性をより向上することができる。
本発明の第2の態様にかかる検査情報管理システムは、デバイスを基板単位で製造する過程において、検査項目に関する情報を管理するものである。前記検査項目毎に予め定められた前記基板上の所定の検査候補位置と、前記検査候補位置において計測された計測データと、を格納する検査情報記憶部と、前記検査情報記憶部から前記基板単位に計測データを取得し、当該計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを生成し、当該基板モデルを前記検査情報記憶部へ格納する基板モデル生成部と、前記検査情報記憶部から複数の前記基板モデルを取得し、当該複数の前記基板モデルに基づいて、前記検査項目に対応する前記データモデルである代表モデルを生成し、当該代表モデルを前記検査情報記憶部へ格納する代表モデル生成部と、前記所定の検査候補位置の計測データ及び前記代表モデルにより補間される補間データの少なくともいずれかを用いて、前記代表モデルを生成することができるデータに対応する検査位置を決定し、当該検査位置を前記検査情報記憶部へ格納する検査位置決定部とを備える。
これにより、ある検査項目において、複数の基板からの計測データの傾向を加味した代表モデルとして絞り込むことができ、代表モデルを用いて当該検査項目における計測データの特性に応じた信頼性を維持しつつ冗長性を削減する検査位置を決定できる。そのため、当該検査項目ごとに有効な計測データを取得することができ、異常時の追跡調査の効率が向上する。
また、前記代表モデル生成部は、前記所定の検査候補位置の計測データ及び前記各基板の基板モデルにより補間された補間データの少なくとも一部を選択し、各基板間における当該選択したデータを所定の分析を行うことにより、当該基板をグループに分類し、当該グループにおける前記データモデルを前記代表モデルとして生成する、ことが望ましい。
これにより、より相関の高い基板モデル同士をひとつのグループとすることができ、グループごとに代表モデルを生成することで、一つの検査項目において複数のデータモデルがある場合であっても、適切な代表モデルを生成することができる。
さらに、前記代表モデル生成部は、前記選択したデータを前記グループ毎に所定の演算処理を行い、当該演算処理後のデータを用いて代表モデルを生成する、ことが望ましい。
これにより、分類されたグループの中で、効果的に代表モデルを生成することができ、当該検査項目における測定データの信頼性が向上する。
さらに、前記検査位置決定部は、前記所定の検査候補位置の計測データ及び前記代表モデルにより補間された補間データの少なくとも一部を選択し、当該選択したデータに基づいて前記データモデルである再現モデルを生成し、当該再現モデルが前記代表モデルと近似している場合に、前記選択されたデータの検査候補位置を前記検査位置として前記検査情報記憶部へ格納する、と良い。これにより、代表モデルを再現するために必要な検査位置を絞り込むことができる。
また、前記検査位置決定部は、前記グループ毎に決定した検査位置を含めて検査位置を決定する、と良い。これにより、複数の代表モデルを加味して必要最小限の検査位置を決定することができ、計測データの保存量を削減することができる。
また、前記検査位置情報決定部は、前記グループに分類された基板の数の比率に基づいて、前記検査位置情報を前記検査情報記憶部へ格納する、と良い。これにより、検査項目におけるデータモデルの傾向の比率を加味した適切な検査位置を決定することができ、測定データの信頼性をより向上することができる。
また、前記基板モデル生成部は、前記所定の計測位置情報における計測データから予め定められた異常値を除外して前記基板モデルを生成する、と良い。これにより、基板モデル、代表モデルの生成の精度が向上し、適切な検査位置を決定することができる。そのため、測定データの信頼性をより向上することができる。
本発明の第3の態様にかかる検査方法は、デバイスを基板単位で製造する過程で行われる検査工程において、検査項目に対応する前記基板上の検査位置に基づく検査を行うものである。前記基板上の所定の検査候補位置において前記検査項目に関する計測を行う事前計測ステップと、前記事前計測ステップにより計測された計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを前記基板毎に生成し、複数の前記基板モデルに基づいて、前記検査項目に対応する前記データモデルである代表モデルを生成し、前記所定の検査候補位置の計測データ及び前記代表モデルにより補間される補間データの少なくともいずれかを用いて、前記代表モデルを生成することができるデータに対応する検査位置を決定する検査位置決定ステップと、前記過程において、前記検査位置決定ステップにより決定された検査位置における計測を行う製造時計測ステップと、前記製造時計測ステップにより計測された計測データに基づいて、前記基板モデルを生成するステップと、を備える。これにより、検査項目ごとの検査位置に応じた有効な計測データを取得することができ、異常時の追跡調査の効率が向上する。
本発明により、複数のデバイスを基板単位で製造するデバイス製造工程において、検査項目における計測データの特性に応じて、信頼性を維持しつつ冗長性を削減する検査位置を決定できる検査位置決定方法、検査情報管理システム及び検査方法を提供することができる。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
<発明の実施の形態1>
図1は、本発明の実施の形態1にかかる検査情報管理システム100の構成の一例を示すブロック図である。検査情報管理システム100は、複数のデバイスを基板単位で製造するデバイス製造過程における検査項目に関する情報を管理するものである。ここでは、デバイスの例として半導体素子であるものとする。つまり、検査情報管理システム100は、複数の半導体素子を基板であるシリコンウェハ(以下、ウェハとする)単位に製造する半導体製造過程を対象とするものである。また、検査情報管理システム100は、上述した半導体製造過程における検査項目に対応する基板上の検査位置を決定し、当該検査位置に基づく検査を行うものである。尚、本発明にかかるデバイスはこれに限定されず、フラットパネルや太陽電池等の工業製品であってもよい。そのため、本発明は、フラットパネルや太陽電池等の工業製品の製造検査についても適用可能である。なお、検査情報管理システム100は、基板上の複数のデバイスから特定のデバイスを選択し、当該デバイスを検査位置として決定するものであってもよい。さらに、検査情報管理システム100は、基板上に一つまたは複数のデバイスがあり、当該デバイス上に複数の検査候補位置があり、その中から検査位置を決定するものであってもよい。
図1の検査情報管理システム100は、製造ライン1と、計測装置2と、検査装置3と、検査支援装置4と、検査情報記憶装置5と、通信回線6とを備える。製造ライン1は、ウェハ上に複数の半導体素子を製造するための各製造工程に使用される製造装置1a、1b、・・・、及び1nを含む。ここで、製造工程とは、例えば、酸化膜の拡散、エッチング、イオン注入、スパッタ、洗浄等である。
また、製造装置1a、1b、・・・、及び1n、計測装置2、検査装置3、検査支援装置4、並びに検査情報記憶装置5は、通信回線6を介して接続されている。通信回線6は、インターネット、公衆網、専用線、移動体通信網等の通信ネットワークであればよい。
検査情報記憶装置5は、検査項目51と、計測位置52と、計測データ53と、基板モデル54と、代表モデル55と、検査位置56とを記憶する記憶装置である。検査情報記憶装置5は、ハードディスクドライブ、フラッシュメモリ等の不揮発性の記憶装置でもよいし、DRAM(Dynamic Random Access Memory)等の揮発性の記憶装置であってもよい。
検査項目51は、各製造工程におけるウェハに対して、例えば、幅、厚み、抵抗及び導電率等といった検査項目を示す情報である。尚、検査項目51は、一つの製造工程において複数存在してもよく、一つの検査項目51は、複数の製造工程を検査する際に用いても良い。
計測位置52は、ウェハ上の半導体素子の位置を示す情報であり、ここでは、二次元の座標情報である。尚、本発明の実施の形態1にかかる計測位置52は、後述する検査位置決定処理におけるウェハ上の初期のサンプリング箇所を示すものである。尚、計測位置52は、基板上の所定の検査候補位置である。
計測データ53は、後述する計測装置2により検査項目51ごとに計測対象のウェハ上の計測位置52について計測されたデータである。そして、計測データ53は、検査項目51及びウェハに関連付けられ、計測位置52毎に存在する。計測データ53は、例えば、検査項目51が幅又は厚み等の場合、形状データであり、検査項目51が抵抗又は導電率等の電気特性データであり、又は、これらに限定されない。
基板モデル54は、基板上の任意の位置におけるデータを補間するためのデータモデルである。また、基板モデル54は、ウェハ毎に計測された計測データ53に基づいて、後述する検査支援装置4により生成される。
ここで、本発明におけるデータモデルは、N(Nは2以上の整数)種類の変量間の関係を近似したN次元の曲面モデルで表現される。例えば、計測位置52が二次元の座標情報である場合、二次元の関数式で表すことができる。但し、基板モデル54は、曲面モデルに限定されず、曲線や、その他のモデルであってもよい。基板モデル54により、ウェハ上の計測位置52以外の任意位置における値を補間することができる。そのため、計測装置2は、ウェハ上の全ての半導体素子について計測を行う必要がない。
代表モデル55は、検査項目51におけるデータモデルである。代表モデル55は、検査項目51において少なくとも1つ以上、検査支援装置4により生成される。
検査位置56は、計測位置52と同様に、ウェハ上の半導体素子の位置を示す情報である。また、検査位置56は、検査支援装置4により決定される位置である。
計測装置2は、製造装置1a、1b、・・・、及び1nを用いた各製造工程において製造される複数のウェハについて、検査項目51に関する計測を行う。計測装置2は、計測の際、各ウェハにおける計測位置52に対して計測を行い、計測されたデータを計測位置52として、検査項目51及びウェハに関連付けて検査情報記憶装置5へ格納する。
検査支援装置4は、検査項目51に対応するウェハ上の検査位置56を決定する検査位置決定処理を実行するものである。検査支援装置4は、基板モデル生成部41、代表モデル生成部42、検査位置決定部43として機能する。また、検査支援装置4は、検査位置決定処理において、計測装置2に計測位置52に基づいた計測を行うように指示を出すことができる。
基板モデル生成部41は、検査項目51ごとに、検査情報記憶装置5からウェハ単位に計測データ53を取得し、計測データ53に基づいて、当該ウェハにおける基板モデル54を生成し、基板モデル54を検査情報記憶装置5へ格納する。
代表モデル生成部42は、検査情報記憶装置5から検査項目51における全ての基板モデル54を取得し、取得した基板モデル54に基づいて、検査項目51に対応する代表モデル55を生成し、代表モデル55を検査情報記憶装置5へ格納する。
検査位置決定部43は、計測位置52において代表モデル55により補間される補間データの内、代表モデル55を生成することができる補間データに対応する計測位置52を検査項目51に対応する検査位置56として検査情報記憶装置5へ格納する。尚、検査位置決定部43は、所定の検査候補位置である計測位置52の計測データ53及び代表モデル55により補間される補間データの少なくともいずれかを用いて、代表モデル55を生成することができるデータに対応する検査位置56を決定してもよい。つまり、検査位置決定部43は、計測データ53を用いなくてもよい。その場合、検査位置56は、計測位置52以外の位置に決定されても構わない。
これにより、ある検査項目において、複数の基板からの計測データの傾向を加味した代表モデルとして絞り込むことができ、代表モデルを用いて当該検査項目における計測データの特性に応じた信頼性を維持しつつ冗長性を削減する検査位置を決定できる。そのため、当該検査項目ごとに有効な計測データを取得することができ、異常時の追跡調査の効率が向上する。
特に、代表モデル生成部42は、計測位置52においてウェハにおける基板モデル54により補間された補間データと、当該ウェハと異なる他のウェハにおける当該計測位置52における補間データとの相関に基づき、当該ウェハをグループに分類し、当該グループにおけるデータモデルを代表モデル55として生成する。
これにより、より相関の高い基板モデル同士をひとつのグループとすることができ、グループごとに代表モデルを生成することで、一つの検査項目において複数のデータモデルがある場合であっても、適切な代表モデルを生成することができる。
また、検査位置決定部43は、代表モデル生成部42において、ある検査項目51における代表モデル55が複数生成された場合に、複数の代表モデル55のそれぞれにより補間された補間データが代表モデル55を生成することができる補間データである場合に、当該補間データに対応する計測位置52を検査位置56として検査情報記憶装置5へ格納する。
これにより、一つの検査項目において複数のデータモデルがある場合であっても、それぞれのデータモデルを加味して適切な検査位置を絞り込むことができる。そのため、当該検査項目における測定データの信頼性が向上する。
さらに、検査位置決定部43は、代表モデル55を生成することができる補間データの内、最も少ない補間データに対応する計測位置52を検査位置56として検査情報記憶装置5へ格納する。これにより、必要最小限の検査位置を決定することができ、計測データの保存量を削減することができる。
また、計測装置2は、デバイス製造過程において、検査支援装置4により決定された検査位置56における計測を行い、検査情報記憶装置5へ計測データ53を格納する。
検査装置3は、製造ライン1におけるデバイス製造工程の最後に、全てのウェハ上のすべての半導体素子について検査を行う。検査装置3は、検査において異常と判定した半導体素子がある場合、検査支援装置4へ通知することで、検査支援装置4における基板モデル生成部41を起動させる。そして、検査支援装置4は、当該異常と判定した半導体素子を含むウェハに関する基板モデル54を生成する。これにより、ウェハ上の検査位置56以外の任意位置における値を補間することができるため、補間データを提供することで、異常の原因の調査を支援することができる。
図2は、本発明の実施の形態1にかかる検査支援装置4の構成を示すブロック図である。検査支援装置4は、汎用的なコンピュータシステムであり、CPU(Central Processing Unit)411と、RAM(Random Access Memory)412と、ROM(Read Only Memory)413と、通信部414と、ハードディスク420とを備える。また、ハードディスク420は、不揮発性記憶装置であり、OS(Operating System)421及び検査位置決定処理を行うための検査位置決定プログラム422が格納されている。CPU411は、検査支援装置4における各種処理、すなわち、各種プログラムの処理、RAM412、ROM413、通信部414及びハードディスク420へのアクセス等を制御する。通信部414は、通信回線6を介して、検査情報記憶装置5へアクセスし、検査項目51、計測位置52、計測データ53、基板モデル54、代表モデル55及び検査位置56を含む各種データの送受信等の通信を行う。
検査支援装置4は、CPU411が、RAM412、ROM413、又はハードディスク420に格納されたOS421及び検査位置決定プログラム422を読み込み、実行する。これにより、検査支援装置4は、検査位置決定処理を実行することができる。
続いて、本発明の実施の形態1にかかる検査位置決定処理を図3のフローチャート図で示す。尚、以降の説明において、曲面モデルを同定する処理については、上述した基板モデル及び代表モデルであるデータモデルを生成する処理を指すものとする。また、本発明の実施の形態においては、曲面モデルを同定するものとして説明するが、同様の方法を曲線モデルの同定に適用できることはいうまでもない。
ここでは、発明の効果をより明確にするため、シミュレーションデータに対して検査位置決定処理を適用した例について説明する。検査情報記憶装置5には、検査項目51及び計測位置52が初期値として格納されているものとする。図4は、計測位置52の例を示す図である。尚、図4では、計測位置52を21箇所としているが、これに限定されず、例えば、全ての半導体素子の箇所を計測位置52としてもよい。
また、製造ライン1の任意の製造装置において、検査位置決定のために複数のウェハが製造済みであるものとする。尚、以下の例では、ウェハ数を40枚としているが、これに限定されず、少なくとも2枚以上であればよい。複数のウェハから検査位置を決定することで、検査項目における特性に加味した計測データを取得でき、検査の信頼性を向上することができる。
まず、検査支援装置4は、計測装置2によりウェハ上の所定の計測位置52において検査項目51に関する計測を行う(S101)。具体的には、検査支援装置4は、検査情報記憶装置5から検査項目51及び計測位置52を取得し、計測装置2に対して、検査項目51及び計測位置52に基づいた計測を行うように指示をする。そして、計測装置2は、検査項目51に基づいて、上述したウェハにおける図4に示した位置について計測を行い、計測データ53を検査情報記憶装置5へ格納する。ここでは、例として、図5に示すような計測データが計測されたものとする。
次に、検査支援装置4は、ウェハ毎に基板モデル54を同定する(S102)。具体的には、検査支援装置4の基板モデル生成部41は、検査情報記憶装置5から検査項目51に関連付けられた計測データ53を取得し、ウェハ毎に非特許文献1に示すような薄板スプラインを用いて曲面モデルを同定する。尚、曲面モデルを同定する方法は、薄板スプラインに限定されない。ここでは、例として図6に、4枚のウェハにおける曲面モデルを等高線で示す。
続いて、検査支援装置4は、複数の基板モデル54をパターンに応じてグループに分類する(S103)。具体的には、検査支援装置4の代表モデル生成部42は、検査情報記憶装置5から基板モデル54を取得し、基板モデル54による計測位置52における補間データを算出する。そして、代表モデル生成部42は、あるウェハにおける補間データと、他のウェハにおける補間データとの相関に基づいて、ウェハをグループに分類する。ここで、代表モデル生成部42は、計測データ53及び各基板の基板モデル54により補間された補間データの少なくとも一部を選択し、各基板間における当該選択したデータを所定の分析を行うことにより当該基板をグループに分類し、当該グループ毎に代表モデル55を生成するようにするとよい。尚、所定の分析とは、例えば、クラスター分析、CART又はk−meanアルゴリズム等であればよい。
図7は、検査項目51における複数の基板モデルをクラスター分析により分類した例を示す図である。ここでは、基板モデル54が分類の閾値により、40枚のウェハがパターン1及びパターン2という2つのグループにそれぞれ20枚ずつ分類されている。尚、本発明の実施の形態において、基板モデル54が分類されるグループは、少なくとも1つ以上であればよい。
そして、検査支援装置4は、分類されたグループごとに代表モデル55を同定する(S104)。例えば、検査支援装置4の代表モデル生成部42は、まず、パターン1に属するウェハの計測データ53を計測位置52ごとに平均する。そして、代表モデル生成部42は、薄板スプラインを用いて当該平均されたデータから曲面モデルを同定する。図8は、パターン1における代表モデルの例を示す図である。同様に、代表モデル生成部42は、パターン2に対しても曲面モデルを同定する。また、図9は、パターン2における代表モデルの例を示す図である。尚、代表モデル生成部42は、分類される際に選択したデータをグループ毎に所定の演算処理を行い、当該演算処理後のデータを用いて代表モデルを生成するようにするとよい。ここで、所定の演算処理は、平均に限定されず、中央値、中間値、最小のみ、最大のみ等でも構わない。
その後、検査支援装置4は、全ての代表モデル55の再現に必要な検査位置56を定める(S105)。具体的には、まず、検査支援装置4の検査位置決定部43は、計測位置52の中から少なくとも一部を選択する。次に、検査位置決定部43は、代表モデル55により補間された計測位置52における補間データの内、当該選択された計測位置に対応する補間データに基づいたデータモデルである再現モデルを生成する。そして、検査位置決定部43は、当該再現モデルが前記代表モデルと近似している場合に、当該選択された計測位置を検査位置56として検査情報記憶装置5へ格納する。これにより、代表モデルを再現するために必要な検査位置を絞り込むことができる。
さらに、検査位置決定部43は、当該再現モデルが前記代表モデルと近似している場合に、計測位置52の一部をさらに減らして再現モデルを同定することを繰り返すことで、最も少ない補間データを特定すると良い。これにより、検査支援装置4は、全ての代表モデル55の再現に必要最小限な検査位置56を定めることができる。
例えば、まず、検査位置決定部43は、21箇所の計測位置52の内、1箇所を除いた20箇所を選択する。次に、検査位置決定部43は、当該20箇所に対応する計測データ53に基づき、再現モデルを同定する。そして、ステップS104においてパターン1についての平均されたデータと、当該再現モデルにより計測位置52である21箇所において補間された補間データとの絶対誤差を算出する。検査位置決定部43は、このような絶対誤差を、21箇所の計測位置52の内、他の1箇所を除いたものからも算出し、最も絶対誤差の小さいものについて、当該絶対誤差が所定の閾値を超えるか否かを判定する。所定の閾値を超えない場合、当該1箇所を除いた20箇所からさらに1箇所を除いて、同様に、絶対誤差を算出し、所定の閾値を超えるまで実施する。そして、検査位置決定部43は、所定の閾値を超える直前の計測位置について、検査位置56と決定する。
尚、検査位置決定部43は、計測データ53及び代表モデル55により補間された補間データの少なくとも一部を選択し、当該選択したデータに基づいてデータモデルである再現モデルを生成し、当該再現モデルが代表モデル55と近似している場合に、選択されたデータに対応する検査位置を検査位置56として決定するようにするとよい。ここで、上述した近似は、絶対誤差が所定の閾値以内である場合に限定されず、相対誤差等を用いても構わない。
また、検査位置の検査位置数を初めに決定し、この検査位置数における任意の組合せの中から、絶対誤差等が最小となるように検査位置を決定してもよい。
尚、このような曲面モデルの再現に必要な箇所を絞り込むことは、例えば、特許文献2に開示されたデータの間引き方法を採用しても構わない。
また、ステップS104において、複数の代表モデル55が生成された場合、例えば、パターン1及びパターン2の2つの曲面モデルが同定された場合、検査位置決定部43は、それぞれのパターンから絶対誤差を算出し、合算した絶対誤差が最も小さいものを採用すればよい。つまり、検査位置決定部43は、複数の代表モデル55のそれぞれにより補間された補間データが、それぞれの代表モデルを生成することができる補間データである場合に、当該補間データに対応する計測位置を検査位置56として決定する。
本発明の実施の形態1にかかる例では、上述した絶対誤差の閾値を0.01とし、パターン1及びパターン2における代表モデル55の再現に必要な計測位置を21箇所から14箇所へ絞り込むことができた。図10は、パターン1における代表モデルを生成することができる検査位置の例を示す図である。図11は、パターン2における代表モデルを生成することができる検査位置の例を示す図である。図12は、本発明の実施の形態1にかかる検査位置決定処理により決定された検査位置の例を示す図である。
このように、本発明の実施の形態1により、複数のデバイスを基板単位で製造するデバイス製造工程において、検査項目における計測データの特性に応じて、信頼性を維持しつつ冗長性を削減する検査位置を決定できる。
尚、ステップS103において、分類の閾値は任意に変更可能とすると良い。分類の閾値を下げることにより、分類されるグループが相対的に増えるが、個々のグループについては、相関の高い基板モデル54が属することとなり、代表モデル55の精度が高まる。また、分類の閾値を上げることにより、分類されるグループが相対的に減るが、代表モデル55が少なくなることにより、ステップS105における処理負荷が下がり、検査位置決定処理自体の効率が高まる。
続いて、検査位置決定処理により決定された検査位置56を用いた検査処理について説明する。図13は、本発明の実施の形態1にかかる検査処理を示すフローチャート図である。まず、計測装置2は、デバイス製造過程において、ステップS105により決定された検査位置56における計測を行う(S201)。そして、計測装置2は、検査項目51に基づいて、製造されたウェハにおける検査位置56について計測を行い、計測データ53を検査情報記憶装置5へ格納する。このとき、計測装置2は、ステップS101と同様に、検査支援装置4からの指示により実行されてもよい。但し、検査支援装置4から指示されるのは、検査位置56となる。
次に、検査支援装置4は、ステップS102と同様に、ウェハ毎に基板モデル54を同定する(S202)。これにより、検査項目ごとの検査位置に応じた有効な計測データを取得することができ、異常時の追跡調査の効率が向上する。
尚、ステップS201は、ウェハが製造されるたびに実行することで、より正確な計測を行うことができる。また、ステップS202は、検査装置3による検査において、異常と判定された半導体素子がある場合に、当該半導体素子を含むウェハのみに実行してもよい。
尚、半導体の製造工程においては、各製造工程で用いられる製造装置は、精密に再現性を得られることを目標に設計されたものである。そのため、当該製造工程において測定されたデータ群から導き出されるデータモデルについても特定の1つ以上の限られたパターンが再現するものと言える。したがって、各製造工程において、導き出されるデータパモデルは、限られたものに分類し、各パターンについての計測位置を絞り込む際に、他のパターンにおけるデータモデルとの関係を加味することで、全パターンに応じた検査位置を絞り込むことができる。
<その他の発明の実施の形態>
尚、本発明の実施の形態は、複数の製造工程における複数の検査項目に対して適用することで、検査項目又は製造工程における計測データの特性に応じた信頼性を維持しつつ冗長性を削減する検査位置を決定できる。
また、代表モデル生成部42は、計測位置52における計測データ53から予め定められた異常値を除外して前記基板モデルを生成すると良い。これにより、基板モデル、代表モデルの生成の精度が向上し、適切な検査位置を決定することができる。そのため、測定データの信頼性をより向上することができる。
尚、曲面モデルの同定処理に薄板スプラインを用いる場合には、例えば、非特許文献1に開示されるGCV(Generalized Cross Validation)アルゴリズムなどを用いて、大きな誤差の生じる計測データ53が計測された計測位置52を特定することができる。尚、異常値除去手法は、GCVアルゴリズムに限定されない。
また、検査位置決定部43は、グループに分類されたウェハの数の比率に基づいた合算比率により、ステップS105におけるパターン毎の絶対誤差を算出し、検査位置56を決定し、検査情報記憶装置5へ格納すると良い。これにより、検査項目におけるデータモデルの傾向の比率を加味した適切な検査位置を決定することができ、測定データの信頼性をより向上することができる。
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
本発明の実施の形態1にかかる検査情報管理システムの構成の一例を示すブロック図である。 本発明の実施の形態1にかかる検査支援装置の構成を示すブロック図である。 本発明の実施の形態1にかかる検査位置決定処理を示すフローチャート図である。 計測位置の例を示す図である。 計測データの例を示す図である。 基板モデルの例を示す図である。 基板モデルの分類の例を示す図である。 代表モデルの例を示す図である。 代表モデルの例を示す図である。 代表モデルを生成することができる検査位置の例を示す図である。 代表モデルを生成することができる検査位置の例を示す図である。 本発明の実施の形態1にかかる検査位置決定処理により決定された検査位置の例を示す図である。 本発明の実施の形態1にかかる検査処理を示すフローチャート図である。
符号の説明
100 検査情報管理システム
1 製造ライン
1a 製造装置
1b 製造装置
1n 製造装置
2 計測装置
3 検査装置
4 検査支援装置
41 基板モデル生成部
42 代表モデル生成部
43 検査位置決定部
5 検査情報記憶装置
51 検査項目
52 計測位置
53 計測データ
54 基板モデル
55 代表モデル
56 検査位置
6 通信回線
411 CPU
412 RAM
413 ROM
414 通信部
420 ハードディスク
421 OS
422 検査位置決定プログラム

Claims (15)

  1. デバイスを基板単位で製造する過程で行われる検査工程において、検査項目に対応する基板上の検査位置を決定する検査位置決定方法であって、
    前記基板上の所定の検査候補位置における計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを前記基板毎に生成する基板モデル生成ステップと、
    複数の前記基板モデルに基づいて、前記検査項目に対応する前記データモデルである代表モデルを生成する代表モデル生成ステップと、
    前記所定の検査候補位置の計測データ及び前記代表モデルにより補間される補間データの少なくともいずれかを用いて、前記代表モデルを生成することができるデータに対応する検査位置を決定する検査位置決定ステップと、
    を備える検査位置決定方法。
  2. 前記代表モデル生成ステップは、前記所定の検査候補位置の計測データ及び前記各基板の基板モデルにより補間された補間データの少なくとも一部を選択し、各基板間における当該選択したデータを所定の分析を行うことにより当該基板をグループに分類し、当該グループ毎に代表モデルを生成する、ことを特徴とする請求項1に記載の検査位置決定方法。
  3. 前記代表モデル生成ステップは、前記選択したデータを前記グループ毎に所定の演算処理を行い、当該演算処理後のデータを用いて代表モデルを生成する、ことを特徴とする請求項2に記載の検査位置決定方法。
  4. 前記検査位置決定ステップは、
    前記所定の検査候補位置の計測データ及び前記代表モデルにより補間された補間データの少なくとも一部を選択し、当該選択したデータに基づいて前記データモデルである再現モデルを生成し、
    当該再現モデルが前記代表モデルと近似している場合に、前記選択されたデータに対応する検査位置を検査位置として決定する、
    ことを特徴とする請求項1乃至3のいずれか1項に記載の検査位置決定方法。
  5. 前記検査位置決定ステップは、前記グループ毎に決定した検査位置を含めて検査位置を決定する、
    ことを特徴とする請求項2若しくは3又は請求項2若しくは3に従属する請求項4のいずれか1項に記載の検査位置決定方法。
  6. 前記検査位置決定ステップは、前記代表モデル生成ステップにより前記グループに分類された基板の数の比率に基づいて、前記検査位置を決定する、ことを特徴とする請求項2若しくは3又は請求項2若しくは3に従属する請求項4のいずれか1項に記載の検査位置決定方法。
  7. 前記基板モデル生成ステップは、前記所定の計測位置における計測データから予め定められた異常値を除外して前記基板モデルを生成する、ことを特徴とする請求項1乃至6のいずれか1項に記載の検査位置決定方法。
  8. デバイスを基板単位で製造する過程において、検査項目に関する情報を管理する検査情報管理システムであって、
    前記検査項目毎に予め定められた前記基板上の所定の検査候補位置と、前記検査候補位置において計測された計測データと、を格納する検査情報記憶部と、
    前記検査情報記憶部から前記基板単位に計測データを取得し、当該計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを生成し、当該基板モデルを前記検査情報記憶部へ格納する基板モデル生成部と、
    前記検査情報記憶部から複数の前記基板モデルを取得し、当該複数の前記基板モデルに基づいて、前記検査項目に対応する前記データモデルである代表モデルを生成し、当該代表モデルを前記検査情報記憶部へ格納する代表モデル生成部と、
    前記所定の検査候補位置の計測データ及び前記代表モデルにより補間される補間データの少なくともいずれかを用いて、前記代表モデルを生成することができるデータに対応する検査位置を決定し、当該検査位置を前記検査情報記憶部へ格納する検査位置決定部とを備える、検査情報管理システム。
  9. 前記代表モデル生成部は、前記所定の検査候補位置の計測データ及び前記各基板の基板モデルにより補間された補間データの少なくとも一部を選択し、各基板間における当該選択したデータを所定の分析を行うことにより、当該基板をグループに分類し、当該グループにおける前記データモデルを前記代表モデルとして生成する、ことを特徴とする請求項8に記載の検査情報管理システム。
  10. 前記代表モデル生成部は、前記選択したデータを前記グループ毎に所定の演算処理を行い、当該演算処理後のデータを用いて代表モデルを生成する、ことを特徴とする請求項9に記載の検査情報管理システム。
  11. 前記検査位置決定部は、
    前記所定の検査候補位置の計測データ及び前記代表モデルにより補間された補間データの少なくとも一部を選択し、当該選択したデータに基づいて前記データモデルである再現モデルを生成し、
    当該再現モデルが前記代表モデルと近似している場合に、前記選択されたデータの検査候補位置を前記検査位置として前記検査情報記憶部へ格納する、
    ことを特徴とする請求項8乃至10のいずれか1項に記載の検査情報管理システム。
  12. 前記検査位置決定部は、前記グループ毎に決定した検査位置を含めて検査位置を決定する、ことを特徴とする請求項9若しくは10又は請求項9若しくは10に従属する請求項11のいずれか1項に記載の検査情報管理システム。
  13. 前記検査位置情報決定部は、前記代表モデル生成ステップにより前記グループに分類された基板の数の比率に基づいて、前記検査位置情報を前記検査情報記憶部へ格納する、ことを特徴とする請求項9若しくは10又は請求項9若しくは10に従属する請求項11のいずれか1項に記載の検査情報管理システム。
  14. 前記基板モデル生成部は、前記所定の計測位置情報における計測データから予め定められた異常値を除外して前記基板モデルを生成する、ことを特徴とする請求項8乃至13のいずれか1項に記載の検査情報管理システム。
  15. デバイスを基板単位で製造する過程で行われる検査工程において、検査項目に対応する前記基板上の検査位置に基づく検査を行う検査方法であって、
    前記基板上の所定の検査候補位置において前記検査項目に関する計測を行う事前計測ステップと、
    前記事前計測ステップにより計測された計測データに基づいて、当該基板上の任意の位置におけるデータを補間するためのデータモデルである基板モデルを前記基板毎に生成し、複数の前記基板モデルに基づいて、前記検査項目に対応する前記データモデルである代表モデルを生成し、前記所定の検査候補位置の計測データ及び前記代表モデルにより補間される補間データの少なくともいずれかを用いて、前記代表モデルを生成することができるデータに対応する検査位置を決定する検査位置決定ステップと、
    前記過程において、前記検査位置決定ステップにより決定された検査位置における計測を行う製造時計測ステップと、
    前記製造時計測ステップにより計測された計測データに基づいて、前記基板モデルを生成するステップと、
    を備える検査方法。
JP2008307237A 2008-12-02 2008-12-02 検査位置決定方法、検査情報管理システム及び検査支援方法 Expired - Fee Related JP5408975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008307237A JP5408975B2 (ja) 2008-12-02 2008-12-02 検査位置決定方法、検査情報管理システム及び検査支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008307237A JP5408975B2 (ja) 2008-12-02 2008-12-02 検査位置決定方法、検査情報管理システム及び検査支援方法

Publications (2)

Publication Number Publication Date
JP2010135370A true JP2010135370A (ja) 2010-06-17
JP5408975B2 JP5408975B2 (ja) 2014-02-05

Family

ID=42346404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008307237A Expired - Fee Related JP5408975B2 (ja) 2008-12-02 2008-12-02 検査位置決定方法、検査情報管理システム及び検査支援方法

Country Status (1)

Country Link
JP (1) JP5408975B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082481A (ja) * 2009-09-10 2011-04-21 Hitachi Ltd 測定装置と測定座標設定方法と測定座標数算出方法
CN102693924A (zh) * 2011-03-23 2012-09-26 株式会社东芝 检查系统、检查方法及检查装置
JP2013520795A (ja) * 2010-02-18 2013-06-06 ケーエルエー−テンカー コーポレイション 高性能な補間と共に最適化されたサンプリング方式を利用してプロセスツール補正能を与える方法及びシステム
JP2013545276A (ja) * 2010-09-30 2013-12-19 ケーエルエー−テンカー コーポレイション サブサンプリング方式を使用して装置起因の誤差を提供する方法およびシステム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036068A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 不良原因特定システム、不良原因特定方法及び半導体装置の製造方法
JP3881510B2 (ja) * 2000-12-13 2007-02-14 株式会社山武 曲面モデルの同定方法及びプログラム
JP3903901B2 (ja) * 2002-10-24 2007-04-11 株式会社日立製作所 薄膜デバイスの膜厚検査方法
JP2007287742A (ja) * 2006-04-12 2007-11-01 Toshiba Corp 測定座標設定システム及び測定座標設定方法
JP2007329301A (ja) * 2006-06-08 2007-12-20 Hitachi High-Technologies Corp 欠陥の分布特徴解析方法および欠陥の分布特徴解析装置
JP2008108815A (ja) * 2006-10-24 2008-05-08 Sharp Corp 不良原因設備特定システム
JP2008258486A (ja) * 2007-04-06 2008-10-23 Sharp Corp 分布解析方法および装置、異常設備推定方法および装置、上記分布解析方法または異常設備推定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881510B2 (ja) * 2000-12-13 2007-02-14 株式会社山武 曲面モデルの同定方法及びプログラム
JP3903901B2 (ja) * 2002-10-24 2007-04-11 株式会社日立製作所 薄膜デバイスの膜厚検査方法
JP2007036068A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 不良原因特定システム、不良原因特定方法及び半導体装置の製造方法
JP2007287742A (ja) * 2006-04-12 2007-11-01 Toshiba Corp 測定座標設定システム及び測定座標設定方法
JP2007329301A (ja) * 2006-06-08 2007-12-20 Hitachi High-Technologies Corp 欠陥の分布特徴解析方法および欠陥の分布特徴解析装置
JP2008108815A (ja) * 2006-10-24 2008-05-08 Sharp Corp 不良原因設備特定システム
JP2008258486A (ja) * 2007-04-06 2008-10-23 Sharp Corp 分布解析方法および装置、異常設備推定方法および装置、上記分布解析方法または異常設備推定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082481A (ja) * 2009-09-10 2011-04-21 Hitachi Ltd 測定装置と測定座標設定方法と測定座標数算出方法
JP2013520795A (ja) * 2010-02-18 2013-06-06 ケーエルエー−テンカー コーポレイション 高性能な補間と共に最適化されたサンプリング方式を利用してプロセスツール補正能を与える方法及びシステム
JP2013545276A (ja) * 2010-09-30 2013-12-19 ケーエルエー−テンカー コーポレイション サブサンプリング方式を使用して装置起因の誤差を提供する方法およびシステム
US9606453B2 (en) 2010-09-30 2017-03-28 Kla-Tencor Corporation Method and system for providing tool induced shift using a sub-sampling scheme
CN102693924A (zh) * 2011-03-23 2012-09-26 株式会社东芝 检查系统、检查方法及检查装置

Also Published As

Publication number Publication date
JP5408975B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
KR102568074B1 (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
JP2005134255A (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
CN113946986B (zh) 基于加速退化试验的产品平均失效前时间评估方法和装置
JP5408975B2 (ja) 検査位置決定方法、検査情報管理システム及び検査支援方法
CN112655071A (zh) 学习装置、推断装置以及已学习模型
JP5214650B2 (ja) 異常診断装置および方法
CN110582842B (zh) 依据光学检验结果进行计量导引检验样品成形
JP4658206B2 (ja) 検査結果解析方法および検査結果解析装置、異常設備検出方法および異常設備検出装置、上記検査結果解析方法または異常設備検出方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
CN117110847B (zh) 印刷电路板的内阻测试方法、装置、设备及存储介质
KR102611427B1 (ko) 패턴의 임계 치수 변동의 결정
JP4925200B2 (ja) 半導体ウェハ検査装置
JP5384091B2 (ja) 検査データ管理システム及び検査データ管理方法
JP7010363B2 (ja) 情報処理装置、情報処理方法、プログラム
JP2007049126A (ja) 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム
TW202123057A (zh) 推論裝置、推論方法及推論程式
US20090291514A1 (en) Process management method and process management data for semiconductor device
JP2012099603A (ja) ウェハテスト装置、ウェハテスト方法およびプログラム
TW531823B (en) Multi-variable monitoring method for semiconductor processing
US20240029235A1 (en) Cell-to-cell comparison method
TW202232268A (zh) 製造半導體裝置之方法及用於半導體製造總成之製程控制系統
JP5601046B2 (ja) 故障解析装置
CN114755896A (zh) 用于监测处理单元性能的检测晶圆选择方法和涂胶显影机
JP2011187713A (ja) 合わせずれ誤差検査方法およびプログラム
JP2015169588A (ja) 故障解析プログラム、故障解析方法、および故障解析装置
CN114417737A (zh) 用于晶圆刻蚀工艺的异常检测方法和装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5408975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees