JP2010128627A - 車載用電子制御装置 - Google Patents

Abstract

【課題】
マルチコアＣＰＵを搭載する電子制御装置における安価なフェールセーフ構成。
【解決手段】
監視用サブＣＰＵ２００は、メインＣＰＵ１００上のＣＰＵコア１１０に例題データを送信する。ＣＰＵコア１１０上の例題演算部１１５が例題データに対する演算を行い、回答データをサブＣＰＵ２００に送信する。サブＣＰＵ２００の比較照合部２０４は、得られた回答データとあらかじめ用意した期待値の比較照合を行い、ＣＰＵコア１１０を診断する。監視用サブＣＰＵによりＣＰＵコア１１０を正常判定した後、ＣＰＵコア１１０の例題出題部１１３よりメインＣＰＵ１００上の各ＣＰＵコアに例題データが順次送信される。
【選択図】図１

Description

本発明は、マルチコアＣＰＵを用いた車載用電子制御装置におけるＣＰＵの診断方法に関するものである。

一般にＣＰＵが故障すると安全性を損なう可能性のある、車載用電子制御装置では、サブＣＰＵなどの監視部によってメインＣＰＵの監視を行うことで、メインＣＰＵの異常を検出して制御装置の動作を保証する策が講じられてきた（例えば、特許文献１参照）。図９に電子スロットル制御を行っているエンジン制御装置の適用例を示す。制御用メインＣＰＵ１００は、アクセルポジションセンサやスロットルセンサの検出値からスロットル開度の目標値を演算し、電子制御スロットルモーターの駆動回路４０２に対し指令値３０２を出力する。電子制御スロットルモーターの電源上流には、装置外部にモーターリレーが接続されており、監視用サブＣＰＵ２００からモーターリレー駆動回路４０１によってモーターリレーをコントロールできる構成となっている。

診断方法としては、監視用サブＣＰＵ２００上の例題出題部２０３で生成された例題が通信ライン３００を介して出題され、メインＣＰＵ１００の例題演算部１１５において実制御のための演算処理とは別に例題の演算を行い、その演算結果である回答データを例題出題側の監視用サブＣＰＵ２００に返す。そして、比較照合部２０４にて回答データの期待値との比較が行われる。その回答データが期待値と一致しない場合には、監視用サブＣＰＵ２００より、モーターリレー駆動回路４０１をオフすることによりスロットルのモーター駆動回路の電源を遮断可能であり、制御メインＣＰＵ１００の異常時にスロットルモーターの駆動を防止し、安全性が確保される。

特開２０００−２９７３４号公報

一方で、近年パーソナルコンピュータを代表とする民生製品は、消費電力低減やクロック周波数対効果の停滞などによりマルチコアＣＰＵへの技術シフトが進んでおり、車載用としても実用化が計画されている。しかしながら、車載用などの電子制御装置にマルチコアＣＰＵを採用するときに、従来のシングルコアＣＰＵ使用時と同一のＣＰＵ異常監視手段を用いると、ＣＰＵコア毎に監視する監視部が複数必要となるため、コストアップに繋がるという課題がある。

本発明は上記問題点を解決するためになされたものであって、複数のコアを持つＣＰＵの異常検出システムを単独の監視部を用いて実現することで、コストを抑えたフェールセーフ構成を提供することを目的とする。

上記課題を解決するため、本発明は複数のＣＰＵコアを持つＣＰＵと、前記ＣＰＵに対して例題を出題し、前記例題に対する回答に基づいて前記ＣＰＵの演算機能を監視する監視部と、を備え、前記監視部は前記複数のＣＰＵコアのうちの特定のＣＰＵコアの演算機能を監視し、前記特定のＣＰＵコアは、前記複数のＣＰＵコアのうちの他のＣＰＵコアを一つずつ選択してそれぞれに順番に例題データを送信し、前記他のＣＰＵコアは、前記特定のＣＰＵコアから受信した例題データに対する回答データをそれぞれが算出し、前記特定のＣＰＵコアは前記他のＣＰＵコアからの回答データと、あらかじめ用意された期待値との比較を前記他のＣＰＵコアそれぞれに関して順番に行い、前記比較の結果に基づいて前記ＣＰＵの演算機能を診断する。

また、前記複数のＣＰＵコアを順番に診断し、あるＣＰＵコアに関して回答データと期待値との比較結果に異常があったとき、それ以降の診断を行わず、前記ＣＰＵの演算機能が異常であると診断する。

また、複数のＣＰＵコアを持つＣＰＵと、前記ＣＰＵの演算機能を監視する監視部を備え前記監視部は、前記複数のＣＰＵコアのうちからＣＰＵコアを一つずつ選択してそれぞれに順番に例題データを送信し、前記複数のＣＰＵコアは、前記例題データに対する回答データをそれぞれが算出し、前記監視部は前記回答データと、あらかじめ用意された前記回答データの期待値との比較をそれぞれ順番に行い、前記比較の結果に基づいて前記ＣＰＵの演算機能を診断する。

また、前記複数のＣＰＵコアを順番に診断し、回答データと期待値との比較結果に不一致があったＣＰＵコアの演算機能を異常と診断する。

また、複数のＣＰＵコアを持つＣＰＵと、前記ＣＰＵの演算機能を監視する監視部を備え、前記監視部は前記複数のＣＰＵコア中のあるＣＰＵコアへ例題データを送信し、前記複数のＣＰＵコア中のあるＣＰＵコアは、前記例題データに対する一時的な回答として中間回答データを算出し、あるＣＰＵコアが算出した中間回答データは、前記複数のＣＰＵコア中の他のコアに対して送信され、前記他のコアは受け取った中間回答データに基づいて新たな中間回答データを算出し、前記監視部は前記複数のＣＰＵ全てを経由して算出された中間回答データを最終回答データとし、前記最終回答データとあらかじめ用意した期待値との比較を行い、前記比較の結果に基づいて前記ＣＰＵの演算機能を診断する。

本発明によれば、複数のＣＰＵコアを持つＣＰＵに対しても、監視を行う監視部が一つで済むため、安価なフェールセーフ構成が実現可能となる。

以下、本発明の実施例を説明する。

本発明を具体化した第一の実施形態を図１と図２を用いて説明する。本実施の形態の車載用電子制御装置では、消費電力低減や処理速度の向上を目的に同一パッケージに封入した複数のＣＰＵコア、ここでは４つのＣＰＵコア（クァッドＣＰＵ）を用いられている場合について説明する。なお、本実施例においては、同一パッケージ内に複数ＣＰＵコアを有する例を挙げているが、複数のＣＰＵパッケージを有するマルチプロセッサシステムを採用してもよく、本発明においてコアとプロセッサの表記の差異は特別に区別しない。

車載用電子制御装置１は、主にエンジン制御を行うメインＣＰＵ１００と、監視を目的としたサブＣＰＵ２００により構成される。なお、本実施例におけるサブＣＰＵ２００は、上記監視部の役割に相当する。メインＣＰＵ１００はＣＰＵコア１１０，１２０，１３０，１４０を同一パッケージに封入したマルチコアＣＰＵであり、制御部１１１，１２１，１３１，１４１において実際の各エンジン制御を並列処理している。また、メインＣＰＵ１００上の、あるＣＰＵコア１１０上には、他のＣＰＵコアに例題データを出題し、その例題データに対する回答データの期待値を用意する例題出題部１１３と、例題データを出題するコアを選択する出題先選択部１１２を設けており、出題先選択部１１２が切り替え部１０４を制御することで、診断されるメインＣＰＵ１００上の他のＣＰＵコアのうちいずれか一つを選択できる構成としている。また、ＣＰＵコア１１０上には、他のＣＰＵコアにおいて演算された、例題データに対する回答データと、ＣＰＵコア１１０上であらかじめ演算されている期待値とを比較する比較照合部１１４を有しており、この比較結果により比較照合部１１４は、他のＣＰＵコアが正常に動作しているか否かを診断する。そして、各ＣＰＵコアそれぞれには、実制御を遂行するための演算を兼ねて、与えられた例題データに対する回答データを計算する、例題演算部１１５，１２２，１３２，１４２の演算器が備えられている。また、監視用サブＣＰＵ２００は、通信ライン３００によりメインＣＰＵ１００に接続され、メインＣＰＵ１００の演算機能を診断するための例題データを生成する例題演算出題部２０３、およびＣＰＵコア１１０上の例題演算部１１５にて生成される回答データを、サブＣＰＵ２００上であらかじめ演算されている期待値と比較し、ＣＰＵコア１１０を診断するための比較照合部２０４を有している。サブＣＰＵ２００が、あるＣＰＵコア１１０をその回答データに基づき異常検出し、残りのＣＰＵコアは既にサブＣＰＵ２００により正常判定されているＣＰＵコア１０１が診断する構成となる。

なお、ＣＰＵコア１１０から他のＣＰＵコアに出題する例題の生成と、その期待値の算出とは、別々の箇所で行っても良いが、一つの箇所でまとめて行うのが好適である。さらに、本実施形態では、ＣＰＵコアの診断を一つずつ順番に行う構成をとるため、ＣＰＵコア１１０に出題先選択部を設けている。したがって、一般的に複数のＣＰＵコアを同時に診断する場合、各ＣＰＵコアからの回答データには、回答を行ったＣＰＵコアを識別できるデータを付加する必要があるが、本発明においては省略が可能となる。

図２のフローチャートは本実施の形態にてメインＣＰＵ１００が正常であるか否かの診断をするための制御の流れを示している。

まずステップＳ００１において、サブＣＰＵ２００は、メインＣＰＵ１００上のあるＣＰＵコア１１０に例題データを送信する。ステップＳ００２では、ＣＰＵコア１１０上の例題演算部１１５が例題データに対する演算を行い、回答データをサブＣＰＵ２００に送信する。この回答データを生成するための演算は、実制御で使用される演算命令であり、所定の値となる様にプログラムされている。次にステップＳ００３においてサブＣＰＵ２００の比較照合部２０４は、得られた回答データと、サブＣＰＵ２００上であらかじめ演算してある期待値との比較照合を行い、不一致の場合は、メインＣＰＵ１００が異常と判定し、また一致した場合は、ＣＰＵコア１１０は正常と判断する。ステップＳ００４への移行は、ＣＰＵコア１１０がサブＣＰＵ２００により正常と判定された時のみに適用され、ＣＰＵ１１０上の出題先選択部１１２はメインＣＰＵ１００上のＣＰＵコア１２０を選択する。次にステップＳ００５では、ＣＰＵコア１１０上の例題出題部１１３よりＣＰＵコア１２０の例題演算部１２２に例題データが送信される。ステップＳ００６において例題演算部１２２で生成された回答データがＣＰＵコア１１０に送信され、ステップＳ００７では、ＣＰＵコア１１０の比較照合部１１４で、ＣＰＵコア１１０上であらかじめ演算されている期待値との比較照合が実施され、不一致の場合はＣＰＵコア１２０が異常と判定し、また一致した場合は、ＣＰＵコア１２０が正常と判断する。同様にＣＰＵコア１１０は、残りのＣＰＵコア１３０とＣＰＵコア１４０を順次診断し、それらが全て正常と判断した場合、メインＣＰＵ１００が正常判定される。

なお、必要に応じてメインＣＰＵからサブＣＰＵ２００への、最終的なメインＣＰＵ１００の診断結果の通知を行っても良い。また、メインＣＰＵ１００内の異常が発生したＣＰＵコアに対するフェールセーフ動作を、メインＣＰＵ１００内の正常動作しているＣＰＵコアが行っても良いし、サブＣＰＵ２００が行っても良い。フェールセーフ動作をサブＣＰＵが行う場合には、サブＣＰＵ２００への診断結果の通知が必要となる。

また、本実施形態において、どのＣＰＵコアを診断している段階で、回答データと期待値の比較結果に不一致が生じたかを特定することで、異常が発生したＣＰＵコアを特定することも可能である。

本実施形態によれば、監視部であるサブＣＰＵ２００は、従来のシングルチップＣＰＵを診断するのと同様に、監視対象のＣＰＵの中で、一つのＣＰＵコアのみ診断をすればよい。したがって、従来から用いられている監視部を、大きな改良を行うことなく流用でき、かつ単一の監視部によって複数のＣＰＵコアを持つＣＰＵを監視することが可能となるため、フェールセーフ実現のコストを抑えることができる。

次に、本発明を具体化した第ニの実施形態を図３と図４を用いて説明する。本実施の形態と第一の形態との相違点を中心に説明する。

図３では、図１と同様に車載用電子制御装置１は、主にエンジン制御を行うメインＣＰＵ１００と、監視部として動作するサブＣＰＵ２００を有している。サブＣＰＵ２００から各ＣＰＵコアに例題データを出力し、各ＣＰＵコアから返信される回答データに基づき、監視部が各ＣＰＵコアの異常を検出可能とした。サブＣＰＵ２００上の出題先選択部２０２は、メインＣＰＵ１００上の全てのＣＰＵコアを順番に選択し、例題出題部２０３は選択されたＣＰＵコアに対して例題データを出題する。各メインＣＰＵコア１１０，１２０，１３０，１４０それぞれの例題演算部１１５，１２２，１３２，１４２で順次生成される回答データと、サブＣＰＵ２００上であらかじめ演算された期待値との比較は、サブＣＰＵ２００の比較照合部２０４で行う。

図４のフローチャートはメインＣＰＵ１００が正常であるか否かの診断をするための制御の流れを示している。

まずステップＳ１０１において、サブＣＰＵ２００は、メインＣＰＵ１００上のＣＰＵコア１１０を選択する。次にステップＳ１０２で、サブＣＰＵの例題出題部２０３は、ＣＰＵコア１１０の例題演算部１１５に例題データを送信する。ステップＳ１０３にて、例題演算部１１５は例題データに対する演算を行い、回答データをサブＣＰＵ２００に送信する。ステップＳ１０４においてサブＣＰＵ２００の比較照合部２０４は、得られた回答データと期待値の比較を行い、不一致の場合は、メインＣＰＵ１００が異常と判定し、また一致した場合は、ＣＰＵコア１１０は正常と判断する。ステップＳ１０５への移行は、ＣＰＵコア１１０がサブＣＰＵ２００により正常と判定された時のみに適用され、ＣＰＵコア１２０を診断するステージに移行する。この様にして順次ＣＰＵコア１３０，１４０の回答データを確認しメインＣＰＵ１００が正常であるかを診断する。

本実施形態によれば、第一の実施形態のように、特定のＣＰＵコアに出題先選択部，例題出題部，比較照合部を設ける必要がない。また、第一の実施形態と同様に、どのコアにおいて異常が発生したかを特定することが可能であることは容易に想到できる。

次に、本発明を具体化した第三の実施形態を図５と図６を用いて説明する。本実施の形態は、メインＣＰＵ１００が、ＣＰＵコアを２つ持つデュアルコアＣＰＵの場合について説明する。

図５では、図１と同様に車載用電子制御装置１は、主にエンジン制御を行うメインＣＰＵ１００と、監視部であるサブＣＰＵ２００を有しており、メインＣＰＵ１００上のＣＰＵコア１１０をサブＣＰＵ２００が診断し、ＣＰＵコア１２０をＣＰＵコア１１０が診断する。

図６のフローチャートはメインＣＰＵ１００が正常であるか否かの診断をするための制御の流れを示しており、まずステップＳ２０１において、サブＣＰＵ２００の例題出題部２０３は、メインＣＰＵ１００上のＣＰＵコア１１０に例題データを送信する。ステップＳ２０２では、ＣＰＵコア１１０上の例題演算部１１５が例題データに対する演算を行い、回答データをサブＣＰＵ２００に送信する。ステップＳ２０３においてサブＣＰＵ２００の比較照合部２０４は、得られた回答データと、サブＣＰＵ２００上の例題出題部２０３であらかじめ演算されている期待値との比較を行い、不一致の場合は、メインＣＰＵ１００が異常と判定し、また一致した場合は、ＣＰＵコア１１０が正常と判断する。ステップＳ２０４への移行は、ＣＰＵコア１１０がサブＣＰＵ２００により正常と判定された時のみに適用され、ＣＰＵコア１１０の例題出題部１１３よりＣＰＵコア１２０に例題データが送信される。ステップＳ２０５においてＣＰＵコア１２０の例題演算部１２２で生成された回答データがＣＰＵコア１１０に送信され、ステップＳ２０６では、ＣＰＵコア１１０の比較照合部１１４で、ＣＰＵコア１１０上の例題出題部１１３であらかじめ演算されている期待値との比較照合が実施され、不一致の場合はメインＣＰＵ１００が異常と判定し、また一致した場合は、メインＣＰＵ１００は正常と判断する。

本実施形態においては、第一，第二の実施形態のようにメインＣＰＵ上の特定のＣＰＵコアや、サブＣＰＵ上に出題先選択部を設ける必要がなく、より簡単な構成でフェールセーフを実現できる。さらに、第一の実施形態と同様に、本発明に対して従来の監視部を用いることに大きな技術的弊害が無い。また、二つのコアのどちらに異常が発生したかを特定することも、上記二つの実施例と同様に可能である。

次に、本発明を具体化した第四の実施形態を図７と図８を用いて説明する。本実施の形態と第三の形態との相違点を中心に説明する。

図７では、上記実施形態と同様に、車載用電子制御装置１は、主にエンジン制御を行うメインＣＰＵ１００と、サブＣＰＵ２００を有しており、メインＣＰＵ１００をサブＣＰＵ２００が診断する。

図８のフローチャートはメインＣＰＵ１００が正常であるか否かの診断をするための制御の流れを示しており、まずステップＳ３０１において、サブＣＰＵ２００は、メインＣＰＵ１００上のＣＰＵコア１１０に例題データを送信する。ステップＳ３０２では、ＣＰＵコア１１０上の例題演算部１１５は例題データに対する演算を行い、その回答データをＣＰＵコア１２０に送信する。このデータは中間回答データとして扱い、ステップＳ３０３においてＣＰＵコア１２０の例題演算部１２２は、例題演算部１１５の中間回答データを用い、サブＣＰＵに返すための回答データを生成する。そして、ステップＳ３０４にて比較照合部２０４は、ＣＰＵコア１２０から得られた回答データとあらかじめサブＣＰＵ２００上で演算された期待値との比較を行い、不一致の場合は、メインＣＰＵ１００が異常と判定し、また一致した場合は、メインＣＰＵ１００は正常と判断する。

なお、本実施形態における回答データの一例としては、ステップＳ３０２におけるＣＰＵコア１１０からＣＰＵコア１２０へ送信する中間回答データを、サブＣＰＵ２００からの例題データの補数となるロジックとし、ステップＳ３０３におけるＣＰＵコア１２０からサブＣＰＵ２００への回答データをＣＰＵコア１１０からＣＰＵコア１２０への中間回答データの補数となるロジックとし、またサブＣＰＵ２００におけるＣＰＵコア１２０からの期待値を例題データと同一とすることで診断が可能である。なお、ＣＰＵコアが奇数存在する場合の期待値は例題データの補数となる。本実施形態では監視対象のＣＰＵコアが２つである例を記載しているが、３つ以上の複数コアの監視においても本実施例は有効である。

本実施形態によれば、診断を行うための比較照合回数と、メインＣＰＵとサブＣＰＵとの通信回数の低減により、ＣＰＵ演算負荷低減に貢献することが可能である。

本発明一実施例の電子制御装置を示した説明図である。（実施例１） 本発明一実施例の制御フローを示した説明図である。（実施例１） 本発明一実施例の発明の電子制御装置を示した説明図である。（実施例２） 本発明一実施例の制御フローを示した説明図である。（実施例２） 本発明一実施例の発明の電子制御装置を示した説明図である。（実施例３） 本発明一実施例の制御フローを示した説明図である。（実施例３） 本発明一実施例の発明の電子制御装置を示した説明図である。（実施例４） 本発明一実施例の制御フローを示した説明図である。（実施例４） 従来技術の示した説明図である。

符号の説明

１ 車載用電子制御装置
１００ メインＣＰＵ
２００ サブＣＰＵ
３００ メインＣＰＵ〜サブＣＰＵ通信ライン
４０１ モーターリレー駆動回路
４０２ モーター駆動回路

Claims (7)

1. 複数のＣＰＵコアを持つＣＰＵと、
   前記ＣＰＵに対して例題を出題し、
   前記例題に対する回答に基づいて前記ＣＰＵの演算機能を監視する監視部と、
   を備えた電子制御装置であって、
   前記監視部は前記複数のＣＰＵコアのうちの特定のＣＰＵコアの演算機能を監視し、
   前記特定のＣＰＵコアは、前記複数のＣＰＵコアのうちの他のＣＰＵコアを一つずつ選択してそれぞれに順番に例題データを送信し、
   前記他のＣＰＵコアは、前記特定のＣＰＵコアから受信した例題データに対する回答データをそれぞれが算出し、
   前記特定のＣＰＵコアは前記他のＣＰＵコアからの回答データと、
   あらかじめ用意された期待値との比較を前記他のＣＰＵコアそれぞれに関して順番に行い、
   前記比較の結果に基づいて前記ＣＰＵの演算機能を診断する車載用電子制御装置。
2. 請求項１に記載の電子制御装置であって、
   前記ＣＰＵはＣＰＵコアを２つ持つデュアルコアＣＰＵである車載用電子制御装置。
3. 請求項１または２いずれかに記載の電子制御装置であって、前記複数のＣＰＵコアを順番に診断し、あるＣＰＵコアに関して回答データと期待値との比較結果に異常があったとき、それ以降の診断を行わず、前記ＣＰＵの演算機能が異常であると診断する車載用電子制御装置。
4. 複数のＣＰＵコアを持つＣＰＵと、前記ＣＰＵの演算機能を監視する監視部を備えた電子制御装置であって、
   前記監視部は、前記複数のＣＰＵコアのうちからＣＰＵコアを一つずつ選択してそれぞれに順番に例題データを送信し、
   前記複数のＣＰＵコアは、前記例題データに対する回答データをそれぞれが算出し、
   前記監視部は前記回答データと、
   あらかじめ用意された前記回答データの期待値との比較をそれぞれ順番に行い、
   前記比較の結果に基づいて前記ＣＰＵの演算機能を診断する車載用電子制御装置。
5. 請求項４に記載の電子制御装置であって、前記複数のＣＰＵコアを順番に診断し、回答データと期待値との比較結果に不一致があったＣＰＵコアの演算機能を異常と診断する車載用電子制御装置。
6. 複数のＣＰＵコアを持つＣＰＵと、前記ＣＰＵの演算機能を監視する監視部を備えた電子制御装置であって、
   前記監視部は前記複数のＣＰＵコア中のあるＣＰＵコアへ例題データを送信し、
   前記複数のＣＰＵコア中のあるＣＰＵコアは、前記例題データに対する一時的な回答として中間回答データを算出し、
   あるＣＰＵコアが算出した中間回答データは、
   前記複数のＣＰＵコア中の他のコアに対して送信され、
   前記他のコアは受け取った中間回答データに基づいて、
   新たな中間回答データを算出し、
   前記監視部は前記複数のＣＰＵ全てを経由して算出された中間回答データを最終回答データとし、前記最終回答データとあらかじめ用意した期待値との比較を行い、
   前記比較の結果に基づいて前記ＣＰＵの演算機能を診断する車載用電子制御装置。
7. 請求項６に記載の電子制御装置であって、
   前記ＣＰＵは２つのＣＰＵコアを備え、
   前記監視部は前記２つのＣＰＵ中の一方のＣＰＵコアへ前記例題データを送信し、
   前記一方のＣＰＵコアは、前記２つのＣＰＵ中の他方のＣＰＵコアへ前記中間回答データを送信し、
   前記他方のＣＰＵコアは前記中間回答データに基づいて、
   前記最終回答データを算出する車載用電子制御装置。

Images