JP2010124305A - 半導体撮像素子アレイの駆動回路 - Google Patents

Abstract

【課題】半導体撮像素子アレイの走査速度を向上する。
【解決手段】半導体撮像素子アレイの画素の読出用スイッチを制御する読出用制御線ＧＴ（ｎ＋１）又は読出用制御線ＧＴ（ｎ−１）が選択されている期間に、画素のリフレッシュ用スイッチを制御するリフレッシュ用制御線ＧＲ（ｎ）を選択する。これにより、読み出しとリフレッシュを同時に実行、或いはリフレッシュと読み出しモード設定を同時に実行することができ、半導体撮像素子アレイの走査が短縮される。
【選択図】図３

Description

本発明は、特に医療画像診断装置、非破壊検査装置などに用いられる放射線検出装置に好適な半導体撮像素子アレイの駆動回路に関するものである。

放射線を用いた被写体の観察や撮影において、特に動画を得る場合には、Ｉ．Ｉ．（イメージインテンシファイア）と可視光像撮影用カメラによる所謂Ｘ線テレビが用いられている。これはＸ線の濃淡情報をイメージインテンシファイアにより増幅しながら可視光像に変換し、この可視光像をテレビカメラによって撮影するように構成されている。カメラとして初期には撮像管が、後にはＣＣＤなどの固体撮像素子が用いられている。

Ｉ．Ｉ．を用いたＸ線テレビは、Ｘ線の濃淡が投影されるＸ線受像面と、可視光像が投影され映像信号に変換されるテレビカメラの受像面は別体であり、これらの間には電子レンズ、テレビカメラの可視光レンズが存在する。これらの光学系により、テレビカメラの受像面サイズを、Ｘ線受像面のサイズよりも大幅に小さくできる。しかし、光学系による像の歪み、特にＩ．Ｉ．の電子レンズの収差や外部電磁界による乱れを取り除くことが困難であったり、装置が大きく重たくなったりする問題がある。

電子レンズによる像の歪みや装置サイズの問題を回避するためには、光学系を廃し、Ｘ線受像面において直接にＸ線の濃淡を電気信号に変換する必要がある。近年では、このような用途向けに大画角のＸ線検出器が提案され、また実用に供されている。特に、被写体と同等以上のサイズを持つＦＰＤ（フラットパネル型検出器）による放射線検出器は、初期には静止画撮影に用いられ、現在は動画撮影装置への応用が期待されている。

ＦＰＤとして、ガラス基板上にアモルファスシリコンやポリシリコンによる光電変換素子及びＴＦＴ(thin-film-transistor)を形成し、これらにより構成される多数の画素を二次元的に配列したものが提案されている。

図６はＦＰＤの画素配列の様子を表した回路構成図である。多数の画素１０が縦横多数並べて二次元的に配列されており、各画素１０には、例えばＴＦＴから成るそれぞれ２つのスイッチ素子が接続されている。第１のスイッチ素子は、画素１０を読出線１１に接続する読出用スイッチ１２であり、第２のスイッチ素子は画素１０をリフレッシュ電圧線１３に接続するリフレッシュ用スイッチ１４である。

画素１０の全ての上部電極に共通して、バイアス電源線１５を介してバイアス電圧源１６が接続されている。下部電極は各画素毎に読出用スイッチ１２及びリフレッシュ用スイッチ１４が接続されており、読出用スイッチ１２をＯＮにする、又はリフレッシュ用スイッチ１４をＯＮにすることでリフレッシュ電圧線１３に接続される。

各読出用スイッチ１２は行ごとに読出用制御線ＧＴを介してシフトレジスタ１７により制御され、同一行内の読出用スイッチ１２は、同時にＯＮ又はＯＦＦされる。同様に、リフレッシュ用スイッチ１４は行ごとにリフレッシュ用制御線ＧＲを介してシフトレジスタ１８により制御され、同一行内のリフレッシュ用スイッチ１４は同時にＯＮ又はＯＦＦされる。

画素１０を光電変換モードとするには、リフレッシュ用スイッチ１４をＯＦＦにし、読出用スイッチ１２をＯＮにする。読出線１１はＧＮＤ電位であるため、画素１０には上部電極を正とするバイアス電圧源１６によるバイアス電圧が印加される。なお、バイアス電圧を印加した後は、読出用スイッチ１２をＯＦＦしても、図示しない容量によって画素に印加する電界が保持され、画素１０の光電変換モードが維持される。

光電変換モードにおいて入射した光量を計測するには、再び読出用スイッチ１２をＯＮにする。これにより、光電変換モードの画素１０の絶縁層界面に溜ったホール電荷に対応する量の電子が、読出線１１から読出用スイッチ１２を経由して画素１０に流れ込む。即ち、画素１０から読出線１１に向かって電流が流れ、この電流を計測することにより、入射光量を知ることができる。

画素１０をリフレッシュモードとするには、読出用スイッチ１２をＯＦＦにし、リフレッシュ用スイッチ１４をＯＮにする。リフレッシュ電圧源１９はバイアス電圧源１６よりも高電圧に設定されているため、画素１０には下部電極を正として、リフレッシュ電圧とバイアス電圧の差の電圧が印加される。

図７（ａ）は行ｎに対する読み出し状態、（ｂ）は行ｎに対するリフレッシュ状態を、実行している様子を表している。

このように、異なる読出線１１であっても、読み出しとリフレッシュを同時に実行することはできない。

このように読出用スイッチ１２とリフレッシュ用スイッチ１４の制御は、シフトレジスタ１７、１８により行を選択することにより行われる。従って、同一行の画素は、同時に光電変換モード或いはリフレッシュモードに遷移する。

図８は画素１０のパネル断面の構造図（ａ）と、その無バイアス時のエネルギバンド図（ｂ）を示している。絶縁性基体から成るガラス基板２１上に各種材料が成膜積層されて画素１０が形成されている。上部電極２２は透明電極で構成され、下部電極２３はＡｌやＣｒなどで形成されている。絶縁層２４はアモルファスシリコン窒化膜により形成され、電子とホールの両方の通過を阻止する。真性半導体層２５は水素化アモルファスシリコンで形成され、光入射に対して電子ホール対を生成し、光電変換層として動作する。不純物半導体層２６はＮ＋アモルファスシリコンにより形成され、上部電極２２から真性半導体層２５への正孔の注入を阻止するホールブロッキング層として動作する。

図９は画素１０の動作説明図である。画素１０のモードとして、光電変換モードとリフレッシュモードがある。光電変換モードでは図９（ａ）に図示するように、上部電極２２と下部電極２３の間に、上部電界が正電圧となるバイアス電圧が印加されている。バイアス電圧により、真性半導体層２５の電子は上部電極２２から掃き出される。一方で、上部電極２２からは真性半導体層２５にホールが注入されようとするが、不純物半導体層２６により阻止され、真性半導体層２５まで移動することはない。

この状態で、（ｂ）に示すように真性半導体層２５に光が入射すると、電子ホール対が生成される。電子ホール対は電界に導かれ、再結合することなく上下に分かれて移動する。このうち、電子は上部電極２２から掃き出されるが、ホールは絶縁層２４に阻まれて界面に留まる。

光電変換動作を継続し、絶縁層２４の界面に滞留したホールが増加すると、真性半導体層２５に加わる電界が弱まる。その結果、光入射によって発生した電子ホール対は、電界によって移動することなく再結合するようになり、画素１０は光に対する感度を失う。（ｃ）はこの状態のエネルギバンド図を示し、この状態を飽和と呼ぶ。

リフレッシュモードでは、図９（ｃ）に示すように、上部電極２２と下部電極２３の間に、下部電界が正電圧となるリフレッシュ電圧が印加される。画素１０が光電変換モードからリフレッシュモードに移行すると、絶縁層２４の界面に滞留していたホールは上部電極２２に掃き出され、代りに電子が注入されて絶縁層２４の界面に滞留する。これにより、前述の飽和状態が解消される。

画素１０を再び（ａ）の光電変換モードにすると、リフレッシュにより注入された電子は速やかに上部電極２２から掃き出され、バイアス電圧が印加された状態になる。このように、画素１０が光感度を維持するには、定期的にリフレッシュモードと光電変換モードが交互に実行し続けられる。

図１０はシフトレジスタによりＦＰＤを読み出し走査するタイミングチャート図である。タイミングチャート図は行（ｎ−１）から（ｎ＋１）にかけて走査する様子を示している。先ず、読出用制御線ＧＴ（ｎ−１）を出力することにより、行（ｎ−１）の読出用スイッチ１２をＯＮにし、行（ｎ−１）の各画素１０に蓄積された光信号を読み出す。その後に、読出用制御線ＧＴ（ｎ−１）を停止し、リフレッシュ用制御線ＧＲ（ｎ−１）を出力することにより、行（ｎ−１）のリフレッシュ用スイッチ１４をＯＮにし、行（ｎ−１）の各画素１０をリフレッシュする。

次に、リフレッシュ用制御線ＧＲ（ｎ−１）を停止し読出用スイッチ１２をパルス状にＯＮすることで、行（ｎ−１）の各画素１０を光電変換モードに設定している。このようにして、行（ｎ−１）の読み出しとリフレッシュが完了し、行（ｎ−１）の各画素は、次にリフレッシュされるまで光電変換モードを維持する。

行（ｎ−１）に加えた操作を、同様に行（ｎ）についても加える。以後は同様に画素１０を走査することで、画素１０の全面の読み出しとリフレッシュが完了する。最後の行まで走査が完了した時点で、全画素１０が光電変換モードに設定されているので、走査完了後に入射した光信号は、次回の走査で読み出すことができる。このようなＦＰＤについては、例えば特許文献１に開示されている。

特開２００７−１０４２１９号公報

上述のように、各画素に２つのスイッチを備えたＦＰＤが開示されており、放射線動画撮影用に使われ始めている。

しかしながら上述のＦＰＤには、或る走査と次回の走査の間の全面が光電変換モードにある時点で、Ｘ線をパルス状に照射することが望ましい。一方で、短期間に高輝度のＸ線を発生することはＸ線管球に負担を強いるため、照射可能期間を広げるために走査速度を高速化したい課題があり、またフレームレート向上のためにも、走査速度の向上が望まれている。

本発明の目的は、上記課題を解決し、走査速度の向上を図る半導体撮像素子アレイの駆動回路を提供することにある。

上記目的を達成するための本発明に係る半導体撮像素子アレイの駆動回路は、半導体撮像素子アレイの各画素（ｘ，ｙ）に接続した読出用スイッチ（ｘ，ｙ）と、特定のｘ座標に対してｙ座標上に配置した全ての読出用スイッチを同時に制御する読出用制御線（ｘ）と、前記読出用スイッチ（ｘ，ｙ）と対となるように前記各画素（ｘ，ｙ）に接続したリフレッシュ用スイッチ（ｘ，ｙ）と、特定のｘ座標に対してｙ座標上に配置した全てのリフレッシュ用スイッチを同時に制御するリフレッシュ用制御線（ｘ）と、前記読出用制御線（ｘ）を駆動する読出用制御線駆動回路と、前記リフレッシュ用制御線（ｘ）を駆動するリフレッシュ用制御線駆動回路とを備え、前記読出用制御線駆動回路は、読出用制御線（ｘ）を選択し駆動した後に、読出用制御線（ｘ−ｍ：ｍは自然数）を選択して駆動し、更に読出用制御線（ｘ＋ｍ）を選択して駆動することを第１の組とし、該第１の組を順次に繰り返して制御することを特徴とする。

本発明に係る半導体撮像素子アレイの駆動回路によれば、半導体撮像素子アレイの走査速度を向上することができる。

本発明を図１〜図５に図示の実施例に基づいて詳細に説明する。
図１は例えばＭＩＳ型センサであるＦＰＤの回路構成図であり、図６と同一の符号は同一の回路要素を示している。

多数の画素１０がｘ座標、ｙ座標に従って二次元的に配列され、各画素１０に接続された２つのスイッチ１２、１４、バイアス電圧及びリフレッシュ電圧については、図６の従来例と同様であり、説明を省略する。なお、シフトレジスタ１７’にはシフト方向を変更するための方向入力ビットが設けられている。

図２は原理的説明図であり、読出用スイッチ１２によって実行されるステップと、リフレッシュ用スイッチ１４によって実行されるステップは、異なる行の画素１０の読出線に対しての操作であれば、同時に実行することができることを示している。

図２（ａ）は行ｎに対する読み出しと、行（ｎ−１）に対するリフレッシュを同時に実行している様子を表している。読出用スイッチ１２をＯＮにしているのは１行のみであるため、読出線１１に流れる電流は該当する行の画素１０の光信号による電流だけであり、他の行でリフレッシュを実行していても、正常に読み出すことができる。

図２（ｂ）は行ｎに対するリフレッシュと、行（ｎ−１）に対する光電変換モード設定を、同時に実行している様子を示している。光電変換モード設定は読み出しと同じ電界を画素１０に対して印加する操作であり、リフレッシュが他の行において実行されているときであっても同時に実行できる。これらに対し、例えば異なる読出線１１（行ｎ、行（ｎ−１））において、読み出しと光電変換モード設定を同時に実行することはできない。

これは、異なる行で同時に読出用スイッチ１２を作動する必要があり、光電変換モード設定のための電流と、読み出し電流が混在してしまうため、光信号を正しく分離できないためである。また、同一の行でリフレッシュ用スイッチ１４と読出用スイッチ１２とを同時にＯＮにすることは、リフレッシュ電圧を短絡させてしまう結果となり、画素１０に対する有効な操作にはならない。これらのことから、異なる行で異なる動作を同時に実行することができる。

図３はＦＰＤの駆動タイミングチャート図である。図１０に示した従来のタイミングチャート図と比較すると、読出用制御線ＧＴ（ｎ）とリフレッシュ用制御線ＧＲ（ｎ−１）が同時にＯＮとなる期間や、リフレッシュ用制御線ＧＲ（ｎ）と読出用制御線ＧＴ（ｎ−１）が同時にＯＮとなる期間があることが分かる。これらは、前者については、図２（ａ）と同じ状態、即ち行ｎに対する読み出しと、行（ｎ−１）に対するリフレッシュを同時に実行している状態である。また後者については、図２（ｂ）と同じ状態、即ち行ｎに対するリフレッシュと、行（ｎ−１）に対する光電変換モード設定を、同時に実行している状態である。

図３の下側に示した各行の状態を確認すると、各行に対して読み出しとリフレッシュと、光電変換モード設定とがそれぞれ実行されているため、これはＦＰＤの走査として正しく動作する。なお、各動作時間は図１０の従来例のタイミングと同等或いはそれ以上に確保されている。更に、各行の読み出し動作の開始時刻を図１０とを見比べると分かる通り、走査速度が向上している。

図１０の従来例のタイミングチャート図の読出用制御線ＧＴのＯＮ順序を実施例の図３と比較すると、従来例においては同一の行の読出用制御線ＧＴを２回ＯＮすることがある。しかし、読出用制御線ＧＴ（ｎ）をＯＮした後に、読出用制御線ＧＴ（ｎ−１）に戻ってＯＮすることはない。つまり、読出用制御線ＧＴの行選択は単調増加であって、シフトレジスタ１７のシフト方向は一方向のみである。

図３はタイミングチャート図においては、読出用制御線ＧＴは行ｎを読み出すために、読出用制御線ＧＴ（ｎ）をＯＮにした後に、行（ｎ−１）を読み出しモードに設定するために読出用制御線ＧＴ（ｎ−１）をＯＮにする。従って、今度は行（ｎ＋１）を読み出すために読出用制御線ＧＴ（ｎ＋１）をＯＮにする。つまり、読出用制御線ＧＴの行選択は単調増加にも単調減少にもなっておらず、走査の途中でシフト方向が頻繁に入れ換わっている。

このような走査を可能とするため、本実施例のＦＰＤにおける読出用制御線駆動回路であるシフトレジスタ１７’は、前述したようにシフト方向を変更するための方向入力ビットを備えている。方向入力ビットを走査の途中でシフト方向を右シフト又は左シフトに設定して、クロックパルスを入力することにより、単調増加にも単調減少でもない複雑な走査を実行することができる。

図４は本実施例に用いるシフトレジスタ１７’の回路図である。シフトレジスタ１７’はシフト方向指定ＤＩＲ、シフトクロックＣＬＫ、アウトプットイネーブルＯＥを備えている。シフトレジスタ１７’は多数のレジスタから構成され、単一のレジスタはシフトクロックＣＬＫにパルスが入力される度に、シフト方向指定ＤＩＲの指定に従って、右隣又は左隣の出力を取り込み、自らの出力とする。

シフト方向指定ＤＩＲとシフトクロックＣＬＫは全レジスタに共通して入力されているため、全体として右シフト又は左シフトが実現される。アウトプットイネーブルＯＥをＯＦＦに指定している間は、シフトレジスタ１７’の全出力は個々のレジスタの状態に関係なくＯＦＦに固定される。アウトプットイネーブルＯＥを使用することにより、シフトの途中で意図しないビットがＯＮになることが防止される。

図５はシフトレジスタ１７’を用いて読出用制御線ＧＴの行選択波形を実現する例を示している。シフト方向指定ＤＩＲにより左シフトと右シフトを選択しながら、シフトクロックＣＬＫを入力することで、行選択が左シフト又は右シフトする。実際に特定行の読出用制御線ＧＴをＯＮにするためには、アウトプットイネーブルＯＥをＯＮにする。本実施例においては、行選択を１行戻すために、シフト方向指定ＤＩＲ＝ＬでシフトクロックＣＬＫを１回入力し、行選択を２行進めるためにシフト方向指定ＤＩＲ＝ＨでシフトクロックＣＬＫを２回入力している。

このように、本実施例によるＦＰＤは双方向にシフト可能なシフトレジスタ１７’を読出用制御線ＧＴの行選択に使用することにより、単調増加でない順序により読出用制御線ＧＴ（ｎ）を選択可能となっている。この構成により、読出用制御線ＧＴ（ｎ）をパルス状に選択して読み出しを実行した後に、読出用制御線ＧＴ（ｎ−１）をパルス状に選択して読み出しモード設定を実行することができる。一方、読出用制御線ＧＴ（ｎ）が選択されていない期間には、行ｎに関してリフレッシュを実行することが可能である。

このことに注目して、読出用制御線ＧＴ（ｎ＋１）又は読出用制御線ＧＴ（ｎ−１）が選択されている期間に、リフレッシュ用制御線駆動回路であるシフトレジスタ１８によりリフレッシュ用制御線ＧＲ（ｎ）を選択する。これにより、読み出しとリフレッシュを同時に実行、或いはリフレッシュと読み出しモード設定を同時に実行している。これらの構成及び手順により、ＦＰＤの走査が短縮される。

実施例においては、同時に選択される行は１行となっており、読出用制御線ＧＴの進行は１行戻って２行進むを繰り返している。これに対し、同時に選択される行を複数とした場合でも有効に作用する。例えば、同時に２行を選択する場合では、読出用制御線ＧＴの進行を、例えば２行戻って４行進むの繰り返しとすることで同様の効果が得られる。

即ち、関数を用いて説明すると、読出用スイッチ１２（ｘ，ｙ）は半導体撮像素子アレイの各画素１０（ｘ，ｙ）に接続されている。読出用制御線ＧＴ（ｘ）は特定のｘ座標に対してｙ座標上に配置された全ての読出用スイッチ１２を同時に制御し、リフレッシュ用スイッチ１４（ｘ，ｙ）は読出用スイッチ１２（ｘ，ｙ）と対となるように、各画素１０（ｘ，ｙ）に接続されている。リフレッシュ用制御線ＧＲ（ｘ）は特定のｘ座標に対してｙ座標上に配置された全てのリフレッシュ用スイッチ１４を同時に制御する。シフトレジスタ１７’は読出用制御線ＧＴ（ｘ）を駆動し、シフトレジスタ１８はリフレッシュ用制御線ＧＲ（ｘ）を駆動する。

シフトレジスタ１７’は１つの読出用制御線ＧＴ（ｘ）を選択し駆動した後に、読出用制御線ＧＴ（ｘ−ｍ：ｍは自然数）を選択して駆動し、更に読出用制御線ＧＴ（ｘ＋ｍ）を選択して駆動することを第１の組とし、この第１の組を順次に繰り返して制御する。

また、シフトレジスタ１８はリフレッシュ用制御線ＧＲ（ｘ）を制御することにより、リフレッシュ用スイッチ１４（ｘ，ｙ）を順次に駆動する。例えば、シフトレジスタ１８による制御が１動作進行する間に、シフトレジスタ１７’による制御が２動作進行する。

即ち、シフトレジスタ１８は読出用制御線ＧＴ（ｘ）を選択時はリフレッシュ用制御線ＧＲ（ｘ−ｍ）を選択して駆動する。読出用制御線ＧＴ（ｘ−ｍ）及び読出用制御線ＧＴ（ｘ＋ｍ）の選択時はリフレッシュ用制御線ＧＲ（ｘ）を選択して駆動することを第２の組とし、この第２の組を順次に繰り返して制御する。

本実施例においては、読出用制御線ＧＴ（ｎ）の選択に双方向シフトレジスタ１７’を使用したが、これを例えば行番号指定から特定行を選択するアドレスデコーダで構成しても、実施することができる。

実施例において、読み出しとリフレッシュの同時実行と、リフレッシュと読み出しモード設定の同時実行を両方とも実施しているが、一方のみを実施しても、走査時間の短縮の効果が得られることは云うまでもない。

実施例においては、複数列から成る二次元アレイセンサによるＦＰＤに本発明を適用しているが、アレイを順次に読み出すような構成であれば有効であるため、列が単一であるラインセンサに応用してもよい。また、半導体撮像素子としてＴＦＴを使用することができる。

実施例のＦＰＤの回路構成図である。 原理的説明図である。 動作タイミングチャート図である。 双方向シフトレジスタの説明図である。 シフトレジスタのタイミングチャート図である。 従来例のＦＰＤの回路構成図である。 原理的説明図である。 画素構造とエネルギバンド図である。 画素操作のエネルギバンド図である。 タイミングチャート図である。

符号の説明

１１ 読出線
１２ 読出用スイッチ
１３ リフレッシュ電源線
１４ リフレッシュ用スイッチ
１５ バイアス電源線
１６ バイアス電圧源
１７’、１８ シフトレジスタ
１９ リフレッシュ電圧源
ＧＴ 読出用制御線
ＧＲ リフレッシュ用制御線

Claims (6)

1. 半導体撮像素子アレイの各画素（ｘ，ｙ）に接続した読出用スイッチ（ｘ，ｙ）と、
   特定のｘ座標に対してｙ座標上に配置した全ての読出用スイッチを同時に制御する読出用制御線（ｘ）と、
   前記読出用スイッチ（ｘ，ｙ）と対となるように前記各画素（ｘ，ｙ）に接続したリフレッシュ用スイッチ（ｘ，ｙ）と、
   特定のｘ座標に対してｙ座標上に配置した全てのリフレッシュ用スイッチを同時に制御するリフレッシュ用制御線（ｘ）と、
   前記読出用制御線（ｘ）を駆動する読出用制御線駆動回路と、
   前記リフレッシュ用制御線（ｘ）を駆動するリフレッシュ用制御線駆動回路とを備え、
   前記読出用制御線駆動回路は、読出用制御線（ｘ）を選択し駆動した後に、読出用制御線（ｘ−ｍ：ｍは自然数）を選択して駆動し、更に読出用制御線（ｘ＋ｍ）を選択して駆動することを第１の組とし、該第１の組を順次に繰り返して制御することを特徴とする半導体撮像素子アレイの駆動回路。
2. 前記リフレッシュ用制御線駆動回路は、読出用制御線（ｘ）の選択時はリフレッシュ用制御線（ｘ−ｍ）を選択して駆動し、読出用制御線（ｘ−ｍ）及び読出用制御線（ｘ＋ｍ）の選択時はリフレッシュ用制御線（ｘ）を選択して駆動することを第２の組とし、該第２の組を順次に繰り返して制御することを特徴とする請求項１に記載の半導体撮像素子アレイの駆動回路。
3. 前記画素（ｘ，ｙ）に対して、読出用制御線（ｘ）をパルス状に選択し、続いてリフレッシュ用制御線（ｘ）をパルス状に選択し、続いて再び読出用制御線（ｘ）をパルス状に選択するように、前記読出用制御線駆動回路及び前記リフレッシュ用制御線駆動回路を作動することを特徴とする請求項１又は２に記載の半導体撮像素子アレイの駆動回路。
4. 前記読出用制御線駆動回路及びリフレッシュ用制御線駆動回路はシフトレジスタであることを特徴とする請求項１〜３の何れか１つの請求項に記載の半導体撮像素子アレイの駆動回路。
5. 前記半導体撮像素子アレイはＭＩＳ型センサであることを特徴とする請求項１〜４の何れか１つの請求項に記載の半導体撮像素子アレイの駆動回路。
6. 前記読出用スイッチ及び前記リフレッシュ用スイッチはＴＦＴであることを特徴とする請求項１〜５の何れか１つの請求項に記載の半導体撮像素子アレイの駆動回路。

Images