JP2010122946A - 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム - Google Patents

半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム Download PDF

Info

Publication number
JP2010122946A
JP2010122946A JP2008296576A JP2008296576A JP2010122946A JP 2010122946 A JP2010122946 A JP 2010122946A JP 2008296576 A JP2008296576 A JP 2008296576A JP 2008296576 A JP2008296576 A JP 2008296576A JP 2010122946 A JP2010122946 A JP 2010122946A
Authority
JP
Japan
Prior art keywords
model parameter
model
parameter extraction
extracting
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008296576A
Other languages
English (en)
Other versions
JP5227141B2 (ja
Inventor
Yukichi Hatanaka
雄吉 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008296576A priority Critical patent/JP5227141B2/ja
Priority to US12/613,215 priority patent/US8380479B2/en
Publication of JP2010122946A publication Critical patent/JP2010122946A/ja
Application granted granted Critical
Publication of JP5227141B2 publication Critical patent/JP5227141B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】モデルの特性のたわみが無くなるようなモデルパラメータの抽出を実行する。
【解決手段】ビンニング処理を実行するビンニング処理部(18)と、ビンニング処理によって構成される複数のビンに対応してモデルパラメータを抽出するモデルパラメータ抽出部(11)とを具備するモデルパラメータ抽出装置(1)を構成する。モデルパラメータ抽出部(11)は、対象ビンの第1端部(A)に対応する第1モデルパラメータ(P2A)を抽出する。そして、対象ビンの第2端部(B)に対応する第2モデルパラメータ(P2B)の候補(P2B’)を、第1モデルパラメータ(P2A)に基づいて設定する。第1モデルパラメータ(P2A)と第2モデルパラメータの候補(P2B’)とに基づいて半導体デバイスの電気的特性を示す有限曲線の始点側傾斜と終点側傾斜とを特定し、それらの比較結果に基づいて、第2モデルパラメータ(P2B)を抽出する。
【選択図】図4A

Description

本発明は、半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラムに関する。
LSIの設計において、回路シミュレータを用いた回路シミュレーションが行われている。回路シミュレーションでは、半導体デバイスモデルにモデルパラメータ(デバイスパラメータ)を与えて、半導体デバイスの特性を表すことで、回路の動作を模擬的に計算している。回路シミュレーションの精度と信頼性は、半導体デバイスモデルに与えるモデルパラメータの設定によって決定する。
BSIMなどのデバイスモデルには、多数のデバイスモデルパラメータが用意されている。その多数のデバイスモデルパラメータに対し、実際のトランジスタの電流-電圧特性と回路シミュレーションで計算した電流-電圧特性との誤差が小さくなる様に、デバイスモデルパラメータの値をあらかじめ調整しておかねばならない。この作業は、「パラメータ抽出」、あるいは「合わせ込み」と呼ばれている。
半導体デバイスの特性を、高精度に表現するようなモデルパラメータを抽出するための技術が知られている(例えば、特許文献1参照)。特許文献1(特開2001−119017号公報)には、ゲート長Lおよびゲート幅Wを有するデバイスに対して、ゲート長Lおよびゲート幅Wの領域を格子によりビン(容器)と称する領域に分割するビンニングに関する技術(以下、ビンニング技術と記載する場合もある)が開示されている。
特許文献1に記載のビンニング技術では、ゲート長の異なるMOSFETを測定して得られた直流電流電圧特性から計算された閾値と、チャンネル抵抗との測定値によりチャンネル抵抗のゲート長に対して計算されたRd−L特性を、ゲート長に対して線形近似処理する。そして、実効ゲートバイアス電圧毎にモデルパラメータのための直線を得る際、全体直線傾斜値計算部31が、全てのゲート長に対して線形近似処理した全体直線の傾斜値を計算する。また、区間直線傾斜値計算部32が、チャンネル抵抗の隣接する測定点を結ぶ区間直線の各傾斜値を計算する。そして、傾斜値交差点検出部33は、区間直線の隣接する傾斜値が全体直線の傾斜値を横切るゲート長をチャンネル抵抗の測定値が外れるゲート長として検出する。そのうえで、境界ゲート長決定部34がこのゲート長に基づいてビンの境界ゲート長を決定している。
ビンニング技術では、このビンの領域にある電流電圧特性データからモデルパラメータを抽出することにより、ビン毎のモデルパラメータを用意し、回路シミュレーションの際、この複数のモデルパラメータをビンに対応するゲート長Lの領域それぞれに適用して使い分けることにより、高精度の電流電圧特性を再現している。
特開2001−119017号公報
一般的に、抽出されたモデルパラメータが適切であるか否かの検証が、回路シミュレータを用いて行われる。回路シミュレータは、抽出されたモデルパラメータに基づいて半導体デバイスの電気的特性を表すことができる。回路シミュレータが再現する電気的特性が、実際の半導体デバイスの特性を高精度に再現しているか否かに基づいて、抽出されたモデルパラメータが適切であるか否かの検証が行われている。
図1は、従来の回路シミュレータでの検証の結果を示す図である。図1の(b)は、図1の(a)に示される領域21に対応する半導体デバイスモデルを再現している。その半導体デバイスモデルが再現する電気的特性に、期待される特性と乖離する箇所(以下、モデルの特性のたわみと記載する)がある場合には、モデルパラメータの抽出をやり直していた。
従来の技術では、実際の半導体デバイスの特性を高精度に再現するまで、モデルパラメータの抽出を繰り返し行っていた。そのため、抽出されたモデルパラメータは、高精度に電流電圧特性を再現することができるものの、抽出作業に関連した回路シミュレータによる検証作業が煩雑であり、また、その検証作業に多大な時間がかかっていた。さらに、回路シミュレータによる検証作業を行った後、モデルの特性のたわみを無くすような、より適切なモデルパラメータが抽出できるか否かは、作業者の熟練度に大きく依存していた。
本発明が解決しようとする課題は、モデルの特性のたわみが無くなるようなモデルパラメータの抽出を、ユーザの技能に依存することなく、短時間で自動的(または半自動的)に実行できる技術を提供することにある。
以下に、[発明を実施するための最良の形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
上記の課題を解決するために、回路シミュレーション(12)に用いられる半導体デバイスモデルの有効範囲を限定するビンニング処理を実行するビンニング処理部(18)と、前記回路シミュレーション(12)に用いられるモデルパラメータを、前記ビンニング処理によって構成される複数のビンに対応して抽出するモデルパラメータ抽出部(11)とを具備するモデルパラメータ抽出装置(1)を構成する。
前記モデルパラメータ抽出部(11)は、前記複数のビンのうちの1つを対象ビンとして特定し、前記対象ビンの第1端部(A)に対応する半導体デバイスの電気特性を予測するための第1モデルパラメータ(P2A)を抽出する。そして、前記対象ビンの第2端部(B)に対応する半導体デバイスの電気特性を予測するための第2モデルパラメータ(P2B)の候補(P2B’)を、前記第1モデルパラメータ(P2A)に基づいて設定し、前記第1モデルパラメータ(P2A)と前記第2モデルパラメータの候補(P2B’)とに基づいて前記半導体デバイスの電気的特性を示す有限曲線を算出する。
ここにおいて、前記有限曲線の始点を含む接線の傾きである始点側傾斜と、前記有限曲線の終点を含む接線の傾きである終点側傾斜とを特定し、前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータ(P2B)を抽出する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、モデルの特性のたわみが無くなるようなモデルパラメータの抽出を、ユーザの技能に依存することなく実現することが可能となる。
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図2は、本実施形態のパラメータ抽出装置1の構成を例示するブロック図である。本実施形態のパラメータ抽出装置1は、後述するモデルパラメータ抽出ツール11に対応して、モデルパラメータ抽出装置としての機能を実現する。また、パラメータ抽出装置1は、後述する回路シミュレーションプログラム12によるシミュレーションを実行する装置としての機能を実現する。
一般的なデバイスモデルは非常に多くのデバイスモデルパラメータを含んだ複雑な計算式になっている。デバイスモデルパラメータがトランジスタの物理現象に即した値となるためには、パラメータ抽出が適切に行われている必要がある。本実施形態のパラメータ抽出装置1は、より高精度に、且つ、短時間で適切なパラメータ抽出を実現する。
図2に示されているように、本実施形態のパラメータ抽出装置1は、情報処理装置本体2と、入力装置3と、表示装置4とを備え、それらはデータ通信可能に接続されている。情報処理装置本体2は、パーソナルコンピュータやワークステーションなどに代表される高速演算処理装置である。入力装置3は、情報処理装置本体2に対して、データを入力する機能を備えたマンマシンインターフェースであり、例えば、キーボードやマウスなどがその代表である。以下の実施形態においては、情報処理装置本体2が、キーボードである場合を例示して説明を行う。表示装置4は、情報処理装置本体2の処理結果を外部に出力する機能を有するマンマシンインターフェースであり、例えば、CRTや液晶ディスプレイがその代表である。以下の実施形態においては、入力装置3が、ディスプレイ装置である場合を例示し、抽出されたパラメータ値やシミュレーション結果などを視覚的に表示するものとして説明を行う。
上述の情報処理装置本体2は、CPU(Central Processing Unit:中央演算処理装置)5と、メモリ6と、大容量記憶装置7とを備えて構成され、それらはバス8を介して接続されている。CPU5は、回路シミュレーション装置10に備えられた各種装置の制御や、情報処理装置本体2に入出力されるデータの処理を行う演算処理装置であり、入力装置3などから受け取ったデータを解釈して演算し、その演算結果を表示装置4などで出力する。メモリ6は、データの書き込みと読み出しができる記憶媒体であり、例えば、SDRAMやDDR−SDRAMなどがその代表として例示される。入出力インターフェースによって、上述の入力装置3や表示装置4と情報処理装置本体2との間で実行されるデータ通信が制御されている。大容量記憶装置7は、記憶媒体に大量のデータを記録させるために使用する装置であり、例えば、HDD(Hard Disk Drive)などがその代表として例示される。
その大容量記憶装置7は、モデルパラメータ抽出ツール11と、回路シミュレーションプログラム12と、デバイス特性測定データ13と、グローバルモデルパラメータセット14と、ビン毎のモデルパラメータセット15とビンニング処理プログラム18とを備えている。
モデルパラメータ抽出ツール11は、本実施形態において、モデルパラメータを抽出する機能を提供するEDAツールである。回路シミュレーションプログラム12は、モデルパラメータ抽出ツール11によって抽出されたモデルパラメータを用いて、半導体デバイスの電気的特性を予測する機能を提供するツールである。ビンニング処理プログラム18は、モデルパラメータの抽出における、ビンニング処理の手順を示す。
デバイス特性測定データ13は、実際のトランジスタの電流-電圧特性などのデータである。グローバルモデルパラメータセット14は、ゲート長Lやゲート幅Wが異なる複数のトランジスタに対し、それら複数のトランジスタの電気的特性を、平均的に再現するためのモデルパラメータのセットである。
ビン毎のモデルパラメータセット15は、本実施形態のモデルパラメータ抽出ツール11によって生成されるパラメータセットである。そのビン毎のモデルパラメータセット15は、ビンニング処理によって構成されるビンの境界の点(以下、格子点と記載する)に対応するモデルパラメータ(第1トランジスタモデルパラメータファイル15−1〜第nトランジスタモデルパラメータファイル15−n(nは任意の自然数))を含んでいる。
また、本実施形態のモデルパラメータ抽出ツール11は、傾き算出ツール16と最適化範囲決定ツール17とを含んでいる。なお、傾き算出ツール16と最適化範囲決定ツール17が提供する機能の詳細に関しては、後述する。
図3は、本実施形態のパラメータ抽出装置1のビンニング処理プログラム18による処理を概念的に例示する図である。パラメータ抽出装置1は、ビンニング処理プログラム18に示される手順に従って、半導体デバイスの特性を決定する構成要素の分布を、格子によりビン(容器)と称する領域に分割する。図3は、ゲート長Lおよびゲート幅Wを有するトランジスタに対して、そのゲート長Lおよびゲート幅Wの領域を、ビンに分割する状態を例示している。
図3のA点は、ゲート幅が「Wi」で、ゲート長が「LA」のトランジスタ(半導体デバイス)に対応する。また、図3のB点は、ゲート幅が「Wi」で、ゲート長が「LB」のトランジスタ(半導体デバイス)に対応する。
図4Aは、本実施形態のパラメータ抽出装置1におけるモデルパラメータの抽出動作を概念的に例示する図である。図4Aは、トランジスタのゲート長‐閾値電圧の関係を例示している。本実施形態のパラメータ抽出装置1は、モデルパラメータ抽出ツール11に示される手順に従って、ビンニング技術に対応してビンを構成するときの格子点のうちの1つ(以下、基準格子点と記載する)を特定する。パラメータ抽出装置1は、特定した基準格子点で抽出されたモデルパラメータに基づいて、その隣の格子点(以下、隣接格子点と記載する)に対応するモデルパラメータを抽出する。
ここにおいて、パラメータ抽出装置1は、その隣接格子点に対応するトランジスタの特性(閾値電圧)が、所定の範囲で可変となるように、複数のモデルパラメータを抽出する。パラメータ抽出装置1は、その複数のモデルパラメータの各々に対し、回路シミュレーションプログラム12に示される手順に従って、電気的特性を表す曲線をそれぞれ算出する。その後、パラメータ抽出装置1は、モデルパラメータ抽出ツール11の傾き算出ツール16に示される手順に従って、その複数の曲線の各々に対し、基準格子点に対応する接線と、隣接格子点に対応する接線とを求める。パラメータ抽出装置1は、モデルパラメータ抽出ツール11の最適化範囲決定ツール17に示される手順に従って、基準格子点に対応する接線の傾きと、隣接格子点に対応する接線の傾きとに基づいて、モデルパラメータを抽出する範囲を最適化する。
図4Bは、算出された電気的特性を表す曲線が、期待される電気的特性から離れ、電気的特性のたわみを有する場合の、二つの接線の状態を例示する図である。図4Bに示されているように、その曲線が電気的特性のたわみを有するような場合、基準格子点に対応する接線と、隣接格子点に対応する接線との傾きの差が大きくなる。
図4Cは、算出された電気的特性を表す曲線が、期待される電気的特性に近い場合の、二つの接線の状態を例示する図である。図4Cに示されているように、その曲線が期待される電気的特性と同じ、またはそれに近いような場合、基準格子点に対応する接線の傾きと、隣接格子点に対応する接線との傾きの差が小さくなる。さらに、電気的特性のたわみが存在しない場合には、2つの傾きの差がなくなり、両者の比を取ると、“1”になる。
パラメータ抽出装置1は、隣接格子点に対応する複数のモデルパラメータの各々に基づいて算出された複数の曲線に対し、基準格子点に対応する接線と、隣接格子点に対応する接線との傾きの差が小さくなるモデルパラメータを特定する。
以下に、本実施形態のパラメータ抽出装置1の詳細な動作に関し、図面を参照して具体的に説明する。図5は、パラメータ抽出装置1の全体的な動作を例示するフローチャートである。本実施形態において、図5に示されている動作は、ビンニング処理プログラム18によるビンニング処理が完了した後に実行される。また、以下の実施形態においては、異なるゲート長Lおよびゲート幅Wを有するトランジスタに対して、そのゲート長Lおよびゲート幅Wの領域にビンニング処理を実行した場合のモデルパラメータ抽出の動作を例示する。
ステップS101において、パラメータ抽出装置1は、モデルパラメータ抽出ツール11に示される手順に従って、複数のビンを構成する格子が有する複数の格子点を特定する。パラメータ抽出装置1は、その複数の格子点に対応するトランジスタの電気的特性を全体的に再現するためのグローバルモデルパラメータ(以下、グローバルモデルと記載する場合もある)を抽出する。その後、その複数の格子点から、モデルパラメータの抽出の対象となる格子点を特定する。以下の実施形態においては、例示的に、ゲート幅Wが最大で、ゲート長Lが最小のトランジスタに対応する格子点から、順次ゲート長Lを大きくしながらモデルパラメータを抽出するものとする。
ステップS102において、パラメータ抽出装置1は、モデルパラメータを抽出するトランジスタのゲート幅を選択する。ここにおいて、パラメータ抽出装置1は、ゲート幅Wが最大でゲート長Lが最小の格子点を、最初の基準格子点として特定する。ステップS103において、パラメータ抽出装置1は、ゲート長Lを順番に大きくしながら、モデルパラメータの抽出を実行する。
ステップS104において、特定したゲート幅Wに対するゲート長Lが、最大ゲート長Lに達したか否かの判断を実行する。その判断の結果、最大ゲート長Lに達していない場合は、処理はステップS103に戻り、ゲート幅Wを遷移させること無くパラメータ抽出を継続する。その判断の結果、最大ゲート長Lに達した場合は、処理は、ステップS105に進む。
ステップS105において、モデルパラメータを抽出するトランジスタのゲート幅を変更する。パラメータ抽出装置1は、ステップS102で特定した格子点に対応するゲート幅Wよりも、小さいゲート幅Wの格子点を特定する。またこのとき、パラメータ抽出装置1は、特定したゲート幅Wに対するゲート長Lが、最小ゲート長Lである格子点を特定する。
ステップS106において、複数のビンを構成する格子が有する格子点に関する情報を参照し、モデルパラメータの抽出が完了していない格子点が存在するか否かの判断を実行する。その判断の結果、モデルパラメータの抽出が終わっていない格子点が存在する場合には、処理は、ステップS103に戻る。全ての格子点におけるモデルパラメータの抽出が終わっている場合には、処理は終了する。
図6は、上述のステップS103の処理の詳細な動作を例示するフローチャートである。図6は、ゲート長Lが大きくなる方向に、段階的に実行されるパラメータ抽出処理の詳細な動作を例示する。ステップS201において、パラメータ抽出装置1は、上述のステップS102で特定された最初の基準格子点のモデルパラメータの基にするために、グローバルモデルパラメータを複製する。ステップS202において、そのグローバルモデルパラメータに基づいて、その基準格子点のモデルパラメータの抽出を実行する。
ステップS203において、隣接格子点のモデルパラメータの抽出を実行する。ステップS204において、パラメータ抽出装置1は、隣接格子点のモデルパラメータの抽出が終了したか否かの判断を実行する。その判断の結果、隣接格子点のモデルパラメータの抽出が終了していない場合、処理はステップS203に戻り、モデルパラメータの抽出を継続する。隣接格子点のモデルパラメータの抽出が終了した場合、処理はステップS205に進む。
ステップS205において、隣接格子点を新たな基準格子点とする。ステップS206において、新たな基準格子点に隣接する新たな隣接格子点が存在するか否かの判断を実行する。その判断の結果、新たな隣接格子点が存在する場合、処理はステップS203に戻り、その新たな隣接格子点のモデルパラメータの抽出を実行する。新たな隣接格子点が存在しない場合には、処理は終了する。
図7は、上述のステップS203の処理の詳細な動作を例示するフローチャートである。ステップS301において、基準格子点に対応して抽出したモデルパラメータを、隣接格子点のモデルパラメータとして複製する。図8は、抽出したパラメータファイルのコピーを実行したときの状態を例示する図である。図8には、上述の図3に示されるA点を基準格子点とし、その隣にあるB点を隣接格子点とした場合の動作を例示している。図8に示されているように、抽出の対象となるモデルパラメータは、第1パラメータP1〜第NパラメータPNまである。ステップS301では、その基準格子点と隣接格子点とで、モデルパラメータが同じ値に設定される。
図7に戻り、ステップS302において、ユーザの操作に応答して、パラメータ抽出装置1は、パラメータの選択を行う。上述のように、抽出の対象となるモデルパラメータが、第1パラメータP1〜第NパラメータPNまである場合、ステップS302の処理でそのうちの1つが選択される。以下の実施形態では、第2パラメータP2が選択された場合の動作を例示する。また、ステップS302では、ユーザの操作に応答して、パラメータ抽出に使用される接線の傾きの比の範囲が入力される。以下では、その範囲として
RMin_min〜RMin_max
が設定された場合を例示する。
ステップS303において、選択されたパラメータの任意の値を特定する。このとき、パラメータ抽出装置1は、そのパラメータの最適化を行うときのふり幅を特定し、その範囲内でそのパラメータの任意の値を求める。図9は、ステップS303の処理を例示する図である。図9には、第2パラメータP2が選択された場合の、ステップS303の処理が示されている。
第2パラメータP2のふり幅の最大がふり幅最大値P2maxであり、最小がふり幅最小値P2minである場合に、任意の値を特定隣接点パラメータ値P2B’とする。そしてふり幅(ふり幅最大値P2maxからふり幅最小値P2minまで)をN分割した場合、下記式によって、その任意の値を特定する。
P2B’=P2min+ΔP2*i (i=0、1、2、・・・N−1)
ΔP2=(P2max−P2min)/N
図7に戻り、ステップS304において、上述の任意の値(特定隣接点パラメータ値P2B’)と基準格子点(A点)のモデルパラメータと間を補間する補間パラメータを求める。パラメータ抽出装置1は、上述の任意の値(特定隣接点パラメータ値P2B’)の全てに対し、基準格子点(A点)と隣接格子点(B点)との間を補間するパラメータを算出する。
図10Aは、固定された基準点第2パラメータ値P2Aと、複数の異なる値の特定隣接点パラメータ値P2B’とに基づいて得られる電気的特性を示すグラフである。図10Aに示されているように、基準格子点(A点)のモデルパラメータを固定し、隣接格子点(B点)のモデルパラメータを、特定隣接点パラメータ値P2B’に対応して可変的にすることで、基準格子点(A点)と隣接格子点(B点)との間で、電気的特性を示す曲線の形が変化する。
パラメータ抽出装置1は、ふり幅をN分割した場合の特定隣接点パラメータ値P2B’の各々に対応した補間パラメータを、以下の式に基づいて算出する。
P2A=P2_0_i+P2_L_i/LA
P2B=P2_0_i+P2_L_i/LB
(i=0、1、2、・・・N−1)
*LA:基準格子点のゲート長、LB:隣接格子点のゲート長
上記の2式により、補間パラメータP2_0_i、P2_L_iを算出する。図10Bは、基準点第2パラメータ値P2Aと特定隣接点パラメータ値P2B’と補間パラメータとの関連を例示するテーブルである。この補間パラメータを使用して、基準格子点(A点)と隣接格子点(B点)との間における任意のゲート長Lの補間パラメータ値P2Hを算出すると、その第2パラメータP2は、下記式で表される。
P2H=P2_0_i+P2_L_i/L
この補間パラメータ値P2Hに基づいて、基準格子点(A点)と隣接格子点(B点)との間の半導体デバイスの電気的特性を計算して、上述の図10Aに示されるグラフを生成する。
図7に戻り、ステップS305において、基準格子点(A点)と隣接格子点(B点)とにおける各グラフの傾きと、その傾きの比を算出する。パラメータ抽出装置1は、上述の補間パラメータを使用して得られた電気的特性を示すグラフを特定する。パラメータ抽出装置1は、その特定したグラフの曲線の形状に基づいて、基準格子点(A点)と隣接格子点(B点)とにおける接線を生成する。また、パラメータ抽出装置1は、生成した接線の傾きの比を、複数のグラフごとに特定する。
図11Aは、基準格子点(A点)と隣接格子点(B点)とにおいて生成された接線を例示するグラフである。図11Aに示されているように、基準格子点(A点)のモデルパラメータを固定し、隣接格子点(B点)のモデルパラメータを、特定隣接点パラメータ値P2B’に対応して可変的にしたとき、その間の電気的特性を示す曲線の形が変化する。その曲線の形が変化に応じて、接線の傾きも変化する。
図11Bは、特定隣接点パラメータ値P2B’と基準格子点(A点)と隣接格子点(B点)とにおける各グラフの傾きと、その傾きの比との関連を例示するテーブルである。図11Bに示されているように、パラメータ抽出装置1は、特定隣接点パラメータ値P2B’に対応して生成される全てのグラフに基づいて、傾斜Ma、傾斜Mbおよび傾きの比RMを算出する。
図7に戻り、ステップS306において、隣接格子点(B点)のモデルパラメータの最適化のふり幅の範囲を決定する。パラメータ抽出装置1は、予め入力された接線の傾きの比の範囲
RMin_min〜RMin_max
と、上述の図11Bのテーブルに示される傾きの比RMとを比較する。RMin_min〜RMin_maxの範囲に入る傾きの比RMに対応する特定隣接点パラメータ値P2B’を特定する。
ステップS307において、特定された特定隣接点パラメータ値P2B’が示す値を、隣接格子点(B点)にける第2パラメータP2の最適化範囲として扱い、隣接格子点(B点)に対応する半導体デバイスの電気的特性に合うモデルパラメータを抽出する。
上述してきたように、本実施形態の「1」は、モデルパラメータの抽出を行う場合に、電気的特性を示すグラフの2点の傾きを利用し、それらの比が小さくなるようにパラメータ抽出を行っている。これによって、デバイスモデルに電気特性のたわみがあるか否かを、予測し、その予測に基づいたパラメータ抽出を行うことができる。
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
図1は、従来の回路シミュレータでの検証の結果を示す図である。 図2は、本実施形態のパラメータ抽出装置1の構成を例示するブロック図である。 図3はビンニング処理プログラム18による処理を概念的に例示する図である。 図4Aは、本実施形態のモデルパラメータの抽出動作を概念的に例示する図である。 図4Bは、電気的特性のたわみを有する場合を例示する図である。 図4Cは、期待される電気的特性に近い場合を例示する図である。 図5は、パラメータ抽出装置1の全体的な動作を例示するフローチャートである。 図6は、パラメータ抽出の詳細な動作を例示するフローチャートである。 図7は、パラメータ抽出の詳細な動作を例示するフローチャートである。 図8は、抽出したパラメータファイルのコピーを実行したときの状態を例示する図である。 図9は、選択されたパラメータの任意の値を特定する処理を例示する図である。 図10Aは、基準点第2パラメータ値P2Aと特定隣接点パラメータ値P2B’とに基づいて得られる電気的特性を示すグラフである。 図10Bは、基準点第2パラメータ値P2Aと特定隣接点パラメータ値P2B’と補間パラメータとの関連を例示するテーブルである。 図11Aは、基準格子点(A点)と隣接格子点(B点)とにおいて生成された接線を例示するグラフである。 図11Bは、各グラフの傾きと傾きの比の関連を例示するテーブルである。
符号の説明
1…パラメータ抽出装置
2…情報処理装置本体
3…入力装置
4…表示装置
5…CPU
6…メモリ
7…大容量記憶装置
8…バス
11…モデルパラメータ抽出ツール
12…回路シミュレーションプログラム
13…デバイス特性測定データ
14…グローバルモデルパラメータセット
15…ビン毎のモデルパラメータセット
15−1…第1トランジスタモデルパラメータファイル
15−n…第nトランジスタモデルパラメータファイル
16…傾き算出ツール
17…最適化範囲決定ツール
18…ビンニング処理プログラム
21…領域
W…ゲート幅
L…ゲート長
P1…第1パラメータ
P2…第2パラメータ
PN…第Nパラメータ
P1A…基準点第1パラメータ値
P2A…基準点第2パラメータ値
P1B…隣接点第1パラメータ値
P2B…隣接点第2パラメータ値
P2B’…特定隣接点パラメータ値
P2H…補間パラメータ値
P2max…ふり幅最大値
P2min…ふり幅最小値
Ma…傾斜
Mb…傾斜
RM…傾きの比

Claims (16)

  1. 回路シミュレーションに用いられる半導体デバイスモデルの有効範囲を限定するビンニング処理を実行するビンニング処理部と、
    前記回路シミュレーションに用いられるモデルパラメータを、前記ビンニング処理によって構成される複数のビンに対応して抽出するモデルパラメータ抽出部と
    を具備し、
    前記モデルパラメータ抽出部は、
    前記複数のビンのうちの1つを対象ビンとして特定し、
    前記対象ビンの第1端部に対応する半導体デバイスの電気特性を予測するための第1モデルパラメータを抽出し、
    前記対象ビンの第2端部に対応する半導体デバイスの電気特性を予測するための第2モデルパラメータの候補を、前記第1モデルパラメータに基づいて設定し、
    前記第1モデルパラメータと前記第2モデルパラメータの候補とに基づいて前記半導体デバイスの電気的特性を示す有限曲線を算出し、
    前記有限曲線の始点を含む接線の傾きである始点側傾斜と、前記有限曲線の終点を含む接線の傾きである終点側傾斜とを特定し、
    前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出する
    モデルパラメータ抽出装置。
  2. 請求項1に記載のモデルパラメータ抽出装置において、
    前記モデルパラメータ抽出部は、
    前記第2モデルパラメータの候補として、複数の候補パラメータを設定し、
    前記複数の候補パラメータの各々に対応して、前記第1端部から前記第2端部の間の対応する半導体デバイスの電気特性を示す複数のグラフを生成し、
    前記複数のグラフの各々の前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定し、
    決定した前記範囲に適合するように、前記第2モデルパラメータを抽出する
    モデルパラメータ抽出装置。
  3. 請求項2に記載のモデルパラメータ抽出装置において、
    前記モデルパラメータ抽出部は、
    前記比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定するときに参照する許容範囲情報を保持し、
    前記比較結果から得られる情報と前記許容範囲情報とに基づいて、前記第2モデルパラメータを抽出するための範囲を決定する
    モデルパラメータ抽出装置。
  4. 請求項3に記載のモデルパラメータ抽出装置において、
    前記モデルパラメータ抽出部は、
    前記複数の候補パラメータの範囲に関する設定範囲情報を受信し、前記設定範囲情報に基づいて前記複数の候補パラメータを段階的に設定し、
    前記複数の候補パラメータの各々と前記第1モデルパラメータとの間を補完する補完パラメータを算出し、
    前記複数の候補パラメータの各々に対応する前記補完パラメータに基づいて、複数の前記有限曲線を生成し、
    前記複数の前記有限曲線の各々に対し、前記始点側傾斜と前記終点側傾斜とを特定して前記第2モデルパラメータの最適化に適した範囲を決定する
    モデルパラメータ抽出装置。
  5. 請求項3または4に記載のモデルパラメータ抽出装置において、
    前記モデルパラメータ抽出部は、
    前記許容範囲情報として、前記始点側傾斜と前記終点側傾斜との差の範囲を示す傾斜範囲情報を受信し、
    前記比較結果と前記傾斜範囲情報に基づいて、前記第2モデルパラメータの最適化に適した範囲を決定する
    モデルパラメータ抽出装置。
  6. 請求項1から5の何れか1項に記載のモデルパラメータ抽出装置において、
    前記モデルパラメータ抽出部は、
    前記第1モデルパラメータを抽出する前に、
    前記半導体デバイスの特性を前記複数のビンの全てに対応して再現するためのグローバルモデルパラメータを抽出し、
    前記グローバルモデルパラメータに基づいて、前記第1モデルパラメータを抽出する
    モデルパラメータ抽出装置。
  7. 請求項1から6の何れか1項に記載のモデルパラメータ抽出装置において、
    前記モデルパラメータ抽出部は、
    前記第2モデルパラメータを、新たな第1モデルパラメータとし、
    前記対象ビンに隣接するビンを、新たな対称ビンとして特定し、
    前記新たな対称ビンと前記新たな第1モデルパラメータに基づいて、新たな第2モデルパラメータを抽出する
    モデルパラメータ抽出装置。
  8. 請求項7に記載のモデルパラメータ抽出装置において、
    前記ビンニング処理部は、
    前記分布を行列上に区分けするように前記複数のビンを構成し、
    前記モデルパラメータ抽出部は、
    第1行に沿って順番に前記新たな対称ビンを特定し、前記新たな対象ビンが特定されないとき、第2行に沿って、前記第2モデルパラメータと前記第2モデルパラメータを抽出する
    モデルパラメータ抽出装置。
  9. コンピュータを、半導体デバイスの電気特性を予測する回路シミュレーションに用いられるモデルパラメータを抽出するモデルパラメータ抽出装置として機能させるための手順を示すモデルパラメータ抽出プログラムであって、
    前記回路シミュレーションに用いられる半導体デバイスモデルの有効範囲を限定するビンニング処理を実行するビンニング処理ステップと、
    前記モデルパラメータを、前記ビンニング処理によって構成される複数のビンに対応して抽出するモデルパラメータ抽出ステップと
    を具備し、
    前記モデルパラメータ抽出ステップは、
    (a)前記複数のビンのうちの1つを対象ビンとして特定し、前記対象ビンの第1端部に対応する半導体デバイスの電気特性を予測するための第1モデルパラメータを抽出するステップと、
    (b)前記対象ビンの第2端部に対応する半導体デバイスの電気特性を予測するための第2モデルパラメータの候補を、前記第1モデルパラメータに基づいて設定するステップと、
    (c)前記第1モデルパラメータと前記第2モデルパラメータの候補とに基づいて前記半導体デバイスの電気的特性を示す有限曲線を算出するステップと、
    (d)前記有限曲線の始点を含む接線の傾きである始点側傾斜と、前記有限曲線の終点を含む接線の傾きである終点側傾斜とを特定するステップと、
    (e)前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出するステップと
    を含む
    モデルパラメータ抽出プログラム。
  10. 請求項9に記載のモデルパラメータ抽出プログラムにおいて、
    前記(c)ステップは、
    前記第2モデルパラメータの候補として、複数の候補パラメータを設定するステップと、
    前記複数の候補パラメータの各々に対応して、前記第1端部から前記第2端部の間の対応する半導体デバイスの電気特性を示す複数のグラフを生成するステップと
    を含み、
    前記(e)ステップは、
    前記複数のグラフの各々の前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定するステップと、
    決定した前記範囲に適合するように、前記第2モデルパラメータを抽出するステップと
    を含む
    モデルパラメータ抽出プログラム。
  11. 請求項10に記載のモデルパラメータ抽出プログラムにおいて、
    前記(e)ステップは、
    前記比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定するときに参照する許容範囲情報を読み出すステップと、
    前記比較結果から得られる情報と前記許容範囲情報とに基づいて、前記第2モデルパラメータを抽出するための範囲を決定するステップと
    を含む
    モデルパラメータ抽出プログラム。
  12. 請求項11に記載のモデルパラメータ抽出プログラムにおいて、さらに、
    前記(c)ステップは、
    前記複数の候補パラメータの範囲に関する設定範囲情報を受信し、前記設定範囲情報に基づいて前記複数の候補パラメータを段階的に設定するステップと、
    前記複数の候補パラメータの各々と前記第1モデルパラメータとの間を補完する補完パラメータを算出するステップと、
    前記複数の候補パラメータの各々に対応する前記補完パラメータに基づいて、複数の前記有限曲線を生成するステップと
    を含み、
    前記(e)ステップは、
    前記複数の前記有限曲線の各々に対し、前記始点側傾斜と前記終点側傾斜とを特定して前記第2モデルパラメータの最適化に適した範囲を決定するステップを含む
    モデルパラメータ抽出プログラム。
  13. 請求項11または12に記載のモデルパラメータ抽出プログラムにおいて、
    前記(e)ステップは、
    前記許容範囲情報として、前記始点側傾斜と前記終点側傾斜との差の範囲を示す傾斜範囲情報を受信するステップと、
    前記比較結果と前記傾斜範囲情報に基づいて、前記第2モデルパラメータの最適化に適した範囲を決定するステップと
    を含む
    モデルパラメータ抽出プログラム。
  14. 請求項9から13の何れか1項に記載のモデルパラメータ抽出プログラムにおいて、さらに、
    (f)前記第1モデルパラメータを抽出する前に、前記半導体デバイスの特性を前記複数のビンの全てに対応して再現するためのグローバルモデルパラメータを抽出するステップを具備し、
    前記(a)ステップは、
    前記グローバルモデルパラメータに基づいて、前記第1モデルパラメータを抽出するステップを含む
    モデルパラメータ抽出プログラム。
  15. 請求項9から14の何れか1項に記載のモデルパラメータ抽出プログラムにおいて、さらに、
    (g)前記第2モデルパラメータを、新たな第1モデルパラメータとし、前記対象ビンに隣接するビンを、新たな対称ビンとして特定するステップと、
    (h)前記新たな対称ビンと前記新たな第1モデルパラメータに基づいて、新たな第2モデルパラメータを抽出するステップと
    を具備する
    モデルパラメータ抽出プログラム。
  16. 請求項15に記載のモデルパラメータ抽出プログラムにおいて、
    前記ビンニング処理ステップは、
    前記分布を行列上に区分けするように前記複数のビンを構成するステップを含み、
    前記(g)ステップは、
    第1行に沿って順番に前記新たな対称ビンを特定するステップを含み、
    前記(h)ステップは、
    前記第1行に前記新たな対象ビンが特定されないとき、第2行に沿って、前記第1モデルパラメータと前記第2モデルパラメータを抽出するステップを含む
    モデルパラメータ抽出プログラム。
JP2008296576A 2008-11-20 2008-11-20 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム Expired - Fee Related JP5227141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008296576A JP5227141B2 (ja) 2008-11-20 2008-11-20 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム
US12/613,215 US8380479B2 (en) 2008-11-20 2009-11-05 Model parameter extracting apparatus and model parameter extracting program for semiconductor device model

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008296576A JP5227141B2 (ja) 2008-11-20 2008-11-20 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム

Publications (2)

Publication Number Publication Date
JP2010122946A true JP2010122946A (ja) 2010-06-03
JP5227141B2 JP5227141B2 (ja) 2013-07-03

Family

ID=42172683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008296576A Expired - Fee Related JP5227141B2 (ja) 2008-11-20 2008-11-20 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム

Country Status (2)

Country Link
US (1) US8380479B2 (ja)
JP (1) JP5227141B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375896B (zh) * 2010-08-12 2014-04-02 中国科学院微电子研究所 一种soinmos总剂量辐照建模方法
TWI511088B (zh) * 2014-07-25 2015-12-01 Altek Autotronics Corp 產生方位影像的方法
KR102580947B1 (ko) 2018-06-29 2023-09-20 삼성전자주식회사 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119017A (ja) * 1999-10-15 2001-04-27 Nec Corp モデルパラメータ抽出方法およびその方式
JP2002251422A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd トランジスタにおけるspiceパラメータの抽出方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292968B2 (en) * 2000-09-29 2007-11-06 Cadence Design Systems, Inc. Hot carrier circuit reliability simulation
US7567891B1 (en) * 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
US20030220779A1 (en) * 2002-03-29 2003-11-27 Ping Chen Extracting semiconductor device model parameters
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
AU2003270307A1 (en) * 2002-08-30 2004-03-19 Cadence Design Systems, Inc. Extracting semiconductor device model parameters
US7053355B2 (en) * 2003-03-18 2006-05-30 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7263477B2 (en) * 2003-06-09 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for modeling devices having different geometries
US8781792B2 (en) * 2009-10-31 2014-07-15 International Business Machines Corporation Yield computation and optimization for selective voltage binning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119017A (ja) * 1999-10-15 2001-04-27 Nec Corp モデルパラメータ抽出方法およびその方式
JP2002251422A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd トランジスタにおけるspiceパラメータの抽出方法

Also Published As

Publication number Publication date
JP5227141B2 (ja) 2013-07-03
US20100125442A1 (en) 2010-05-20
US8380479B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5282493B2 (ja) 最適解関係表示装置、方法、及びプログラム
US10902173B2 (en) System for designing integrated circuit using extracted model parameter and method of manufacturing integrated circuit using the same
TWI796494B (zh) 高效積體電路模擬及測試
JP2009169558A (ja) 製造バラつきを考慮した多目的最適化設計支援装置、方法、及びプログラム
US20090182539A1 (en) Multi-objective optimal design support device, method and program storage medium
US7536661B1 (en) Incremental placement during physical synthesis
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
JP4946573B2 (ja) デカップリングセル配置方法及びデカップリングセル配置装置
CN101615218A (zh) 多目标优化设计改进支持设备及其方法和存储介质
JP5227141B2 (ja) 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム
JP4651620B2 (ja) 電力算出装置、電力算出方法、耐タンパ性評価装置及び耐タンパ性評価方法
JP5163472B2 (ja) パラメタ空間を分割してモデル化する設計支援装置、方法、及びプログラム
US7428718B1 (en) Enhanced incremental placement during physical synthesis
JP2006146601A (ja) 半導体集積回路のレイアウト設計方法
JP5785725B2 (ja) 電力見積装置、電力見積方法及びプログラム
US8515725B2 (en) Characterization of nonlinear cell macro model for timing analysis
KR102089083B1 (ko) 회로 설계의 누설 전력을 조기에 추정하기 위한 시스템 및 방법
US20080141189A1 (en) Method for robust statistical semiconductor device modeling
TW200417887A (en) Circuit simulation for a circuit
US20210056241A1 (en) Design support device and computer readable medium
JP2009193562A (ja) 数式処理技法を用いた多目的最適化設計支援装置、方法、及びプログラム
JP2007310873A (ja) パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体
JP2007272392A (ja) 回路シミュレーション装置
JP4777227B2 (ja) パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体
JP4649356B2 (ja) 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130315

R150 Certificate of patent or registration of utility model

Ref document number: 5227141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees