JP2010122946A - 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム - Google Patents
半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム Download PDFInfo
- Publication number
- JP2010122946A JP2010122946A JP2008296576A JP2008296576A JP2010122946A JP 2010122946 A JP2010122946 A JP 2010122946A JP 2008296576 A JP2008296576 A JP 2008296576A JP 2008296576 A JP2008296576 A JP 2008296576A JP 2010122946 A JP2010122946 A JP 2010122946A
- Authority
- JP
- Japan
- Prior art keywords
- model parameter
- model
- parameter extraction
- extracting
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】ビンニング処理を実行するビンニング処理部(18)と、ビンニング処理によって構成される複数のビンに対応してモデルパラメータを抽出するモデルパラメータ抽出部(11)とを具備するモデルパラメータ抽出装置(1)を構成する。モデルパラメータ抽出部(11)は、対象ビンの第1端部(A)に対応する第1モデルパラメータ(P2A)を抽出する。そして、対象ビンの第2端部(B)に対応する第2モデルパラメータ(P2B)の候補(P2B’)を、第1モデルパラメータ(P2A)に基づいて設定する。第1モデルパラメータ(P2A)と第2モデルパラメータの候補(P2B’)とに基づいて半導体デバイスの電気的特性を示す有限曲線の始点側傾斜と終点側傾斜とを特定し、それらの比較結果に基づいて、第2モデルパラメータ(P2B)を抽出する。
【選択図】図4A
Description
前記モデルパラメータ抽出部(11)は、前記複数のビンのうちの1つを対象ビンとして特定し、前記対象ビンの第1端部(A)に対応する半導体デバイスの電気特性を予測するための第1モデルパラメータ(P2A)を抽出する。そして、前記対象ビンの第2端部(B)に対応する半導体デバイスの電気特性を予測するための第2モデルパラメータ(P2B)の候補(P2B’)を、前記第1モデルパラメータ(P2A)に基づいて設定し、前記第1モデルパラメータ(P2A)と前記第2モデルパラメータの候補(P2B’)とに基づいて前記半導体デバイスの電気的特性を示す有限曲線を算出する。
ここにおいて、前記有限曲線の始点を含む接線の傾きである始点側傾斜と、前記有限曲線の終点を含む接線の傾きである終点側傾斜とを特定し、前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータ(P2B)を抽出する。
パラメータ抽出装置1は、隣接格子点に対応する複数のモデルパラメータの各々に基づいて算出された複数の曲線に対し、基準格子点に対応する接線と、隣接格子点に対応する接線との傾きの差が小さくなるモデルパラメータを特定する。
RMin_min〜RMin_max
が設定された場合を例示する。
P2B’=P2min+ΔP2*i (i=0、1、2、・・・N−1)
ΔP2=(P2max−P2min)/N
図7に戻り、ステップS304において、上述の任意の値(特定隣接点パラメータ値P2B’)と基準格子点(A点)のモデルパラメータと間を補間する補間パラメータを求める。パラメータ抽出装置1は、上述の任意の値(特定隣接点パラメータ値P2B’)の全てに対し、基準格子点(A点)と隣接格子点(B点)との間を補間するパラメータを算出する。
P2A=P2_0_i+P2_L_i/LA
P2B=P2_0_i+P2_L_i/LB
(i=0、1、2、・・・N−1)
*LA:基準格子点のゲート長、LB:隣接格子点のゲート長
上記の2式により、補間パラメータP2_0_i、P2_L_iを算出する。図10Bは、基準点第2パラメータ値P2Aと特定隣接点パラメータ値P2B’と補間パラメータとの関連を例示するテーブルである。この補間パラメータを使用して、基準格子点(A点)と隣接格子点(B点)との間における任意のゲート長Lの補間パラメータ値P2Hを算出すると、その第2パラメータP2は、下記式で表される。
P2H=P2_0_i+P2_L_i/L
この補間パラメータ値P2Hに基づいて、基準格子点(A点)と隣接格子点(B点)との間の半導体デバイスの電気的特性を計算して、上述の図10Aに示されるグラフを生成する。
RMin_min〜RMin_max
と、上述の図11Bのテーブルに示される傾きの比RMとを比較する。RMin_min〜RMin_maxの範囲に入る傾きの比RMに対応する特定隣接点パラメータ値P2B’を特定する。
2…情報処理装置本体
3…入力装置
4…表示装置
5…CPU
6…メモリ
7…大容量記憶装置
8…バス
11…モデルパラメータ抽出ツール
12…回路シミュレーションプログラム
13…デバイス特性測定データ
14…グローバルモデルパラメータセット
15…ビン毎のモデルパラメータセット
15−1…第1トランジスタモデルパラメータファイル
15−n…第nトランジスタモデルパラメータファイル
16…傾き算出ツール
17…最適化範囲決定ツール
18…ビンニング処理プログラム
21…領域
W…ゲート幅
L…ゲート長
P1…第1パラメータ
P2…第2パラメータ
PN…第Nパラメータ
P1A…基準点第1パラメータ値
P2A…基準点第2パラメータ値
P1B…隣接点第1パラメータ値
P2B…隣接点第2パラメータ値
P2B’…特定隣接点パラメータ値
P2H…補間パラメータ値
P2max…ふり幅最大値
P2min…ふり幅最小値
Ma…傾斜
Mb…傾斜
RM…傾きの比
Claims (16)
- 回路シミュレーションに用いられる半導体デバイスモデルの有効範囲を限定するビンニング処理を実行するビンニング処理部と、
前記回路シミュレーションに用いられるモデルパラメータを、前記ビンニング処理によって構成される複数のビンに対応して抽出するモデルパラメータ抽出部と
を具備し、
前記モデルパラメータ抽出部は、
前記複数のビンのうちの1つを対象ビンとして特定し、
前記対象ビンの第1端部に対応する半導体デバイスの電気特性を予測するための第1モデルパラメータを抽出し、
前記対象ビンの第2端部に対応する半導体デバイスの電気特性を予測するための第2モデルパラメータの候補を、前記第1モデルパラメータに基づいて設定し、
前記第1モデルパラメータと前記第2モデルパラメータの候補とに基づいて前記半導体デバイスの電気的特性を示す有限曲線を算出し、
前記有限曲線の始点を含む接線の傾きである始点側傾斜と、前記有限曲線の終点を含む接線の傾きである終点側傾斜とを特定し、
前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出する
モデルパラメータ抽出装置。 - 請求項1に記載のモデルパラメータ抽出装置において、
前記モデルパラメータ抽出部は、
前記第2モデルパラメータの候補として、複数の候補パラメータを設定し、
前記複数の候補パラメータの各々に対応して、前記第1端部から前記第2端部の間の対応する半導体デバイスの電気特性を示す複数のグラフを生成し、
前記複数のグラフの各々の前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定し、
決定した前記範囲に適合するように、前記第2モデルパラメータを抽出する
モデルパラメータ抽出装置。 - 請求項2に記載のモデルパラメータ抽出装置において、
前記モデルパラメータ抽出部は、
前記比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定するときに参照する許容範囲情報を保持し、
前記比較結果から得られる情報と前記許容範囲情報とに基づいて、前記第2モデルパラメータを抽出するための範囲を決定する
モデルパラメータ抽出装置。 - 請求項3に記載のモデルパラメータ抽出装置において、
前記モデルパラメータ抽出部は、
前記複数の候補パラメータの範囲に関する設定範囲情報を受信し、前記設定範囲情報に基づいて前記複数の候補パラメータを段階的に設定し、
前記複数の候補パラメータの各々と前記第1モデルパラメータとの間を補完する補完パラメータを算出し、
前記複数の候補パラメータの各々に対応する前記補完パラメータに基づいて、複数の前記有限曲線を生成し、
前記複数の前記有限曲線の各々に対し、前記始点側傾斜と前記終点側傾斜とを特定して前記第2モデルパラメータの最適化に適した範囲を決定する
モデルパラメータ抽出装置。 - 請求項3または4に記載のモデルパラメータ抽出装置において、
前記モデルパラメータ抽出部は、
前記許容範囲情報として、前記始点側傾斜と前記終点側傾斜との差の範囲を示す傾斜範囲情報を受信し、
前記比較結果と前記傾斜範囲情報に基づいて、前記第2モデルパラメータの最適化に適した範囲を決定する
モデルパラメータ抽出装置。 - 請求項1から5の何れか1項に記載のモデルパラメータ抽出装置において、
前記モデルパラメータ抽出部は、
前記第1モデルパラメータを抽出する前に、
前記半導体デバイスの特性を前記複数のビンの全てに対応して再現するためのグローバルモデルパラメータを抽出し、
前記グローバルモデルパラメータに基づいて、前記第1モデルパラメータを抽出する
モデルパラメータ抽出装置。 - 請求項1から6の何れか1項に記載のモデルパラメータ抽出装置において、
前記モデルパラメータ抽出部は、
前記第2モデルパラメータを、新たな第1モデルパラメータとし、
前記対象ビンに隣接するビンを、新たな対称ビンとして特定し、
前記新たな対称ビンと前記新たな第1モデルパラメータに基づいて、新たな第2モデルパラメータを抽出する
モデルパラメータ抽出装置。 - 請求項7に記載のモデルパラメータ抽出装置において、
前記ビンニング処理部は、
前記分布を行列上に区分けするように前記複数のビンを構成し、
前記モデルパラメータ抽出部は、
第1行に沿って順番に前記新たな対称ビンを特定し、前記新たな対象ビンが特定されないとき、第2行に沿って、前記第2モデルパラメータと前記第2モデルパラメータを抽出する
モデルパラメータ抽出装置。 - コンピュータを、半導体デバイスの電気特性を予測する回路シミュレーションに用いられるモデルパラメータを抽出するモデルパラメータ抽出装置として機能させるための手順を示すモデルパラメータ抽出プログラムであって、
前記回路シミュレーションに用いられる半導体デバイスモデルの有効範囲を限定するビンニング処理を実行するビンニング処理ステップと、
前記モデルパラメータを、前記ビンニング処理によって構成される複数のビンに対応して抽出するモデルパラメータ抽出ステップと
を具備し、
前記モデルパラメータ抽出ステップは、
(a)前記複数のビンのうちの1つを対象ビンとして特定し、前記対象ビンの第1端部に対応する半導体デバイスの電気特性を予測するための第1モデルパラメータを抽出するステップと、
(b)前記対象ビンの第2端部に対応する半導体デバイスの電気特性を予測するための第2モデルパラメータの候補を、前記第1モデルパラメータに基づいて設定するステップと、
(c)前記第1モデルパラメータと前記第2モデルパラメータの候補とに基づいて前記半導体デバイスの電気的特性を示す有限曲線を算出するステップと、
(d)前記有限曲線の始点を含む接線の傾きである始点側傾斜と、前記有限曲線の終点を含む接線の傾きである終点側傾斜とを特定するステップと、
(e)前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出するステップと
を含む
モデルパラメータ抽出プログラム。 - 請求項9に記載のモデルパラメータ抽出プログラムにおいて、
前記(c)ステップは、
前記第2モデルパラメータの候補として、複数の候補パラメータを設定するステップと、
前記複数の候補パラメータの各々に対応して、前記第1端部から前記第2端部の間の対応する半導体デバイスの電気特性を示す複数のグラフを生成するステップと
を含み、
前記(e)ステップは、
前記複数のグラフの各々の前記始点側傾斜と前記終点側傾斜との比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定するステップと、
決定した前記範囲に適合するように、前記第2モデルパラメータを抽出するステップと
を含む
モデルパラメータ抽出プログラム。 - 請求項10に記載のモデルパラメータ抽出プログラムにおいて、
前記(e)ステップは、
前記比較結果に基づいて、前記第2モデルパラメータを抽出するための範囲を決定するときに参照する許容範囲情報を読み出すステップと、
前記比較結果から得られる情報と前記許容範囲情報とに基づいて、前記第2モデルパラメータを抽出するための範囲を決定するステップと
を含む
モデルパラメータ抽出プログラム。 - 請求項11に記載のモデルパラメータ抽出プログラムにおいて、さらに、
前記(c)ステップは、
前記複数の候補パラメータの範囲に関する設定範囲情報を受信し、前記設定範囲情報に基づいて前記複数の候補パラメータを段階的に設定するステップと、
前記複数の候補パラメータの各々と前記第1モデルパラメータとの間を補完する補完パラメータを算出するステップと、
前記複数の候補パラメータの各々に対応する前記補完パラメータに基づいて、複数の前記有限曲線を生成するステップと
を含み、
前記(e)ステップは、
前記複数の前記有限曲線の各々に対し、前記始点側傾斜と前記終点側傾斜とを特定して前記第2モデルパラメータの最適化に適した範囲を決定するステップを含む
モデルパラメータ抽出プログラム。 - 請求項11または12に記載のモデルパラメータ抽出プログラムにおいて、
前記(e)ステップは、
前記許容範囲情報として、前記始点側傾斜と前記終点側傾斜との差の範囲を示す傾斜範囲情報を受信するステップと、
前記比較結果と前記傾斜範囲情報に基づいて、前記第2モデルパラメータの最適化に適した範囲を決定するステップと
を含む
モデルパラメータ抽出プログラム。 - 請求項9から13の何れか1項に記載のモデルパラメータ抽出プログラムにおいて、さらに、
(f)前記第1モデルパラメータを抽出する前に、前記半導体デバイスの特性を前記複数のビンの全てに対応して再現するためのグローバルモデルパラメータを抽出するステップを具備し、
前記(a)ステップは、
前記グローバルモデルパラメータに基づいて、前記第1モデルパラメータを抽出するステップを含む
モデルパラメータ抽出プログラム。 - 請求項9から14の何れか1項に記載のモデルパラメータ抽出プログラムにおいて、さらに、
(g)前記第2モデルパラメータを、新たな第1モデルパラメータとし、前記対象ビンに隣接するビンを、新たな対称ビンとして特定するステップと、
(h)前記新たな対称ビンと前記新たな第1モデルパラメータに基づいて、新たな第2モデルパラメータを抽出するステップと
を具備する
モデルパラメータ抽出プログラム。 - 請求項15に記載のモデルパラメータ抽出プログラムにおいて、
前記ビンニング処理ステップは、
前記分布を行列上に区分けするように前記複数のビンを構成するステップを含み、
前記(g)ステップは、
第1行に沿って順番に前記新たな対称ビンを特定するステップを含み、
前記(h)ステップは、
前記第1行に前記新たな対象ビンが特定されないとき、第2行に沿って、前記第1モデルパラメータと前記第2モデルパラメータを抽出するステップを含む
モデルパラメータ抽出プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008296576A JP5227141B2 (ja) | 2008-11-20 | 2008-11-20 | 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム |
US12/613,215 US8380479B2 (en) | 2008-11-20 | 2009-11-05 | Model parameter extracting apparatus and model parameter extracting program for semiconductor device model |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008296576A JP5227141B2 (ja) | 2008-11-20 | 2008-11-20 | 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010122946A true JP2010122946A (ja) | 2010-06-03 |
JP5227141B2 JP5227141B2 (ja) | 2013-07-03 |
Family
ID=42172683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008296576A Expired - Fee Related JP5227141B2 (ja) | 2008-11-20 | 2008-11-20 | 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8380479B2 (ja) |
JP (1) | JP5227141B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102375896B (zh) * | 2010-08-12 | 2014-04-02 | 中国科学院微电子研究所 | 一种soinmos总剂量辐照建模方法 |
TWI511088B (zh) * | 2014-07-25 | 2015-12-01 | Altek Autotronics Corp | 產生方位影像的方法 |
KR102580947B1 (ko) | 2018-06-29 | 2023-09-20 | 삼성전자주식회사 | 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119017A (ja) * | 1999-10-15 | 2001-04-27 | Nec Corp | モデルパラメータ抽出方法およびその方式 |
JP2002251422A (ja) * | 2001-02-26 | 2002-09-06 | Matsushita Electric Ind Co Ltd | トランジスタにおけるspiceパラメータの抽出方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7292968B2 (en) * | 2000-09-29 | 2007-11-06 | Cadence Design Systems, Inc. | Hot carrier circuit reliability simulation |
US7567891B1 (en) * | 2000-09-29 | 2009-07-28 | Cadence Design Systems, Inc. | Hot-carrier device degradation modeling and extraction methodologies |
US20030220779A1 (en) * | 2002-03-29 | 2003-11-27 | Ping Chen | Extracting semiconductor device model parameters |
WO2003104921A2 (en) * | 2002-06-07 | 2003-12-18 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
US7712056B2 (en) * | 2002-06-07 | 2010-05-04 | Cadence Design Systems, Inc. | Characterization and verification for integrated circuit designs |
US20030229875A1 (en) * | 2002-06-07 | 2003-12-11 | Smith Taber H. | Use of models in integrated circuit fabrication |
US20050086033A1 (en) * | 2002-08-30 | 2005-04-21 | Cadence Design Systems, Inc. | Extracting semiconductor device model parameters |
US7053355B2 (en) * | 2003-03-18 | 2006-05-30 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
US7263477B2 (en) * | 2003-06-09 | 2007-08-28 | Cadence Design Systems, Inc. | Method and apparatus for modeling devices having different geometries |
US8781792B2 (en) * | 2009-10-31 | 2014-07-15 | International Business Machines Corporation | Yield computation and optimization for selective voltage binning |
-
2008
- 2008-11-20 JP JP2008296576A patent/JP5227141B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-05 US US12/613,215 patent/US8380479B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119017A (ja) * | 1999-10-15 | 2001-04-27 | Nec Corp | モデルパラメータ抽出方法およびその方式 |
JP2002251422A (ja) * | 2001-02-26 | 2002-09-06 | Matsushita Electric Ind Co Ltd | トランジスタにおけるspiceパラメータの抽出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5227141B2 (ja) | 2013-07-03 |
US20100125442A1 (en) | 2010-05-20 |
US8380479B2 (en) | 2013-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282493B2 (ja) | 最適解関係表示装置、方法、及びプログラム | |
US10902173B2 (en) | System for designing integrated circuit using extracted model parameter and method of manufacturing integrated circuit using the same | |
TWI796494B (zh) | 高效積體電路模擬及測試 | |
JP2009169558A (ja) | 製造バラつきを考慮した多目的最適化設計支援装置、方法、及びプログラム | |
CN109145320B (zh) | 芯片层次化物理设计中的静态时序分析方法及装置 | |
US20090182539A1 (en) | Multi-objective optimal design support device, method and program storage medium | |
US7536661B1 (en) | Incremental placement during physical synthesis | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
JP5227141B2 (ja) | 半導体デバイスモデルのモデルパラメータ抽出装置およびモデルパラメータ抽出プログラム | |
JP4651620B2 (ja) | 電力算出装置、電力算出方法、耐タンパ性評価装置及び耐タンパ性評価方法 | |
JP5163472B2 (ja) | パラメタ空間を分割してモデル化する設計支援装置、方法、及びプログラム | |
US7428718B1 (en) | Enhanced incremental placement during physical synthesis | |
JP2006146601A (ja) | 半導体集積回路のレイアウト設計方法 | |
JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
US8515725B2 (en) | Characterization of nonlinear cell macro model for timing analysis | |
JP2007004563A (ja) | ライブラリ作成装置、ライブラリ作成プログラムおよびライブラリ作成方法 | |
KR102089083B1 (ko) | 회로 설계의 누설 전력을 조기에 추정하기 위한 시스템 및 방법 | |
JP2004273903A (ja) | 回路シミュレータおよびシミュレーションシステム | |
US20080141189A1 (en) | Method for robust statistical semiconductor device modeling | |
JP4871194B2 (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
JP2009193562A (ja) | 数式処理技法を用いた多目的最適化設計支援装置、方法、及びプログラム | |
JP2007272392A (ja) | 回路シミュレーション装置 | |
JP4649356B2 (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
JP2007200290A (ja) | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 | |
JP6604069B2 (ja) | 半導体集積回路の遅延見積方法、プログラム、及び回路設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5227141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |