JP2010122276A - 表示装置 - Google Patents

Abstract

【課題】高速かつ高精度な焼き付き補正を行うことができるようにする。
【解決手段】焼き付き補正では、所定時間経過後の画素の輝度測定値が用いられる。具体的には、図１２のＢに示されるように、領域を構成する各画素１０１が所定の階調で一律に発光される。このときの領域内の各画素からの光が受光センサに受光され、それらの受光量に応じたアナログの第１受光信号が出力される。その後、図１２のＣ乃至Ｈに示されるように、領域を構成される各画素１０１が注目画素Ｐに設定され、注目画素のみが消灯される。このときの領域内の各画素からの光が受光センサに受光され、それらの受光量に応じたアナログの第２受光信号が出力される。この第１受光信号と第２受光信号との差分に基づいて、注目画素の輝度測定値が取得される。本発明は、例えば、自発光素子を用いたパネルに適用できる。
【選択図】図１２

Description

本発明は、表示装置および表示制御方法に関し、特に、焼き付き補正を高速に行うことができるようにする表示装置に関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が１０Ｖ以下で駆動するため低消費電力であり、自ら光を発する自発光素子である。このため、有機ＥＬデバイスは、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速である。よって、ＥＬパネルは、動画表示時の残像が発生しないという特性を有する。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば次の特許文献１乃至５に開示されている。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

ところで、有機ＥＬデバイスはまた、発光量および発光時間に比例して輝度効率が低下するという特性を有している。有機ＥＬデバイスの発光輝度は電流値と輝度効率の積で表されるため、輝度効率の低下は発光輝度の低下につながる。画面に表示される内容として、各画素で一様な表示を行う画像は稀であり、画素ごとに発光量が異なるのが一般的である。従って、過去の発光量および発光時間の違いにより、同一の駆動条件下であっても各画素で発光輝度の低下の度合いが異なることになる。その結果、輝度効率の低下度合が他と比較して著しい画素において、あたかも焼き付きが生じているような現象（以下、焼き付き現象と称する）がユーザに視認される。

このため、従来の有機ＥＬデバイスを搭載する表示装置の中には、輝度効率低下がまちまちである各画素に対して、各輝度効率を統一にする補正（以下、焼き付き補正と称する）を行っているものも存在する。しかしながら、このような焼き付き補正を行う場合、補正システム全体の処理時間が長時間となってしまう場合があった。

本発明は、このような状況に鑑みてなされたものであり、焼き付き補正を高速に行うことができるようにするものである。

本発明の一側面の表示装置は、自発光素子により発光する画素が行列状に複数配置されているパネルと、前記パネルのうちの所定の領域に配置される複数の画素からの光を受光し、その受光量に応じた電圧のアナログ信号を受光信号として出力する受光センサと、前記受光センサから出力された前記受光信号に対してA/D変換処理を施し、その結果得られるデジタルデータを出力する変換手段と、前記変換手段から出力された前記デジタルデータに対する処理を施す信号処理手段とを備え、前記信号処理手段は、前記所定の領域内の１以上の画素からなる画素群を発光させた場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータを、オフセットデータとして取得し、前記所定の領域内の所定の１つの画素を注目画素として、前記注目画素を除く前記画素群の発光を維持させたまま、前記注目画素の発光輝度のみを変化させた場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータを、受光データとして取得し、前記受光データと前記オフセットデータの差分に基づいて、前記注目画素の輝度値を演算し、前記注目画素の前記輝度値に基づいて、経時劣化による輝度低下の補正データを演算し、その補正データに基づいて、前記注目画素に対応する映像信号を補正し、補正された前記映像信号を前記注目画素に供給させる。

本発明の一側面の表示装置においては、自発光素子により発光する画素が行列状に複数配置されているパネルと、前記パネルのうちの所定の領域に配置される複数の画素からの光が受光され、その受光量に応じた電圧のアナログ信号が受光信号として出力される受光センサと、前記受光センサから出力された前記受光信号に対してA/D変換処理が施され、その結果得られるデジタルデータが出力され、出力された前記デジタルデータに対する処理が施され、前記所定の領域内の１以上の画素からなる画素群が発光された場合に前記受光センサから出力された前記受光信号に対して、前記A/D変換処理が施された結果得られるデジタルデータが、オフセットデータとして取得され、前記所定の領域内の所定の１つの画素を注目画素として、前記注目画素を除く前記画素群の発光が維持されたまま、前記注目画素の発光輝度のみを変化させた場合に前記受光センサから出力された前記受光信号に対して、前記A/D変換処理が施された結果得られるデジタルデータが、受光データとして取得され、前記受光データと前記オフセットデータの差分に基づいて、前記注目画素の輝度値が演算され、前記注目画素の前記輝度値に基づいて、経時劣化による輝度低下の補正データが演算され、その補正データに基づいて、前記注目画素に対応する映像信号が補正され、補正された前記映像信号が前記注目画素に供給される。

本発明の一側面によれば、焼き付き補正を高速に行うことができる。

＜本発明の実施の形態＞
［表示装置の構成］
図１は、本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。

図１の表示装置１は、ＥＬパネル２、複数の受光センサ３からなるセンサ群４、および制御部５を含むように構成されている。ＥＬパネル２は、有機ＥＬデバイスを自発光素子として用いたパネルとして構成されている。受光センサ３は、ＥＬパネル２の発光輝度を測定するセンサとして構成されている。制御部５は、複数の受光センサ３から得たＥＬパネル２の発光輝度に基づいてＥＬパネル２の表示を制御する。

［ＥＬパネルの構成］
図２は、ＥＬパネル２の構成例を示すブロック図である。

ＥＬパネル２は、画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５を含むように構成されている。画素アレイ部１０２は、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した１以上の整数値）の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されて構成されている。水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５は、画素アレイ部１０２を駆動する駆動部として動作する。

また、ＥＬパネル２は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０と称する。また、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれを特に区別する必要がない場合、単に、映像信号線ＤＴＬ１０と称する。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）および電源線ＤＳＬ１０−１乃至１０−Ｍについても同様に、画素１０１および電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号に対応する信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

［画素１０１の配列構成］
図３は、ＥＬパネル２の各画素１０１が発光する色の配列を示している。

画素アレイ部１０２の各画素１０１は、赤（Ｒ）、緑（Ｇ）、または青（Ｂ）のいずれかの色を発光するいわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素１０１で表示単位としての１画素が構成される。

なお、図３では、ライトスキャナ１０４が画素アレイ部１０２の左側に配置されるとともに、走査線ＷＳＬ１０および電源線ＤＳＬ１０が画素１０１の下側から接続されている点が図２と異なる。水平セレクタ１０３、ライトスキャナ１０４、電源スキャナ１０５、および、各画素１０１と接続される配線は、必要に応じて適切な位置に配置することができる。

［画素１０１の詳細回路構成］
図４は、ＥＬパネル２に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な回路構成を示したブロック図である。

なお、図４において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０のそれぞれは、図２に対応させると次のようになる。即ち、図２における画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対する、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）のそれぞれが対応する。

図４の画素１０１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソース及びドレインの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。蓄積容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３５は接地配線である。

サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタである。よって、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができる。これにより、画素回路の製造コストをより安価にすることができる。勿論、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンや単結晶シリコンで作成しても構わない。

発光素子３４は、有機ＥＬ素子で構成される。有機ＥＬ素子はダイオード特性を有する電流発光素子である。よって、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。

以上のように構成される画素１０１において、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０からの制御信号に応じてオン（導通）し、映像信号線ＤＴＬ１０を介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。蓄積容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す（供給する）。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１が発光する。

画素１０１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能である。閾値補正機能を発揮させることで、ＥＬパネル２の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能である。ブートストラップ機能の発揮により、駆動用トランジスタ３２のゲートとソース間の電圧Ｖｇｓを一定に維持することが出来る。

［画素１０１の動作説明］
図５は、画素１０１の動作を説明するタイミングチャートである。

図５は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図５において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位である第１電位Ｖｃｃから低電位である第２電位Ｖｓｓに切換える。そして、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の第２電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートとソースとの間に接続された蓄積容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位に一旦切換えられる。また、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号に対応する信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧ΔＶ_μが蓄積容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図５において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、ＥＬパネル２の各画素１０１では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

［画素１０１の動作の別の例説明］
図６は、画素１０１の動作の別の例を説明するタイミングチャートである。

上述した図５の例では、閾値補正動作は１Ｈ期間に１回行われていた。ただし、１Ｈ期間が短く、１Ｈ期間内で閾値補正動作を行うことが難しい場合がある。そのような場合には、複数の１Ｈ期間にわたって複数回の閾値補正動作を行わせることができる。行うこともできる。

図６の例では、閾値補正動作は、連続する３Ｈ期間で行われる。即ち、図６の例では、閾値補正期間Ｔ₃が３回に分割されている。なお、その他の画素１０１の動作は、図５の例の動作と同様である。よって、これらの動作の説明については省略する。

［焼き付き補正制御の説明］

ところで、有機ＥＬデバイスは、発光量および発光時間に比例して発光輝度が低下する特性を有している。そのため、所定の時間が経過すると、同一の駆動条件下でも、それまでの発光量および発光時間に応じて各画素１０１の輝度効率の低下の度合いが異なってくる。このため、各画素１０１の輝度効率低下のばらつきにより、輝度効率の低下度合が他と比較して著しい画素１０１が生じる。その結果、かかる画素１０１において、あたかも焼き付きが生じているような現象（以下、焼き付き現象と称する）がユーザに視認される。そこで、表示装置１は、輝度効率低下がまちまちである各画素１０１に対して、各輝度効率を統一にする補正（以下、焼き付き補正と称する）を行っている。

［焼き付き補正制御を実行するために必要な表示装置１の機能的構成例］
図７は、焼き付き補正制御を実行するために必要な表示装置１の機能的構成例を示す機能ブロック図を示している。

受光センサ３は、ＥＬパネル２の表示面またはそれと対向する面（以下、前者の面を表面と、後者の面を裏面と、それぞれ称する）のうち、各画素１０１の発光の妨げとならない位置に配置される。また、ＥＬパネル２が複数の領域に区分され、その領域毎に１つの受光センサ３が配置される。即ち、１つの領域につき１個の割合で均等に配置された複数の受光センサ３により、センサ群４が構成されている。例えば、図７の例では、センサ群４は９個の受光センサ３により構成されている。勿論ＥＬパネル２に配置される受光センサ３の個数は、図７の例に限定されるものではない。

各受光センサ３のそれぞれは、自分が担当する領域内の各画素１０１からの光を受光し、それらの受光量に応じたアナログの受光信号（電圧信号）を生成し、制御部５に供給する。なお、受光センサ３がＥＬパネル２の裏面に配置されている場合、各画素１０１から発光された光は、ＥＬパネル２の前面のガラス基板等に反射して、受光センサ３に入射する。本発明の実施の形態においては、受光センサ３がＥＬパネル２の裏面に配置されているとする。

図７の例では、制御部５は、増幅部５１、A/D変換部５２、および信号処理部５３を含むように構成されている。

増幅部５１は、各受光センサ３から供給されるアナログの受光信号を増幅してA/D変換部５２に供給する。A/D変換部５２は、増幅部５１から供給される増幅後のアナログの受光信号をデジタルデータに変換し、信号処理部５３に供給する。

信号処理部５３のメモリ６１には、画素アレイ部１０２の各画素１０１について、輝度データの初期値（出荷状態時の輝度データ）が初期データとして記憶されている。信号処理部５３は、処理の対象として注目すべき画素１０１（以下、注目画素Ｐと称する）についてのデジタルデータがA/D変換部５２から供給されてきたとき、そのデジタルデータに基づいて、所定期間経過後（経時劣化後）の注目画素Ｐの輝度データを認識する。信号処理部５３は、注目画素Ｐについて、所定期間経過後の輝度値の初期データ（初期輝度値）に対する輝度低下量を算出する。そして、信号処理部５３は、注目画素Ｐについて、輝度低下を補正する補正データを、その輝度低下量に基づいて演算する。このような補正データは、画素アレイ部１０２の各画素１０１が注目画素Ｐに順次設定されることで、各画素１０１毎に算出され、メモリ６１に記憶される。

なお、信号処理部５３のうち、上述の補正データを演算する部分は、例えば、FPGA（Field Programmable Gate Alley）、ASIC(Application Specific Integrated Circuit)などの信号処理ICで構成することができる。

以上説明したように、メモリ６１には、所定期間経過時点の各画素１０１の補正データが記憶される。また、メモリ６１には、各画素１０１についての初期データも記憶される。その他、メモリ６１には、後述する各種処理を実現する上で必要な各種情報も記憶される。

信号処理部５３はまた、水平セレクタ１０３を制御して、各画素１０１毎に、表示装置１に入力された映像信号に対応する信号電位Ｖｓｉｇを供給させる。このとき、信号処理部５３は、各画素１０１の補正データをメモリ６１からそれぞれ読み出して、経時劣化による輝度低下を補正した信号電位Ｖｓｉｇを各画素１０１毎に決定する。

［従来の焼き付き補正制御］

ここで、［発明が解決しようとする課題］の欄で説明した従来の焼き付き補正制御の問題点を説明する。

上述の如く、焼き付き補正制御では、注目画素Ｐの輝度データが用いられる。注目画素の輝度データは、受光センサ３の受光信号が増幅され、増幅後のアナログの信号に対してA/D変換が施された結果得られるデジタルデータに基づいて生成される。

しかしながら、図７に示されるように、１つの画素１０１に対して１つの受光センサ３が用いられるのではなく、複数の画素１０１から構成される領域に対して１つの受光センサ３が用いられている。よって、領域を構成する各画素１０１のそれぞれと、受光センサ３との間の距離はまちまちになる。このような場合の受光センサ３の受光信号の出力電圧は図８に示されるようになる。

図８は、２０×２０の画素１０１から構成される領域の中心に受光センサ３が配置されている場合における、受光センサ３の出力電圧の関係の例を示す図である。前提として、２０×２０の各画素１０１の発光輝度自体は同一に保たれている。図８のＡにおいて、横軸は、受光センサ３からの水平方向の距離（単位は画素数）を示しており、縦軸は、受光センサ３の出力電圧（mV）を示している。図８のＢにおいて、横軸は、受光センサ３からの垂直方向の距離（単位は画素数）を示しており、縦軸は、受光センサ３の出力電圧（mV）を示している。

図８に示されるように、領域を構成する各画素１０１の発光輝度自体は同一に保っても、受光センサ３の受光信号の出力電圧は、各画素１０１と受光センサ３との間の距離が長くなるほど小さくなっていく。このような特性を一般化すると、図９に示されるような特性を受光センサ３は有していることになる。

図９は、受光センサ３の出力電圧の、画素１０１との間の距離の依存性の関係を示す図である。図９において、縦軸は、受光センサ３の出力電圧を示している。横軸は、受光センサ３からの所定方向の距離（単位は画素数）を示している。

図１０は、受光センサ３の受光時間と受光電流の関係を示す図である。図１０において、縦軸は、受光センサ３の受光時間（ｓ）を示している。横軸は、受光センサ３の受光電流（Ａ）を示している。

図９に示されるように、受光センサ３との距離が画素数にして０だけ離れている画素１０１（以下、距離０の画素１０１と称する）が注目画素Ｐとして設定された場合、受光センサ３の出力電圧はＶｏとなる。これに対して、注目画素Ｐとして、受光センサ３との距離が画素数にしてα（αは１以上の整数値）だけ離れている画素１０１（以下、距離αの画素１０１と称する）が設定された場合、注目画素Ｐの発光輝度が距離０の画素１０１と同一であったとしても、受光センサ３の出力電圧はＶｏよりも遥かに低いＶαとなる。受光センサ３の出力電圧が低くなることとは、受光センサ３の受光電流が小さくなることを意味している。そして、図１０によれば、受光センサ３には、受光電流が小さくなる程その受光時間が長くなっていくという特性、即ち、出力電圧を出力するまでの応答時間が長くなるという特性が存在する。

しかしながら、かかる特性を従来考慮していなかったことが、［発明が解決しようとする課題］で生ずる問題点、即ち、補正システム全体の処理時間が長時間となってしまうという問題点の発生要因である。以下、図１１を参照して、このことについてさらに詳しく説明する。

図１１は、従来の焼き付き補正制御を説明する図である。

図１１のＡ乃至Ｇには、５×５の画素１０１から構成される領域が示されている。この領域の中心には、受光センサ３が配置されている。

図１１のＡは、焼き付き補正制御における注目画素Ｐの設定順序を示している。処理対象行がi行（図１１の例では、iは１乃至５のうちの何れかの整数値）である場合、i行目に配置されている５つの画素１０１のそれぞれが、左端（１列目）の画素１０１から右端（５列目）の画素１０１に向かう順番で順次注目画素Ｐとして設定されていく。そして、i行の右端（５列目）の画素１０１が注目画素Ｐに設定されると、処理対象行は、次のi+1行に遷移し、i行と同様の順序で注目画素Ｐが順次設定されていく。

この場合、従来の焼き付き補正制御においては、信号処理部５３は、注目画素Ｐのみを予め決められた所定の階調で発光させる。即ち、信号処理部５３は、それ以外の２４個の画素１０１を消光させる。

即ち、図１１のＢに示されるように、最初に、１行目が処理対象行となり、１列目の画素１０１が注目画素Ｐとなる。よって、１行１列目の注目画素Ｐのみが、予め決められた所定の階調で発光する。すると、受光センサ３は、注目画素Ｐの受光輝度に応じた受光信号（電圧信号）を制御部５に出力する。制御部５は、注目画素Ｐの受光信号に基づいて、注目画素Ｐの補正データを算出し、メモリ６１に記憶させる。

次に、図１１のＣに示されるように、信号処理部５３は、これまで注目画素Ｐとされていた１行１列の画素１０１の右隣の画素１０１、即ち、１行２列目の画素１０１を注目画素Ｐに設定する。よって、１行２列目の注目画素Ｐのみが、予め決められた所定の階調で発光する。すると、受光センサ３は、注目画素Ｐの受光輝度に応じた受光信号（電圧信号）を制御部５に出力する。制御部５は、注目画素Ｐの受光信号に基づいて、注目画素Ｐの補正データを算出し、メモリ６１に記憶させる。

以下、図１１のＤ乃至Ｇに示されるように、上述の順番で注目画素Ｐが順次設定され、注目画素Ｐの受光信号が受光センサ３から出力される。その結果、注目画素Ｐの受光信号に基づいて、注目画素Ｐの補正データが算出されてメモリ６１に記憶される。

ここで、図１１のＢの注目画素Ｐと、図１１のＦの注目画素Ｐとに着目する。この場合、図１１のＢの注目画素Ｐと受光センサ３との間の距離は、図１１のＦの注目画素Ｐと受光センサ３との間の距離よりも遠い。よって、受光センサ３が注目画素Ｐからの光を受光してその受光信号を出力するまでの応答時間は、注目画素Ｐが図１１のＢの場合の方が、図１１のＦの場合よりも長くなる。その結果、図１１のＢの注目画素Ｐの補正データが生成されてメモリ６１に記憶されるまでの一連の処理時間は、図１１のＦの注目画素Ｐについての一連の処理時間よりも長くなってしまう。

このように、注目画素Ｐとして設定された画素１０１と受光センサ３との間の距離が遠方になればなる程、その補正データが生成されてメモリ６１に記憶されるまでの一連の処理時間は長くなる。即ち、図１１のＢのように受光センサ３から遠距離に位置する画素１０１が存在する分だけ、焼き付き補正システム全体の応答時間が長くなってしまう。このようにして、［発明が解決しようとする課題］の欄で説明した従来の焼き付き補正制御の問題点が発生してしまう。

そこで、本問題点を解決すべく、即ち、焼き付き補正システムの処理時間の短縮を図るべく、本発明人は、次のような焼き付き補正制御手法を発明した。即ち、受光センサ３との距離が遠方である画素１０１に対する受光センサ３の受光強度を高めて焼き付き補正を行う、という焼き付き補正制御手法が本発明人により発明された。以下、かかる手法を、本発明の焼き付き補正制御手法と称する。

［本発明の焼き付き補正制御手法の第１の例］
図１２は、本発明の焼き付き補正制御手法の第１の例を説明する図である。

図１２のＡ乃至Ｈには、５×５の画素１０１から構成される領域が示されている。この領域の中心には、受光センサ３が配置されている。図１２において、画素１０１を示すブロック内の模様のうち、網かけの模様（薄い模様）は、一定の階調で画素１０１が発光していることを示している。一方、右斜線の模様（濃い模様）は、画素１０１が消光していることを示している。

第１の例では、信号処理部５３は、領域を構成する各画素１０１の全てを発光させたうえで、焼き付き補正制御を行う。このようにすることで、受光センサ３の受光強度上げることができ、受光センサ３の受光時間を短縮すること、即ち、受光センサ３の応答速度を上げることができる。

図１２のＡは、第１の例における注目画素Ｐの設定順序を示している。注目画素Ｐの設定順序自体は、図１１のＡの注目画素Ｐの設定順序と同様とされている。

初期状態として、図１２のＢに示されるように、信号処理部５３は、領域を構成する各画素１０１を所定の階調で一律に発光させる。

その後、図１２のＣ乃至Ｈに示されるように、信号処理部５３は、領域を構成する２５個（＝５×５個）の画素１０１を１つずつ、上述の順番で注目画素Ｐに順次設定していく。そして、信号処理部５３は、注目画素Ｐとなった画素１０１のみを順次消光させていく。即ち、注目画素Ｐ以外の２４個の画素１０１は、所定の階調での発光を維持する。

このように、図１２のＢの初期状態において、領域を構成する各画素１０１は全て所定の階調で一律に発光する。その結果、受光センサ３には、領域を構成する各画素１０１から発光されたそれぞれの光が到達することになる。よって、初期状態の受光センサ３の出力電圧（受光信号の電圧）は、これらの２５個（＝５×５個）の画素１０１から到達した全ての光の積算量（以下、全画素光積算量と称する）を示すことになる。ここで、図１２のＣ乃至Ｈに示されるように、注目画素Ｐのみを消光させると、受光センサ３の出力電圧（受光信号の電圧）は、全画素光積算値に対して、注目画素Ｐが消光した分（＝注目画素Ｐの発光輝度分）だけ低くなる。よって、初期状態の受光センサ３の受光信号と、注目画素Ｐだけ消光させた状態（以下、注目画素消光状態と称する）の受光センサ３の受光信号との差分を取ると、注目画素Ｐの発光輝度が得られることになる。

そこで、第１の例では、初期状態（図１２のＢの状態）の受光センサ３の受光信号が増幅され、A/D変換された結果得られるデジタルデータが、オフセットデータとしてメモリ６１に予め記憶される。この場合、オフセットデータの値は、アナログ信号に換算すると（A/D変換前の状態では）、例えば図１３に示される値となる。

図１３は、本発明の焼き付き補正制御手法の第１の例のうち、注目画素の輝度値の算出手法を説明する図である。図１３において、縦軸は、受光センサ３の受光信号の増幅後の電圧を示している。横軸は、受光センサ３からの所定方向の距離（単位は画素数）を示している。

ここで、注目画素消光状態での受光センサ３の受光信号が増幅され、A/D変換された結果得られるデジタルデータを、受光データと称することにする。この場合、受光データのアナログ信号の換算値（A/D変換前の状態の値）は、図１３に示されるように、オフセットデータの値に対して、注目画素Ｐが消光した分（＝注目画素Ｐの発光輝度分）だけ低くなる。そこで、信号処理部５３は、オフセットデータの値から、注目画素Ｐの受光データの値を減算することで、注目画素の輝度値を算出できるようになる。

なお、図１３において、受光センサ３に近づく程受光データの値が低くなっている理由は、図９を用いて説明したように、画素１０１の発光輝度自体は同一であっても、受光センサ３に近いほど、受光センサ３が感知する受光量が多くなるからである。即ち、全画素光積算値の中で、注目画素Ｐの発光に基づく受光量が占める割合は、注目画素Ｐが受光センサ３に近づくほど高くなるからである。

ここで注目すべき点は、受光センサ３から遠方の画素１０１が注目画素Ｐに設定された場合であっても、受光データの値は一定以上の値を保っている点、即ち、オフセットデータの値に近い値を保っている点である。即ち、注目画素消光状態の受光センサ３の出力電圧（受光信号の電圧）は、受光センサ３と注目画素Ｐとの間の距離によらず、一定以上の値を確保している点である。このことは、受光センサ３は、注目画素Ｐとの間の距離によらず、一定以上の応答速度で受光信号を常に出力できる、ことを意味する。よって、焼き付き補正システム全体の処理時間として総合的に従来と比較すると、その処理時間の短縮を図ることができるようになるのである。即ち、上述した問題を解決できるようになるのである。

なお、上述の如く、注目画素Ｐの輝度値は、オフセットデータの値との差分さえ測定できれば算出可能である。よって、注目画素Ｐは、消光させるのではなく、周囲の画素１０１の発光輝度の階調よりも低い階調で発光させるようにしてもよい。

［本発明の焼き付き補正制御手法の第１の例が適用された初期データ取得処理］

図１４は、表示装置１が実行する処理のうち、本発明の焼き付き補正制御手法の第１の例を実現するための初期データを取得するまでの一連の処理（以下、初期データ取得処理）の一例を説明するフローチャートである。

図１４の例の初期データ取得処理は、例えば、ＥＬパネル２が区分された各領域毎に並行して実行される。即ち、図１４の初期データ取得処理は、各受光センサ３毎に並行して実行される。

ステップＳ１において、信号処理部５３は、図１３を用いて説明したオフセットデータを生成し、メモリ６１に記憶させる。なお、以下、オフセットデータを生成し、メモリ６１に記憶させるまでの一連の処理を、オフセット値取得処理と称する。ここで、オフセット値取得処理の詳細例について、図１５を参照して説明する。

［オフセット値取得処理］

図１５は、本発明が適用されるオフセット値取得処理の一例を説明するフローチャートである。

ステップＳ２１において、信号処理部５３は、領域を構成する各画素１０１を所定の階調で発光させる。

ステップＳ２２において、受光センサ３は、領域を構成する各画素１０１全体の受光輝度に応じたアナログの受光信号（電圧信号）を制御部５の増幅部５１に出力する。

ステップＳ２３において、増幅部５１は、受光センサ３の受光信号を所定の増幅率で増幅し、A/D変換部５２に供給する。

ステップＳ２４において、A/D変換部５２は、増幅後のアナログの受光信号を、デジタルの信号であるオフセットデータに変換し、信号処理部５３に供給する。

ステップＳ２５において、信号処理部５３は、オフセットデータをメモリ６１に記憶させる。

これにより、オフセット値取得処理は終了する。いまの場合、図１４のステップＳ１の処理が終了し、処理はステップＳ２に進む。

ステップＳ２において、信号処理部５３は、領域を構成する各画素１０１のうち輝度データが取得されていない画素１０１を注目画素Ｐに設定する。なお、注目画素Ｐの設定順序は、図１２のＡを用いて説明した通りである。

ステップＳ３において、信号処理部５３は、注目画素Ｐを、消光させる。即ち、図１２のＣ乃至Ｈに示されるように、領域を構成する各画素１０１のうち、注目画素Ｐのみが消光し、それ以外の画素１０１は発光を維持する。

ステップＳ４において、受光センサ３は、領域を構成する各画素１０１のうちの注目画素Ｐを除く画素１０１全体の受光輝度に応じたアナログの受光信号（電圧信号）を制御部５の増幅部５１に出力する。

ステップＳ５において、増幅部５１は、受光センサ３の受光信号を所定の増幅率で増幅し、A/D変換部５２に供給する。

ステップＳ６において、A/D変換部５２は、増幅後のアナログの受光信号を、デジタルの信号である受光データに変換し、信号処理部５３に供給する。

ステップＳ７において、信号処理部５３は、オフセットデータの値と受光データの値との差分を取ることにより、注目画素の輝度値を算出する（図１３参照）。

ステップＳ８において、信号処理部５３は、注目画素の輝度値を示す輝度データを初期データとしてメモリ６１に記憶させる。

ステップＳ９において、信号処理部５３は、領域内のすべての画素１０１について輝度データを取得したかを判定する。ステップＳ９において、領域内のすべての画素１０１についてまだ輝度データを取得していないと判定された場合、処理はステップＳ２に戻され、ステップＳ２乃至Ｓ９の処理のループ処理が繰り返される。即ち、領域を構成する各画素１０１のそれぞれが順次注目画素Ｐに設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素１０１の初期データが取得されメモリ６１に記憶される。

これにより、ステップＳ９において、領域内のすべての画素１０１について輝度データを取得したと判定されて、初期データ取得処理は終了する。

［本発明の焼き付き補正制御手法の第１の例が適用された補正データ取得処理］

図１６は、図１４の初期データ処理を行ってから所定期間経過後に実行される処理であって、補正データを取得するまでの一連の処理（以下、補正データ取得処理と称する）の一例を説明するフローチャートである。補正データ取得処理も、図１４の初期データ処理と同様に、ＥＬパネル２が区分された各領域毎に並行して実行される。

ステップＳ４１乃至Ｓ４７の処理は、上述した図１４のステップＳ１乃至Ｓ７の処理とそれぞれ同様であるので、その説明は省略する。即ち、ステップＳ４１乃至Ｓ４７の処理によって、初期データ取得処理と同一の条件の下で、注目画素Ｐの輝度値が取得される。

ここで注目すべき点は、補正データ取得処理においても、初期データ取得処理とは別に、図１５のオフセット値取得処理が再度実行される点である。即ち、図１２を用いて説明したように、領域を構成する各画素１０１が一律に発光された後、注目画素Ｐのみが消光されることで、注目画素Ｐの輝度値が取得される点である。

なお、オフセット値取得処理のステップＳ２１でいう「所定の階調」としては、各画素１０１が実際に発生した輝度の階調という点では、各画素１０１が劣化するために、図１４の初期データ取得処理と図１６の補正データ取得処理とでは異なってくる。しかしながら、各画素１０１に与える目標の階調という点では、オフセット値取得処理のステップＳ２１でいう「所定の階調」としては、図１４の初期データ取得処理と図１６の補正データ取得処理とで同一の階調が採用されるとする。

同様に、ステップＳ４３でいう「所定の階調」は、注目画素Ｐが実際に発生した輝度の階調という点では、注目画素Ｐとして設定される各画素１０１が劣化するために、図１４の初期データ取得処理のステップＳ３でいう「所定の階調」とは異なった階調になる。しかしながら、注目画素Ｐに与える目標の階調という点では、ステップＳ４３でいう「所定の階調」は、図１４の初期データ取得処理のステップＳ３でいう「所定の階調」と同一の階調が採用されるとする。

ステップＳ４８において、信号処理部５３は、注目画素Ｐの初期データの値（初期輝度値）をメモリ６１から取得する。

ステップＳ４９において、信号処理部５３は、注目画素Ｐの輝度値の初期輝度値に対する輝度低下量を算出する。

ステップＳ５０において、信号処理部５３は、注目画素Ｐの輝度低下量に基づいて、注目画素Ｐの補正データを算出し、メモリ６１に記憶させる。

ステップＳ５１において、信号処理部５３は、領域内のすべての画素１０１について補正データを取得したかを判定する。ステップＳ５１において、領域内のすべての画素１０１についてまだ補正データを取得していないと判定された場合、処理はステップＳ４２に戻され、ステップＳ４２乃至Ｓ５１の処理のループ処理が繰り返される。即ち、領域を構成する各画素１０１のそれぞれが順次注目画素に設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素１０１の補正データが取得されメモリ６１に記憶される。

これにより、ステップＳ５１において、領域内のすべての画素１０１について補正データを取得したと判定されて、補正データ取得処理は終了する。

以上のように、図１４の初期データ取得処理実行後、図１６の補正データ取得処理が所定時間経過後に実行されると、画素アレイ部１０２の各画素１０１についての補正データが、メモリ６１に記憶される。即ち、その後も、随時補正データ取得処理が実行される毎に、補正データが更新されてメモリ６１に記憶される。

これにより、信号処理部５３の制御の下、映像信号の信号電位として、補正データにより経時劣化による輝度低下が補正された信号電位Ｖｓｉｇが、画素アレイ部１０２の各画素１０１に供給されることになる。即ち、信号処理部５３は、表示装置１に入力された映像信号の信号電位として、補正データによる電位を上乗せした信号電位Ｖｓｉｇを画素１０１に供給するように水平セレクタ１０３を制御することができるようになる。

なお、メモリ６１に記憶される補正データは、表示装置１に入力された映像信号の信号電位に、所定の比率を乗算するような値でも良いし、所定の電圧値をオフセットさせるような値でもよい。また、表示装置１に入力された映像信号の信号電位に対応した補正テーブルとして保有することも可能である。即ち、メモリ６１に記憶される補正データの形態は特に限定されない。

［本発明の焼き付き補正制御の第２の例］

次に、本発明の焼き付き補正制御の第２の例について説明する。

図１２を用いて説明した第１の例では、初期状態（図１２のＢの状態）では、領域を構成する各画素１０１の発光輝度（より正確には、各画素１０１の劣化度合いが異なるので、目標輝度値）は一律に同一の階調とされた。しかしながら、この場合、図１３に示されるように、受光センサ３に近い画素１０１が注目画素Ｐに設定された場合、遠方の画素１０１と比較して、受光データの値が低くなってしまう。このことは、受光センサ３の応答時間、即ち、受光信号が出力されるまでの時間は、遠い画素１０１が消光された場合に比較して、近い画素１０１が消光された場合の方が遅くなってしまう。即ち、受光センサ３の応答時間は、注目画素Ｐに設定された画素１０１の配置位置によってまちまちになってしまう。そこで、初期状態では、即ち、オフセット値取得処理のステップＳ２１の処理（図１５参照）では、領域を構成する各画素１０１の発光輝度を一律にするのではなく、受光センサ３からの距離が遠方になる画素１０１程明るくするようにしてもよい。具体的には例えば、図１７のＢに示されるようにしてもよい。

図１７は、本発明の焼き付き補正制御手法の第２の例を説明する図である。

図１７のＡ乃至Ｈには、５×５の画素１０１から構成される領域が示されている。この領域の中心には、受光センサ３が配置されている。図１７において、画素１０１を示すブロック内の模様のうち、網かけの模様のうち薄い模様（図１７中一番薄い模様）は、一定の第１の階調で注目画素Ｐが発光していることを示している。網かけの模様のうち濃い模様（即ち、図１７中一番薄い模様よりは濃い模様）は、一定の第２の階調で注目画素Ｐが発光していることを示している。ただし、第２の階調は、第１の階調よりも暗い階調とされている。また、点線の模様は、注目画素Ｐが消光していることを示している。なお、ここでいう第１の階調，第２の階調と、他の図でいう第１の階調，第２の階調とは必ずしも一致しない点注意を要する。

第２の例でも、信号処理部５３は、領域を構成する各画素１０１の全てを発光させたうえで、焼き付き補正制御を行うこと自体は変わりない。よって、第２の例でも、受光センサ３の受光強度上げることができ、受光センサ３の受光時間を短縮すること、即ち、受光センサ３の応答速度を上げることができる。

図１７のＡは、第２の例における注目画素Ｐの設定順序を示している。注目画素Ｐの設定順序自体は、図１２のＡの第１の例と同様とされている。

初期状態として、図１７のＢに示されるように、信号処理部５３は、領域を構成する各画素１０１のそれぞれを、受光センサ３から遠方に行くほど明るくなるような階調で（グラデーション的に明るくなるように）発光させる。

その後の第２の例の処理は、図１７のＣ乃至Ｈと、図１２のＣ乃至Ｈとを比較すれば分かるように、第１の例の処理と同様となる。よって、第２の例についても、第１の例と同様に、図１４乃至図１６のフローチャートに従った処理をそのまま適用できる。

［本発明の焼き付き補正制御の第３の例］

次に、本発明の焼き付き補正制御の第３の例について説明する。

第１の例と第２の例で説明したように、本発明の焼き付き補正制御では、初期状態として、領域を構成する各画素１０１を発光させた場合の受光センサ３の受光信号の値に基づいて、オフセットデータが生成される。そして、オフセットデータの値と、受光データの値との差分から、注目画素の輝度値が求められる。即ち、受光データとしては、第１の例や第２の例に限定されず、このような差分を求められる形態であれば足りる。即ち、第１の例と第２の例においては、図１３に示されるように、オフセットデータの値よりも低い値となる受光データが採用された。これに対して、第３の例では、オフセットデータの値よりも高い値となる受光データが採用される。

図１８は、本発明の焼き付き補正制御手法の第３の例を説明する図である。

図１８のＡ乃至Ｈには、５×５の画素１０１から構成される領域が示されている。この領域の中心には、受光センサ３が配置されている。図１８において、画素１０１を示すブロック内の模様のうち、網かけの模様のうち薄い模様は、一定の第１の階調で注目画素Ｐが発光していることを示している。網かけの模様のうち濃い模様は、一定の第２の階調で注目画素Ｐが発光していることを示している。ただし、第２の階調は、第１の階調よりも暗い階調とされている。なお、ここでいう第１の階調，第２の階調と、他の図でいう第１の階調，第２の階調とは必ずしも一致しない点注意を要する。

図１８のＡは、第３の例における注目画素Ｐの設定順序を示している。注目画素Ｐの設定順序自体は、図１２のＡの第１の例や図１７のＡの第２の例と同様とされている。

初期状態として、図１８のＢに示されるように、信号処理部５３は、領域を構成する各画素１０１を所定の階調で一律に発光させる。ただし、第３の例における各画素１０１の一律の階調とは、図１２のＢの第１の例の初期状態の場合と比較して、暗い階調であると好適である。第１の例では、注目画素Ｐを消光または初期状態より暗く発光させたのに対して、第３の例では、注目画素Ｐを、初期状態より明るく発光させるからである。

即ち、初期状態の後図１８のＣ乃至Ｈに示されるように、信号処理部５３は、領域を構成する２５個（＝５×５個）の画素１０１を１つずつ、上述の順番で注目画素Ｐに順次設定していく。そして、信号処理部５３は、注目画素Ｐとなった画素１０１のみを初期状態の所定の階調よりも明るい階調で順次発光させていく。即ち、注目画素Ｐ以外の２４個の画素１０１は、初期状態の所定の階調での発光を維持する。

その後の第３の例の処理は、図１８のＣ乃至Ｈと、図１２または図１７のＣ乃至Ｈとを比較すれば分かるように、第１の例や第２の例の処理と同様となる。ただし、第３の例では、信号処理部５３は、注目画素Ｐとなった画素１０１のみを初期状態の所定の階調よりも明るい階調で順次発光させていく。

このように、図１８のＢの初期状態において、領域を構成する各画素１０１は全て所定の階調で一律に発光する。よって、初期状態の受光センサ３の出力電圧（受光信号の電圧）は、全画素光積算量を示すことになる。ここで、図１８のＣ乃至Ｈに示されるように、注目画素Ｐのみを初期状態の所定の階調よりも明るい階調で発光させると、受光センサ３の出力電圧（受光信号の電圧）は、全画素光積算値に対して、注目画素Ｐが発光した分（＝注目画素Ｐの発光輝度分）だけ高くなる。よって、注目画素Ｐのみを初期状態の所定の階調よりも明るい階調で発光させた、注目画素発光状態の受光センサ３の受光信号と、初期状態の受光センサ３の受光信号との差分を取ると、注目画素Ｐの発光輝度が得られることになる。

そこで、第３の例では、初期状態（図１８のＢの状態）の受光センサ３の受光信号が増幅され、A/D変換された結果得られるデジタルデータが、オフセットデータとしてメモリ６１に予め記憶される。この場合、オフセットデータの値は、アナログ信号に換算すると（A/D変換前の状態では）、例えば図１９に示される値となる。

図１９は、本発明の焼き付き補正制御手法の第３の例のうち、注目画素の輝度値の算出手法を説明する図である。図１９おいて、縦軸は、受光センサ３の受光信号の増幅後の電圧を示している。横軸は、受光センサ３からの所定方向の距離（単位は画素数）を示している。

ここで、注目画素発光状態での受光センサ３の受光信号が増幅され、A/D変換された結果得られるデジタルデータ、即ち、受光データのアナログ信号の換算値（A/D変換前の状態の値）は、図１９に示されるようになる。即ち、受光データのアナログ信号の換算値は、図１９に示されるように、オフセットデータの値に対して、注目画素Ｐが初期状態の所定の階調よりも明るい階調で発光した分（＝注目画素Ｐの発光輝度分）だけ高くなる。そこで、信号処理部５３は、受光データの値から、オフセットデータの値を減算することで、注目画素の輝度値を算出できるようになる。

なお、図１９において、受光センサ３に近づく程受光データの値が高くなっている理由は、図９を用いて説明したように、画素１０１の発光輝度自体は同一であっても、注目画素Ｐとして設定された画素１０１が受光センサ３に近いほど、受光センサ３が感知する受光量が多くなるからである。

ここで注目すべき点は、第1の例と同様に、注目画素発光状態の受光センサ３の出力電圧（受光信号の電圧）は、受光センサ３と注目画素Ｐとの間の距離によらず、一定以上の値を確保している点、即ち、第３の例では、少なくともオフセットデータの値以上を確保している点である。このことは、受光センサ３は、注目画素Ｐとの間の距離によらず、一定以上の応答速度で受光信号を常に出力できる、ことを意味する。よって、焼き付き補正システム全体の処理時間として総合的に従来と比較すると、その処理時間の短縮を図ることができるようになるのである。即ち、第３の例においても、上述した問題を解決できるようになるのである。

［本発明の焼き付き補正制御手法の第３の例が適用された初期データ取得処理］

図２０は、表示装置１が実行する処理のうち、本発明の焼き付き補正制御手法の第３の例を実現するための初期データ取得処理の一例を説明するフローチャートである。

図２０の例の初期データ取得処理は、例えば、ＥＬパネル２が区分された各領域毎に並行して実行される。即ち、図２０の初期データ取得処理は、各受光センサ３毎に並行して実行される。

図２０と図１４とを比較すれば容易にわかることであるが、図２０の例の初期データ取得処理の一連の流れは、図１４の例の初期データ取得処理の一連の流れと基本的に同様である。よって、以下、図２０の例の初期データ取得処理のうち、図１４の例の初期データ取得処理とは異なる処理についてのみ説明する。

最初のステップＳ６１において、オフセット値取得処理が実行されることは、図１４のステップＳ１の処理と同様である。即ち、ステップＳ６１の処理として、図１５のオフセット値取得処理が実行される。ただし、図１５のステップＳ２１の処理でいう「所定の階調」は、上述の如く、図２０の例のステップＳ６１としてのオフセット値取得処理の場合の方が、図１４の例のステップＳ１としてのオフセット値取得処理の場合よりも暗い階調となる。

このため、図１４の例のステップＳ３の処理として「注目画素を消光させる」という処理が採用されていたのに対して、図２０の例のステップＳ６３の処理として「注目画素を所定の階調で発光させる」という処理が採用されている。なお、ステップＳ６３でいう「所定の階調」は、図２０の例のステップＳ６１としてのオフセット値取得処理のうちの図１５のステップＳ２１でいう「所定の階調」よりも明るい階調となる。

また、図１４の例のステップＳ７の処理として、「オフセットデータの値と受光データの値との差分を取ることにより、注目画素の輝度値を算出する（図１３参照）」という処理が採用されている。これに対して、図２０の例のステップＳ６７の処理として、「受光データの値とオフセットデータの値との差分を取ることにより、注目画素の輝度値を算出する（図１９参照）」という処理が採用されている。

［本発明の焼き付き補正制御手法の第３の例が適用された補正データ取得処理］

図２１は、図２０の初期データ取得処理を行ってから所定期間経過後に実行される補正データ取得処理の一例を説明するフローチャートである。補正データ取得処理も、図２０の初期データ取得処理と同様に、ＥＬパネル２が区分された各領域毎に並行して実行される。

図２１と図１６とを比較すれば容易にわかることであるが、図２１の例の補正データ取得処理の一連の流れは、図１６の例の補正データ取得処理の一連の流れと基本的に同様である。よって、以下、図２１の例の補正データ取得処理のうち、図１６の例の補正データ取得処理とは異なる処理についてのみ説明する。

最初のステップＳ８１において、オフセット値取得処理が実行されることは、図１６のステップＳ４１の処理と同様である。即ち、ステップＳ８１の処理として、図１５のオフセット値取得処理が実行される。ただし、図１５のステップＳ２１でいう「所定の階調」は、上述の如く、図２１の例のステップＳ８１としてのオフセット値取得処理の場合の方が、図１６の例のステップＳ４１としてのオフセット値取得処理の場合よりも暗い階調となる。

換言すると、オフセット値取得処理のステップＳ２１でいう「所定の階調」としては、各画素１０１が実際に発生した輝度の階調という点では各画素１０１が劣化するために、図２０の初期データ取得処理と図２１の補正データ取得処理とでは異なってくる。しかしながら、各画素１０１に与える目標の階調という点では、オフセット値取得処理のステップＳ２１でいう「所定の階調」としては、図２０の初期データ取得処理と図２１の補正データ取得処理とで同一の階調が採用されるとする。

このため、図１６の例のステップＳ４３の処理として「注目画素を消光させる」という処理が採用されていたのに対して、図２１の例のステップＳ８３の処理として「注目画素を所定の階調で発光させる」という処理が採用されている。

なお、ステップＳ８３でいう「所定の階調」は、図２０の例のステップＳ６１としてのオフセット値取得処理のうちの図１５のステップＳ２１の処理でいう「所定の階調」よりも明るい階調となる。

換言すると、ステップＳ８３でいう「所定の階調」は、注目画素Ｐが実際に発生した輝度の階調という点では、注目画素Ｐとして設定される各画素１０１が劣化するために、図２０の初期データ取得処理のステップＳ６３でいう「所定の階調」とは異なった階調になる。しかしながら、注目画素Ｐに与える目標の階調という点では、ステップＳ８３でいう「所定の階調」は、図２０の初期データ取得処理のステップＳ６３でいう「所定の階調」と同一の階調が採用されるとする。

また、図１６の例のステップＳ４７の処理として、「オフセットデータの値と受光データの値との差分を取ることにより、注目画素の輝度値を算出する（図１３参照）」という処理が採用されている。これに対して、図２１の例のステップＳ８７の処理として、「受光データの値とオフセットデータの値との差分を取ることにより、注目画素の輝度値を算出する（図１９参照）」という処理が採用されている。

［本発明の焼き付き補正制御の第４の例］

次に、本発明の焼き付き補正制御の第４の例について説明する。

図１８を用いて説明した第３の例では、初期状態（図１８のＢの状態）では、領域を構成する各画素１０１の発光輝度（より正確には、各画素１０１の劣化度合いが異なるので、目標輝度値）は一律に同一の階調とされた。しかしながら、本発明の焼き付き補正制御（後述する第５の例除く）では、オフセットデータの値と、受光データの値との差分から、注目画素の輝度値が求められる。よって、オフセットデータの値は、第３の例に限定されず、このような差分を求められる形態であれば足りる。即ち、第３の例では、初期状態で同一の階調で発光する画素１０１は、領域を構成する全ての画素１０１とされた。しかしながら、初期状態で同一の階調で発光する画素１０１の個数は、第３の例に限定されず、決められた画素１０１が発光する限り、任意の個数でよい。即ち、第４の例では、初期状態では、領域を構成する各画素１０１のうち、所定の一部の画素１０１のみが同一の階調で発光する。具体的には例えば、第４の例の初期状態は、図２２のＢに示されるようになる。

図２２は、本発明の焼き付き補正制御手法の第４の例を説明する図である。

図２２のＡ乃至Ｈには、５×５の画素１０１から構成される領域が示されている。この領域の中心には、受光センサ３が配置されている。図２２において、画素１０１を示すブロック内の模様のうち、網かけの模様のうち薄い模様（図２２中一番薄い模様）は、一定の第１の階調で注目画素Ｐが発光していることを示している。網かけの模様のうち濃い模様（即ち、図２２中一番薄い模様よりも濃い模様）は、一定の第２の階調で注目画素Ｐが発光していることを示している。ただし、第２の階調は、第１の階調よりも暗い階調とされている。また、右斜線の模様（図２２中一番濃い模様）は、注目画素Ｐが消光していることを示している。なお、ここでいう第１の階調，第２の階調と、他の図でいう第１の階調，第２の階調とは必ずしも一致しない点注意を要する。

第４の例では、信号処理部５３は、領域を構成する各画素１０１のうちの一部を発光させたうえで、焼き付き補正制御を行う。よって、第４の例でも、受光センサ３の受光強度を上げることができ、受光センサ３の受光時間を短縮すること、即ち、受光センサ３の応答速度を上げることができる。

図２２のＡは、第４の例における注目画素Ｐの設定順序を示している。注目画素Ｐの設定順序自体は、図１８のＡの第３の例等と同様とされている。

初期状態として、図２２のＢに示されるように、信号処理部５３は、領域を構成する各画素１０１のうち、一部の画素１０１（図２２のＢの例では、下３行に配置されている画素１０１）のそれぞれを、一定の階調で発光させる。

その後の第４の例の処理は、図２２のＣ乃至Ｈと、図１８のＣ乃至Ｈとを比較すれば分かるように、第３の例の処理と同様となる。よって、第４の例についても、第３の例と同様に、図２０,図２１，図１５のフローチャートに従った処理をそのまま適用できる。

［本発明の焼き付き補正制御の第５の例］

次に、本発明の焼き付き補正制御の第５の例について説明する。上述した本発明の焼き付き補正制御の第１乃至第４の例では、オフセットデータの値と、受光データの値との差分から、注目画素の輝度値が求められる。このオフセットデータの値とは、初期状態で領域を構成する各画素１０１のうちの少なくとも一部を発光させた場合における受光センサ３の受光信号に対応する値となっている。このような初期状態を設ける目的は、受光センサ３の応答速度を挙げることである。即ち、この目的を達成するために、オフセットデータが必要となるのである。しかしながら、注目画素Ｐの焼き付き補正の精度の視点で考えると、オフセットデータがあると、その分だけ精度が荒くなってしまう。このことについて、図２３を用いてさらに説明する。

図２３は、受光センサ３の受光信号（アナログ信号）の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。具体的には、図２３のＡは、本発明の焼き付き補正制御の第３の例が適用された場合の図である。図２３のＢは、本発明の焼き付き補正制御の第５の例が適用された場合の図である。図２３において、縦軸は、受光センサ３の受光信号のアナログ信号の最大電圧を示している。横軸は、受光センサ３からの所定方向の距離（単位は画素数）を示している。

図２３のＡに示されるように、注目画素Ｐとして、受光センサ３との距離が画素数にして０だけ離れている画素１０１が設定された場合、受光センサ３の受光信号の電圧ＶＬが１０となったとする。また、初期状態の受光センサ３の受光信号の電圧Ｖｏｆｆが１であったとする。即ち、この電圧Ｖｏｆｆに対応するデジタルデータの値が、オフセットデータの値となる。よって、受光センサ３の受光信号（アナログ信号）の電圧ＶＬと電圧Ｖｏｆｆとの差分電圧Ｖｐ＝９が、注目画素Ｐの輝度値に相当するアナログ電圧となる。ここで、１０の電圧のアナログ信号が、８ビットの２５６階調のデジタルデータに変換されるとする。この場合、差分電圧Ｖｐのアナログ信号が８ビットの２３０階調のデジタルデータに変換されたものが、注目画素Ｐの輝度データと等価である。よって、この場合の、注目画素Ｐの焼き付き補正の精度は、２３０階調の精度（約０．４５％毎の精度）となり、２５６階調の精度（０．４％毎の補正精度）と比較すると低下してしまう。

そこで、第５の例では、受光センサ３の受光信号（アナログ信号）の段階で、そのアナログ電圧からオフセット分のアナログ電圧の差分が取られ、その差分電圧のアナログ信号が適切に増幅された上で、A/D変換が施される。例えば、図２３の例でいえば、受光センサ３の受光信号（アナログ信号）の電圧ＶＬと電圧Ｖｏｆｆとの差分電圧Ｖｐ＝９のアナログ信号が生成され、そのアナログ信号が１０／９倍に増幅されて上で、A/D変換が施される。すると、図２３のＢに示されるように、当該アナログ信号は、８ビットの２５６階調のデジタルデータに変換されることになる。第５の例では、かかるデジタルデータが、注目画素Ｐの輝度データとして採用される。その結果、注目画素Ｐの焼き付き補正の精度を、２５６階調の精度、即ち、０．４％毎の補正精度という最高精度にすることができるようになる。

［焼き付き補正制御の第５の例を実行するために必要な表示装置１の機能的構成例］

図２４は、焼き付き補正制御の第５の例を実行するために必要な表示装置１の機能的構成例を示す機能ブロック図を示している。なお、図２４において、図７と対応する箇所には、同一符号が付してあり、それらの説明については適宜省略する。

図２４の例では、制御部５は、図７の例の構成に対して、さらにアナログ差分回路８１を含むように構成されている。

［アナログ差分回路８１の構成例と動作例］

図２５は、アナログ差分回路８１の構成例を示している。

アナログ差分回路８１は、スイッチング素子としての３つのトランジスタTr1乃至Tr3（以下、スイッチTr1乃至Tr3と称する）、および２つのキャパシタC1,C2を含むように構成されている。具体的には、アナログ差分回路８１の入力端子INと出力端子OUTの間にスイッチTr1が接続される。スイッチTr2とスイッチTr3との直列接続回路のうち、スイッチTr2側の端は、出力端子OUTに接続され、スイッチTr3側の端は接地（GND）される。キャパシタC1とキャパシタC2との直列接続回路のうち、キャパシタC2側の端は、出力端子OUTに接続され、キャパシタC1側の端は、受光センサ３の受光素子LDの電位Vccの線と接続される。スイッチTr2とキャパシタC2とは、出力端子OUTと接続されている端（同一電圧Vaが引加される端）とは反対側の端同士で接続される。その結果、当該反対側の端には同一電圧Vbが引加されることになる。入力端子INは、受光センサ３の受光素子LDと抵抗Rとの間に接続される。

図２６、図２７、および図２８は、このような構成のアナログ差分回路８１の動作例を説明する図である。

なお、焼き付き補正制御全体の処理の流れは、図１８の第３の例と基本的に同様の流れとなる。

即ち、最初に、初期状態として、図１８のＢに示されるように、信号処理部５３は、領域を構成する各画素１０１を所定の階調で一律に発光させる。このとき、アナログ差分回路８１は、図２６に示されるように、スイッチTr1，Tr2をオン状態とし、スイッチTr3をオフ状態とする。この場合、受光センサ３の受光信号に基づく電荷は、スイッチTr1，Tr2を介して、キャパシタC1に書き込まれる。すると、キャパシタC1とキャパシタC2との間の電圧Vbは、受光センサ３を流れる電流I1と抵抗Rの積、即ち、Vb=I1×Rとなる。ここで、I1＊R=V1と記述すると、初期状態では、Vb＝V1となる。この電圧V1こそが、オフセットデータの値に対応するアナログ電圧値（以下、オフセットのアナログ電圧値と称する）となる。

初期状態の後、図１８のＣに示される注目画素Ｐ（１行１列目の画素１０１）の発光が開始される前に、アナログ差分回路８１は、図２７に示されるように、スイッチTr1はオン状態のまま維持させ、スイッチTr2をオン状態からオフ状態に遷移させ、スイッチTr3をオフ状態のまま維持させる。

その後、信号処理部５３は、図１８のＣに示されるように、注目画素Ｐとなった画素１０１のみを初期状態の所定の階調よりも明るい階調で発光させる。この場合、受光センサ３の受光信号に基づく電荷は、スイッチTr1を介して、キャパシタC2に書き込まれる。すると、キャパシタC2の出力端子OUT側の電圧Vaは、受光センサ３を流れる電流I2と抵抗Rの積、即ち、Vａ=I2＊Rとなる。ここで、I2＊R=V2と記述すると、この時点では、Va＝V2となる。この電圧V2が、受光信号のアナログ電圧値、即ち、受光データの値に対応するアナログ電圧である。このとき、キャパシタC1，C2の容量が等しいとすると、Vb＝(V2-V1)/2となる。即ち、電圧Vbは、受光信号のアナログ電圧値とオフセットのアナログ電圧値とのアナログ差分の電圧値（正確にはその１／２の電圧値）となっている。

そこで、アナログ差分回路８１は、図２８に示されるように、スイッチTr1はオン状態からオフ状態に遷移させ、スイッチTr3をオフ状態からオン状態に遷移させる。すると、電圧Vbは、GNDレベルまで落とされることになる。これにより、Va=(V2-V1)/2となる。よって、この電圧(V2-V1)/2、即ち、受光信号のアナログ電圧値とオフセットのアナログ電圧値とのアナログ差分の電圧Va=(V2-V1)/2の信号（以下、アナログの差分信号と称する）が、アナログ差分回路８１の出力端子OUTから出力される。

［本発明の焼き付き補正制御手法の第５の例が適用された初期データ取得処理］

図２９は、表示装置１が実行する処理のうち、本発明の焼き付き補正制御手法の第５の例を実現するための初期データ取得処理の一例を説明するフローチャートである。

図２９の例の初期データ取得処理は、例えば、ＥＬパネル２が区分された各領域毎に並行して実行される。即ち、図２９の初期データ取得処理は、各受光センサ３毎に並行して実行される。

図２９と図２０とを比較すれば容易にわかることであるが、図２９の例の初期データ取得処理の一連の流れは、図２０の例の初期データ取得処理の一連の流れと類似している。よって、以下、図２９の例の初期データ取得処理のうち、図２０の例の初期データ取得処理とは異なる処理についてのみ説明する。

最初のステップＳ１０１において、図２０のステップＳ６１のオフセット値取得処理の代わりに、アナログ差分回路８１がオフセット値を保持するための一連の処理が実行される。以下、かかる処理を、オフセット値保持処理と称する。

図３０は、ステップＳ１０1のオフセット値保持処理の詳細例を説明するフローチャートである。

図３０と図１５とを比較すれば容易にわかることであるが、図３０の例のステップＳ１２１とＳ１２２との処理は、図１５のオフセット値取得処理のステップＳ２１とＳ２２と同様の処理である。よって、これらの説明については省略する。

ステップＳ１２３において、アナログ差分回路８１は、オフセット電圧値を保持する。即ち、ステップＳ１２３の処理として、図２６と図２７を用いて説明した処理が実行される。オフセット値保持処理が終了すると、即ち、図２９のステップＳ１０１の処理が終了すると、処理はステップＳ１０２に進む。

ステップＳ１０２乃至Ｓ１０４までの処理は、図２０のステップＳ６２乃至Ｓ６４までの処理と同様なので、その説明については省略する。

ステップＳ１０５において、アナログ差分回路８１は、アナログの受光信号の電圧値とオフセットの電圧値との差分を取り、アナログの差分信号を出力する。

ステップＳ１０６において、増幅部５１は、アナログの差分信号を所定の増幅率で増幅し、A/D変換部５２に供給する。

ステップＳ１０７において、A/D変換部５２は、増幅後のアナログの差分信号を、デジタルの信号である輝度データに変換し（図２３のＢ参照）、信号処理部５３に供給する。

なお、図２９の例では、ステップＳ１０５の処理で、アナログ信号の段階での差分処理が行われるので、図２０の例のステップＳ６７の処理のようなデジタルデータの段階での差分処理は不要となる。

ステップＳ１０８において、信号処理部５３は、輝度データを初期データとしてメモリ６１に記憶させる。

ステップＳ１０９において、信号処理部５３は、領域内のすべての画素１０１について輝度データを取得したかを判定する。ステップＳ１０９において、領域内のすべての画素１０１についてまだ輝度データを取得していないと判定された場合、処理はステップＳ１０１に戻され、ステップＳ１０１乃至Ｓ１０９の処理のループ処理が繰り返される。即ち、領域を構成する各画素１０１のそれぞれが順次注目画素Ｐに設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素１０１の初期データが取得されメモリ６１に記憶される。

これにより、ステップＳ１０９において、領域内のすべての画素１０１について輝度データを取得したと判定されて、初期データ取得処理は終了する。

［本発明の焼き付き補正制御手法の第５の例が適用された補正データ取得処理］

図３１は、図２９の初期データ処理を行ってから所定期間経過後に実行される補正データ取得処理の一例を説明するフローチャートである。補正データ取得処理も、図２９の初期データ取得処理と同様に、ＥＬパネル２が区分された各領域毎に並行して実行される。

ステップＳ１４１乃至Ｓ１４７の処理は、上述した図２９のステップＳ１０１乃至Ｓ１０７の処理とそれぞれ同様であるので、その説明は省略する。また、ステップＳ１４８乃至Ｓ１５０の処理は、上述した図１６のステップＳ４８乃至Ｓ５０の処理とそれぞれ同様であるので、その説明は省略する。

ステップＳ１５１において、信号処理部５３は、領域内のすべての画素１０１について補正データを取得したかを判定する。ステップＳ１５１において、領域内のすべての画素１０１についてまだ補正データを取得していないと判定された場合、処理はステップＳ１４１に戻され、ステップＳ１４１乃至Ｓ１５１の処理のループ処理が繰り返される。即ち、領域を構成する各画素１０１のそれぞれが順次注目画素に設定され、かかるループ処理が繰り返し実行されることで、領域を構成する全画素１０１の補正データが取得されメモリ６１に記憶される。

これにより、ステップＳ１５１において、領域内のすべての画素１０１について補正データを取得したと判定されて、補正データ取得処理は終了する。

［本発明の適用先］

ところで、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

例えば、上述した画素１０１のパターン構造は、有機ＥＬ(Electro Luminescent)デバイスを用いた自発光型のパネルのほか、FED(Field Emission Display)などのその他の自発光型のパネルに採用することもできる。

また、上述した画素１０１は、図４を参照して説明したように、２個のトランジスタ（サンプリング用トランジスタ３１と駆動用トランジスタ３２）と１個のキャパシタ（蓄積容量３３）で構成されていたが、その他の回路構成を採用することもできる。

その他の画素１０１の回路構成としては、例えば、２個のトランジスタと１個のキャパシタの構成（以下、２Ｔｒ／１Ｃ画素回路とも称する）の他に、次のような回路構成を採用できる。即ち、第１乃至第３のトランジスタを加えた、５個のトランジスタと１個のキャパシタの構成（以下、５Ｔｒ／１Ｃ画素回路とも称する）を採用することもできる。５Ｔｒ／１Ｃ画素回路を採用した画素１０１では、水平セレクタ１０３から映像信号線ＤＴＬ１０を介してサンプリング用トランジスタ３１に供給される信号電位がＶｓｉｇ固定となる。その結果、サンプリング用トランジスタ３１は駆動用トランジスタ３２への信号電位Ｖｓｉｇの供給をスイッチングする機能としてのみ動作する。また、電源線ＤＳＬ１０を介して駆動用トランジスタ３２に供給される電位が第１電位Ｖｃｃ固定となる。そして、追加された第１のトランジスタは、駆動用トランジスタ３２への第１電位Ｖｃｃの供給をスイッチングする。第２のトランジスタは、駆動用トランジスタ３２への第２電位Ｖｓｓの供給をスイッチングする。また、第３のトランジスタは、駆動用トランジスタ３２への基準電位Ｖｏｆの供給をスイッチングする。

また、その他の画素１０１の回路構成としては、２Ｔｒ／１Ｃ画素回路と５Ｔｒ／１Ｃ画素回路の中間的な回路構成を採用することもできる。即ち、４個のトランジスタと１個のキャパシタからなる構成（４Ｔｒ／１Ｃ画素回路）や、３個のトランジスタと１個のキャパシタからなる構成（３Ｔｒ／１Ｃ画素回路）を採用することもできる。４Ｔｒ／１Ｃ画素回路および３Ｔｒ／１Ｃ画素回路としては、例えば、水平セレクタ１０３からサンプリング用トランジスタ３１に供給する信号電位をＶｓｉｇとＶｏｆｓでパルス化するなどする構成を取ることができる。即ち、第３のトランジスタの１つか、または、第２および第３のトランジスタの両方を省略した構成を取ることができる。

さらに、２Ｔｒ／１Ｃ画素回路、３Ｔｒ／１Ｃ画素回路、４Ｔｒ／１Ｃ画素回路、または５Ｔｒ／１Ｃ画素回路には、有機発光材料部の容量成分を補う等の目的で、発光素子３４のアノード−カソード間に補助容量を追加してもよい。

本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本発明は、図１の表示装置１に適用できたように、各種表示装置に適用可能である。また、本発明が適用される表示装置は、様々な電子機器に入力された、若しくは、様々な電子機器内で生成した映像信号を画像若しくは映像として表示するディスプレイに適用することが可能である。ここで、様々な電子機器としては、例えば、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などが存在する。以下この様な表示装置が適用された電子機器の例を示す。

例えば、本発明は、電子機器の一例であるテレビジョン受像機に適用できる。このテレビジョン受像機は、フロントパネル、フィルターガラス等から構成される映像表示画面を含み、本発明の表示装置をその映像表示画面に用いることにより作製される。

例えば、本発明は、電子機器の一例であるノート型パーソナルコンピュータに適用できる。このノート型パーソナルコンピュータにおいて、その本体には文字等を入力するとき操作されるキーボードを含み、その本体カバーには画像を表示する表示部を含む。このノート型パーソナルコンピュータは、本発明の表示装置をその表示部に用いることにより作製される。

例えば、本発明は、電子機器の一例である携帯端末装置に適用できる。この携帯端末装置は、上部筺体と下部筺体とを有している。この携帯端末装置の状態としては、それらの２つの筺体が開いた状態と、閉じた状態とが存在する。この携帯端末装置は、上述した上側筐体と下側筐体との他、連結部（ここではヒンジ部）、ディスプレイ、サブディスプレイ、ピクチャーライト、カメラ等を含み、本発明の表示装置をそのディスプレイやサブディスプレイに用いることにより作製される。

例えば、本発明は、電子機器の一例であるデジタルビデオカメラに適用可能である。デジタルビデオカメラは、本体部、前方を向いた側面に被写体撮影用のレンズ、撮影時のスタート／ストップスイッチ、モニター等を含み、本発明の表示装置をそのモニターに用いることにより作製される。

本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。 図１の表示装置のＥＬパネルの構成例を示すブロック図である。 図２のＥＬパネルを構成する画素が発光する色の配列を示す図である。 図２のＥＬパネルを構成する画素の詳細な回路構成を示したブロック図である。 図２のＥＬパネルを構成する画素の動作の一例を説明するタイミングチャートである。 図２のＥＬパネルを構成する画素の動作の別の例を説明するタイミングチャートである。 図１の表示装置の機能的構成例であって、焼き付き補正制御を実行するために必要な表示装置の機能ブロック図である。 受光センサ３の出力電圧の関係の例を示す図である。 受光センサ３の出力電圧の、画素１０１との間の距離の依存性の関係を示す図である。 受光センサ３の受光時間と受光電流の関係を示す図である。 従来の焼き付き補正制御を説明する図である。 本発明の焼き付き補正制御手法の第１の例を説明する図である。 本発明の焼き付き補正制御手法の第１の例のうち、注目画素の輝度値の算出手法を説明する図である。 本発明の焼き付き補正制御手法の第１の例を実現するための初期データ取得処理の一例を説明するフローチャートである。 本発明が適用されるオフセット値取得処理の一例を説明するフローチャートである。 図１４の初期データ処理を行ってから所定期間経過後に実行される補正データ取得処理の一例を説明するフローチャートである。 本発明の焼き付き補正制御手法の第２の例を説明する図である。 本発明の焼き付き補正制御手法の第３の例を説明する図である。 本発明の焼き付き補正制御手法の第３の例のうち、注目画素の輝度値の算出手法を説明する図である。 本発明の焼き付き補正制御手法の第３の例を実現するための初期データ取得処理の一例を説明するフローチャートである。 図２０の初期データ処理を行ってから所定期間経過後に実行される補正データ取得処理の一例を説明するフローチャートである。 本発明の焼き付き補正制御手法の第４の例を説明する図である。 受光センサ３の受光信号（アナログ信号）の最大電圧と、そのアナログ信号がデジタル化された場合の階調数の関係を示す図である。 焼き付き補正制御の第５の例を実行するために必要な表示装置１の機能的構成例を示す機能ブロック図である。 アナログ差分回路８１の構成例を示す図である。 アナログ差分回路８１の動作例を説明する図である。 アナログ差分回路８１の動作例を説明する図である。 アナログ差分回路８１の動作例を説明する図である。 本発明の焼き付き補正制御手法の第５の例を実現するための初期データ取得処理の一例を説明するフローチャートである。 オフセット値保持処理の詳細例を説明するフローチャートである。 図２９の初期データ処理を行ってから所定期間経過後に実行される補正データ取得処理の一例を説明するフローチャートである。

符号の説明

１ 表示装置， ２ ＥＬパネル， ３ 受光センサ， ５ 制御部， ３１ サンプリング用トランジスタ， ３２ 駆動用トランジスタ， ３３ 蓄積容量， ３４ 発光素子， ５１ 増幅部， ５２ A/D変換部， ５３ 信号処理部， ６１ メモリ， ８１ アナログ差分回路 １０１ 画素

Claims (8)

1. 自発光素子により発光する画素が行列状に複数配置されているパネルと、
   前記パネルのうちの所定の領域に配置される複数の画素からの光を受光し、その受光量に応じた電圧のアナログ信号を受光信号として出力する受光センサと、
   前記受光センサから出力された前記受光信号に対してA/D変換処理を施し、その結果得られるデジタルデータを出力する変換手段と、
   前記変換手段から出力された前記デジタルデータに対する処理を施す信号処理手段と
   を備え、
   前記信号処理手段は、
   前記所定の領域内の１以上の画素からなる画素群を発光させた場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータを、オフセットデータとして取得し、
   前記所定の領域内の所定の１つの画素を注目画素として、前記注目画素を除く前記画素群の発光を維持させたまま、前記注目画素の発光輝度のみを変化させた場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータを、受光データとして取得し、
   前記受光データと前記オフセットデータの差分に基づいて、前記注目画素の輝度値を演算し、
   前記注目画素の前記輝度値に基づいて、経時劣化による輝度低下の補正データを演算し、
   その補正データに基づいて、前記注目画素に対応する映像信号を補正し、
   補正された前記映像信号を前記注目画素に供給させる
   表示装置。
2. 前記オフセットデータは、前記所定の領域内の前記画素群を所定の階調で一律に発光させた場合に前記受光センサから出力された前記受光信号が、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータである
   請求項１に記載の表示装置。
3. 前記オフセットデータは、前記所定の領域内の前記画素群を前記受光センサから遠方に配置されている画素ほど明るくなるような階調でそれぞれ発光させた場合に前記受光センサから出力された前記受光信号が、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータである
   請求項１に記載の表示装置。
4. 前記所定の領域内の前記画素群は、前記所定の領域を構成する全ての画素から構成される
   請求項１に記載の表示装置。
5. 前記所定の領域内の前記画素群は、前記所定の領域を構成する一部の画素から構成される
   請求項１に記載の表示装置。
6. 前記受光データは、前記注目画素を除く前記画素群の発光を維持させたまま、前記注目画素の輝度の階調のみを低くさせた場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータである
   請求項１に記載の表示装置。
7. 前記受光データは、前記注目画素を除く前記画素群の発光を維持させたまま、前記注目画素を消光させた場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータである
   請求項６に記載の表示装置。
8. 前記受光データは、前記注目画素を除く前記画素群の発光を維持させたまま、前記注目画素の輝度の階調のみを高くした場合に前記受光センサから出力された前記受光信号に対して、前記変換手段による前記A/D変換処理が施された結果得られるデジタルデータである
   請求項１に記載の表示装置。

Images