JP2010118472A - Method of testing connecting conditions of electronic device - Google Patents
Method of testing connecting conditions of electronic device Download PDFInfo
- Publication number
- JP2010118472A JP2010118472A JP2008290220A JP2008290220A JP2010118472A JP 2010118472 A JP2010118472 A JP 2010118472A JP 2008290220 A JP2008290220 A JP 2008290220A JP 2008290220 A JP2008290220 A JP 2008290220A JP 2010118472 A JP2010118472 A JP 2010118472A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- electronic component
- wiring board
- solder
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
Description
本発明は、電子部品の一面に配列された複数のはんだバンプと、配線基板における電子部品搭載面にはんだバンプに対応して形成された複数のランドとを接続し、配線基板に電子部品を実装してなる電子装置において、はんだバンプとランドとの接続部位の電気的な接続状態を検査する接続状態検査方法に関するものである。 The present invention connects a plurality of solder bumps arranged on one surface of an electronic component and a plurality of lands formed corresponding to the solder bumps on the electronic component mounting surface of the wiring board, and mounts the electronic component on the wiring board. The present invention relates to a connection state inspection method for inspecting an electrical connection state of a connection portion between a solder bump and a land.
従来、例えば特許文献1,2に示されるように、電子部品の一面に配列された複数のはんだバンプと、配線基板における電子部品搭載面にはんだバンプに対応して形成された複数のランドとを接続し、配線基板に電子部品を実装してなる電子装置において、はんだバンプとランドとの接続部位の電気的な接続状態を検査する方法が提案されている。
ところで、電子部品や配線基板、特に電子部品では、接続部位を形成する際の加熱処理により、反りが生じやすい。例えば電子部品は、半導体チップが再配線基板(所謂インターポーザ)に実装され、チップの周囲が樹脂によって封止されるとともに、再配線基板におけるチップ実装面の裏面にはんだボールなどのはんだバンプが配列されたものであり、例えば封止樹脂と再配線基板とで線膨張係数が異なるからである。このように、隣接する部材の線膨張係数の違いにより、反りが生じる。 By the way, in an electronic component or a wiring board, in particular, an electronic component, warping is likely to occur due to heat treatment when forming a connection site. For example, in an electronic component, a semiconductor chip is mounted on a rewiring board (so-called interposer), the periphery of the chip is sealed with resin, and solder bumps such as solder balls are arranged on the back surface of the chip mounting surface of the rewiring board. This is because, for example, the linear expansion coefficient is different between the sealing resin and the rewiring board. In this way, warping occurs due to the difference in linear expansion coefficient between adjacent members.
従来は、反りの生じやすい箇所に検査用のはんだバンプと検査用のランドを設け、これらからなる検査用の接続部位(他の接続部位とは電気的に接続されず、電気的な接続機能を提供しない接続部位)の導通状態を検査することで、全ての接続部位の電気的な接続状態を保障するようにしていた。この検査方法では、検査用はんだバンプと検査用ランド(該ランドの表面にはんだペーストが配置される場合には、はんだペースト由来のはんだ)とがオープン状態(非接触状態)であれば、接続不良であることを容易に検出することができる。 Conventionally, an inspection solder bump and an inspection land are provided at a place where warpage is likely to occur, and an inspection connection portion made of these (not connected electrically to other connection portions but having an electrical connection function) The electrical connection state of all the connection parts was ensured by inspecting the conduction state of the connection part (not provided). In this inspection method, if the inspection solder bump and the inspection land (the solder paste is disposed on the surface of the land) are in an open state (non-contact state), the connection is poor. It can be easily detected.
しかしながら、接続不良としては、オープン不良以外にも、所謂不濡れ不良も起こりうる。不濡れ不良とは、はんだバンプとランド(又ははんだペースト)の接続部位のうち、少なくとも一部が接合状態になく(金属結合を形成しておらず)、接触状態にあるものである。本発明者が精査したところ、このような不濡れ不良では、接触部位の少なくとも一部で電気的な導通が確保されており、検査用の接続部位の導通状態、ひいては抵抗値を単に測定しただけでは、不良が生じているか否かを判別できない恐れがあることが明らかとなった。特に、接続部位の一部が接合状態にある場合には、抵抗値の測定によっても良否の判別が困難となる。なお、このような不濡れ不良は、温度サイクル負荷などによって短時間でオープンに至る恐れがあり、好ましいものではない。 However, as a connection failure, in addition to an open failure, a so-called non-wetting failure may occur. The non-wetting defect means that at least a part of the connection portion between the solder bump and the land (or solder paste) is not in a joined state (no metal bond is formed) and is in a contact state. When the present inventor has scrutinized, in such non-wetting failure, electrical continuity is ensured in at least a part of the contact part, and the continuity state of the connection part for inspection, and thus the resistance value is simply measured. Then, it became clear that it might be impossible to determine whether or not a defect occurred. In particular, when a part of the connection site is in a joined state, it is difficult to determine whether the connection is good or not by measuring the resistance value. Such a non-wetting defect is not preferable because it may open in a short time due to a temperature cycle load or the like.
そこで、本発明は上記問題点に鑑み、オープン不良だけでなく、不濡れ不良も精度良く検出することができる電子装置の接続状態検査方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an electronic device connection state inspection method capable of accurately detecting not only open defects but also non-wetting defects.
上記した目的を達成するために、請求項1に記載の発明は、電子部品の一面に配列された複数のはんだバンプと、はんだバンプに対応して配線基板における電子部品搭載面に形成された複数のランドとを接続し、配線基板の上方に電子部品を実装してなる電子装置において、はんだバンプとランドとの接続部位の電気的な接続状態を検査する接続状態検査方法であって、接続部位として、電子部品の一面にはんだバンプに隣接して形成された検査用はんだバンプと、検査用はんだバンプに対応して配線基板に形成された検査用ランドからなり、電気的な接続機能を提供しない検査用の接続部位を含み、電子部品及び配線基板の少なくとも一方に、上記検査用接続部位における電子部品と配線基板とが離反する方向の外力を印加した状態で、検査用の接続部位の抵抗値を測定することを特徴とする。 In order to achieve the above object, the invention described in claim 1 includes a plurality of solder bumps arranged on one surface of an electronic component and a plurality of solder bumps formed on the electronic component mounting surface of the wiring board corresponding to the solder bump. A connection state inspection method for inspecting an electrical connection state of a connection part between a solder bump and a land in an electronic device in which an electronic component is mounted on a wiring board and an electronic component is mounted on the wiring board, As described above, it consists of an inspection solder bump formed adjacent to the solder bump on one surface of the electronic component and an inspection land formed on the wiring board corresponding to the inspection solder bump, and does not provide an electrical connection function. The test is performed with an external force applied in a direction in which the electronic component and the wiring board at the inspection connecting part are separated from each other at least one of the electronic component and the wiring board. And measuring the resistance of the connection site of use.
本発明によれば、検査用接続部位が、少なくとも一部が接触による導通が確保された不濡れ不良となっている場合、上記外力の印加により、検査用はんだバンプと検査用ランドとの接触面積を少なからず減少させ、ひいては外力印加前と比べて抵抗値を少なからず増加させることができる。したがって、不濡れ不良を従来よりも精度良く検出することができる。また、上記方法によれば、抵抗値の測定によってオープン不良も検出することができる。 According to the present invention, when the connection part for inspection has a non-wetting defect in which conduction by contact is ensured at least partly, the contact area between the inspection solder bump and the inspection land is applied by applying the external force. As a result, the resistance value can be decreased and the resistance value can be increased as compared with before the external force is applied. Therefore, the non-wetting defect can be detected with higher accuracy than before. Further, according to the above method, an open defect can also be detected by measuring the resistance value.
なお、外力の印加状態で測定した抵抗値を、所定公差を有する基準値と比較することで、不濡れ不良やオープン不良を検出することもできる。しかしながら、好ましくは請求項2に記載のように、外力の印加前の状態において、検査用接続部位の抵抗値を測定しておき、該抵抗値を外力印加状態での抵抗値と比較すると良い。上記したように、不濡れ不良の場合には、外力の印加前と印加状態とで抵抗値が変動する。したがって、抵抗値に変動がある場合、検査用接続部位が不濡れ不良であると判定することができる。 In addition, a non-wetting defect and an open defect can be detected by comparing the resistance value measured with an external force applied with a reference value having a predetermined tolerance. However, preferably, as described in claim 2, it is preferable to measure the resistance value of the connection part for inspection in a state before the external force is applied and compare the resistance value with the resistance value in the external force applied state. As described above, in the case of non-wetting failure, the resistance value varies before and after the application of external force. Therefore, when the resistance value varies, it can be determined that the inspection connection part is non-wetting.
請求項3に記載のように、検査用はんだバンプが、電子部品の一面における周縁領域及び中央領域の少なくとも一方に形成された構成を適用すると良い。電子部品や配線基板の反りは、一般的に相手方に対して中央領域を凸とするか凹とする反りである。したがって、上記配置によれば、検査用接続部位が、電子部品と配線基板との対向距離が最も長い部位となり、検査用接続部位が接合状態である場合には、全ての接続部位が接合状態であると判断することができる。なお、中央領域とは、電子部品の一面における検査用はんだバンプを含むはんだバンプの形成領域のうち、該形成領域の中心を含む所定の一部領域を指す。 A configuration in which the solder bump for inspection is formed in at least one of the peripheral region and the central region on one surface of the electronic component may be applied. A warp of an electronic component or a wiring board is generally a warp in which a central region is convex or concave with respect to a counterpart. Therefore, according to the above arrangement, when the connection part for inspection is the part where the facing distance between the electronic component and the wiring board is the longest, and the connection part for inspection is in the joined state, all the connected parts are in the joined state. It can be judged that there is. The central area refers to a predetermined partial area including the center of the formation area of the solder bump including the inspection solder bump on one surface of the electronic component.
例えば請求項4に記載のように、電子部品が配線基板に対して中央領域を凸として反る場合、検査用はんだバンプを、電子部品の一面における周縁領域に形成しておけば良い。そして、配線基板の電子部品搭載面における電子部品搭載部位を除く部位に、検査用ランドと電気的に接続された検査用パッドを形成しておけば、テスタの端子を検査用パッドに接触させることで、配線基板に下方の外力を印加しつつ検査用の接続部位の抵抗値を測定することができる。この場合、テスタにより、外力の印加と抵抗値測定とを一括で行うことができる。したがって、検査の手順や装置構成を簡素化することができる。 For example, as described in claim 4, when the electronic component warps with the central region protruding from the wiring board, the inspection solder bumps may be formed in the peripheral region on one surface of the electronic component. Then, if a test pad that is electrically connected to the test land is formed on a part other than the part on the electronic component mounting surface of the wiring board, the tester terminal can be brought into contact with the test pad. Thus, the resistance value of the connection part for inspection can be measured while applying a downward external force to the wiring board. In this case, application of external force and measurement of resistance value can be performed at once by a tester. Therefore, the inspection procedure and the apparatus configuration can be simplified.
また、請求項5に記載のように、電子部品が配線基板に対して中央領域を凹として反る場合、検査用はんだバンプを、電子部品の一面における中央領域に形成しておけば良い。そして、配線基板の電子部品搭載面の裏面における、電子部品搭載部位に対応する部位を除く部位に、検査用ランドと電気的に接続された検査用パッドを形成しておけば、テスタの端子を検査用パッドに接触させることで、配線基板に上方の外力を印加しつつ検査用の接続部位の抵抗値を測定することができる。この場合も、テスタにより、外力の印加と抵抗値測定とを一括で行うことができる。したがって、検査の手順や装置構成を簡素化することができる。 Further, as described in claim 5, when the electronic component warps with the central region being concave with respect to the wiring board, the inspection solder bumps may be formed in the central region on one surface of the electronic component. Then, if a test pad electrically connected to the test land is formed on the back side of the electronic component mounting surface of the wiring board except for the part corresponding to the electronic component mounting part, the terminal of the tester is connected. By making contact with the inspection pad, it is possible to measure the resistance value of the connection portion for inspection while applying an upward external force to the wiring board. Also in this case, application of external force and resistance value measurement can be performed at once by the tester. Therefore, the inspection procedure and the apparatus configuration can be simplified.
請求項6に記載のように、電子部品に、検査用はんだバンプを互いに離間して複数形成しておき、検査用はんだバンプに対応した各接続部位について、順次抵抗値を測定すると良い。これによれば反り方が不均一であっても、不濡れ不良などの接続不良を検出することができ、全ての接続部位の接合状態を保障する信頼度を高めることができる。例えば検査用はんだバンプを含むはんだバンプが、平面矩形の外周をもって格子状に配置された場合、周縁領域の4隅に検査用はんだバンプを形成しておき、4隅の検査用接続部位について順次抵抗値を測定すればよい。 According to a sixth aspect of the present invention, it is preferable that a plurality of inspection solder bumps are formed apart from each other on the electronic component, and the resistance value is sequentially measured for each connection portion corresponding to the inspection solder bump. According to this, even if the warping is not uniform, it is possible to detect a connection failure such as a non-wetting failure, and it is possible to increase the reliability with which the joining state of all the connection parts is ensured. For example, when solder bumps including inspection solder bumps are arranged in a grid shape with a flat rectangular outer periphery, inspection solder bumps are formed at the four corners of the peripheral region, and resistance is sequentially applied to the inspection connection portions at the four corners. What is necessary is just to measure a value.
次に、請求項7に記載の発明は、電子部品の一面に配列された複数のはんだバンプと、はんだバンプに対応して配線基板における電子部品搭載面に形成された複数のランドとを接続し、配線基板に電子部品を実装してなる電子装置において、はんだバンプとランドとの接続部位の電気的な接続状態を検査する接続状態検査方法であって、接続部位として、電子部品の一面にはんだバンプに隣接して形成された検査用はんだバンプと、検査用はんだバンプに対応して配線基板に形成された検査用ランドからなり、電気的な接続機能を提供しない検査用の接続部位を含み、電子部品と配線基板との線膨張係数差により、検査用の接続部位における電子部品と配線基板とが離反する方向に、電子部品及び配線基板の少なくとも一方が変形すべく周囲温度を室温から変化させ、変化させた温度状態で、検査用の接続部位の抵抗値を測定することを特徴とする。 Next, the invention according to claim 7 connects the plurality of solder bumps arranged on one surface of the electronic component and the plurality of lands formed on the electronic component mounting surface of the wiring board corresponding to the solder bump. A connection state inspection method for inspecting an electrical connection state of a connection portion between a solder bump and a land in an electronic device in which an electronic component is mounted on a wiring board, wherein the solder is applied to one surface of the electronic component as the connection portion. It consists of inspection solder bumps formed adjacent to the bumps and inspection lands formed on the wiring board corresponding to the inspection solder bumps, including a connection part for inspection that does not provide an electrical connection function, Due to the difference in coefficient of linear expansion between the electronic component and the wiring board, at least one of the electronic component and the wiring board is deformed in a direction in which the electronic component and the wiring board are separated from each other at the inspection connection site Degree is varied from room temperature while being changed, and measuring the resistance of the connecting portion for inspection.
本発明では、電子部品と配線基板との線膨張係数差に基づいて反りを増大させる方向に周囲温度を変化させるので、検査用はんだバンプと検査用ランドとの接触面積を少なからず減少させ、ひいては外力印加前と比べて抵抗値を少なからず増加させることができる。したがって、不濡れ不良を従来よりも精度良く検出することができる。また、上記方法によれば、抵抗値の測定によってオープン不良も検出することができる。 In the present invention, since the ambient temperature is changed in the direction of increasing the warp based on the difference in linear expansion coefficient between the electronic component and the wiring board, the contact area between the solder bump for inspection and the inspection land is reduced to some extent, and consequently The resistance value can be increased not less than before the external force is applied. Therefore, the non-wetting defect can be detected with higher accuracy than before. Further, according to the above method, an open defect can also be detected by measuring the resistance value.
なお、周囲温度を変化させた状態で測定した抵抗値を、所定公差を有する基準値と比較することで、不濡れ不良やオープン不良を検出することもできる。しかしながら、好ましくは請求項8に記載のように、周囲温度を変化させる前(室温)の状態で検査用接続部位の抵抗値を測定しておき、該抵抗値を周囲温度変化状態での抵抗値と比較すると良い。上記したように、不濡れ不良の場合には、周囲温度変化前(室温)と変化させた状態とで抵抗値が変動する。したがって、抵抗値に変動がある場合、検査用接続部位が不濡れ不良であると判定することができる。 In addition, a non-wetting defect or an open defect can be detected by comparing the resistance value measured with the ambient temperature changed with a reference value having a predetermined tolerance. However, preferably, as described in claim 8, the resistance value of the connection part for inspection is measured in a state before changing the ambient temperature (room temperature), and the resistance value in the state of changing the ambient temperature is measured. Compared with. As described above, in the case of non-wetting failure, the resistance value varies between before the ambient temperature change (room temperature) and when it is changed. Therefore, when the resistance value varies, it can be determined that the inspection connection part is non-wetting.
請求項9に記載の発明は、その作用効果が請求項3に記載の発明の作用効果と同じであるので、その記載を省略する。 Since the effect of the invention according to claim 9 is the same as that of the invention according to claim 3, the description is omitted.
例えば請求項10に記載のように、電子部品が配線基板に対して中央領域を凸として反る場合、検査用はんだバンプを、電子部品の一面における周縁領域に形成しておけば良い。そして、周囲温度を室温よりも上げた状態で、検査用の接続部位の抵抗値を測定すれば良い。また、請求項11に記載のように、電子部品が配線基板に対して中央領域を凹として反る場合、検査用はんだバンプを、電子部品の一面における中央領域に形成しておけば良い。そして、周囲温度を室温よりも下げた状態で、検査用の接続部位の抵抗値を測定すれば良い。いずれの場合も、検査用接続部位において電子部品が配線基板と離反する方向、換言すれば反りが増大する方向に、線膨張係数差による応力が作用する。したがって、不濡れを精度良く検出することができる。
For example, as described in
次に請求項12に記載の発明は、電子部品の一面に配列された複数のはんだバンプと、はんだバンプに対応して配線基板における電子部品の搭載面に形成された複数のランドとを接続し、配線基板に電子部品を実装してなる電子装置において、はんだバンプとランドとの接続部位の電気的な接続状態を検査する接続状態検査方法であって、接続部位として、電子部品の一面にはんだバンプに隣接して形成された検査用はんだバンプと、検査用はんだバンプに対応して配線基板に形成された検査用ランドからなり、電気的な接続機能を提供しない検査用の接続部位を含み、電子部品及び配線基板の少なくとも一方を所定時間継続して振動させつつ、この振動期間において検査用の接続部位の抵抗値をモニターすることを特徴とする。
Next, the invention described in
上記したように、不濡れ不良とは、接合ではなく接触により接続部位の少なくとも一部が導通状態にある不良である。本発明では、電子部品及び配線基板の少なくとも一方を所定時間継続して振動させるので、該振動により、不濡れ状態にある検査用はんだバンプと検査用ランドとの接触面積(接触状態)を変化させることができる。したがって、振動期間において検査用接続部位の抵抗値をモニターすることで、抵抗値の変動がある場合には、検査用接続部位が不濡れ不良であると判定することができる。また、上記方法によれば、抵抗値によってオープン不良も検出することができる。 As described above, the non-wetting defect is a defect in which at least a part of the connection portion is in a conductive state by contact instead of joining. In the present invention, at least one of the electronic component and the wiring board is vibrated continuously for a predetermined time, so that the vibration changes the contact area (contact state) between the non-wetting test solder bump and the test land. be able to. Therefore, by monitoring the resistance value of the inspection connection part during the vibration period, if the resistance value varies, it can be determined that the inspection connection part is non-wetting. Further, according to the above method, an open defect can also be detected by the resistance value.
なお、請求項13に記載のように、ランド及び検査用ランドとして、ランド及び検査用ランドにおける配線基板対向面の裏面に配置されたはんだペーストを含んでも良い。この場合、はんだペーストを介して、ランド及び検査用ランドが、対応するはんだバンプ及び検査用はんだバンプと接することとなる。それ以外にも、はんだペーストを有さず、ランド及び検査用ランドが、対応するはんだバンプ及び検査用はんだバンプと直接的に接する構成としても良い。 According to a thirteenth aspect of the present invention, the lands and the inspection lands may include solder paste disposed on the back surface of the land and the inspection lands facing the wiring board. In this case, the land and the inspection land come into contact with the corresponding solder bump and inspection solder bump through the solder paste. In addition to this, a configuration may be adopted in which the solder paste is not provided, and the land and the inspection land are in direct contact with the corresponding solder bump and the inspection solder bump.
なお、不濡れ不良の一因としては、はんだバンプとはんだペーストをお互いに濡れ状態とするためのフラックス(清浄剤)の不足による酸化膜の部分的な残りが考えられる。なお、残った酸化膜はその厚さが不均一であり、接続部位において部分的に残るため、接触部位の少なくとも一部が電気的に導通状態となるものと考えられる。そこで、請求項14に記載のように、検査用ランド上のはんだペーストの量を、ランド上のはんだペーストの量よりも少なくすると良い。はんだペースト中にはフラックスが含まれているので、上記によれば、検査用の接続部位において、その他の接続部位よりもはんだペースト中のフラックスを少なくし、これにより不濡れ不良を生じやすくすることができる。これにより、不濡れ不良の検出精度を高めることができる。
One possible cause of non-wetting failure is a partial remaining of the oxide film due to a lack of flux (cleaning agent) for making the solder bump and the solder paste wet with each other. Note that the remaining oxide film has a non-uniform thickness and partially remains at the connection site, so that at least a part of the contact site is considered to be in an electrically conductive state. Therefore, as described in
以下、本発明の実施形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係る電子装置の概略構成を示す断面図である。図2は、電子部品の概略構成を示す断面図である。図3は、配線基板の概略構成を示す平面図であり、便宜上、レジスト及びはんだペーストを省略している。図4は、図3のIV−IV線に沿う断面図である。図5は、配線基板にはんだペーストを塗布する際のスクリーンの概略構成を示す平面図である。図6は、電子装置の電気的な接続状態を検査する検査方法を示す断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view illustrating a schematic configuration of the electronic device according to the first embodiment. FIG. 2 is a cross-sectional view showing a schematic configuration of the electronic component. FIG. 3 is a plan view showing a schematic configuration of the wiring board, in which resist and solder paste are omitted for convenience. 4 is a cross-sectional view taken along line IV-IV in FIG. FIG. 5 is a plan view showing a schematic configuration of a screen when a solder paste is applied to the wiring board. FIG. 6 is a cross-sectional view illustrating an inspection method for inspecting an electrical connection state of an electronic device.
図1に示すように、電子装置100は、電子部品10と配線基板20とが、接続部位としてのはんだ接続部30を介して、機械的及び電気的に接続されてなるものである。
As shown in FIG. 1, an
電子部品10は、図2に示すように、半導体チップ11が、再配線基板12の一面12a(以下、単にチップ搭載面12aと示す)上に固定され、再配線基板12におけるチップ搭載面12aの裏面12b側に、複数のはんだバンプ13が形成された構成となっている。
As shown in FIG. 2, the
半導体チップ11は、例えば、単結晶シリコンからなる半導体基板、不純物の拡散などにより該半導体基板に構成された素子、及び半導体基板上に形成された配線層を有しており、これらによって論理回路、記憶回路、A/D変換回路、増幅回路、或いはこれらの混合回路等が構成されている。本実施形態では、平面略矩形状の半導体チップ11が再配線基板12のチップ搭載面12aに接着固定されており、半導体チップ11における再配線基板12との対向面の裏面に、図示しない電極パッドが複数形成されている。
The
再配線基板12は、所謂インターポーザであり、樹脂やセラミックスを主原料とする基材に、銅などの導電材料からなる配線パターンを多層に配置して構成されている。再配線基板12のチップ搭載面12aには複数のランド14が形成されており、これらランド14は、半導体チップ11の電極パッドと電気的に接続されている。本実施形態では、複数のランド14が、平面略矩形状の再配線基板12のチップ搭載面12aにおけるチップ搭載領域を囲む周辺領域に、平面略矩形状の半導体チップ11の各辺に沿って配列されている。そして、ワイヤ15を介して半導体チップ11の電極パッドと電気的に接続されている。
The rewiring
一方、再配線基板12の裏面12bにも、複数のランド16が形成されている。複数のランド16は、格子状に配列されており、電気的な接続機能を果たすランド16aと検査用のランド16b(以下、単に検査用ランド16bと示す)を含んでいる。ランド16aは、再配線基板12に形成された配線(図示略)を介して、チップ搭載面12aに形成されたランド14と電気的に接続されている。本実施形態では、全てのランド16で、外周が円形状であり同一径のランドを採用しており、ランド16の配置領域として、図3に示す配線基板20のランド22に対応し、ランド16が環状に配列された環状領域と、該環状領域内に隙間をもって配列された矩形状の内領域とを有している。ランド16の内領域は、9つのランド16aによって平面略正方形となっており、ランド16の環状領域は、3列(3段)のランド16によって矩形環状となっている。そして、環状領域における最外周の4隅に、検査用ランド16bが各1個配置され、それ以外にはランド16aが配置されている。また、検査用ランド16bは、再配線基板12に形成された配線のうち、GND電位とされた配線と電気的に接続されている。すなわち、電子装置100において、検査用ランド16bは、GND電位に固定された他のランド16a及びはんだバンプ13aを介して、配線基板20に形成されたGNDパターンと電気的に接続されている。
On the other hand, a plurality of
そして、各ランド16上には、はんだバンプ13が形成されている。すなわち、再配線基板12の裏面12bには、はんだバンプ13が、ランド16に対応して格子状に形成されている。ここで、はんだバンプ13のうち、電気的な接続機能を提供するランド16a上の位置するものをはんだバンプ13aとし、検査用ランド16b上に位置するものを検査用のはんだバンプ13b(以下、単に検査用はんだバンプ13bと示す)とする。本実施形態では、はんだバンプ13として、錫(Sn)―銀(Ag)組成のはんだ材を用いて球状(ボール状)に形成されたはんだボールを採用している。また、はんだバンプ13aと検査用はんだバンプ13bの外形サイズを略等しい、すなわち全てのはんだバンプ13を同一形状及び大きさとしている。
A
このように、電子部品10は、所謂BGA(Ball Grid Array)型の電子部品となっている。このようなBGA型の電子部品10は、例えば、携帯電話などの携帯情報端末機器やメモリモジュール、CPUモジュールなどの電子装置に用いられる。
Thus, the
なお、半導体チップ11及びワイヤ15は、再配線基板12のチップ搭載面12a側に形成された封止樹脂17によって封止されている。なお、封止樹脂17の構成材料としては、フェノール系硬化剤やシリコーンゴム及びフィラーが添加されたエポキシ系の樹脂などの周知の材料を採用することができる。また、図2に示す符号18は、レジストである。
The
次に、配線基板20は、樹脂やセラミックスを主原料とする基材21に、銅などの導電材料からなる配線パターンを配置して構成されている。本実施形態では、エポキシ樹脂を主材とする基材21に銅からなる配線パターンが多層に配置されて、多層構造の配線基板20が構成されている。図3及び図4に示すように、配線基板20(基材21)の一面20a(以下、単に電子部品搭載面20aと示す)には、配線パターンの端部として、複数のランド22が形成されている。ランド22は、電子部品10を構成する再配線基板12の裏面12bに形成された複数のランド16(複数のはんだバンプ13)に対応して形成されている。複数のランド22は、電気的な接続機能を果たすランド22aと、電気的な接続機能を提供しない検査用のランド22b(以下、単に検査用ランド22bと示す)を含んでいる。本実施形態では、全てのランド22で、平面円形で同一径のランドを採用しており、図3に示すように、ランド22の配置領域として、ランド22が環状に配列された環状領域と、該環状領域内に隙間をもって配列された矩形状の内領域とを有している。ランド22の内領域は、9つのランド22aによって平面略正方形となっており、ランド22の環状領域は、3列(3段)のランド22によって矩形環状となっている。そして、環状領域における最外周の4隅に、検査用ランド22bが各1個配置され、それ以外にはランド22aが配置されている。
Next, the
また、配線基板20の電子部品搭載面20aには、ランド22以外にも、テスタによる電気的な検査を行うための検査用パッド23,24が形成されている。これら検査用パッド23,24は、電子部品搭載面20aにおける電子部品搭載領域10a(図3に破線で囲む領域)の外側に形成されている。本実施形態では、検査用パッド23が、各検査用ランド22bに対して、平面略矩環状のランド22の環状領域における対角方向外側に形成されており、電子部品搭載面20aに形成された配線部25(図3に示す例では配線パターン)を介して、対応する検査用ランド22bと電気的に接続されている。すなわち、4隅に形成された4つの検査用ランド22bそれぞれに対し、対角方向外側に検査用パッド23が形成されている。一方、検査用パッド24は、平面略矩環状のランド22の環状領域における対向する2辺の中央外側に、それぞれ1個形成されている。そして、ビアホール内に導電材料が埋め込まれてなる図示しない接続ビアや配線パターンなどを介して、配線基板20(基材21)の内部に配置されたベタ状のGNDパターンと電気的に接続されている。すなわち、検査用パッド24は、GNDパターン及びはんだ接続部30aを介して、電子部品10の検査用ランド16b(検査用はんだバンプ13b)と電気的に接続されている。なお、図1及び図6では、検査用ランド16bと検査用パッド24が電気的に接続され、GND電位とされた状態を簡略化して図示している。
In addition to the
そして、各ランド22上には、はんだペースト26が配置されている。ここで、はんだペースト26のうち、電気的な接続機能を提供するランド22a上の位置するものをはんだペースト26aとし、検査用ランド22b上に位置するものを検査用のはんだペースト26b(以下、単に検査用はんだペースト26bと示す)とする。本実施形態では、はんだペースト26として、はんだバンプ13同様Sn−Ag組成のはんだ粒子、樹脂バインダー、溶剤、フラックス、無機フリットなどが混練されて所定粘度に調整されてなるはんだペーストを採用している。
A
また、本実施形態では、図4に示すように、検査用はんだペースト26bのほうが、はんだペースト26aよりもランド22上の載り量が少なくなっている。より詳しくは、高さが低く、幅が狭くなっている。換言すれば、検査用はんだペースト26bのほうが、はんだペースト26aよりもフラックス量が少なくなっている。このように、はんだペースト26の載り量を調整する方法としては、例えば図5に示すように、スクリーン101(メタルマスク)の開口度(オープニング)を調整する方法がある。本実施形態では、検査用はんだペースト26b側の開口部102bの大きさ(開口面積)を、はんだペースト26a側の開口部102aの大きさよりも小さくしている。スクリーン印刷時にこのスクリーン101を用いると、開口面積の違いにより検査用はんだペースト26bの幅が狭くなる。また、はんだペースト26の抜けが開口部102aよりも開口部102b側で劣るため、高さも低くなる。したがって、一度のスクリーン印刷にて、載り量の異なるはんだペースト26aと検査用はんだペースト26bを形成することができる。なお、検査用はんだペースト26bの高さは、加熱処理前の電子部品10と配線基板20との位置決め状態で、対応する検査用はんだバンプ13bに接する高さとなっている。また、図4に示す符号27は、レジストである。
Further, in the present embodiment, as shown in FIG. 4, the
そして、電子部品10のランド16と、対応する配線基板20のランド22を対向させた状態、すなわち、はんだバンプ13とはんだペースト26とを互いに接触させた状態で、加熱処理(リフロー)を行うことで、図1に示す電子装置100が構成されている。すなわち、はんだ接続部30は、はんだバンプ13とはんだペースト26によって構成されている。なお、はんだ接続部30のうち、ランド16a,22a間を電気的に接続するものをはんだ接続部30aとし、検査用ランド16b,22b間を電気的に接続するものを検査用はんだ接続部30bとする。
Then, heat treatment (reflow) is performed in a state where the
次に、電子装置100の製造方法について説明する。先ず、上記構成の電子部品10及び配線基板20を準備する。そして、お互いに対応するランド16,22同士が対向し、はんだバンプ13がはんだペースト26と接触するように、電子部品10を配線基板20の電子部品搭載面20a上に位置決め載置する。
Next, a method for manufacturing the
次いで、電子部品10が搭載された配線基板20をリフロー炉(図示せず)に搬送し、これらに加熱処理を施す。この加熱処理では、はんだバンプ13及びはんだペースト26のはんだ粒子を溶融し、冷却固化することで、はんだ接続部30を形成する。このとき、はんだバンプ13とはんだペースト26が互いに混ざり合って金属結合を形成、すなわち接合すれば、電子部品10が配線基板20に対し、電気的且つ機械的に接続されることとなる。以上の工程を経ることで、電子装置100が形成される。
Next, the
次に、本実施形態に係る電子装置100の接続状態検査方法について説明する。上記した電子装置100を形成する場合、電子部品10や配線基板20、特に電子部品10では、はんだ接続部30を形成する際の加熱処理により、反りが生じやすい。電子部品10は、半導体チップ11、再配線基板12、封止樹脂17など構成要素が多く、通常それぞれの線膨張係数が異なる。また、電子部品10と配線基板20とでも線膨張係数が異なる。このように互いに隣接する部材間で線膨張係数が異なると、例えば膨張量が隣接する部材で異なるため、加熱処理の過程で反りが生じる。本実施形態では、加熱処理により、再配線基板12や封止樹脂17が膨張し、これらの線膨張係数の違いから、電子部品10に配線基板20に対して中央を凸とする反りが生じる。また、加熱後の冷却時に収縮することで反りが低減されるものの、図1に示すように、電子装置100の状態で、電子部品10に配線基板20に対して中央を凸とする反りが残っている。
Next, a connection state inspection method for the
このように加熱時の膨張によって反りが生じる場合、はんだバンプ13とはんだペースト26とが溶融して互いに混ざり合うまでに、はんだバンプ13とはんだペースト26が互いに離間した状態となることもある。この場合、冷却後もはんだバンプ13とはんだペースト26が互いに離間しているとオープン不良となる。一方、加熱後の冷却により、例えば再配線基板12などが収縮して反りが低減され、はんだバンプ13とはんだペースト26が互いに混ざり合わずに固化した状態で接触すると、接触による導通状態が確保された不濡れ不良となる。この不濡れ不良では、はんだバンプ13とはんだペースト26の接触部位において、少なくとも一部に表面酸化膜の薄い(又は存在しない)部位が存在することにより、接触部位での導通状態が確保されるものと考えられる。
When warping occurs due to expansion during heating as described above, the
また、はんだバンプ13やはんだペースト26の表面の酸化膜を除去するフラックスが不足することで、はんだバンプ13とはんだペースト26との接触部位の一部のみが接合状態となり、残りが接触のみの状態となって、不濡れ不良となることも考えられる。この場合も、はんだバンプ13とはんだペースト26の接触部位において、少なくとも一部に表面酸化膜の薄い(又は存在しない)部位が存在することにより、接触部位(接合部位を除く)での導通状態が確保されるものと考えられる。このような不濡れ不良は、特に加熱時の膨張によって反りが生じることで、はんだバンプ13とはんだペースト26との接触面積が減少し、これにより接触部位でのフラックス量が不足することで生じやすくなるものと考えられる。
Further, since the flux for removing the oxide film on the surface of the
なお、不濡れ不良において、接触部位(接合部位を除く)の少なくとも一部で電気的な導通が確保される点は、本発明者によって確認されている。すなわち、検査用はんだ接続部30bの導通状態、ひいては抵抗値を単に測定しただけでは、不濡れ不良が生じているか否かを判別できない恐れがある。特に、検査用はんだ接続部30bの一部が接合状態にある場合には、抵抗値の測定によっても不濡れ不良であるか否かを判定するのが困難である。
In addition, in the non-wetting failure, it has been confirmed by the present inventor that electrical continuity is ensured in at least a part of the contact part (excluding the joining part). That is, it may not be possible to determine whether or not a non-wetting defect has occurred by simply measuring the conduction state of the inspection
そこで、本実施形態では、電子部品10及び配線基板20の少なくとも一方に、検査用はんだ接続部30bにおける電子部品10と配線基板20とが離反する方向の外力を印加し、この外力印加状態で、検査用はんだ接続部30bの抵抗値を測定するようにしている。具体的には、両検査用パッド23,24にテスタ103の端子103a,103bを当接することで、検査用ランド16b,22b間の検査用はんだ接続部30bの抵抗値を測定するようにしている。
Therefore, in the present embodiment, an external force is applied to at least one of the
このように外力を印加するので、検査用はんだ接続部30bが不濡れ不良となっている場合、検査用はんだバンプ13bと検査用はんだペースト26bとの接触部位(接合部位を除く)の面積を少なからず減少させ、ひいては外力印加前の状態に比べて抵抗値を少なからず増加させることができる。これにより、不濡れ不良を従来よりも精度良く検出することができる。また、抵抗値を測定するので、非接触状態であるオープン不良も検出することができる。
Since the external force is applied in this manner, when the inspection
なお、外力の印加状態で測定した抵抗値を、所定公差を有する基準値と比較することで、不濡れ不良やオープン不良を検出することもできる。しかしながら、本実施形態では、外力印加前の状態で検査用はんだ接続部30bの抵抗値を測定し、その後、外力印加状態で測定した検査用はんだ接続部30bの抵抗値を、先の抵抗値と比較することで、不濡れ不良の有無を判別するようにしている。これによれば、外力の印加前と印加状態とでの抵抗値の変動の有無により、不濡れ不良の有無を判別することができる。したがって、所定公差を有する基準値と比較に比べて、より精度良く不濡れ不良を検出することができる。
In addition, a non-wetting defect and an open defect can be detected by comparing the resistance value measured with an external force applied with a reference value having a predetermined tolerance. However, in the present embodiment, the resistance value of the inspection
また、本実施形態では、加熱処理により、電子部品10が配線基板20に対して中央領域を凸として反るため、検査用ランド16b(及び検査用はんだバンプ13b)を、再配線基板12の裏面12bにおけるランド配置領域のうちの周縁領域としての最外周であって、4隅に形成されている。また、配線基板20の電子部品搭載面20aにおける電子部品搭載領域10aを除く部位に、検査用ランド22bと電気的に接続された検査用パッド23が形成されている。より詳しくは、4隅に形成された各検査用ランド22bに対して、平面略矩環状のランド22の環状領域における対角方向外側に、検査用パッド23がそれぞれ形成されている。
In the present embodiment, the
したがって、図6に示すように、テスタ103の一方の端子103aを検査用パッド23に接触させることで、配線基板20における電子部品搭載面20aに下向きの外力を印加しつつ、検査用はんだ接続部30bの抵抗値を測定することができる。なお、外力を印加する際には、電子部品10を固定するか、配線基板20の裏面における電子部品搭載領域10aの少なくとも一部を固定するなどすると良い。この場合、テスタ103により、外力の印加と抵抗値測定とを同時に行うことができるので、検査の手順や装置構成を簡素化することができる。なお、本実施形態では、テスタ103の端子103bが接触される検査用パッド24も、配線基板20の電子部品搭載面20aにおける電子部品搭載領域10aを除く部位に、形成されている。なお、本実施形態では、2つの検査用パッド23に対して1つの検査用パッド24が形成されている。
Therefore, as shown in FIG. 6, by bringing one
また、本実施形態では、はんだ接続部30として、4つの検査用はんだ接続部30bが互いに離間して構成されている。そして、各検査用はんだ接続部30bの抵抗値を順次測定するようにしている。これによれば電子部品10の反り、4つの検査用はんだ接続部30bの部位で不均一であっても、不濡れ不良などの接続不良を検出することができる。すなわち、全てのはんだ接続部30の接合状態を保障する信頼度を高めることができる。
In the present embodiment, as the
また、本実施形態では、検査用ランド22b上の検査用はんだペースト26bの量を、ランド22a上のはんだペースト26aの量よりも少なくしている。すなわち、検査用はんだ接続部30bにおいて、他のはんだ接続部30aよりもフラックス不足による不濡れ不良が生じやすいようにしている。また、検査用ランド16b,22bの位置を、電子部品10の反りにより配線基板20から離れやすいランド16,22の最外周であって矩形の4隅としている。したがって、これらの効果により、不濡れ不良の検出精度を高めることができる。
In the present embodiment, the amount of the
なお、図1及び図6に示す例では、4隅に設けた検査用ランド16b,22b間の検査用はんだ接続部30bのうちの1箇所で不濡れ不良が生じている。また、はんだ接続部30aのうち、不濡れ不良が生じた検査用はんだ接続部30bに隣接するはんだ接続部30aを含む一部において、不濡れ不良が生じている。このように、図6に示す検査用はんだ接続部30bの抵抗値を順次測定することにより、電気的な接続機能を提供するはんだ接続部30aの接続状態を保障することができる。
In the example shown in FIGS. 1 and 6, non-wetting failure occurs at one of the inspection
本実施形態では、検査用パッド23,24が、ともに配線基板20の電子部品搭載面20aに形成されており、一方の検査用パッド24が、電子部品10の検査用ランド16bとともにGND電位とされている(配線基板20のGNDパターンと接続されている)例を示した。しかしながら、検査用はんだ接続部30bの抵抗値測定の構成は上記例に限定されるものではない。
In the present embodiment, the
例えば、図7に示すように、検査用ランド16bと電気的に接続され、且つ、封止樹脂17から露出される検査用パッド19が、電子部品10の再配線基板12のチップ搭載面12aに形成され、検査用ランド22bと電気的に接続された検査用パッド23が、上記同様配線基板20に形成された構成としても良い。この場合、図7に示すように、テスタ103の端子103aを検査用パッド23に当接させつつ配線基板20に対して下向きの力を印加し、端子103bを検査用パッド19に当接させることで、検査用はんだ接続部30bの抵抗値を測定するようにしている。図7は、電子装置の変形例を示す断面図であり、図6に対応している。図7に示す例では、検査用はんだ接続部30bがいずれも良好な接続状態(接合状態)となっている。
For example, as shown in FIG. 7, the
また、複数の検査用はんだ接続部30bによって1つの電流経路を構成し、該電流経路の両端に検査用パッドをそれぞれ設け、テスタ103により複数の検査用はんだ接続部30bを含む電流経路の抵抗値を測定することで、接続不良の有無を判定するようにしても良い。例えば図8に示す例では、配線基板20の電子部品搭載面20aに、各隅部につき2つの互いに隣接する検査用ランド22bが形成されており、配線部25(図8に示す例では配線パターン)を介して、一方の検査用ランド22bには検査用パッド23aが、他方の検査用ランド22bには検査用パッド23bが接続されている。また、図示しないが、電子部品10における再配線基板12の裏面12bにも、検査用ランド22bに対応して検査用ランド16bが各隅部につき2つ形成され、これら2つの検査用ランド16bが、再配線基板12に設けられた配線部を介して電気的に接続されている。そして、2つの検査用パッド23a,23bにテスタ103の端子103a,103bを当接することで、2つの検査用はんだ接続部30bを含む電流経路の抵抗値を測定するようになっている。図8は、電子装置の変形例を示す平面図であり、電子装置のうちの配線基板を示している。図8は図3に対応している。なお、図8では、2つの検査用パッド23a,23bを配線基板20側に設ける例を示したが、2つの検査用パッドを再配線基板12側に設けても良い。
In addition, one current path is constituted by the plurality of inspection
また、本実施形態では、テスタ103の端子103aにより、配線基板20に外力を印加する例を示した。しかしながら、テスタ103とは別部材によって、電子部品10及び配線基板20の少なくとも一方に外力を印加しても良い。すなわち、テスタ103とは別部材によって外力を印加した状態で、テスタ103により検査用はんだ接続部30bの抵抗値を測定するようにしても良い。また、配線基板20を固定した状態で、電子部品10における検査用ランド16bに対応する部位を上方に引っ張っても良い。
Further, in the present embodiment, an example in which an external force is applied to the
また、本実施形態では、検査用ランド16b,22bが、再配線基板12及び配線基板20において、矩形環状のランド配置領域における4隅部にそれぞれ形成される例を示した。しかしながら、ランド配置領域における周縁領域としては、4隅部に限定されるものではない。例えば、互いに隣接する隅部間の中央に形成された構成としても良い。
Further, in the present embodiment, the inspection lands 16b and 22b are illustrated as being formed at the four corners in the rectangular annular land arrangement region in the
また、本実施形態では、電子部品10が、配線基板20に対して中央を凸として反る例を示した。しかしながら、図9に示すように、中央を凹として反る場合にも、上記した接続状態検査方法を適用することができる。図9は、電子装置の変形例を示す断面図である。図10は、図9に示す電子装置のうち、配線基板の概略構成を示す平面図であり、便宜上、レジスト及びはんだペーストを省略している。図9に示す例では、環状領域に囲まれた中央領域としての9つの内領域のランド22のうち、4隅のランド22のみが検査用ランド22bとなっている。また、検査用ランド22bに対応して、電子部品10の再配線基板12にも検査用ランド16bが形成されており、すなわち検査用はんだバンプ13bも、再配線基板12の裏面12bにおける中央領域に形成されている。そして、配線基板20の電子部品搭載面20aの裏面20bにおける、電子部品搭載領域10aに対応する部位を除く部位に検査用パッド23,24が形成されている。検査用パッド23は、配線部25(図9に示す例では、配線基板20を貫通する貫通部25aと、該貫通部の一端に接続された配線パターン25b)を介して、検査用ランド22bと電気的に接続されている。また、検査用パッド24は、上記同様、ランド22の環状領域における対向する2辺の中央外側に、それぞれ1個形成されており、ビアホール内に導電材料が埋め込まれてなる図示しない接続ビアや配線パターンなどを介して、配線基板20(基材21)の内部に配置されたベタ状のGNDパターンと電気的に接続されている。すなわち、検査用パッド24は、GNDパターン及びはんだ接続部30aを介して、電子部品10の検査用ランド16b(検査用はんだバンプ13b)と電気的に接続されている。したがって、図9及び図10に示す例においても、テスタ103の端子103a,103bを検査用パッド23,24に接触させることで、検査用はんだ接続部30bの抵抗値を測定することができる。また、図9及び図10に示す例では、テスタ103の端子103aを検査用パッド23に当接させつことで、配線基板20に上向きの外力を印加しつつ検査用はんだ接続部30bの抵抗値を測定することができる。図9に示す例では、内領域における9つのはんだ接続部30a,30b全てが、不濡れ不良となっている。
Further, in the present embodiment, an example in which the
なお、ランド配置領域のうちの中央領域とは、ランド配置面(再配線基板12の裏面12b、配線基板20の電子部品搭載面20a)における中心を含む一部領域を示し、上記した実施形態のように、内領域を有する構成では、中央領域としての内領域の少なくとも一部を検査用ランド16b,22bとすれば良い。また、環状領域のみを有する構成では、中央領域としての環状の最内周のランド16,22の少なくとも一部を検査用ランド16b,22bとすれば良い。さらに、ランド配置領域において、ランド16,22が格子状に隙間無く配列された構成では、ランド配置面の中心を含む中央領域としての一部領域のランド16,22の少なくとも一部を検査用ランド16b,22bとすれば良い。
In addition, the center area | region of a land arrangement | positioning area | region shows the one part area | region including the center in a land arrangement | positioning surface (the
また、検査用ランド16b,22bが、ランド配置領域における中央領域と、該中央領域を取り囲む周縁領域の両方に、それぞれ形成された構成としても良い。これによれば、電子部品10が凹凸いずれに反っても、検査用はんだ接続部30bの抵抗値を測定することで、残りのはんだ接続部30aの接続状態を保障することができる。
The inspection lands 16b and 22b may be formed in both the central region in the land arrangement region and the peripheral region surrounding the central region. According to this, even if the
(第2実施形態)
次に、本発明の第2実施形態を、図11に基づいて説明する。図11は、第2実施形態に係る電子装置の電気的な接続状態を検査する検査方法を示す断面図である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 11 is a cross-sectional view illustrating an inspection method for inspecting an electrical connection state of the electronic device according to the second embodiment.
第2実施形態に係る電子装置の接続状態検査方法は、第1実施形態に示したものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。 Since the connection state inspection method for the electronic device according to the second embodiment is often in common with that shown in the first embodiment, the detailed description of the common parts will be omitted below, and different parts will be described with emphasis. . In addition, the same code | symbol shall be provided to the element same as the element shown in 1st Embodiment.
第1実施形態では、検査用はんだ接続部30bにおいて、電子部品10と配線基板20とが互いに離反する方向に外力を印加した状態で、検査用はんだ接続部30bの抵抗値を測定する例を示した。しかしながら、本実施形態では、電子部品10と配線基板20との線膨張係数差により、検査用はんだ接続部30bにおいて、電子部品10と配線基板20とが離反する方向に電子部品10及び配線基板20の少なくとも一方が変形すべく周囲温度を室温RTから変化させ、変化させた温度状態で、検査用の接続部位の抵抗値を測定する点を特徴とする。それ以外の点は、上記実施形態(変形例を含む)と同じである。
In the first embodiment, an example in which the resistance value of the inspection
図11に示す例では、電子部品10(再配線基板12)の線膨張係数α1が配線基板20の線膨張係数α2よりも小さくなっており、電子装置100の状態で、電子部品10が、配線基板20に対して中央を凸として反っている。そして、周囲温度Tを室温RTからRTよりも高温のT1(例えば100℃)に変化させ、この温度状態T1において、検査用はんだ接続部30bの抵抗値を測定するようにしている。なお、電子装置100の構成は、第1実施形態に示した図1〜図4と同じである。
In the example shown in FIG. 11, the linear expansion coefficient α1 of the electronic component 10 (rewiring board 12) is smaller than the linear expansion coefficient α2 of the
上記したように、電子部品10の線膨張係数α1が配線基板20の線膨張係数α2よりも小さいと、周囲温度Tを室温RTよりも高温のT1に変化させた際に、電子部品10の下面(配線基板対向面)とその裏面(上面)とでは、下面側のほうが、線膨張係数の大きい配線基板20の膨張に引っ張られて膨張量が大きくなる。そして、電子部品10が、反りが増大する方向、すなわち検査用はんだ接続部30bにおける電子部品10と配線基板20とが離反する方向、に変形しようとする。これにより、検査用はんだ接続部30bが不濡れ不良となっていれば、検査用はんだバンプ13bと検査用はんだペースト26bの接触面積が少なからず減少し、抵抗値が増大することとなる。したがって、温度状態T1において、検査用はんだ接続部30bの抵抗値を測定することで、不濡れ不良を精度良く検出することができる。また、抵抗値の測定により、オープン不良も検出することができる。
As described above, when the linear expansion coefficient α1 of the
なお、接続不良の検出においては、第1実施形態同様、温度を変化させた状態で測定した抵抗値を、所定公差を有する基準値と比較することで、不濡れ不良やオープン不良を検出しても良い。好ましくは、温度変化前の状態(RT)で検査用はんだ接続部30bの抵抗値を測定し、その後、温度を変化させた状態(T1)で測定した検査用はんだ接続部30bの抵抗値を、先の抵抗値と比較することで、不濡れ不良の有無を判別すると良い。
In connection failure detection, as in the first embodiment, non-wetting failure and open failure are detected by comparing the resistance value measured with the temperature changed with a reference value having a predetermined tolerance. Also good. Preferably, the resistance value of the inspection
図11に示す例では、電子部品10が、配線基板20に対して中央を凸として反る構成の例を示した。しかしながら、電子部品10が、配線基板20に対して中央を凹として反る構成にも適用することができる。例えば図12に示す例では、電子装置100の構成が、第1実施形態に示した変形例(図9)と同じであり、電子部品10が、配線基板20に対して中央を凹として反っている。そして、電子部品10(再配線基板12)の線膨張係数α1が配線基板20の線膨張係数α2よりも小さくなっている。このように電子部品10の線膨張係数α1が配線基板20の線膨張係数α2よりも小さいと、周囲温度Tを室温RTよりも低温のT2(例えば−30℃)に変化させた際に、電子部品10の下面(配線基板対向面)とその裏面(上面)とでは、下面側のほうが、線膨張係数の大きい配線基板20の収縮に引っ張られて収縮量が大きくなる。そして、電子部品10が、反りが増大する方向、すなわち検査用はんだ接続部30bにおける電子部品10と配線基板20とが離反する方向、に変形しようとする。これにより、検査用はんだ接続部30bが不濡れ不良となっていれば、検査用はんだバンプ13bと検査用はんだペースト26bの接触面積が少なからず減少し、抵抗値が増大することとなる。したがって、温度状態T2において、検査用はんだ接続部30bの抵抗値を測定することで、不濡れ不良を精度良く検出することができる。また、抵抗値の測定により、オープン不良も検出することができる。図12は、電子装置の電気的な接続状態を検査する検査方法の変形例を示す断面図である。
In the example shown in FIG. 11, an example in which the
なお、本実施形態に示した室温RTからの温度変更と、第1実施形態に示した外力の印加とを同時に実施して、その状態で検査用はんだ接続部30bの抵抗値を測定しても良い。
Even if the temperature change from the room temperature RT shown in the present embodiment and the application of the external force shown in the first embodiment are simultaneously performed, the resistance value of the test
(第3実施形態)
次に、本発明の第3実施形態を、図13に基づいて説明する。図13は、第3実施形態に係る電子装置の電気的な接続状態を検査する検査方法を示す断面図である。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 13 is a cross-sectional view illustrating an inspection method for inspecting an electrical connection state of the electronic device according to the third embodiment.
第3実施形態に係る電子装置の接続状態検査方法は、上記した各実施形態に示したものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上記各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。 Since the connection state inspection method for the electronic device according to the third embodiment is often in common with that shown in each of the above-described embodiments, a detailed description of the common parts will be omitted, and the different parts will be mainly described below. To do. In addition, the same code | symbol shall be provided to the element same as the element shown to said each embodiment.
本実施形態では、電子部品10及び配線基板20の少なくとも一方を、所定時間継続して振動させつつ、この振動期間において検査用はんだ接続部30bの抵抗値をモニターする点を特徴とする。それ以外の点は、上記実施形態(変形例を含む)と同じである。
The present embodiment is characterized in that at least one of the
図13に示す例では、電子装置100が、第1実施形態(図1〜図4参照)に示したものと同一構成となっている。そして、超音波振動子104を配線基板20における電子部品搭載面20aの裏面に接触させた状態で、超音波振動子104を駆動させ、配線基板20を振動させる。そして、この振動を一定期間持続し、振動期間における検査用はんだ接続部30bの抵抗値を、検査用パッド23,24に端子103a,103bを当接させたテスタ103にて検出するようにしている。
In the example shown in FIG. 13, the
上記したように、不濡れ不良とは、接合ではなく接触により接続部位の少なくとも一部が導通状態にある不良である。したがって、配線基板20を振動させると、該振動により、不濡れ状態にある検査用はんだバンプ13bと検査用はんだペースト26bとの接触面積(接触状態)を変化させることができる。そして、振動期間において検査用はんだ接続部30bの抵抗値をモニター(連続的に測定)するので、抵抗値の変動がある場合には、検査用はんだ接続部30bが不濡れ不良であると判定することができる。また、抵抗値の測定により、オープン不良も検出することができる。
As described above, the non-wetting defect is a defect in which at least a part of the connection portion is in a conductive state by contact instead of joining. Therefore, when the
なお、図13に示す例では、超音波振動子104を配線基板20の裏面側に接触させる例を示したが、接触位置は上記例に限定されるものではない。例えば配線基板20における電子部品搭載面20aに接触させても良いし、電子部品10に接触させても良い。また、振動のさせ方も、上記例に限定されるものではない。例えばハンマーなどの治具で外力を印加した後の振動を利用しても良い。
In the example shown in FIG. 13, the example in which the
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
上記した実施形態では、配線基板20のランド22上にはんだペースト26が塗布され、電子部品10側のはんだバンプ13とはんだペースト26とによるはんだ接続部30を介して、電子部品10のランド16と配線基板20のランド22が電気的に接続される構成例を示した。しかしながら、配線基板20のランド22上にはんだペースト26が塗布されず、はんだバンプ13のみによりはんだ接続部30が構成されても良い。すなわち、はんだバンプ13を介して、電子部品10のランド16と配線基板20のランド22が電気的に接続される構成としても良い。
In the above-described embodiment, the
10・・・電子部品
13・・・はんだバンプ
13b・・・検査用はんだバンプ
16・・・ランド
16b・・・検査用ランド
20・・・配線基板
22・・・ランド
22b・・・検査用ランド
23,24・・・検査用パッド
26・・・はんだペースト
26・・・検査用はんだペースト
30・・・はんだ接続部(接続部位)
30b・・・検査用はんだ接続部(検査用接続部位)
100・・・電子装置
103・・・テスタ
DESCRIPTION OF
30b ... Solder connection for inspection (connection part for inspection)
100 ...
Claims (14)
前記接続部位として、前記電子部品の一面に前記はんだバンプに隣接して形成された検査用はんだバンプと、前記検査用はんだバンプに対応して前記配線基板に形成された検査用ランドからなり、電気的な接続機能を提供しない検査用の接続部位を含み、
前記電子部品及び前記配線基板の少なくとも一方に、前記検査用の接続部位における前記電子部品と前記配線基板とが離反する方向の外力を印加した状態で、前記検査用の接続部位の抵抗値を測定することを特徴とする電子装置の接続状態検査方法。 A plurality of solder bumps arranged on one surface of the electronic component and a plurality of lands formed on the mounting surface of the electronic component on the wiring board corresponding to the solder bump are connected, and the electronic In an electronic device in which a component is mounted, a connection state inspection method for inspecting an electrical connection state of a connection portion between the solder bump and the land,
The connection portion includes an inspection solder bump formed adjacent to the solder bump on one surface of the electronic component, and an inspection land formed on the wiring board corresponding to the inspection solder bump. Including a connection part for inspection that does not provide a general connection function,
The resistance value of the inspection connection part is measured with an external force applied in a direction in which the electronic component and the wiring board in the inspection connection part are separated from each other on at least one of the electronic component and the wiring board. A method for inspecting a connection state of an electronic device.
前記検査用はんだバンプは、前記電子部品の一面における周縁領域に形成され、
前記配線基板の電子部品搭載面における電子部品搭載部位を除く部位に、前記検査用ランドと電気的に接続された検査用パッドが形成されており、
テスタの端子を前記検査用パッドに接触させることで、前記配線基板に下方の外力を印加しつつ前記検査用の接続部位の抵抗値を測定することを特徴とする請求項3に記載の電子装置の接続状態検査方法。 The electronic component is warped with the central region convex with respect to the wiring board,
The inspection solder bump is formed in a peripheral region on one surface of the electronic component,
An inspection pad that is electrically connected to the inspection land is formed in a portion other than the electronic component mounting portion on the electronic component mounting surface of the wiring board,
The electronic device according to claim 3, wherein a resistance value of the connection portion for inspection is measured while applying a downward external force to the wiring board by bringing a terminal of the tester into contact with the inspection pad. Connection state inspection method.
前記検査用はんだバンプは、前記電子部品の一面における中央領域に形成され、
前記配線基板の電子部品搭載面の裏面における、電子部品搭載部位に対応する部位を除く部位に、前記検査用ランドと電気的に接続された検査用パッドが形成されており、
テスタの端子を前記検査用パッドに接触させることで、前記配線基板に上方の外力を印加しつつ前記検査用の接続部位の抵抗値を測定することを特徴とする請求項3に記載の電子装置の接続状態検査方法。 The electronic component is warped with the central region being concave with respect to the wiring board,
The inspection solder bump is formed in a central region on one surface of the electronic component,
An inspection pad electrically connected to the inspection land is formed on a portion of the back side of the electronic component mounting surface of the wiring board except for a portion corresponding to the electronic component mounting portion,
The electronic device according to claim 3, wherein a resistance value of the connection portion for inspection is measured while an upper external force is applied to the wiring board by bringing a terminal of the tester into contact with the inspection pad. Connection state inspection method.
前記検査用はんだバンプに対応した各接続部位について、順次抵抗値を測定することを特徴とする請求項4又は請求項5に記載の電子装置の接続状態検査方法。 In the electronic component, a plurality of the inspection solder bumps are formed apart from each other,
6. The method for inspecting a connection state of an electronic device according to claim 4, wherein a resistance value is sequentially measured for each connection portion corresponding to the solder bump for inspection.
前記接続部位として、前記電子部品の一面に前記はんだバンプに隣接して形成された検査用はんだバンプと、前記検査用はんだバンプに対応して前記配線基板に形成された検査用ランドからなり、電気的な接続機能を提供しない検査用の接続部位を含み、
前記電子部品と前記配線基板との線膨張係数差により、前記検査用の接続部位における前記電子部品と前記配線基板とが離反する方向に、前記電子部品及び前記配線基板の少なくとも一方が変形すべく周囲温度を室温から変化させ、変化させた温度状態で、前記検査用の接続部位の抵抗値を測定することを特徴とする電子装置の接続状態検査方法。 A plurality of solder bumps arranged on one surface of the electronic component and a plurality of lands formed on the mounting surface of the electronic component on the wiring board corresponding to the solder bump are connected, and the electronic component is connected to the wiring board. In a mounted electronic device, a connection state inspection method for inspecting an electrical connection state of a connection portion between the solder bump and the land,
The connection portion includes an inspection solder bump formed adjacent to the solder bump on one surface of the electronic component, and an inspection land formed on the wiring board corresponding to the inspection solder bump. Including a connection part for inspection that does not provide a general connection function,
Due to the difference in coefficient of linear expansion between the electronic component and the wiring board, at least one of the electronic component and the wiring board should be deformed in a direction in which the electronic component and the wiring board are separated from each other at the inspection connection site. A method for inspecting a connection state of an electronic device, comprising: changing an ambient temperature from room temperature, and measuring a resistance value of the connection part for inspection in the changed temperature state.
前記検査用はんだバンプは、前記電子部品の一面における周縁領域に形成され、
周囲温度を室温よりも上げた状態で、前記検査用の接続部位の抵抗値を測定することを特徴とする請求項9に記載の電子装置の接続状態検査方法。 The electronic component is warped with the central region convex with respect to the wiring board,
The inspection solder bump is formed in a peripheral region on one surface of the electronic component,
10. The method for inspecting a connection state of an electronic device according to claim 9, wherein the resistance value of the inspection connection portion is measured in a state where the ambient temperature is higher than room temperature.
前記検査用はんだバンプは、前記電子部品の一面における中央領域に形成され、
周囲温度を室温よりも下げた状態で、前記検査用の接続部位の抵抗値を測定することを特徴とする請求項9に記載の電子装置の接続状態検査方法。 The electronic component is warped with the central region being concave with respect to the wiring board,
The inspection solder bump is formed in a central region on one surface of the electronic component,
10. The method for inspecting a connection state of an electronic device according to claim 9, wherein the resistance value of the inspection connection portion is measured in a state where the ambient temperature is lower than room temperature.
前記接続部位として、前記電子部品の一面に前記はんだバンプに隣接して形成された検査用はんだバンプと、前記検査用はんだバンプに対応して前記配線基板に形成された検査用ランドからなり、電気的な接続機能を提供しない検査用の接続部位を含み、
前記電子部品及び前記配線基板の少なくとも一方を所定時間継続して振動させつつ、この振動期間において前記検査用の接続部位の抵抗値をモニターすることを特徴とする電子装置の接続状態検査方法。 A plurality of solder bumps arranged on one surface of the electronic component and a plurality of lands formed on the mounting surface of the electronic component on the wiring board corresponding to the solder bump are connected, and the electronic component is connected to the wiring board. In a mounted electronic device, a connection state inspection method for inspecting an electrical connection state of a connection portion between the solder bump and the land,
The connection portion includes an inspection solder bump formed adjacent to the solder bump on one surface of the electronic component, and an inspection land formed on the wiring board corresponding to the inspection solder bump. Including a connection part for inspection that does not provide a general connection function,
A method for inspecting a connection state of an electronic device, wherein at least one of the electronic component and the wiring board is vibrated continuously for a predetermined time, and the resistance value of the connection part for inspection is monitored during the vibration period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008290220A JP2010118472A (en) | 2008-11-12 | 2008-11-12 | Method of testing connecting conditions of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008290220A JP2010118472A (en) | 2008-11-12 | 2008-11-12 | Method of testing connecting conditions of electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010118472A true JP2010118472A (en) | 2010-05-27 |
Family
ID=42305965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008290220A Pending JP2010118472A (en) | 2008-11-12 | 2008-11-12 | Method of testing connecting conditions of electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010118472A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101262950B1 (en) | 2012-12-20 | 2013-05-09 | (주)온테스트 | Apparatus and method for crack detection of contact unit of electronic device |
KR20140108968A (en) * | 2013-03-04 | 2014-09-15 | (주)온테스트 | Apparatus for crack detection of contact unit of electronic device and system for performance test system having thesame |
US11906574B2 (en) | 2021-07-07 | 2024-02-20 | International Business Machines Corporation | Hybrid socket warp indicator |
-
2008
- 2008-11-12 JP JP2008290220A patent/JP2010118472A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101262950B1 (en) | 2012-12-20 | 2013-05-09 | (주)온테스트 | Apparatus and method for crack detection of contact unit of electronic device |
KR20140108968A (en) * | 2013-03-04 | 2014-09-15 | (주)온테스트 | Apparatus for crack detection of contact unit of electronic device and system for performance test system having thesame |
US11906574B2 (en) | 2021-07-07 | 2024-02-20 | International Business Machines Corporation | Hybrid socket warp indicator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4862017B2 (en) | Relay board, manufacturing method thereof, probe card | |
JP5342422B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010093109A (en) | Semiconductor device, method of manufacturing the same, and method of manufacturing semiconductor module | |
TWI546911B (en) | Package structure and package method | |
JP2005322921A (en) | Flip-chip semiconductor package for testing bumps and method of fabricating same | |
JP2011166051A (en) | Semiconductor device and method of manufacturing the same | |
US7755203B2 (en) | Circuit substrate and semiconductor device | |
JP5918205B2 (en) | Test apparatus and test method thereof | |
JP3260253B2 (en) | Inspection method for semiconductor device and conductive adhesive for inspection | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
JP5092054B2 (en) | Mounting board and failure prediction method | |
US9258890B2 (en) | Support structure for stacked integrated circuit dies | |
JP2010021362A (en) | Method of manufacturing semiconductor device | |
JP2010177604A (en) | Semiconductor manufacturing method and manufacturing device | |
JP2010118472A (en) | Method of testing connecting conditions of electronic device | |
JP4944982B2 (en) | Semiconductor wafer inspection method and semiconductor device manufacturing method | |
JP4179234B2 (en) | Semiconductor device | |
WO2017088286A1 (en) | Flip chip package structure of flip chip, and flip chip | |
JP5885332B2 (en) | Manufacturing method of semiconductor device | |
JP2008277457A (en) | Multilayer semiconductor device and package | |
JP5489860B2 (en) | Multilayer semiconductor module | |
JP2006165325A (en) | Wiring structure of board mounting ic package and method for inspecting defective electric connection | |
JP2004311535A (en) | Chip-size package semiconductor device | |
JP2005347651A (en) | Wiring board and crack detecting method of wiring board | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer |