JP2010114679A - 半導体回路 - Google Patents
半導体回路 Download PDFInfo
- Publication number
- JP2010114679A JP2010114679A JP2008285764A JP2008285764A JP2010114679A JP 2010114679 A JP2010114679 A JP 2010114679A JP 2008285764 A JP2008285764 A JP 2008285764A JP 2008285764 A JP2008285764 A JP 2008285764A JP 2010114679 A JP2010114679 A JP 2010114679A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- node
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】半導体回路10Aは、パワーオンリセット回路30と、遅延回路16と、第1、第2の遮断回路18,19とを備える。パワーオンリセット回路30は、電源電圧VCCの投入時または一時的な低下時に活性状態であり、電源電圧VCCが所定の電圧を超えた後に非活性状態になるリセット信号POROUTを生成する。第1の遮断回路18は、遅延回路16に入力される制御信号CTL1の経路上に設けられ、リセット信号POROUTが活性状態の間、制御信号CTL1を遮断する。第2の遮断回路19は、遅延回路16から出力される制御信号CTL1の経路上に設けられ、リセット信号POROUTが活性状態の間、制御信号CTL1を遮断する。
【選択図】図3
Description
(ハーフブリッジ回路1に用いられるゲート駆動回路10A,10Bの構成)
図1は、この発明の実施の形態1に従うハーフブリッジ回路1の構成を示すブロック図である。図1を参照して、ハーフブリッジ回路1は、主電源5と接地ノードGND1との間に直列接続されたIGBT3,4と、還流用のダイオード7,8と、IGBT7,8の接続ノード9と接地ノードGND1との間に接続された負荷6と、制御用のマイクロコンピュータ2と、IGBT7,8を駆動するゲート駆動回路10A,10Bとを含む。還流用のダイオード7,8は、IGBT3,4とそれぞれ並列かつ逆バイアス方向に接続される。また、負荷6の例として、モータなどを挙げることができ、三相交流モータの場合は各相ごとに図1のハーフブリッジ回路が設けられる。
図2は、定常状態における図1のハーフブリッジ回路1の各部の電圧波形を示すタイミング図である。図2では、上から順に入力端子IN,INLにそれぞれ入力される制御信号CTL1,CTL2の電圧波形、出力端子OUT,OUTLからそれぞれ出力される制御信号CTL1,CTL2の電圧波形、およびIGBT3,4の導通(ON)/非導通(OFF)の状態を示している。図2の縦軸で、VCC1は定常状態の電源電圧VCCであり、VB1,VS1はそれぞれノードVB,VSの電圧である。
図3は、図1のゲート駆動回路10Aのうちパワーオンリセット回路30の構成をさらに詳しく示すブロック図である。図3を参照して、パワーオンリセット回路30は、電源電圧VCCを分圧する分圧回路31と、分圧回路31の出力電圧を積分するRC積分回路32と、ソースが接地されたNチャネルのMOSトランジスタNQ1と、定電流源33と、インバータ回路INVとを含む。
τ=C1×((R1//R2)+R3) …(1)
で与えられる。上式(1)で、R1,R2,R3はそれぞれ抵抗素子R1,R2,R3の抵抗値であり、C1はコンデンサC1の容量である。また、R1//R2は、抵抗素子R1,R2の並列抵抗を表わす。
図4は、図3の定電流源33の構成の一例を示す回路図である。図4を参照して、定電流源33は、抵抗素子141と、NチャネルMOSトランジスタ142,143と、PチャネルMOSトランジスタ145,146とを含む。各素子の接続について説明すると、まず、抵抗素子141は電源ノードVCCとノードNd2との間に接続される。MOSトランジスタ142のソース電極は接地ノードGNDに接続され、ゲート電極およびドレイン電極はノードNd2に接続される。MOSトランジスタ143のソース電極は接地ノードGNDに接続され、ゲート電極はノードNd2に接続され、ドレイン電極はノードNd3に接続される。MOSトランジスタ145のソース電極は電源ノードVCCに接続され、ゲート電極およびドレイン電極はノードNd3に接続される。MOSトランジスタ146のソース電極は電源ノードVCCに接続され、ゲート電極はノードNd3に接続され、ドレイン電極は図3のMOSトランジスタNQ1のドレイン電極に接続される。
図5は、図3の遮断回路18,19の構成の一例を示す図である。図5に示すように、第1の遮断回路18は従属接続されたNAND回路18Aおよびインバータ回路18Bを含み、第2の遮断回路19は従属接続されたNAND回路19Aおよびインバータ回路19Bを含む。NAND回路18Aはリセット信号POROUTとシュミットトリガゲート15の出力とを受け、インバータ回路18BにNAND演算結果を出力する。また、NAND回路19Aはリセット信号POROUTと遅延回路16の出力とを受け、インバータ回路19BにNAND演算結果を出力する。
次に、電源電圧VCCの投入時におけるゲート駆動回路10Aの動作について詳しく説明する。
VCC1×R2/(R1+R2) …(2)
になる。
次の時刻t3で、定電流源33を電流IPORが流れ始める。図4に例示される定電流源33は電源電圧VCCが低いときは動作しない。定電流源33の動作開始に伴なって、MOSトランジスタNQ1のドレイン電極Dの寄生容量CPが充電されるので、ドレイン電圧VDが上昇する。
VCCPOR=VTHN×(R1+R2)/R2 …(3)
で与えられる。電源電圧VCCの上昇が緩やかな場合は、時刻t5における電源電圧VCCが設定電圧VCCPORにほぼ等しくなる。電源電圧VCCの上昇が急峻な場合は、電源電圧VCCが設定電圧VCCPORを超えた後に、MOSトランジスタNQ1がターンオンする。
次に、実施の形態1の効果を、比較例と対比してさらに詳しく述べる。
次の時刻t3で、図6の場合と同様に、定電流源33に電流IPORが流れ始める。定電流源33が動作し始めると、MOSトランジスタNQ1のドレイン電極Dの寄生容量CPが充電されるので、ドレイン電圧VDが次第に上昇する。
以上のとおり、実施の形態1のゲート駆動回路10A(半導体回路)によれば、制御信号CTL1の経路上で遅延回路16の入力側と出力側の2箇所に遮断回路18,19が設けられる。この結果、リセット信号POROUTが活性状態のときに確実に制御信号CTL1を遮断することができる。また、このときの制御信号CTL1の遮断時間は、リセット信号POROUTが活性状態(Lレベル)となっているリセット時間よりも、遅延回路16の遅延時間分だけ長い時間になる。したがって、パワーオンリセット回路30でリセット時間を決めている抵抗素子R1,R2,R3の抵抗値やコンデンサC1の容量を小さくしても十分な信号遮断時間が得られることになるので、結果として、パワーオンリセット回路30の回路規模を小さくすることができる。
実施の形態2は、特開2005−198240号公報に記載の、いわゆるツインフィルタを実施の形態1の遅延回路16として用いた変形例である。
図12は、図11の遅延回路41の構成を示す回路図である。図12を参照して、遅延回路41は、インバータ回路42〜51と、NAND回路53〜55と、NOR回路56とを含む。以下、制御信号CTL1の入力側から出力側の順に遅延回路41の構成を説明する。
以上の構成の遅延回路41の動作について次に説明する。
図14は、他の例の遅延回路41Aの構成を示す回路図である。
実施の形態3は、実施の形態2のツインフィルタをエッジトリガ方式で動作するように変形したものである。
図16は、図15の遅延回路71の構成を示す回路図である。図16を参照して、遅延回路71は、インバータ回路75〜96と、NAND回路101〜105とを含む。以下、制御信号CTL1の入力側から出力側の順番で遅延回路71の構成を説明する。
以上の構成の遅延回路71の動作について次に説明する。
図17は、図15のゲート駆動回路70の電源投入時の動作を説明するためのタイミング図である。図17は上から順に、電源電圧VCC、パワーオンリセット回路30の出力電圧POROUT(リセット信号)、ゲート駆動回路70の入力端子INの電圧、遅延回路71のノードA1,B−on0,B−off0,B−on1,B−off1,B−on,B−offの電圧、および出力端子OUTの電圧を示す。
実施の形態4では、実施の形態1のNチャネルMOSトランジスタNQ1に代えて、PチャネルMOSトランジスタPQ1を用いてパワーオンリセット回路111を構成したものである。
ゲート駆動回路110は、さらに、パワーオンリセット回路111を含む。パワーオンリセット回路111は、電源電圧VCCの投入時または一時的な低下時に活性化されたLレベルのリセット信号POROUTを第1、第2の遮断回路18,19に出力する。パワーオンリセット回路111は、電源電圧VCCを分圧する分圧回路31と、分圧回路31の出力電圧を積分するRC積分回路112と、ソースが電源ノードVCCに接続されたPチャネルのMOSトランジスタPQ1と、定電流源113と、インバータ回路INV1,INV2とを含む。
図19は、図18のゲート駆動回路110の電源投入時の動作を説明するためのタイミング図である。図19は上から順に、電源電圧VCC、MOSトランジスタPQ1のゲート電圧VG、定電流源113の電流IPOR、MOSトランジスタPQ1のドレイン電圧VD、パワーオンリセット回路111の出力電圧POROUT、入力端子INの電圧、遅延回路16の入力側のノードAの電圧、遅延回路16の出力側のノードBの電圧、および出力端子OUTの電圧を示す。
VCC1×R2/(R1+R2) …(4)
になる。
次の時刻t3で、定電流源113を電流IPORが流れ始める。図4に例示される定電流源113は電源電圧VCCが低い時刻t3までは動作しない。なお、MOSトランジスタPQ1がオフ状態であるので、ドレイン電極の電圧VDはLレベル(0V)のままである。この結果、ドレイン電圧VDがインバータ回路INVの閾値電圧VTHを超えるか否かによらず、リセット信号POROUTもLレベル(0V)のままである。この点が実施の形態1の図6と異なる点であり、実施の形態4のメリットとなっている。
VTHP×(R1+R2)/R1 …(5)
で与えられる。電源電圧VCCの上昇が緩やかな場合は、時刻t4における電源電圧VCCが上式(3)にほぼ等しくなる。電源電圧VCCの上昇が急峻な場合は、電源電圧VCCが上式(5)で表わされる設定電圧VCCPORを超えた後に、MOSトランジスタPQ1がターンオンする。
以上のとおり、実施の形態4のゲート駆動回路110(半導体回路)によれば、実施の形態1の場合と同様に、制御信号CTL1の経路上で遅延回路16の入力側と出力側の2箇所に遮断回路18,19が設けられる。この結果、リセット信号POROUTが活性状態のときに確実に制御信号CTL1を遮断することができる。また、このときの制御信号CTL1の遮断時間は、リセット信号POROUTが活性状態(Lレベル)となっているリセット時間よりも、遅延回路16の遅延時間分だけ長い時間になる。したがって、パワーオンリセット回路111でリセット時間を決めている抵抗素子R1,R2,R3の抵抗値やコンデンサC1の容量を小さくしても十分な信号遮断時間が得られることになるので、結果として、パワーオンリセット回路111の回路規模を小さくすることができる。
図20は、実施の形態4の変形例に従うゲート駆動回路110Aの構成を示すブロック図である。図20のパワーオンリセット回路111Aは、定電流源113に代えて抵抗素子R4を設けている点で図18のパワーオンリセット回路111と異なる。PチャネルのトランジスタPQ1を用いた場合には、電源投入直後にドレイン電極Dの寄生容量CPを強制充電する必要がないので、定電流源113を抵抗素子R4で置換えることができる。これによって、回路規模をさらに小さくすることができる。図20のゲート駆動回路110Aのその他の構成については、図18のゲート駆動回路110と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図21は、この発明の実施の形態5に従うゲート駆動回路110Bの構成を示すブロック図である。図21のパワーオンリセット回路111Bは、図18の分圧回路31の抵抗素子R2に代えて、定電圧源としてのツェナーダイオードZDを設けている点で図18のパワーオンリセット回路111と異なる。すなわち、図21の分圧回路31Aは、電源ノードVCCと分圧ノードNd1との間に接続される抵抗素子R1と、分圧ノードNd1と接地ノードGNDとの間に接続されるツェナーダイオードZDとを含む。ゲート駆動回路110Bのその他の構成については、図18のゲート駆動回路110と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
VCCPOR=VTHP+VZ …(6)
で与えられる。
τ=C1×(R1+R3) …(7)
で与えられ、電源電圧VCCがツェナー電圧VZより大きいとき、
τ=C1×R3 …(8)
で与えられる。
図22は、図21のゲート駆動回路110Bの電源投入時の動作を説明するためのタイミング図である。
図22は上から順に、電源電圧VCC、MOSトランジスタPQ1のゲート電圧VG、定電流源113の電流IPOR、MOSトランジスタPQ1のドレイン電圧VD、パワーオンリセット回路111の出力電圧POROUT(リセット信号)、入力端子INの電圧、遅延回路16の入力側のノードAの電圧、遅延回路16の出力側のノードBの電圧、および出力端子OUTの電圧を示す。
ツェナーダイオードZDを用いるメリットは、MOSトランジスタPQ1をターンオンさせるのに最低限必要な設定電圧VCCPORのばらつきを実施の形態4の場合に比べて小さくできる点にある。この結果、パワーオンリセット回路111Bの設定電圧VCCPORを電源電圧の定常電圧VCC1に近づけることができる。このため、電源投入時の電源電圧の検出と電源電圧が一時的な低下した場合の電源電圧の検出とを同一のパワーオンリセット回路111Bで行なうことが可能になり、半導体回路のチップ面積を削減することができる。以下、具定例を用いて説明する。
ΔVCCPOR=ΔVTHP×(R1+R2)/R1 …(9)
と表わされる。一方、実施の形態5の場合、式(6)に従って、設定電圧VCCPORのばらつきΔVCCPORは、閾値電圧VTHPのばらつきΔVTHPとツェナー電圧VZのばらつきΔVZを用いて、
ΔVCCPOR=ΔVTHP+ΔVZ …(10)
と表わされる。
図24は、電源電圧が一時的に低下した場合におけるゲート駆動回路110Bの動作を説明するためのタイミング図である。図24は上から順に、電源電圧VCC、MOSトランジスタPQ1のゲート電圧VG、定電流源113の電流値IPOR、MOSトランジスタPQ1のドレイン電圧VD、パワーオンリセット回路111の出力電圧POROUT(リセット信号)、入力端子INの電圧、遅延回路16の入力側のノードAの電圧、遅延回路16の出力側のノードBの電圧、および出力端子OUTの電圧を示す。
以上のとおり、実施の形態5のゲート駆動回路110B(半導体回路)によれば、実施の形態4の場合と同様の作用効果に加えて、分圧回路31AにツェナーダイオードZDを用いることによって、パワーオンリセット回路111Bの設定電圧VCCPORのばらつきを抑制することができる。この結果、電源投入時の電源電圧の検出と電源電圧が一時的な低下した場合の電源電圧の検出とを同一のパワーオンリセット回路111Bで行なうことが可能になり、半導体回路のチップ面積を削減することができる。
図25は、実施の形態5の変形例に従うゲート駆動回路110Cの構成を示すブロック図である。図25のパワーオンリセット回路111Cは、定電流源113に代えて抵抗素子R4を設けている点で図21のパワーオンリセット回路111Bと異なる。PチャネルのトランジスタPQ1を用いた場合には、電源投入直後にドレイン電極Dの寄生容量CPを強制充電する必要がないので、定電流源113を抵抗素子R4で置換えることができる。これによって、回路規模をさらに小さくすることができる。図25のその他の構成については、図21のゲート駆動回路110と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図26は、この発明の実施の形態6に従うゲート駆動回路110Dの構成を示すブロック図である。
図26のパワーオンリセット回路111Dは、抵抗素子R1に代えて定電流源114Bを含む点で図21のパワーオンリセット回路111Bと異なる。すなわち、図26の分圧回路31Bは、電源ノードVCCと分圧ノードNd1との間に接続された定電流源114Bと、分圧ノードNd1と接地ノードGNDとの間に接続されたツェナーダイオードZDとを含む。さらに、図26のパワーオンリセット回路111Dは、定電流源113に代えて定電流源114Bと共通化された定電流源114Aを含む点で図21のパワーオンリセット回路111Bと異なる。図26のその他の構成については、図21の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
次に、定電流源114A,114Bの構成について説明する。
Claims (12)
- 電源電圧の投入時または一時的な低下時に活性状態であり、前記電源電圧が所定の電圧を超えた後に非活性状態になるリセット信号を生成するパワーオンリセット回路と、
外部へ供給される供給信号の経路上に設けられ、前記供給信号を遅延させる遅延回路と、
前記遅延回路に入力される前記供給信号の経路上に設けられ、前記リセット信号が活性状態の間、前記供給信号を遮断する第1の遮断回路と、
前記遅延回路から出力される前記供給信号の経路上に設けられ、前記リセット信号が活性状態の間、前記供給信号を遮断する第2の遮断回路とを備える、半導体回路。 - 前記第1、第2の遮断回路は、前記リセット信号が活性状態の場合には、一定の論理レベルの信号を出力し、前記リセット信号が非活性状態の場合には、入力された前記供給信号の論理レベルに応じた信号を出力する論理回路をそれぞれ含む、請求項1に記載の半導体回路。
- 前記遅延回路は、各々が第1の積分回路を有する、第1、第2の遅延部を含み、
前記半導体回路は、
前記第1、第2の遅延部の一方に前記供給信号と同相の信号を入力し、他方に前記供給信号と逆相の信号を入力するために、前記供給信号を同相および逆相の信号に分岐する信号分岐部と、
前記第1、第2の遅延部の各々の出力を受けるフリップフロップとをさらに備え、
前記第1の遮断回路は、前記信号分岐部の入力側に設けられ、
前記第2の遮断回路は、前記第2の遅延部と前記フリップフロップとの間に設けられる、請求項1または2に記載の半導体回路。 - 前記遅延回路は、各々が第1の積分回路を有する、第1、第2の遅延部を含み、
前記半導体回路は、
前記第1、第2の遅延部の一方に前記供給信号と同相の信号を入力し、他方に前記供給信号と逆相の信号を入力するために、前記供給信号を同相および逆相の信号に分岐する信号分岐部と、
前記第1、第2の遅延部の各々の出力を受けるフリップフロップとをさらに備え、
前記第1の遮断回路は、前記第1の遅延部と前記信号分岐部との間に設けられ、
前記第2の遮断回路は、前記第2の遅延部と前記フリップフロップとの間に設けられる、請求項1または2に記載の半導体回路。 - 前記遅延回路は、各々が第1の積分回路を有する、第1、第2の遅延部を含み、
前記半導体回路は、
前記第1、第2の遅延部の一方に前記供給信号と同相の信号を入力し、他方に前記供給信号と逆相の信号を入力するために、前記供給信号を同相および逆相の信号に分岐する信号分岐部と、
前記第1、第2の遅延部の出力をそれぞれ受け、入力信号の立上りエッジまたは立下りエッジに応答してワンショットパルスを生成する第1、第2のパルス生成回路と、
前記第1、第2のパルス生成回路の出力を受け、入力信号の立上りエッジまたは立下りエッジに応答して内部状態が変化するフリップフロップとをさらに備え、
前記第1の遮断回路は、前記信号分岐部の入力側に設けられ、
前記第2の遮断回路は、
前記第1のパルス生成回路と前記フリップフロップとの間に設けられる第1の論理回路と、
前記第第2のパルス発生回路と前記フリップフロップとの間に設けられる第2の論理回路とを含み、
前記第1、第2の論理回路は、前記リセット信号が活性状態の場合には、一定の論理レベルの信号を出力し、前記リセット信号が非活性状態の場合には、前記第1、第2のパルス生成回路の出力の論理レベルに応じた信号をそれぞれ出力する、請求項1に記載の半導体回路。 - 前記パワーオンリセット回路は、
前記電源電圧を分圧する分圧回路と、
前記分圧回路の出力電圧を積分する第2の積分回路と、
前記電源電圧を受ける電源ノードと接地ノードとの間に設けられ、前記第2の積分回路の出力を制御電極に受けるトランジスタと、
前記トランジスタの主電極の電圧に応じた論理レベルの前記リセット信号を出力するバッファ回路とを含む、請求項1〜5のいずれか1項に記載の半導体回路。 - 前記トランジスタは、前記接地ノードにソース電極が接続されたNチャネルMOSトランジスタであり、
前記パワーオンリセット回路は、前記NチャネルMOSトランジスタのドレイン電極と前記電源ノードとの間に設けられた第1の定電流源をさらに含む、請求項6に記載の半導体回路。 - 前記トランジスタは、前記電源ノードにソース電極が接続されたPチャネルMOSトランジスタであり、
前記パワーオンリセット回路は、前記PチャネルMOSトランジスタのドレイン電極と前記接地ノードとの間に設けられた第1の定電流源をさらに含む、請求項6に記載の半導体回路。 - 前記トランジスタは、前記電源ノードにソース電極が接続されたPチャネルMOSトランジスタであり、
前記パワーオンリセット回路は、前記PチャネルMOSトランジスタのドレイン電極と前記接地ノードとの間に設けられた第1の抵抗素子をさらに含む、請求項6に記載の半導体回路。 - 前記分圧回路は、前記電源ノードと前記接地ノードとの間に互いに直列に接続された第2の抵抗素子および定電圧源を含む、請求項6〜9のいずれか1項に記載の半導体回路。
- 前記分圧回路は、前記電源ノードと前記接地ノードとの間に互いに直列に接続された第2の定電流源および定電圧源を含む、請求項6〜9のいずれか1項に記載の半導体回路。
- 前記定電圧源はツェナーダイオードである、請求項10または11に記載の半導体回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285764A JP5111336B2 (ja) | 2008-11-06 | 2008-11-06 | 半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008285764A JP5111336B2 (ja) | 2008-11-06 | 2008-11-06 | 半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114679A true JP2010114679A (ja) | 2010-05-20 |
JP5111336B2 JP5111336B2 (ja) | 2013-01-09 |
Family
ID=42302889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008285764A Active JP5111336B2 (ja) | 2008-11-06 | 2008-11-06 | 半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5111336B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111434040A (zh) * | 2017-12-05 | 2020-07-17 | 株式会社日立功率半导体 | 半导体装置、半导体装置的控制方法以及半导体装置的控制电路 |
JP2020141219A (ja) * | 2019-02-27 | 2020-09-03 | ラピスセミコンダクタ株式会社 | パワーオンクリア回路及び半導体装置 |
CN113741252A (zh) * | 2021-08-19 | 2021-12-03 | 武汉光迅科技股份有限公司 | 一种多电源系统的下电时序控制电路 |
CN113821068A (zh) * | 2021-09-18 | 2021-12-21 | 四川创安微电子有限公司 | 一种芯片内多电源系统管理电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283997A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | リセット回路 |
WO2005020437A1 (ja) * | 2003-08-22 | 2005-03-03 | Rohm Co., Ltd | 半導体集積回路装置及びそれを用いた電源電圧監視システム |
JP2005323195A (ja) * | 2004-05-10 | 2005-11-17 | Texas Instr Japan Ltd | レベルシフト回路 |
-
2008
- 2008-11-06 JP JP2008285764A patent/JP5111336B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283997A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | リセット回路 |
WO2005020437A1 (ja) * | 2003-08-22 | 2005-03-03 | Rohm Co., Ltd | 半導体集積回路装置及びそれを用いた電源電圧監視システム |
JP2005323195A (ja) * | 2004-05-10 | 2005-11-17 | Texas Instr Japan Ltd | レベルシフト回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111434040A (zh) * | 2017-12-05 | 2020-07-17 | 株式会社日立功率半导体 | 半导体装置、半导体装置的控制方法以及半导体装置的控制电路 |
CN111434040B (zh) * | 2017-12-05 | 2023-06-27 | 株式会社日立功率半导体 | 半导体装置、半导体装置的控制方法以及半导体装置的控制电路 |
JP2020141219A (ja) * | 2019-02-27 | 2020-09-03 | ラピスセミコンダクタ株式会社 | パワーオンクリア回路及び半導体装置 |
JP7240899B2 (ja) | 2019-02-27 | 2023-03-16 | ラピスセミコンダクタ株式会社 | パワーオンクリア回路及び半導体装置 |
CN113741252A (zh) * | 2021-08-19 | 2021-12-03 | 武汉光迅科技股份有限公司 | 一种多电源系统的下电时序控制电路 |
CN113821068A (zh) * | 2021-09-18 | 2021-12-21 | 四川创安微电子有限公司 | 一种芯片内多电源系统管理电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5111336B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10833672B2 (en) | Driving circuit for high-side transistor, switching circuit, and controller for DC/DC converter | |
US8395870B2 (en) | Input/output circuit | |
US10707862B2 (en) | Power-on reset circuit and under-voltage lockout circuit comprising the same | |
KR960003529B1 (ko) | 반도체 메모리 장치의 칩 초기화 신호 발생회로 | |
JP6304966B2 (ja) | 半導体駆動装置及び半導体装置 | |
KR20150071339A (ko) | 게이트 구동 회로 | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
JP7282599B2 (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、dc/dcコンバータのコントローラ | |
JP7495213B2 (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、dc/dcコンバータのコントローラ | |
JP4225630B2 (ja) | 電圧発生回路 | |
US20090316316A1 (en) | Electrical circuit | |
US6903590B2 (en) | Pulse generating circuit and high-side driver circuit | |
JP5111336B2 (ja) | 半導体回路 | |
JP2004128950A (ja) | パワーオンリセット回路 | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP5936564B2 (ja) | 駆動回路 | |
JPH11355116A (ja) | Cmos出力バッファ保護回路を有する集積回路 | |
JP4744909B2 (ja) | ヒステリシスコンパレータ | |
JP4578882B2 (ja) | 半導体集積回路 | |
KR20000074468A (ko) | 고전압 구동 회로 | |
US11881847B2 (en) | Post driver and chip with overdrive capability | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
JP5687091B2 (ja) | 電源電圧検出回路 | |
WO2003063198A2 (en) | A voltage limiting semiconductor pass gate circuit | |
JPH06196996A (ja) | 出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5111336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |