JP2010109026A - 配線基板及び実装構造体 - Google Patents

配線基板及び実装構造体 Download PDF

Info

Publication number
JP2010109026A
JP2010109026A JP2008277706A JP2008277706A JP2010109026A JP 2010109026 A JP2010109026 A JP 2010109026A JP 2008277706 A JP2008277706 A JP 2008277706A JP 2008277706 A JP2008277706 A JP 2008277706A JP 2010109026 A JP2010109026 A JP 2010109026A
Authority
JP
Japan
Prior art keywords
fiber
layer
resin
wiring board
fiber layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008277706A
Other languages
English (en)
Other versions
JP5207919B2 (ja
Inventor
Masaaki Harazono
正昭 原園
Tadashi Nagasawa
忠 長澤
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008277706A priority Critical patent/JP5207919B2/ja
Publication of JP2010109026A publication Critical patent/JP2010109026A/ja
Application granted granted Critical
Publication of JP5207919B2 publication Critical patent/JP5207919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】本発明は、電気的信頼性を向上させる要求に応える配線基板及び実装構造体を提供するものである。
【解決手段】本発明の一実施形態にかかる配線基板2は、複数の単繊維9と単繊維9を被覆する樹脂10とを有する繊維層8を複数積層してなる基体5と、基体5上に形成された導電層7と、を備え、複数の繊維層8は、複数の単繊維9が第1方向に平行に伸長した第1繊維層8aと、複数の単繊維9が第2方向及び第3方向に織り込まれた第2繊維層8bと、を有し、複数の繊維層8の最上層は、第2繊維層8bからなることを特徴とする。
【選択図】図1

Description

本発明は、電子機器に使用される配線基板と、かかる配線基板に電子部品を実装した実装構造体と、に関するものである。かかる電子機器は、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器又はその周辺機器等である。
従来より、電子部品が実装される配線基板が知られている。かかる電子部品は、半導体素子又はコンデンサ等である。かかる半導体素子は、IC(Integrated Circuit)又はLSI(Large Scale Integration)等である。
かかる配線基板は、複数の単繊維と前記単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、前記基体上に形成された導電層と、を備えた構成が知られている。かかる複数の単繊維は、特許文献1に、一方向に平行に伸長した構成が記載されている。
ところで、単繊維の線膨張係数と樹脂の線膨張係数とは異なる。したがって、例えば、電子部品を配線基板に実装する際に行われるはんだリフロー時の加熱又は電子部品の発熱等により、配線基板に熱が印加された場合、単繊維と樹脂との間に熱膨張の差が生じる。このため、単繊維と樹脂との境界に強い熱応力が印加され、単繊維と樹脂とが剥離しやすくなる。その結果、かかる剥離により生じたクラックが基体の厚み方向へ成長しやすくなるため、かかるクラックが導電層に達し、配線基板の電気的信頼性が低下しやすくなる。
特開2005−29912号公報
本発明は、電気的信頼性を向上させる要求に応える配線基板及び実装構造体を提供するものである。
本発明の一形態にかかる配線基板は、複数の単繊維と該単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、前記基体上に形成された導電層と、を備え、前記複数の繊維層は、前記複数の単繊維が第1方向に平行に伸長した第1繊維層と、前記複数の単繊維が第2方向及び第3方向に織り込まれた第2繊維層と、を有し、前記複数の繊維層の最上層は、前記第2繊維層からなることを特徴とする。
本発明の一形態にかかる配線基板及び実装構造体によれば、基体内に生じたクラックが導電層に達する可能性を低減できる。その結果、電気的信頼性に優れた配線基板及び実装構造体を得ることができる。
以下に、本発明の一実施形態にかかる配線基板を含む実装構造体を図1及び図2に基づいて詳細に説明する。
図1に示す実装構造体1は、配線基板2と、配線基板2の上面にバンプ3を介してフリップチップ実装された電子部品4と、を含んで構成されている。
配線基板2は、基体5と、基体5の上面及び下面に積層された複数の絶縁層6と、絶縁層6の上面及び下面に配置された複数の導電層7と、を含んで構成されている。
単繊維9は、基材として繊維層8の機械的強度を向上させるためのものであり、例えば低熱膨張樹脂又は低熱膨張ガラス繊維等により構成されている。低熱膨張樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー等を用いても構わない。低熱膨張ガラス繊維としては、Sガラス、Tガラス又はそれらと類似組成のガラス繊維等を用いても構わない。
樹脂10は、単繊維9同士の間に充填されるとともに、単繊維9の上面及び下面を被覆するように形成されている。樹脂10は、単繊維9同士及び繊維層8同士を接着させるためのものであり、熱硬化性樹脂等を含む。熱硬化性樹脂は、エポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリイミド樹脂、ポリフェニレエーテル樹脂又はアミン系樹脂等を含む。なお、熱硬化性樹脂の線膨張係数は、例えば10ppm/℃以上50ppm/℃以下に設定されていることが望ましい。また、線膨張係数は、ISO11359‐2:1999に準ずる試験方法により測定される。
樹脂10は、フィラーを含有することが望ましい。フィラーは、破砕された形状又は球状のものを用いても構わない。なかでも、フィラーは球状のものが望ましく、その結果、フィラーを高密度に充填できる。また、フィラーの直径は、例えば0.2μm以上3μm以下に設定されていても構わない。また、フィラーとしては、例えば非晶質酸化珪素又は酸化アルミニウム等を用いることが望ましい。また、フィラーの線膨張係数は、例えば−5ppm/℃以上10ppm/℃以下であることが望ましい。このように、樹脂10に含まれる熱硬化性樹脂等よりも低熱膨張のフィラーを、樹脂10に含有させることにより、樹脂10の線膨張係数を低減し、配線基板2と電子部品4との線膨張係数の差を低減できる。
基体5は、厚み方向(Z方向)に貫通するスルーホールSが形成されている。スルーホールSの内壁には、スルーホール導体11が形成されている。スルーホール導体11は、基体5の上面及び下面に形成された導電層7同士を電気的に接続している。スルーホール導体11は導電材料からなる。導電材料は、例えば銅、銀、ニッケル又はクロム等を含む。本実施形態においては、スルーホール導体11は、円筒状に形成されており、基体5の平坦性を担保するため、該円筒状の内部に絶縁体12が充填されている。なお、絶縁体12は、樹脂材料、フィラー、エラストマー、難燃剤及び硬化剤等を含む。樹脂材料としては、例えばエポキシ樹脂又はシアネート樹脂等が用いられる。
基体5に積層される絶縁層6は、接着層6aと樹脂層6bとを有する。
接着層6aは、樹脂層6b同士又は樹脂層6bと基体5とを、強固に接着するためのものであり、熱硬化性樹脂又は熱可塑性樹脂等を含む。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂等を用いても構わない。熱可塑性樹脂としては、はんだリフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が200℃以上であることが望ましく、例えば液晶ポリマー等を使用することが望ましい。なお、接着層6aの線膨張係数は、例えば15ppm/℃以上80ppm/℃以下に設定されていることが望ましい。また、接着層6aは、厚みが例えば2μm以上20μm以下となるように設定されていることが望ましい。
樹脂層6bは、配線基板2の機械的強度を向上させるためのものであり、基材を備えておらず、熱硬化性樹脂又は熱可塑性樹脂を含むことが望ましい。熱硬化性樹脂又は熱可塑性樹脂としては、弾性変形可能であって、耐熱性と硬さに優れた特性の材料を用いることが望ましい。この様な特性を有する熱硬化性樹脂としては、例えば、ポリイミドベンゾオキサゾール樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、又は全芳香族ポリエステル樹脂等を用いても構わない。また、熱可塑性樹脂としては、例えば、熱可塑性ポリイミド樹脂又は液晶ポリマー樹脂等を用いても構わない。そして、上記材料のなかでも、ポリイミドベンゾオキサゾール樹脂又はポリパラフェニレンベンズビスオキサゾール樹脂を用いることが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、線膨張係数が−5ppm/℃以上5ppm/℃以下と小さい。このような低熱膨張樹脂を使用することによって、配線基板2と電子部品7との間の熱膨張の差を低減し、配線基板2に印加される熱応力を低減できる。なお、樹脂層6bの厚みは、例えば2μm以上20μm以下となるように設定されていることが望ましい。
絶縁層6には、ビア孔Vが形成されており、ビア孔V内にはビア導体13が形成されている。ビア導体13は、絶縁層6の上面及び下面に配置された導電層7同士を電気的に接続する。また、ビア導体13は、例えば基体5の上面から配線基板2の上面に向かって、又は基体5の下面から配線基板2の下面に向かって、配線基板2の平面方向への断面積が大きくなるように形成されていても構わない。なお、ビア導体13は、導電材料により形成される。導電材料は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等を含む。また、ビア導体13の線膨張係数は、例えば12ppm/℃以上20ppm/℃以下に設定されていることが望ましい。
導電層7は、基体5の上面及び下面に形成されており、スルーホール導体11と電気的に接続されている。また、導電層7は、絶縁層6の上面及び下面に形成されており、ビア導体13と電気的に接続されている。導電層7は、後述するように、電子部品4に電気的に接続され、電子部品4から供給される電気信号又は電子部品4へ供給される電気信号を伝達する信号線路としての機能、又は、電子部品4への電源を供給する電源線としての機能を有する。なお、導電層7を構成する導電材料は、例えば銅、銀、金、ニッケル、クロム、チタン、モリブデン、タングステン又はジルコニウムあるいはこれらの合金等を含む。なお、導電層7の線膨張係数は、例えば12ppm/℃以上20ppm/℃以下に設定されていることが望ましい。
電子部品4は、バンプ3を介して導電層7に電気的に接続されている。バンプ3の材料には、導電材料が用いられる。導電材料は、例えば銅、銀、亜鉛、錫、インジウム、ビスマス又はアンチモン等を含む。電子部品4としては、半導体素子又はコンデンサ等を用いても構わない。半導体素子としては、例えばIC若しくはLSI等を用いても構わない。半導体素子の材料としては、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いても構わない。また、電子部品4の厚み寸法は、例えば0.1mmから1mmのものを使用することが望ましい。
次に、基体5を構成する繊維層8について、より詳細に説明する。
図2に示すように、繊維層8は、第1繊維層8aと第2繊維層8bとを有する。
第1繊維層8aは、複数の単繊維9として第1方向に平行に伸長した複数の第1単繊維9aを有するとともに、樹脂10として第1単繊維9aを被覆する第1樹脂10aを有する。
複数の第1単繊維9aは、第1方向に平行に伸長した構成を有する。第1繊維層8aの厚みは、30μm以上200μm以下に設定されていることが望ましい。また、第1単繊維9aの長手方向に直交する断面積は、20μm以上200μm以下に設定されていることが望ましい。また、第1単繊維9aの長手方向への線膨張係数は、−10ppm/℃以上10ppm/℃以下に設定されていることが望ましい。第1単繊維9aは、このような特性を有する材料として、低熱膨張樹脂を含むことが望ましい。また、第1樹脂10aのフィラーの含有率は、10体積%以上65体積%以下に設定されていることが望ましい。なお、フィラーの含有率の測定は、例えば、測定する基板を切断して断面を鏡面状態に研摩し、走査電子顕微鏡を用いて、かかる断面を観察することにより、行うことができる。
第2繊維層8bは、単繊維9として第2方向及び第3方向に織り込まれた第2単繊維9bを有するとともに、樹脂10として第2単繊維9bを被覆する第2樹脂10bを有する。第2方向及び第3方向は、例えば直交していることが望ましい。その結果、第2繊維層8bの材料特性の異方性を低減できる。また、第2方向及び第3方向は、どちらか一方が第1方向と平行であることが望ましい。第2繊維層8bの厚みは、10μm以上100μm以下に設定されていることが望ましい。また、第2単繊維9bの長手方向に直交する断面積は、10μm以上70μm以下に設定されていることが望ましい。また、第2単繊維9bの長手方向への線膨張係数は、−10ppm/℃以上10ppm/℃以下に設定されていることが望ましい。第2単繊維9bは、このような特性を有する材料として、低熱膨張ガラス繊維を含むことが望ましい。また、第2樹脂10bのフィラーの含有率は、10体積%以上65体積%以下に設定されていることが望ましい。
本実施形態の配線基板2において、複数の繊維層8の最上層は、第2繊維層8bからなる。ここで、複数の第2単繊維9bは、第2方向及び第3方向に織り込まれた構成を有しており、第2方向に平行に伸長した第2単繊維9b1が、第3方向に平行に伸長した複数の第2単繊維9b2の上下を交互に交差している。このため、第2単繊維9b1と第2樹脂10bとの間で生じた剥離が第2方向に沿って進行しようとしても、第2単繊維9b1と第2単繊維9b2との交差領域で良好にかかる剥離の伸長は抑制される。それ故、第2繊維層8bの周囲に発生する剥離部分の長さが、第1繊維層8aと比較して、短くなる。その結果、かかる剥離部分を起点と指摘5の厚み方向へ成長しようとするクラックの発生確率が低減される。したがって、繊維層8の最上層に第2繊維層8bを配置すると、繊維層8の最上層に第1繊維層8aを配置する場合に比べ、導電層7に近い繊維層8の最上層を起点として、基体5の厚み方向へ成長するクラックが発生する可能性を低減し、かかるクラックが導電層7に到達することを抑制できる。
また、第2繊維層8bは、少なくとも2方向に平行に伸長した複数の第2単繊維9bを有しているため、基体5内の第1繊維層8aにて、基体5の厚み方向へ伸長するクラックが生じた場合、かかるクラックが、第2単繊維9bに接触しやすくなり、クラックの進行が抑制されやすくなる。その結果、かかるクラックが基体5上に形成された導電層7に達する可能性を低減できる。
複数の繊維層8は、最上層より下層に第1繊維層8aを有する。ここで、複数の第1単繊維9aは、第1方向に平行に伸長した構成を有しており、複数の第1単繊維9aの長手方向は、第1方向に平行である。その結果、第1単繊維9aは、第2単繊維9b1が複数の第2単繊維9b2の上下を交互に交差している第2単繊維9bと比較して、凹凸の生じやすい交差領域が少ないため、第1繊維層8aは、上面及び下面の平坦性が高い。したがって、複数の繊維層8の最上層より下層に第1繊維層8aを用いることにより、基体5の上面及び下面の平坦性を高めることができる。
また、第1単繊維9aは、第2単繊維9b1が複数の第2単繊維9b2の上下を交互に交差している第2単繊維9bと比較して、長手方向における撓みが低減されているため、第1繊維層8aは、配線基板2に熱が印加された際、かかる撓みの解消に起因する熱膨張が、低減されている。したがって、第1繊維層8aを用いることにより、配線基板2に熱が印加された際、基体5の平面方向への熱膨張を低減することができる。
また、第1単繊維9aは、第2方向及び第3方向に織り込まれた第2単繊維9bと比較して、繊維間の間隙が少なく、かかる間隙に充填される第1樹脂10aの量を低減されているため、第1繊維層8aは、平面方向への線膨張係数が低減されている。したがって、第1繊維層8aを用いることにより、基体5の平面方向への線膨張係数を低減できる。
複数の繊維層8は、第1繊維層8aを複数有することが望ましい。この場合、複数の第1繊維層8aは、第1方向が互いに直交する2つの隣接する第1繊維層8a同士を1組として、複数組からなることが望ましい。また、基体5の厚み方向(Z方向)に垂直な面(XY平面)であって基体5の中心に位置する面に対して、対称な位置に配置された第1繊維層8a同士は、第1方向が互いに平行であることが望ましい。その結果、第1単繊維9aの長手方向と長手方向に直交する方向との線膨張係数が異なることに起因する、基体5内の熱膨張の偏りを低減し、基体5の反りを低減できる。
複数の繊維層8の最下層は、第2繊維層8bからなることが望ましい。その結果、繊維層8の最上層が第2繊維層8bからなる場合と同様に、最下層の第2繊維層8bにて、厚み方向に成長するクラックが発生する可能性が低減しており、また、クラックの進行が抑制されやすいため、かかるクラックが基体5の下面に形成された導電層7に達する可能性を低減できる。また、繊維層8の最上層及び最下層を第2繊維層8bとすることにより、繊維層8の最上層及び最下層に配置される層同士の線膨張係数の差を低減できる。その結果、配線基板2に熱が印加された際に、基体5の上面及び下面における熱膨張の差を低減できるため、基体5の反りを低減できる。
第2繊維層8bの厚みは、第1繊維層8aの厚みより小さいことが望ましい。ここで、上述のように、配線基板2に熱が印加された際に、第1単繊維9aは第1方向に平行に伸長していることにより熱膨張が低減されるため、熱膨張が小さくなりやすい第1繊維層8aの厚みを大きくし、熱膨張が大きくなりやすい第2繊維層8bの厚みを小さくすることにより、基体5の熱膨張を低減し、配線基板2と電子部品4との熱膨張の差を低減できる。なお、厚みは、基体5の厚み方向への長さをいう。また、第1繊維層8aと第2繊維層8bとの厚みの差は、20μm以上200μm以下に設定されていることが望ましい。
第2単繊維9bの長手方向に直交する断面積は、第1単繊維9aの長手方向に直交する断面積より小さいことが望ましい。その結果、第2方向及び第3方向に織り込まれた第2単繊維9b間の間隙を小さくできるため、基体5内の第1繊維層8aにて、基体5の厚み方向へ成長するクラックが生じた場合、かかるクラックの進行を第2単繊維9bにより抑制することができる。また、第2単繊維9bの長手方向に直交する断面積を小さくすることにより、かかる交差領域に生じる凹凸の差を低減し、基体5の上面及び下面の平坦性を高めることができる。なお、第1単繊維9aと第2単繊維9bとの長手方向に直交する断面積の差は、10μm以上190μm以下に設定されていることが望ましい。
第2樹脂10bのフィラーの含有率は、第1樹脂10aのフィラーの含有率より大きいことが望ましい。その結果、第2繊維層8bの線膨張係数を低減できるため、基体5の線膨張係数を低減するとともに、配線基板2に熱が印加された際に、第1繊維層8aと第2繊維層8bとの熱膨張の差を低減し、第1繊維層8aと第2繊維層8bとの剥離を低減できる。また、第2樹脂10bのフィラーの含有率を高めることにより、繊維層8の最上層及び最下層に配置された第2繊維層10bの剛性を高めることができる。その結果、配線基板2の反りを低減できる。なお、第1樹脂10aと第2樹脂10bとのフィラーの含有率の差は、40体積%以下に設定されていることが望ましい。
次に、上述した配線基板2を含む実装構造体1の製造方法を、図3から図7に基づいて説明する。
(1)図3Aに示すように、第1繊維シート8ax及び第2繊維シート8bxを準備すbる。第1繊維シート8axは、複数の第1単繊維9aが第1方向に平行に伸長した構成の基材に、未硬化の樹脂である第1樹脂前駆体10axを、含浸させることにより準備する。また、第2繊維シート8bxは、複数の第2単繊維9bが第2方向及び第3方向に織り込まれた構成の基材に、未硬化の樹脂である第2樹脂前駆体10bxを、含浸させることにより準備する。なお、未硬化の樹脂は、ISO472:1999に準ずるA‐ステージ又はB‐ステージの状態の樹脂である。
(2)図3Bに示すように、第1繊維シート8ax及び第2繊維シート8bxを積層し、加熱加圧をすることにより、基体5を準備する。ここで、第1繊維シート8ax及び第2繊維シート8bxの積層は、最上層が第2繊維シート8bxとなるように行われる。かかる加熱加圧の際に、第1樹脂前駆体10ax及び第2樹脂前駆体10bxが熱硬化して第1樹脂10a及び第2樹脂10bとなり、第1繊維シート8ax及び第2繊維シート8bxが第1繊維層8a及び第2繊維層8bとなる。なお、加熱加圧の際に加熱する温度は、第1樹脂10a及び第2樹脂10bの硬化開始温度以上第1樹脂10a及び第2樹脂10bの熱分解温度未満に設定されていることが望ましい。なお、基体5の厚みは、例えば0.1mm以上1.2mm以下に設定されていることが望ましい。また、硬化開始温度は、樹脂が、ISO472:1999に準ずるC‐ステージの状態となる温度である。また、熱分解温度は、ISO11358:1997に準ずる熱重量測定において、樹脂の質量が5%減少する温度である。
(3)図3Cに示すように、基体5に、厚み方向に貫通したスルーホールSを形成する。スルーホールSは、例えば直上から基体5にレーザーを照射することにより、形成することができる。また、スルーホールSは、数個形成されることが望ましい。また、スルーホールSの幅は、例えば0.1mm以上1mm以下に設定されていることが望ましい。
ここで、第2単繊維9bが、低熱膨張樹脂と比較して耐熱性の高い低熱膨張ガラス繊維を含む場合、第2単繊維9bの断面積又は厚みが小さいと、レーザーを照射する際に第2繊維シート8bxを容易に貫通することができる。その結果、レーザーの照射時間を短縮し、配線基板2の生産性を向上させることができる。
(4)図4Aに示すように、基体5の表面に導電材料を被着させて、導電材料層7wを形成する。導電材料層7wは、スルーホールSの内壁面にて、円筒状のスルーホール導体11を構成する。かかる導電材料層7wは、例えば無電解めっき、蒸着法、CVD法又はスパッタリング法等により形成される。
(5)図4Bに示すように、円筒状のスルーホール導体11の内部に、樹脂材料等を充填し、絶縁体12を形成する。
(6)導電材料を絶縁体12の露出部に被着させて、導電材料層7wを絶縁体12の露出部に形成する。かかる導電材料は、例えば無電解めっき法、蒸着法、CVD法又はスパッタリング法等により被着される。
(7)図4Cに示すように、導電材料層7wをパターニングし、第2導電層7bを形成する。導電材料層7wのパターニングは、従来周知のフォトリソグラフィー技術、エッチング等を用いて行われる。
(8)図5A及び図5Bに示すように、導電層7上に、接着層6aを介して樹脂層6bを貼り合わせる。貼り合わせは、加熱加圧により行われる。加熱加圧は、例えば加熱プレス機を用いて、行われる。以上のようにして、接着層6aと樹脂層6bとから成る絶縁層6を形成することができる。
(9)図6Aに示すように、絶縁層6にビア孔Vを形成し、ビア孔V内に導電層7の少なくとも一部を露出させる。ビア孔Vの形成は、例えばYAGレーザー装置又は炭酸ガスレーザー装置を用いる。ビア孔Vは、樹脂層6bの上面に対して、垂直方向からレーザー光が照射されることによって形成される。なお、ビア孔Vは、レーザー光の出力を調整することによって、樹脂層6bの上面から基体5の上面に向かって開口幅が狭くなるように形成することができる。
(10)図6Bに示すように、ビア孔Vにビア導体13を形成し、絶縁層6の上面に導電層7を形成する。ビア導体13及び導電層7は、従来周知のセミアディティブ法、サブトラクティブ法又はフルアディティブ法等により形成され、なかでもセミアディティブ法により形成されることが望ましい。以上のようにして、配線基板2を作製することができる。
なお、(8)から(10)の工程を繰り返すことにより、多層配線の配線基板2も作製できる。
(11)図7に示すように、配線基板2に電子部品4をバンプ3を介してフリップチップ実装することにより、実装構造体1を作製できる。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上述した本発明の実施形態においては、基体5の上面及び下面に形成される絶縁層6が1層である構成を例に説明したが、絶縁層6は複数層であっても構わない。また、上述した本発明の実施形態は、電子部品4を配線基板2の上面にフリップチップ実装した構成に関して説明したが、電子部品4を配線基板2の上面にワイヤボンディング実装しても構わない。
また、上述した本発明の実施形態においては、繊維層8が最上層及び最下層に第2繊維層8bを有する構成に関して説明したが、繊維層8は他の層にも第2繊維層8bを有していても構わない。この場合、第2繊維層8bは、第1方向が互いに直交する2つの隣接する1組の第1繊維層8aの直上及び直下に位置することが望ましい。
また、上述した本発明の実施形態においては、(3)の工程にて、基体5にレーザーを照射することによりスルーホールSを形成する製造方法を例に説明したが、基体5にドリル加工を行うことによりスルーホールSを形成しても構わない。
また、上述した本発明の実施形態においては、(4)の工程にて、基体5の表面に導電材料を被着させて、導電材料層7wを形成する製造方法を例に説明したが、(2)の工程にて、第1繊維シート8ax及び第2繊維シート8bxを積層する際に、最上層及び最下層に銅箔を積層し、(4)の工程にて、銅箔の表面及びスルーホールSの内壁面に導電材料を被着させることにより、導電材料層7wを形成しても構わない。
また、上述した本発明の実施形態においては、(7)の工程にて、基体5の上面及び下面における導電層7のパターニングを、フォトリソグラフィー技術、エッチング等を用いたサブトラクティブ法により行う製造方法を例に説明したが、セミアディティブ法又はフルアディティブ法等により導電層7のパターニングを行っても構わない。
本発明の一実施形態にかかる実装構造体の断面図である。 図1に示す実装構造体のX1部分の拡大図である。 図3A、図3B及び図3Cは、図1に示す実装構造体の製造工程を説明する断面図である 図4A、図4B及び図4Cは、図1に示す実装構造体の製造工程を説明する断面図である。 図5A及び図5Bは、図1に示す実装構造体の製造工程を説明する断面図である 図6A及び図6Bは、図1に示す実装構造体の製造工程を説明する断面図である。 図1に示す実装構造体の製造工程を説明する断面図である。
符号の説明
1 実装構造体
2 配線基板
3 バンプ
4 電子部品
5 基体
6 絶縁層
6a 接着層
6b 樹脂層
7 導電層
7w 導電材料層
8 繊維層
8a 第1繊維層
8ax 第1繊維シート
8b 第2繊維層
8bx 第2繊維シート
9 単繊維
9a 第1単繊維
9b 第2単繊維
10 樹脂
10a 第1樹脂
10b 第2樹脂
11 スルーホール導体
12 絶縁体
13 ビア導体
S スルーホール
V ビア孔

Claims (6)

  1. 複数の単繊維と該単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、
    前記基体上に形成された導電層と、
    を備え、
    前記複数の繊維層は、前記複数の単繊維が第1方向に平行に伸長した第1繊維層と、前記複数の単繊維が第2方向及び第3方向に織り込まれた第2繊維層と、を有し、
    前記複数の繊維層の最上層は、前記第2繊維層からなることを特徴とする配線基板。
  2. 請求項1に記載の配線基板において、
    前記複数の繊維層の最下層は、前記第2繊維層からなることを特徴とする配線基板。
  3. 請求項1に記載の配線基板において、
    前記第2繊維層の厚みは、前記第1繊維層の厚みより小さいことを特徴とする配線基板。
  4. 請求項1に記載の配線基板において、
    前記第2繊維層に含まれる単繊維の長手方向に直交する断面積は、前記第1繊維層に含まれる単繊維の長手方向に直交する断面積より小さいことを特徴とする配線基板。
  5. 請求項1に記載の配線基板において、
    前記第1繊維層に含まれる単繊維は、有機繊維からなり、
    前記第2繊維層に含まれる単繊維は、ガラス繊維からなることを特徴とする配線基板。
  6. 請求項1に記載の配線基板と、
    前記配線基板の上面に搭載され、前記導電層と電気的に接続される電子部品と、
    を備えたことを特徴とする実装構造体。
JP2008277706A 2008-10-29 2008-10-29 配線基板及び実装構造体 Expired - Fee Related JP5207919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008277706A JP5207919B2 (ja) 2008-10-29 2008-10-29 配線基板及び実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008277706A JP5207919B2 (ja) 2008-10-29 2008-10-29 配線基板及び実装構造体

Publications (2)

Publication Number Publication Date
JP2010109026A true JP2010109026A (ja) 2010-05-13
JP5207919B2 JP5207919B2 (ja) 2013-06-12

Family

ID=42298197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008277706A Expired - Fee Related JP5207919B2 (ja) 2008-10-29 2008-10-29 配線基板及び実装構造体

Country Status (1)

Country Link
JP (1) JP5207919B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156453A (ja) * 2011-01-28 2012-08-16 Kyocera Corp 配線基板およびその実装構造体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP2001302736A (ja) * 2000-02-17 2001-10-31 Nof Corp 高分子絶縁材料及びその製造方法並びに電子関連基板及び電子部材
JP2002069270A (ja) * 2000-01-11 2002-03-08 Nippon Kayaku Co Ltd 難燃性非ハロゲンエポキシ樹脂組成物及びその用途
JP2003277579A (ja) * 2002-03-22 2003-10-02 Nippon Kayaku Co Ltd 高耐熱エポキシ樹脂組成物及びその硬化物
JP2008053362A (ja) * 2006-08-23 2008-03-06 Mitsubishi Electric Corp プリント配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP2002069270A (ja) * 2000-01-11 2002-03-08 Nippon Kayaku Co Ltd 難燃性非ハロゲンエポキシ樹脂組成物及びその用途
JP2001302736A (ja) * 2000-02-17 2001-10-31 Nof Corp 高分子絶縁材料及びその製造方法並びに電子関連基板及び電子部材
JP2003277579A (ja) * 2002-03-22 2003-10-02 Nippon Kayaku Co Ltd 高耐熱エポキシ樹脂組成物及びその硬化物
JP2008053362A (ja) * 2006-08-23 2008-03-06 Mitsubishi Electric Corp プリント配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156453A (ja) * 2011-01-28 2012-08-16 Kyocera Corp 配線基板およびその実装構造体

Also Published As

Publication number Publication date
JP5207919B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5582944B2 (ja) 配線基板、積層板及び積層シート
JP5066192B2 (ja) 配線基板及び実装構造体
JP2011228676A (ja) 配線基板およびその実装構造体
JP2011249711A (ja) 配線基板およびその実装構造体
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP5436247B2 (ja) 配線基板
JP5361680B2 (ja) 配線基板
JP2011049289A (ja) 配線基板及びその製造方法
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP5019995B2 (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP5334544B2 (ja) 配線基板、実装構造体及び電子装置
JP5207919B2 (ja) 配線基板及び実装構造体
JP5705565B2 (ja) 実装構造体
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP5288949B2 (ja) プリプレグシート、配線基板及び実装構造体
JP5383320B2 (ja) 配線基板及びこれを用いた実装構造体
JP2010258320A (ja) 配線基板及びその製造方法
JP2011176111A (ja) 配線基板
JP5909528B2 (ja) 配線基板、積層板及び積層シート
JP5258459B2 (ja) プリプレグシート、単繊維、配線基板及び実装構造体
JP2016167637A (ja) 積層配線基板および積層体
JP5127622B2 (ja) 配線基板、実装構造体及び配線基板の製造方法
JP5952153B2 (ja) 積層配線基板およびそれを用いた実装構造体
JP5004670B2 (ja) 配線基板
JP2013008873A (ja) 配線基板およびその実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees