JP2010103501A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2010103501A JP2010103501A JP2009215228A JP2009215228A JP2010103501A JP 2010103501 A JP2010103501 A JP 2010103501A JP 2009215228 A JP2009215228 A JP 2009215228A JP 2009215228 A JP2009215228 A JP 2009215228A JP 2010103501 A JP2010103501 A JP 2010103501A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- copper core
- copper
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 本発明の目的はEM現象を抑制でき、信頼性の高いFC接続部を有する半導体パッケージを提供することである。
【解決手段】 本発明は、0.1〜5μmのNi層を有するチップ側パッドとインターポーザ基板とのFC接続部が、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアと、該銅コアを内包するSn基のハンダ部によって形成されており、該ハンダ部には、パッド側及び銅コア側から成長したNi3Sn4型化合物を有する半導体パッケージである。
【選択図】 図3
【解決手段】 本発明は、0.1〜5μmのNi層を有するチップ側パッドとインターポーザ基板とのFC接続部が、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアと、該銅コアを内包するSn基のハンダ部によって形成されており、該ハンダ部には、パッド側及び銅コア側から成長したNi3Sn4型化合物を有する半導体パッケージである。
【選択図】 図3
Description
本発明は、エレクトロニクス製品に搭載される電子部品のフリップチップ(以下、FC(Flip Chip)と称す。)工法で製造されるFC接続部を有する半導体パッケージに関するものである。
近年、携帯電話やPDA(Personal Digital Assistance)、ノートパソコンなどに代表されるエレクトロニクス製品の軽薄・短小、高機能化の進展には目覚しいものがある。それに伴い、搭載される電子部品についても、多ピン・狭ピッチ、省スペースで高周波対応の部品が要求されてきている。そこで、ウェハレベルのCSP(Chip Scale Package)やチップを積層するスタックタイプのパッケージが開発されるなど、エレクトロニクスデバイスも大きな革新が起こっている。これらデバイスの半導体チップ搭載方式の一つにSiチップと配線基板間にハンダバンプを介するFC工法がある。本工法は従来のワイヤボンディング工法と比較してI/O数を飛躍的に確保できるので、今後の半導体パッケージの更なる小型化、高密度実装化に対応できる工法である。
FCの接続部について、そのヒートサイクル性を向上する技術として銅球の周りに銅との反応性を抑えるためにNiめっき層を形成し、最表皮層にハンダ層を有する銅コアハンダボールの適用が提案されている。(特許文献1参照)
FC接続部を有する半導体パッケージについては、上述したヒートサイクル性だけではなく、耐エレクトロマイグレーション(以下、EM(electro migration)と称す。)特性の向上も重要な課題である。
近年、急速なLSIの進展に伴い、半導体パッケージに内蔵されているSiチップ上に形成される金属配線の微細化・薄膜化が進んでいる。その結果、金属配線の断面積は小さくなるが、印加される電流は変化が無い。よって、単位面積当りを流れる電流、つまり電流密度は大きくなる傾向にある。その結果、配線を構成する原子が電子と衝突することによる運動エネルギーが無視できなくなるため、原子と空孔の置換が生じる。この現象をEM現象という。この現象が生じることで、最終的には断線に至る。
近年、急速なLSIの進展に伴い、半導体パッケージに内蔵されているSiチップ上に形成される金属配線の微細化・薄膜化が進んでいる。その結果、金属配線の断面積は小さくなるが、印加される電流は変化が無い。よって、単位面積当りを流れる電流、つまり電流密度は大きくなる傾向にある。その結果、配線を構成する原子が電子と衝突することによる運動エネルギーが無視できなくなるため、原子と空孔の置換が生じる。この現象をEM現象という。この現象が生じることで、最終的には断線に至る。
特にFC接続部おいては、I/O数の増加とともにパッド径が小さくなるため、電流密度は大きくなる。このため電流印加のみで接続端子内部にて断線が生じる危険が大きい。
本発明の目的は、EM現象を抑制でき、信頼性の高いFC接続部を有する半導体パッケージを提供することである。
本発明の目的は、EM現象を抑制でき、信頼性の高いFC接続部を有する半導体パッケージを提供することである。
本発明者は、Sn中における拡散速度の小さいNi3Sn4型化合物を適正に配置した接続部を形成したFC接続部とすることで、EM現象を抑制できることを見出し、本発明に到達した。
すなわち本発明は、0.1〜5μmのNi層を有するチップ側パッドとインターポーザ基板とのFC接続部が、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアと、該銅コアを内包するSn基のハンダ部によって形成されており、該ハンダ部には、パッド側及び銅コア側から成長したNi3Sn4型化合物を有する半導体パッケージである。
すなわち本発明は、0.1〜5μmのNi層を有するチップ側パッドとインターポーザ基板とのFC接続部が、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアと、該銅コアを内包するSn基のハンダ部によって形成されており、該ハンダ部には、パッド側及び銅コア側から成長したNi3Sn4型化合物を有する半導体パッケージである。
本発明によれば、FC接続部のEM現象を抑制でき、信頼性の高いFC接続部構成ができ、銅コアを有することによる正確なスタンドオフ値が実現できる利点と合わせ、高精度、高信頼性の半導体パッケージを実現する上で重要な技術となる。
上述したように、本発明の重要な特徴は、FC接続部に、Sn中における拡散速度の小さいNi3Sn4型化合物を適正に配置した接続部を形成したことにある。以下、詳しく説明する。
FC接続部において、もっともEM現象による接続不良が発生し易いのは、チップ側パッド端部のハンダ部であることを確認した。つまり、ハンダ部自体のEM耐性を高めることが必要である。そこで、本発明では、ハンダ部を構成する通常のSn基のハンダであって、Sn中における拡散速度の小さいNi3Sn4型化合物を存在させている。
FC接続部において、もっともEM現象による接続不良が発生し易いのは、チップ側パッド端部のハンダ部であることを確認した。つまり、ハンダ部自体のEM耐性を高めることが必要である。そこで、本発明では、ハンダ部を構成する通常のSn基のハンダであって、Sn中における拡散速度の小さいNi3Sn4型化合物を存在させている。
また、本発明においては、パッド側及び銅コア側から成長したNi3Sn4型化合物を有するものとしている。この構成により、パッド側及び銅コア側の界面近傍には確実に拡散速度が低いNi3Sn4型化合物が配置される。
このような本発明の構造は、パッド側及び銅コア側にNi層を配置することで、接続部形成時のリフローにより、上記化合物を形成することができる。接続部に存在させるNiを単にバリア目的ではなく、EM耐性に有効な化合物形成源として利用することが、本発明の重要な特徴の一つである。
なお、使用するハンダの組成よっては、純粋なNi3Sn4化合物ではなくNiの一部がCuと置換した(Ni、Cu)3Sn4といった複合化合物を形成する場合もある。そのため本発明では、Ni3Sn4型化合物と規定している。
このような本発明の構造は、パッド側及び銅コア側にNi層を配置することで、接続部形成時のリフローにより、上記化合物を形成することができる。接続部に存在させるNiを単にバリア目的ではなく、EM耐性に有効な化合物形成源として利用することが、本発明の重要な特徴の一つである。
なお、使用するハンダの組成よっては、純粋なNi3Sn4化合物ではなくNiの一部がCuと置換した(Ni、Cu)3Sn4といった複合化合物を形成する場合もある。そのため本発明では、Ni3Sn4型化合物と規定している。
また、本発明に適用する銅コアとしては、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアと規定した。
電子部品の放熱性、電気特性を考慮し、端子用ボールとして銅球を用いる。直径が20μmより小さい銅球を用いる場合、パッケージ作製が困難という問題があり、直径が80μmより大きい銅球を用いる場合、I/O数を増加させることが困難という問題がある。そのため、本発明においては、直径が20〜80μmの銅球と規定した。なお、銅球の製造には、回転電極法やアトマイズ法等による製造も可能であるが、特に予め銅固片を準備し、これらの固片を熱プラズマの中に投下することで、銅固片を溶融させ、表面張力で球状化させ、銅コアボールを作製する製造方法の適用が、単一形状の銅球を得る上で有利である。
電子部品の放熱性、電気特性を考慮し、端子用ボールとして銅球を用いる。直径が20μmより小さい銅球を用いる場合、パッケージ作製が困難という問題があり、直径が80μmより大きい銅球を用いる場合、I/O数を増加させることが困難という問題がある。そのため、本発明においては、直径が20〜80μmの銅球と規定した。なお、銅球の製造には、回転電極法やアトマイズ法等による製造も可能であるが、特に予め銅固片を準備し、これらの固片を熱プラズマの中に投下することで、銅固片を溶融させ、表面張力で球状化させ、銅コアボールを作製する製造方法の適用が、単一形状の銅球を得る上で有利である。
また、本発明においては、FC接続部を形成した状態で銅球表面には、Ni層が残存している必要がある。これは、銅とSnとの拡散速度は非常に速いため、銅がむき出しになると、接続信頼性低下を引き起こすことが懸念されるためである。一方、厚いNi層はそもそも製造が難しいとともに、銅球を用いることによる低抵抗性、高熱伝導性といった特徴が失われてしまう。そこで本発明は、銅コアのNi層を1.0〜5.0μmと規定した。
また、本発明においては、FC接続部を形成した状態でチップ側パッドにもNi層が残留している必要がある。上述したとおり、チップ側Ni層は、ハンダ部にNi3Sn4型化合物を存在させる上で重要であるが、Ni層がなくなり、チップの電極がむき出しになると、使用期間中にチップ側へハンダ成分が拡散しチップを破壊する恐れがある。
本発明では、チップ側に0.1〜5μmのNi層を有するものとした。なお、上述したとおり、銅コア表面にNi層を有しているため、銅コアからハンダ部へNiが拡散供給されることにより、チップ側のNi層からのハンダ部へのNi拡散は抑制される。これにより、チップ側のNi層の厚さを薄くすることができる。チップ側の電気特性を確保する上でこのNi層はできるだけ薄い方が良く、本発明では0.1〜5μmと規定した。
なお、各Ni層の形成は、スパッタ法、蒸着法、メッキ法などが適用できる。
本発明では、チップ側に0.1〜5μmのNi層を有するものとした。なお、上述したとおり、銅コア表面にNi層を有しているため、銅コアからハンダ部へNiが拡散供給されることにより、チップ側のNi層からのハンダ部へのNi拡散は抑制される。これにより、チップ側のNi層の厚さを薄くすることができる。チップ側の電気特性を確保する上でこのNi層はできるだけ薄い方が良く、本発明では0.1〜5μmと規定した。
なお、各Ni層の形成は、スパッタ法、蒸着法、メッキ法などが適用できる。
また、チップ側のパッド径が100μmを超えると、限られたスペースでI/O数を増加させることが難しくなること、また、パッド径が30μmより小さい場合、配線加工が非常に厳しくなると想定され、また、電流密度も大きくなることから、本発明においては、パッドの直径が30μm〜100μmであることが好ましい。
また、本発明は、EM現象を抑制する効果が高いので、0.1A以上の電流が印加されるFC接続部にも適用できる。
また、本発明は、EM現象を抑制する効果が高いので、0.1A以上の電流が印加されるFC接続部にも適用できる。
本発明において、ハンダ部を構成するSn基ハンダについて、その組成を限定するものではない。例えばSn−(0.3〜3.5)質量%Ag、Sn−(0.5〜0.7)質量%Cu、Sn−(0.3〜3.5)質量%Ag−(0.5〜0.7)質量%Cuのハンダを適用することができる。なお、汎用性の観点から、Sn−(0.3〜3.5)質量%Ag−(0.5〜0.7)質量%Cuが主流である。
本発明におけるFC接続部の形成は、例えば、以下の方法で得ることができる。
まず、0.1〜5μmのNi層を有するチップ側パッド上に、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアにSn基のハンダをメッキ法などで1〜20μm被覆した銅コアハンダボールを配置する。次いで、所定の電極位置に銅コアを有しないハンダボールを配置したインターポーザ基板を準備する。その後、チップ側の銅コアハンダボール部とインターポーザ側のハンダボール部とを対向接触させ、リフローすることでFC接続部を得ることができる。
まず、0.1〜5μmのNi層を有するチップ側パッド上に、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアにSn基のハンダをメッキ法などで1〜20μm被覆した銅コアハンダボールを配置する。次いで、所定の電極位置に銅コアを有しないハンダボールを配置したインターポーザ基板を準備する。その後、チップ側の銅コアハンダボール部とインターポーザ側のハンダボール部とを対向接触させ、リフローすることでFC接続部を得ることができる。
本発明の半導体パッケージのFC接続部を製造するため、まず、直径が80μmの銅球表面に、表1に示す厚さのNi層を有する銅コアと、該銅コアを内包するSn基のハンダ部によって形成される直径が100μmの銅コアハンダボール1〜3を作製した。また、比較例の半導体パッケージのFC接続部を製造するため、Ni層のない銅コアハンダボール4も作製した。
銅球は、予め銅固片を準備し、これらの銅固片を熱プラズマ中に投下することで、銅固片を溶融させ、表面張力で球状化させることで作製した。Ni層、Sn基のハンダ部はメッキ法で形成した。ハンダ部の組成は、汎用性の観点からSn−3%Ag−0.5%Cu(質量%)を選定した。
次に、インターポーザ基板に配置する、表1に示す銅コアを有しない直径が100μmのハンダボールを作製した。
銅コアを有しないハンダボールは、均一液滴噴霧法を用いて作製した。均一液滴噴霧法とは、るつぼ内でハンダ合金を溶解し、溶融ハンダをるつぼから排出することにより微小球を製造する方法であり、排出する際に溶融ハンダに振動を付与することで、排出された溶融金属を体積の均一な微小球とする方法である。ハンダボール組成は汎用性の観点からSn−3%Ag−0.5%Cu(質量%)を選定した。
得られた銅コアハンダボール、ハンダボールともに、真球度は0.99以上、ボール直径の平均値は0.2μm以内、標準偏差は2.0μm以内であり、非常に均一なボールである。
銅球は、予め銅固片を準備し、これらの銅固片を熱プラズマ中に投下することで、銅固片を溶融させ、表面張力で球状化させることで作製した。Ni層、Sn基のハンダ部はメッキ法で形成した。ハンダ部の組成は、汎用性の観点からSn−3%Ag−0.5%Cu(質量%)を選定した。
次に、インターポーザ基板に配置する、表1に示す銅コアを有しない直径が100μmのハンダボールを作製した。
銅コアを有しないハンダボールは、均一液滴噴霧法を用いて作製した。均一液滴噴霧法とは、るつぼ内でハンダ合金を溶解し、溶融ハンダをるつぼから排出することにより微小球を製造する方法であり、排出する際に溶融ハンダに振動を付与することで、排出された溶融金属を体積の均一な微小球とする方法である。ハンダボール組成は汎用性の観点からSn−3%Ag−0.5%Cu(質量%)を選定した。
得られた銅コアハンダボール、ハンダボールともに、真球度は0.99以上、ボール直径の平均値は0.2μm以内、標準偏差は2.0μm以内であり、非常に均一なボールである。
FC接続部を製造するため、Siチップとインターポーザ基板を準備した。
Siチップサイズは、7.2mm□×0.4mmtである。チップ上にAl−Si−Cu配線層を形成し、その配線層上のパッドとして、Ni層を形成し、ハンダとの濡れ性を確保するため、Ni層上にAu層を形成した。Ni層、Au層の厚さはそれぞれ0.8μm、0.1μmであり、スパッタ法にて形成した。パッド径は、80μmであり、パッド数は、513個である。
それぞれのSiチップのパッド上に、上記で作製した表1に示す銅コアハンダボール1〜3をそれぞれ配置してリフローにより接続した。
Siチップサイズは、7.2mm□×0.4mmtである。チップ上にAl−Si−Cu配線層を形成し、その配線層上のパッドとして、Ni層を形成し、ハンダとの濡れ性を確保するため、Ni層上にAu層を形成した。Ni層、Au層の厚さはそれぞれ0.8μm、0.1μmであり、スパッタ法にて形成した。パッド径は、80μmであり、パッド数は、513個である。
それぞれのSiチップのパッド上に、上記で作製した表1に示す銅コアハンダボール1〜3をそれぞれ配置してリフローにより接続した。
インターポーザ基板サイズは、22mm□×1.0mmtである。基板上にCu配線層を形成し、その配線層上のパッドとして、Ni層を形成し、ハンダとの濡れ性を確保するため、Ni層上にAu層を形成した。Ni層、Au層の厚さはそれぞれ5.0μm、0.1μmであり、めっき法にて形成した。パッド径は、100μmであり、パッド数は、513個である。
次に、インターポーザ基板のパッド上に、上記で作製した銅コアを有しないハンダボールを配置してリフローにより接続した。
その後、チップ側の銅コアハンダボール部とインターポーザ側のハンダボール部とを図1に示すように対向接触させ、再リフローすることで本発明のFC接続部を形成した。
各リフローは、酸素濃度が100ppm以下の窒素雰囲気中で行い、最高温度を240±5℃、220℃以上において凡そ60秒間保持の条件で行った。
次に、インターポーザ基板のパッド上に、上記で作製した銅コアを有しないハンダボールを配置してリフローにより接続した。
その後、チップ側の銅コアハンダボール部とインターポーザ側のハンダボール部とを図1に示すように対向接触させ、再リフローすることで本発明のFC接続部を形成した。
各リフローは、酸素濃度が100ppm以下の窒素雰囲気中で行い、最高温度を240±5℃、220℃以上において凡そ60秒間保持の条件で行った。
比較例1として、Siチップ側に配置した銅コアハンダボールを、表1に示すNi層を有しない銅コアハンダボール4に替えて、図1に示すように本発明と同様の工程により、FC接続部を形成した。
また、比較例2として、Siチップ側に配置した銅コアハンダボールを、銅コアを有しないハンダボールに替えて、図2に示すように本発明と同様の工程により、FC接続部を形成した。使用した銅コアを有しないハンダボールは、表1に示すインターポーザ基板に配置したものと同様のハンダボールである。
また、比較例2として、Siチップ側に配置した銅コアハンダボールを、銅コアを有しないハンダボールに替えて、図2に示すように本発明と同様の工程により、FC接続部を形成した。使用した銅コアを有しないハンダボールは、表1に示すインターポーザ基板に配置したものと同様のハンダボールである。
本発明例及び比較例において得られたFC接続部のそれぞれの断面ミクロ組織を観察した。断面ミクロ組織写真をそれぞれ図3〜7に示す。
本発明例1〜3においては、図3〜5に示すように、パッド側及び銅コア側から成長した(Ni、Cu)3Sn4化合物が形成され、ハンダ層内にも1μm以上の(Ni、Cu)3Sn4化合物が島状に分散していることが確認された。
一方、比較例1のNi層を有しない銅コアハンダボールを用いたFC接続部については、図6に示すように、パッド側及び銅コア側から成長した(Cu、Ni)6Sn5化合物が形成されていることが確認された。
また、比較例2の銅コアを有しないハンダボールを用いたFC接続部については、図7に示すように、Siチップ側のパッド上から(Ni、Cu)3Sn4化合物が少量形成されていることが確認された。
本発明例1〜3においては、図3〜5に示すように、パッド側及び銅コア側から成長した(Ni、Cu)3Sn4化合物が形成され、ハンダ層内にも1μm以上の(Ni、Cu)3Sn4化合物が島状に分散していることが確認された。
一方、比較例1のNi層を有しない銅コアハンダボールを用いたFC接続部については、図6に示すように、パッド側及び銅コア側から成長した(Cu、Ni)6Sn5化合物が形成されていることが確認された。
また、比較例2の銅コアを有しないハンダボールを用いたFC接続部については、図7に示すように、Siチップ側のパッド上から(Ni、Cu)3Sn4化合物が少量形成されていることが確認された。
本発明例及び比較例に対して、FC接続部の耐EM特性を把握するため、150℃環境下で直流電流を0.5A印加したEM加速試験を行った。平均電流密度に換算すると、Siチップ側は凡そ1.0×104A/cm2、インターポーザ基板側は凡そ6.4×103A/cm2となる。サンプル寿命時間の判定は初期電気抵抗の1.5倍以上になった時間と設定した。本発明例及び比較例ともに、4サンプルずつ測定を実施して平均寿命時間を求めた。その結果を表2に示す。
本発明例のサンプルは、いずれも平均寿命時間が400時間を越える長寿命を得ることができ、Ni層の厚さの増大とともに平均寿命時間が増加することを確認した。
一方、比較例のサンプルは、いずれも平均寿命時間が400時間未満であり、本発明がEM耐性に優れた構造であることが確認できた。
本発明例のサンプルは、いずれも平均寿命時間が400時間を越える長寿命を得ることができ、Ni層の厚さの増大とともに平均寿命時間が増加することを確認した。
一方、比較例のサンプルは、いずれも平均寿命時間が400時間未満であり、本発明がEM耐性に優れた構造であることが確認できた。
Claims (2)
- 0.1〜5μmのNi層を有するチップ側パッドとインターポーザ基板とのフリップチップ接続部が、直径が20〜80μmの銅球表面に1.0〜5.0μmのNi層を有する銅コアと、該銅コアを内包するSn基のハンダ部によって形成されており、該ハンダ部には、パッド側及び銅コア側から成長したNi3Sn4型化合物を有することを特徴とする半導体パッケージ。
- 前記パッドの直径が30μm〜100μmであることを特徴とする請求項1に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009215228A JP2010103501A (ja) | 2008-09-25 | 2009-09-17 | 半導体パッケージ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245749 | 2008-09-25 | ||
JP2009215228A JP2010103501A (ja) | 2008-09-25 | 2009-09-17 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010103501A true JP2010103501A (ja) | 2010-05-06 |
Family
ID=42293822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009215228A Pending JP2010103501A (ja) | 2008-09-25 | 2009-09-17 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010103501A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168628A (ja) * | 2012-01-20 | 2013-08-29 | Kyocera Corp | 実装基板および半導体装置ならびに半導体装置の製造方法 |
WO2018159664A1 (ja) | 2017-02-28 | 2018-09-07 | 千住金属工業株式会社 | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 |
-
2009
- 2009-09-17 JP JP2009215228A patent/JP2010103501A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168628A (ja) * | 2012-01-20 | 2013-08-29 | Kyocera Corp | 実装基板および半導体装置ならびに半導体装置の製造方法 |
WO2018159664A1 (ja) | 2017-02-28 | 2018-09-07 | 千住金属工業株式会社 | はんだ材料、はんだペースト、フォームはんだ及びはんだ継手 |
KR20190122741A (ko) | 2017-02-28 | 2019-10-30 | 센주긴조쿠고교 가부시키가이샤 | 땜납 재료, 땜납 페이스트, 폼 땜납 및 땜납 접합 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502394B2 (en) | Package on-Package (PoP) structure including stud bulbs and method | |
TWI233684B (en) | Electronic device | |
KR101119839B1 (ko) | 범프 구조물 및 그 제조 방법 | |
US20080136019A1 (en) | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications | |
US9620470B2 (en) | Semiconductor device having connection terminal of solder | |
KR101284363B1 (ko) | 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조 | |
US20100127047A1 (en) | Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints | |
JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
JP4831502B2 (ja) | 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品 | |
US8701281B2 (en) | Substrate metallization and ball attach metallurgy with a novel dopant element | |
JP2003268403A (ja) | 微小銅ボールおよび微小銅ボールの製造方法 | |
JP2010167472A (ja) | はんだ、はんだ付け方法及び半導体装置 | |
JP4185892B2 (ja) | 半導体装置の製造方法 | |
JP2010103501A (ja) | 半導体パッケージ | |
JP2004047510A (ja) | 電極構造体およびその形成方法 | |
JP5699472B2 (ja) | はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法 | |
US20110281136A1 (en) | Copper-manganese bonding structure for electronic packages | |
JP7480789B2 (ja) | 接続構造体及び接続構造体の製造方法 | |
JP4175858B2 (ja) | はんだ被覆ボールの製造方法 | |
JP4175857B2 (ja) | はんだ被覆ボールの製造方法 | |
JP2007533457A (ja) | 電気的相互接続用のドープされた合金、製造方法およびその使用 | |
US20040096688A1 (en) | Lead-free joining material and joining method using the same | |
JP5552957B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
JP5083000B2 (ja) | 電子部品装置及び電子部品装置の製造方法 | |
JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 |