JP2010167472A - はんだ、はんだ付け方法及び半導体装置 - Google Patents

Abstract

【課題】高価な元素を含まず、延性が高く且つ融点が低いＰｂフリーはんだ、そのはんだを用いた半導体装置及びはんだ付け方法を提供する。
【解決手段】Ｂｉ含有量が４５ｗｔ％乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなるはんだを使用する。例えば１８０℃の温度ではんだを溶融して電子部品と基板とを接合した後、５０〜１００℃の温度まで冷却して０．５分間程度保持する。その後、室温まで冷却する。
【選択図】図４

Description

本発明は、電子部品の実装に使用されるはんだ、そのはんだを用いた半導体装置及びはんだ付け方法に関する。

従来、電子部品を回路基板に実装する際には、例えばＰｂ（鉛）含有量が３７ｗｔ％のＳｎ（スズ）−Ｐｂ共晶はんだが広く使用されていた。しかし、近年、環境保全の観点からＰｂを含むはんだの使用が規制され、Ｐｂを含まないいわゆるＰｂフリーはんだが使用されるようになった。一般的なＰｂフリーはんだとして、Ａｇ（銀）含有量が３ｗｔ％、Ｃｕ（銅）含有量が０．５ｗｔ％、残部がＳｎからなるＳｎ−Ａｇ−Ｃｕ合金が知られている。以下、合金の組成を示す場合には、元素記号の前に含有率（ｗｔ％）を記載する。例えば上記のＳｎ−Ａｇ−Ｃｕ合金の場合は、Ｓｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕというように記載する。

その他、Ｐｂフリーはんだとして、Ｓｎ−３．５ｗｔ％Ａｇ合金や、Ｓｎ−０．７ｗｔ％Ｃｕ合金が知られている。

特開平８−２５２６８８号公報 特開平２−２５５３３号公報 特開昭６２−２５２６９３号公報 特開平７−４００７９号公報 特開２００１−３３４３８６号公報

ＦＣ−ＢＧＡ （Flip Chip Ball Grid Allay）パッケージ型半導体装置では、パッケージ基板（インターポーザー）の上側に半導体チップ（ダイ）が１次実装用はんだ（はんだバンプ）により実装されている。また、パッケージ基板の下側には、回路基板に接続するための２次実装用はんだ（はんだボール）が設けられている。このＦＣ−ＢＧＡパッケージ型半導体装置では、回路基板上に実装するときに１次実装用はんだが溶融しないことが必要であり、そのため２次実装用はんだの融点は１次実装用はんだの融点よりも十分低いことが必要となる。

一般的にＰｂフリーはんだはＳｎ−Ｐｂはんだ（共晶はんだ）よりも融点が高く、現状では２次実装用はんだとして好適なＰｂフリーはんだがない。Ｓｎ−３７ｗｔ％Ｐｂはんだの融点が１８３℃であるのに対し、前述したＳｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕ合金の融点は２１７℃、Ｓｎ−３．５ｗｔ％Ａｇ合金の融点は２２１℃、Ｓｎ−０．７ｗｔ％Ｃｕ合金の融点は２２７℃である。

例えば、１次実装用はんだとしてＳｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕ合金を使用し、２次実装用はんだとして、融点が１３９℃のＳｎ−５８ｗｔ％Ｂｉ（ビスマス）合金や、融点が１１７℃のＳｎ−５２ｗｔ％Ｉｎ（インジウム）合金を使用することが考えられる。しかし、Ｓｎ−５８ｗｔ％Ｂｉ合金は硬くて脆く、接合後に衝撃や多大なストレスが加わると亀裂が発生するため、電子部品用はんだとしての信頼性が十分ではない。また、Ｓｎ−５２ｗｔ％Ｉｎ合金は、Ｉｎが高価であり且つ酸化しやすいという欠点がある。

以上から、Ｉｎのように高価な元素を含まず、延性が高く且つ融点が低いＰｂフリーはんだ、そのはんだを用いた半導体装置及びはんだ付け方法を提供することを目的とする。

一観点によれば、Ｂｉ含有量が４５乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなるはんだが提供される。

他の一観点によれば、電子部品を基板上にはんだ付けするはんだ付け方法において、前記電子部品と前記基板上の導電パターンとの間に融点以上の温度に加熱したはんだを付着させる工程と、前記はんだを所定温度まで冷却する工程と、前記はんだを前記所定温度で一定時間保持する工程と、前記はんだを室温まで冷却する工程とを有し、前記はんだが、Ｂｉ含有量が４５乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなり、前記所定温度が５０乃至１００℃であるはんだ付け方法が提供される。

更に、他の一観点によれば、半導体チップと、両面にそれぞれ導体パターンが形成されたパッケージ基板と、前記パッケージ基板の一方の面と前記半導体チップとの間に介在して前記半導体チップを前記パッケージ基板に接合する第１のはんだと、前記パッケージ基板の他方の面の前記導体パターンに接合された第２のはんだとを有し、前記第１のはんだは前記第２のはんだよりも融点が高く、前記第２のはんだはＢｉ含有量が４５乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなる半導体装置が提供される。

図１（ａ）はＳｎ−５８ｗｔ％Ｂｉ合金の組織を撮影した走査型電子顕微鏡写真をトレースした図、図１（ｂ）はＳｎ−５８ｗｔ％Ｂｉ合金にＳｂを０．５ｗｔ％の割合で添加して得た合金の組織を撮影した走査型電子顕微鏡写真をトレースした図、図１（ｃ）はＳｎー５８ｗｔ％Ｂｉ合金にＳｂを３．０ｗｔ％の割合で添加して得た合金の組織を撮影した走査型電子顕微鏡写真をトレースした図である。 図２は、引張試験の試験片の形状を示す図である。 図３は、引張試験の結果を示す図である。 図４は、Ｓｎ−Ｂｉ−Ｓｂ合金の破断伸びのＳｂ含有量依存性を示す図である。 図５（ａ）〜（ｃ）は、３点曲げ試験用試料の作成方法を示す模式図である。 図６は、３点曲げ試験方法を示す模式図である。 図７は、はんだ付け時の温度プロファイルの例を示す図である。 図８は、ＦＣ−ＢＧＡパッケージ型半導体装置の一例を示す断面図である。

本願発明者らは、ＦＣ−ＢＧＡパッケージ型半導体装置に適用できる低融点で且つ延性が高いＰｂフリーはんだを提供すべく、種々実験研究を行った。その結果、以下に示す知見を得た。

従来から、低融点の合金としてＳｎ−Ｂｉ系合金が知られており、Ｓｎ−Ｂｉ系合金をＰｂフリーはんだとして使用することが提案されている。しかし、単にＳｎとＢｉとを合金化しただけでは延性が十分でなく、亀裂などの不具合が発生しやすい。

特許文献１には、Ｓｎ−Ｂｉ合金にＡｇを０．１〜１ｗｔ％の割合で添加してヤング率を低下させたはんだが記載されている。しかし、このはんだは歪み速度が速い条件で応力が加えられた場合、例えば大きな衝撃が加えられた場合に延性が低下してしまう。

特許文献２には、Ｓｎ−Ｂｉ合金にＳｂ（アンチモン）を４〜１０ｗｔ％の割合で添加して耐摩耗性を向上させることが記載されている。しかし、この文献で開示された技術はＳｎ−Ｂｉ合金の耐摩耗性の向上を目的としたものであり、Ｓｂを上記のように多量に添加しても十分な延性を得ることはできない。

特許文献３には、Ｓｎ−Ｂｉ合金にＳｂを０．１〜３ｗｔ％、Ｚｎ（亜鉛）を２〜４ｗｔ％の割合で添加したはんだが記載されている。しかし、このはんだはセラミック用であり、電子部品の端子に対するはんだ濡れ性が十分でない。

特許文献４には、Ｓｎ−Ｂｉ合金にＳｂを０．２〜５ｗｔ％、Ｇａ（ガリウム）を０．０１〜１ｗｔ％の割合で添加したＰｂフリーはんだが記載されている。しかし、Ｓｎ−Ｂｉ合金にＧａを添加すると、酸化によるはんだ濡れ性の低下が問題となる。

特許文献５には、Ｓｎ−Ｂｉ合金にＳｂを０．５〜１．５ｗｔ％、Ａｇを０．５〜３ｗｔ％の割合で添加したＰｂフリーはんだが記載されている。しかし、Ｓｎ−Ｂｉ−Ｓｂ合金にＡｇを添加すると、化合物が析出して延性が低下する。

一方、本願発明者らの実験研究から、Ｓｎ−Ｂｉ合金に所定量のＳｂを添加してなるＳｎ−Ｂｉ−Ｓｂ合金は、融点が１３５〜１５０℃程度と低く、凝固後にＳｎとＢｉとの微細な共晶組織を有し、電子部品用はんだとして必要な延性を備えていることが判明した。

但し、Ｓｎ−Ｂｉ−Ｓｂ合金中のＢｉ含有量が４５ｗｔ％未満の場合は、Ｓｎの初晶析出が増加して合金（はんだ）の融点が高くなる。一方、Ｓｎ−Ｂｉ−Ｓｂ合金中のＢｉ含有量が６５ｗｔ％を超えると、融点が高くなるとともに、Ｂｉの初晶析出が増加して合金が脆くなる。このため、Ｓｎ−Ｂｉ−Ｓｂ合金中のＢｉ含有量は４５ｗｔ％以上、６５ｗｔ％以下とすることが必要である。Ｓｎ−Ｂｉ−Ｓｂ合金中のＢｉ含有量のより好ましい範囲は５４ｗｔ％以上、６０ｗｔ％以下である。

また、Ｓｎ−Ｂｉ−Ｓｂ合金中のＳｂ含有量が０．３ｗｔ％未満の場合及びＳｂ含有量が０．８ｗｔ％を超える場合は、いずれも十分な延性を得ることができない。このため、Ｓｎ−Ｂｉ−Ｓｂ合金中のＳｂ含有量は０．３ｗｔ％以上、０．８ｗｔ％以下とすることが必要である。

なお、上記組成のＳｎ−Ｂｉ−Ｓｂ合金を使用する場合、後述する温度プロファイルではんだ付けすることが好ましい。これによりＳｎ−Ｂｉ−Ｓｂ合金中の共晶組織がより一層微細化して延性が更に向上し、電子部品と回路基板との接合信頼性が更に向上する。

図１（ａ）はＳｎ−５８ｗｔ％Ｂｉ合金の組織を撮影した走査型電子顕微鏡写真をトレースした図である。また、図１（ｂ）はＳｎ−５８ｗｔ％Ｂｉ合金にＳｂを０．５ｗｔ％の割合で添加して得た合金（Ｓｎ−Ｓｂ−０．５ｗｔ％Ｓｂ）の組織を撮影した走査型電子顕微鏡写真をトレースした図である。更に、図１（ｃ）はＳｎー５８ｗｔ％Ｂｉ合金にＳｂを３．０ｗｔ％の割合で添加して得た合金（Ｓｎ−Ｂｉ−３．０ｗｔ％Ｓｂ）の組織を撮影した走査型電子顕微鏡写真をトレースした図である。なお、本願の図中では、「ｗｔ％」の記載を省略している。

図１（ａ）〜（ｃ）において、色の濃い部分はＳｎ、色の薄い部分はＢｉである。ＳｂはＢｉに全率固溶する数少ない元素の一つである。また、Ｓｎ−Ｂｉ合金中に添加されたＳｂは、Ｓｎと結合して金属間化合物ＳｎＳｂを形成する。更に、Ｓｎ−Ｂｉ合金の場合、Ｂｉは共晶として晶出するものと、Ｓｎから析出するものとがある。

図１（ａ）〜（ｃ）からわかるように、Ｓｎ−５８ｗｔ％Ｂｉ合金（図１（ａ））では共晶組織が最も大きく、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金（図１（ｂ））では共晶組織が最も小さい。

Ｓｎ−Ｂｉ−Ｓｂ合金の場合、ＳｎとＢｉとの共晶組織の大きさが、延性（伸び）に関係すると考えられる。

Ｓｂ添加量が３ｗｔ％と多い場合（図１（ｃ））は、Ｓｎから析出したＢｉが顕著に観察され、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金（図１（ｂ））に比べて共晶組織が大きくなる。Ｓｂ含有量が多いと共晶組織が大きくなる現象は、室温におけるＳｎ中へのＢｉの溶解度限と、融点におけるＳｎ中へのＢｉの溶解度限との差が起因していると考えられる。つまり、Ｓｂの多量の添加によって合金のＳｎ側の固相線やＳｎ中のＢｉ固溶限が変化したものと考えられる。

（実験１）
Ｓｎ−５８ｗｔ％Ｂｉ合金により、図２に示す形状の試験片を作成した。試験片の長さＬは９０ｍｍ、両端の太径部の直径Ｄ₀は１２ｍｍ、中央の細径部の直径Ｄ₁は５ｍｍ、評点距離Ｌｈは２５ｍｍである。

また、Ｓｎ−５８ｗｔ％Ｂｉ合金に対してＣｕを０．５ｗｔ％の割合で添加して、図２に示す形状の試験片（Ｓｎ−Ｂｉ−０．５ｗｔ％Ｃｕ）を形成した。更に、Ｓｎ−５８ｗｔ％Ｂｉ合金に対しＧｅ（ゲルマニウム）を０．５ｗｔ％の割合で添加して図２に示す形状の試験片（Ｓｎ−Ｂｉ−０．５ｗｔ％Ｇｅ）を作成した。更にまた、Ｓｎ−５８ｗｔ％Ｂｉ合金に対してＳｂを０．５ｗｔ％の割合で添加して図２に示す形状の試験片（Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ）を作成した。

更にまた、Ｓｎ−５８ｗｔ％Ｂｉ合金に対してＺｎを０．５ｗｔ％の割合で添加して図２に示す形状の試験片（Ｓｎ−Ｂｉ−０．５ｗｔ％Ｚｎ）を作成した。更にまた、Ｓｎ−５８ｗｔ％Ｂｉ合金に対しＡｇを０．５ｗｔ％及び１ｗｔ％の割合で添加して図２に示す形状の試験片（Ｓｎ−Ｂｉ−０．５ｗｔ％Ａｇ，Ｓｎ−Ｂｉ−１．０ｗｔ％Ａｇ）を作成した。

これらの試験片はいずれも１８０℃の温度で鋳造し、その後８０℃まで冷却し、８０℃の温度で０．５分間保持した後に室温まで自然冷却した。

これらの試験片に対し、万能材料試験機（INSTRON 5505）を用いて室温で引張試験を実施した。引張試験時の引張速度は３ｍｍ／ｍｉｎ（歪み速度は２．０×１０^-3／sec）とし、試験片が完全に破断するまで引張って破断伸びを測定した。その結果を、図３にまとめて示す。

図３からわかるように、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金は、Ｓｎ−５８ｗｔ％Ｂｉ合金に比べて４倍以上の伸びを示した。また、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金は、その他のＳｎ−Ｂｉ−０．５ｗｔ％Ｃｕ合金、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｇｅ合金、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｚｎ合金、Ｓｎ−Ｂｉ−０．５ｗｔ％Ａｇ合金及びＳｎ−Ｂｉ−１．０ｗｔ％Ａｇ合金に比べても約２倍以上の伸びを示した。

なお、上記の例では試験片鋳造後、試験片を８０℃の温度で０．５分間保持したが、５０〜１００℃の温度で保持した場合も同様の破断伸びを示した。

（実験２）
Ｓｎ−５５ｗｔ％Ｂｉ合金に対してＳｂを０．５ｗｔ％の割合で添加し、実験１と同様の条件で試験片を作成して引張試験を実施した。その結果、このＳｎ−Ｂｉ−Ｓｂ合金は、Ｓｎ−５８ｗｔ％Ｂｉ合金に対し約２倍の伸びを示した。

また、Ｓｎ−６０ｗｔ％Ｂｉ合金に対してＳｂを０．５ｗｔ％の割合で添加し、実験１と同様の条件で試験片を作成して引張試験を実施した。その結果、このＳｎ−Ｂｉ−Ｓｂ合金は、Ｓｎ−５８ｗｔ％Ｂｉ合金に対し約２倍の伸びを示した。

（実験３）
Ｓｎ−５８ｗｔ％Ｂｉ合金にＳｂを添加して、Ｓｂ含有量が相互に異なる複数のＳｎ−Ｂｉ−Ｓｂ合金試験片を作成した。各試験片の形状及び作成方法は実験１と同じ（図２参照）である。Ｓｎ−Ｂｉ−Ｓｂ合金中のＳｂ含有量は、０．１ｗｔ％、０．５ｗｔ％、０．７ｗｔ％、１．０ｗｔ％、３．０ｗｔ％及び５．０ｗｔ％である。

これらの試験片に対し、万能材料試験機（INSTRON 5505）を用いて室温で引張試験を実施した。引張試験時の引張速度は３ｍｍ／ｍｉｎ（歪み速度は２．０×１０^-3／sec）とし、試験片が完全に破断するまで引張って破断伸びを測定した。

図４は、横軸にＳｂ含有量をとり、縦軸に破断伸びをとって、Ｓｎ−Ｂｉ−Ｓｂ合金の破断伸びのＳｂ含有量依存性を示す図である。この図４からわかるように、Ｓｎ−Ｂｉ−Ｓｂ合金中のＳｂ含有量が０．５ｗｔ％以下の場合は、Ｓｂ含有量が多くなるほど破断伸びは大きくなる。しかし、Ｓｎ−Ｂｉ−Ｓｂ合金中のＳｂ含有量が０．５ｗｔ％を超えると、Ｓｂ含有量が多くなるほど破断伸びは小さくなる。図４から、Ｓｂ含有量が０．３〜０．８ｗｔ％のＳｎ−Ｂｉ−Ｓｂ合金は、Ｓｎ−５８ｗｔ％Ｂｉ合金（Ｓｂ含有量が０）よりも破断伸びを確実に大きくできることがわかる。

このように、引張速度が高速の条件（上記の例では３ｍｍ／ｍｉｎ）、換言すると衝撃的な負荷に対して、Ｓｂ含有量が０．３〜０．８ｗｔ％のＳｎ−Ｂｉ−Ｓｂ合金はＳｎ−５８ｗｔ％Ｂｉ合金に比べて良好な伸びを示す。

なお、引張速度を０．５ｍｍ／ｍｉｎとして同様の引張試験を行った場合も、Ｓｂ含有量が０．３〜０．８ｗｔ％のＳｎ−Ｂｉ−Ｓｂ合金はＳｎ−５８ｗｔ％Ｂｉ合金に比べて良好な伸びを示した。

（３点曲げ試験）
図５（ａ）〜（ｃ）は、３点曲げ試験用試料の作成方法を示す模式図である。

まず、図５（ａ）に示すように、所定の導体パターン１１が設けられたパッケージ基板１０と、所定の導体パターン１６が設けられた回路基板１５とを用意した。

一方、Ｓｎ−５８ｗｔ％Ｂｉ合金にＳｂを０．５ｗｔ％の割合で添加したＳｎ−Ｂｉ−Ｓｂ合金を用意し、ワイヤーカット法を用いて直径が０．６ｍｍのボール状のはんだを作成した。

次に、図５（ｂ）に示すように、パッケージ基板１０の導体パターン１１の上（図５（ｂ）では下側）に、ボール状のはんだをフラックスとともに付着させた後、１８０℃の温度に加熱してはんだボール１８を形成した。

次いで、図５（ｃ）に示すように、回路基板１５の上にパッケージ基板１０を搭載して３点曲げ試験用試料２０とした。パッケージ基板１０を回路基板１５上に搭載するときには、１８０℃の温度に加熱してはんだボール１８を溶融した後、８０℃になるまで冷却し、その後８０℃の温度で約０．５分間保持した後に室温まで冷却した。このはんだ付けにより、２０００個のはんだボール１８と、それらのはんだボール１８間を直列に接続する導体パターン１１，１６とからなる抵抗体が形成された。なお、はんだボール１８は１．０ｍｍのピッチで配列されている。

この３点曲げ試験用試料２０に対して３点曲げ試験を行った。図６は、３点曲げ試験方法を示す模式図である。

３点曲げ試験用試料２０を、パッケージ基板１０側を下にして配置し、一対の支持部材２１により支持した。支持部材２１間の間隔は９０ｍｍである。そして、回路基板１５の上側の中心位置にピン２２を押し当て、曲げ速度が１２０ｍｍ／ｍｉｎ、変位量が０．５ｍｍの条件でピン２２を上下方向に振動させて、抵抗体の抵抗値が初期の２０％以上に上昇するまでの振動数（サイクル数）を調べた。

また、比較のために、はんだボールがＳｎ−５８ｗｔ％Ｂｉからなること以外は上記と同様にして３点曲げ試験用試料を作成し、抵抗体の抵抗値が初期の２０％以上に上昇するまでの振動数を調べた。

その結果、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金によりはんだボールを形成した３点曲げ試験用試料では、振動数が５００回を超えても抵抗体の抵抗値が初期の２０％まで上昇しなかった。これに対し、Ｓｎ−５８ｗｔ％Ｂｉ合金によりはんだボールを形成した３点曲げ試験用試料では、１３０回程度の振動数で抵抗体の抵抗値が初期の２０％以上となった。このことから、本実施形態に係るはんだは、Ｓｎ−５８ｗｔ％Ｂｉ合金に比べて延性が高く、ＦＣ−ＢＧＡパッケージ型半導体装置の２次実装用はんだとして極めて好適であることが確認された。

なお、上記の例ではＳｎ−５８ｗｔ％Ｂｉ合金にＳｂを０．５ｗｔ％の割合で添加した場合について説明したが、Ｓｎ−５８ｗｔ％Ｂｉ合金にＳｂを０．３ｗｔ％の割合で添加した場合、及び０．８ｗｔ％の割合で添加した場合についても、３点曲げ試験を実施したところ、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金の場合と同様の結果が得られた。

また、Ｓｎ−４５ｗｔ％Ｂｉ合金にＳｂを０．３ｗｔ％の割合で添加した場合、０．５ｗｔ％の割合で添加した場合、及び０．８ｗｔ％の割合で添加した場合についても同様に３点曲げ試験を実施したところ、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金の場合と同様の結果が得られた。

更に、Ｓｎ−６５ｗｔ％Ｂｉ合金にＳｂを０．３ｗｔ％の割合で添加した場合、０．５ｗｔ％の割合で添加した場合、及び０．８ｗｔ％の割合で添加した場合についても同様に３点曲げ試験を実施したところ、Ｓｎ−Ｂｉ−０．５ｗｔ％Ｓｂ合金の場合と同様の結果が得られた。

（温度プロファイル）
図７は、横軸に時間をとり、縦軸に温度をとって、はんだ付け時の温度プロファイルの例を示す図である。前述の３点曲げ試験では、所定量のＳｂを含有するＳｎ−Ｂｉ−Ｓｂ合金（はんだ）を例えば１８０℃の温度で溶融してパッケージ基板と回路基板とを接合した後、８０℃の温度まで冷却してこの温度で約０．５分間保持し、その後室温まで冷却している。

本実施形態に係るＳｎ−Ｂｉ−Ｓｂ合金（はんだ）の融点は１３５〜１５０℃程度である。従って、はんだ付け時にはこの温度よりも高い温度に加熱する必要がある。但し、温度が高すぎると電子部品等に悪い影響を与えるので、例えば１６０〜１８０℃に加熱すればよい。この場合、図７中に実線で示すように室温からＳｎ−Ｂｉ−Ｓｂ合金が溶融する温度まで直線的に加熱してもよく、図７中に破線で示すように溶融温度よりも低い温度まで加熱して所定時間保持した後、溶融温度まで加熱してもよい。

前述の３点曲げ試験では、Ｓｎ−Ｂｉ−Ｓｂ合金を溶融した状態でパッケージ基板と回路基板とを接合した後、８０℃の温度まで冷却している。この冷却工程では、Ｓｂが固溶したＳｎの結晶と、Ｓｂが固溶したＢｉの結晶との共晶組織が生成される。

このときの冷却は自然冷却でもよいが、冷却速度が例えば５℃／ｓｅｃよりも速いと良好な共晶組織を得ることができない。また、冷却速度が遅すぎると工程に時間がかかって製品コストの上昇の原因となる。このため、この工程における冷却速度は０．０５〜５℃／ｓｅｃとすることが好ましい。

その後、本実施形態では８０℃の温度で約０．５分間保持する保持工程を設けている。この保持工程により、微細な金属間化合物ＳｎＳｂがＳｎの結晶とＢｉの結晶との境界付近に適度に析出し、共晶組織の粗大化が抑制される。

このときの保持温度は例えば５０〜１００℃とすればよく、保持時間は例えば０．５分以上とすればよい。このように所定の温度で所定の時間保持した後、室温まで自然冷却する。

なお、保持工程における保持温度が５０℃よりも低い場合、保持温度が１００℃よりも高い場合、及び保持時間が０．５分よりも短い場合は、いずれも保持工程を設けない場合に比べて延性の向上効果が十分でない。このため、保持工程における保持温度は５０℃以上、１００℃以下とし、保持時間は０．５分以上とすることが好ましい。保持時間の好ましい範囲は０．５〜１０分である。

はんだ付け後に８０℃の温度に０．５分間保持した場合、前述の３点曲げ試験では振動回数が５００回を超えても抵抗体の抵抗値は初期の２０％に至らなかった。これに対し、はんだ付け後に室温まで直接冷却した場合（保持工程がない場合）は、３点曲げ試験において振動回数が４３０回を超えたときに抵抗体の抵抗値が初期の２０％を超えてしまった。このことから、図７に示すような温度プロファイル、すなわちＳｎ−Ｂｉ−Ｓｂ合金を溶融して電子部品を接合した後、５０〜１００℃の温度で０．５〜１０分間程度保持し、その後室温まで冷却することが好ましいことが確認された。

（ＦＣ−ＢＧＡパッケージ型半導体装置）
図８はＦＣ−ＢＧＡパッケージ型半導体装置の一例を示す断面図である。この図８に示すように、ＦＣ−ＢＧＡパッケージ型半導体装置３０においては、半導体チップ３２が１次実装用はんだ（はんだバンプ）３３によりパッケージ基板３１上に実装されている。また、半導体チップ３２は封止樹脂３５に覆われて封止されている。

パッケージ基板３１の上面側及び下面側にはそれぞれ金属箔からなるパッド（導体パターン：図示せず）が形成されている。パッケージ基板３１の上面側のパッドと下面側のパッドとは、パケージ基板３１内に形成された配線（パターン配線及びビア：図示せず）を介して電気的に接続されている。

パッケージ基板３１の下面側のパッドには、回路基板４０に実装するための２次実装用はんだ（はんだボール）３４が接合されている。この２次実装用はんだ３４を介して、半導体チップ３２に設けられた電子回路と、回路基板４０に設けられた配線とが電気的に接続される。

１次実装用はんだ３３は例えば融点が２２１℃のＳｎ−３．５ｗｔ％Ａｇ合金、融点が２２７℃のＳｎ−０．７ｗｔ％Ｃｕ合金、又は融点が２１７℃のＳｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕ合金により形成されている。一方、２次実装用はんだ３４は、Ｂｉ含有量が４５〜６５ｗｔ％、Ｓｂ含有量が０．３〜０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなるＳｎ−Ｂｉ−Ｓｂ合金により形成されている。

ＦＣ−ＢＧＡパッケージ型半導体装置３０を回路基板４０に実装（はんだ付け）する場合、例えば図７に示す温度プロファイルとなるように加熱・冷却を行う。このようにして回路基板４０上に実装されたＦＣ−ＢＧＡパッケージ型半導体装置３０は、衝撃やストレスが加えられても接合部分に亀裂などの不具合が発生せず、接合部の信頼性が高い。

なお、上記の例では実施形態に係るＳｎ−Ｂｉ−Ｓｂ合金をＦＣ−ＢＧＡパッケージ型半導体装置の２次実装用はんだとして使用する場合について説明したが、実施形態に係るＳｎ−Ｂｉ−Ｓｂ合金を２次実装用はんだとしてではなく、通常の電子部品と回路基板との接合に使用してもよいことは勿論である。

実施形態に係るＳｎ−Ｂｉ−Ｓｂ合金は、融点が低いため、はんだ付け工程で消費するエネルギーが削減でき、製造コストを低減することができる。また、はんだ付けする電子部品に対する熱負荷が低いため、はんだ付け時の熱による電子部品の劣化が防止される。これらの理由により、本実施形態に係るＳｎ−Ｂｉ−Ｓｂ合金は、微細化・高集積化された電子部品の実装に好適である。

また、このような半導体装置は電子機器、例えばパソコン、携帯電話をはじめとするコンシューマ機器や、サーバやルータ、ネットワーク製品に適用する。これにより、極めて信頼性が高い電子機器を提供することができる。

１０…パッケージ基板、１１，１６…導体パターン、１５回路基板、１８…はんだボール、２０…３点曲げ試験用試料、２１…支持部材、２２…ピン、３０…ＦＣ−ＢＧＡパッケージ型半導体装置、３１…パッケージ基板、３２…半導体チップ、３３…１次実装用はんだ（はんだバンプ）、３４…２次実装用はんだ（ハンドボール）、３５…封止樹脂、４０…回路基板。

Claims (5)

1. Ｂｉ含有量が４５乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなることを特徴とするはんだ。
2. 電子部品を基板上にはんだ付けするはんだ付け方法において、
   前記電子部品と前記基板上の導電パターンとの間に融点以上の温度に加熱したはんだを付着させる工程と、
   前記はんだを所定温度まで冷却する工程と、
   前記はんだを前記所定温度で一定時間保持する工程と、
   前記はんだを室温まで冷却する工程とを有し、
   前記はんだが、Ｂｉ含有量が４５乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなり、前記所定温度が５０乃至１００℃であることを特徴とするはんだ付け方法。
3. 前記所定温度で保持する時間が０．５分以上であることを特徴とする請求項２に記載のはんだ付け方法。
4. 前記はんだを前記所定温度まで冷却する工程において、冷却速度を０．０５乃至５℃／ｓｅｃとすることを特徴とする請求項２に記載のはんだ付け方法。
5. 半導体チップと、
   両面にそれぞれ導体パターンが形成されたパッケージ基板と、
   前記パッケージ基板の一方の面と前記半導体チップとの間に介在して前記半導体チップを前記パッケージ基板に接合する第１のはんだと、
   前記パッケージ基板の他方の面の前記導体パターンに接合された第２のはんだとを有し、
   前記第１のはんだは前記第２のはんだよりも融点が高く、前記第２のはんだはＢｉ含有量が４５乃至６５ｗｔ％、Ｓｂ含有量が０．３乃至０．８ｗｔ％、残部がＳｎ及び不可避的不純物からなることを特徴とする半導体装置。

Images