JP2010098371A - 半導体集積回路と電源制御方法 - Google Patents

Abstract

【課題】電源回路の立ち上がり時間を予め規定しなくても、必要な回路モジュールに電源を供給して消費電力を低下させることのできる半導体集積回路と電源制御方法を提供すること。
【解決手段】本発明にかかる半導体集積回路は、半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、回路モジュールからの出力信号の出力を制御する出力制御回路と、電源による電源供給及び出力制御回路を制御するシーケンス制御回路を備え、電源から回路モジュールに対して電源供給を開始する場合に、シーケンス制御回路から出力された電源制御信号に応じて、電源から回路モジュールに対する電源供給を開始するとともに、この電源供給開始時以降にシーケンス制御回路に対して第１のフィードバック信号を出力し、シーケンス制御回路は、第１のフィードバック信号に応じて制御信号を出力制御回路に対して出力するものである。
【選択図】図１

Description

本発明は、半導体集積回路と電源制御方法に関し、特に電源の供給が制御される回路を有する半導体集積回路に関する。

近年、広く普及している携帯電話等のモバイル機器では、機能の高度化が著しく、かつ連続使用時間の延長や軽量化の要求に対して、バッテリーの小型化と大容量化が困難という問題がある。そのため、半導体集積回路の更なる低消費電力化が求められている。

低消費電力化を実現する技術のひとつとして、電源分離技術が知られている。これは、例えば携帯電話に搭載された半導体集積回路が、アプリケーションを実行する際に、動作させる必要がない回路の一部領域の電源オン／オフを制御することにより、電力を削減させる技術である。しかしこの電源分離技術において、電源オン／オフの制御を行うには、貫通電流を防止するタイミングの合わせこみや複雑な処理等が必要であり、開発に時間がかかるという問題点がある。

背景技術の一例として特許文献１に開示された半導体集積回路の原理について、図８と図９を参照して説明する。図８は背景技術にかかる半導体集積回路の構成図である。半導体集積回路ＬＳＩ１は、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣ、ＣＭＤを有する。また、半導体集積回路ＬＳＩ１には、第１〜第４の電源回路（電源装置）ＰＳＬ、ＰＳＡ、ＰＳＢ、ＰＳＣが接続されている。

回路モジュール（Ａ ｍｏｄｕｌｅ）ＣＭＡは、処理回路等を構成する内部回路モジュール（Ａ１ ｍｏｄｕｌｅ）ＩＣＡを有する。回路モジュールＣＭＡは、第２の電源回路ＰＳＡに接続され、第２の電源回路ＰＳＡから電源電圧ＳＡ２が供給される。同様に、回路モジュール（Ｂ ｍｏｄｕｌｅ）ＣＭＢは、処理回路等を構成する内部回路モジュール（Ｂ１ ｍｏｄｕｌｅ）ＩＣＢを有する。回路モジュールＣＭＢは、第３の電源回路ＰＳＢに接続され、第３の電源回路ＰＳＢから電源電圧ＳＢ２が供給される。また同様に、回路モジュール（Ｃ ｍｏｄｕｌｅ）ＣＭＣは、処理回路等を構成する内部回路モジュール（Ｃ１ ｍｏｄｕｌｅ）ＩＣＣを有する。回路モジュールＣＭＣは、第４の電源回路ＰＳＣに接続され、第４の電源回路ＰＳＣから電源電圧ＳＣ２が供給される。なお、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣ内の内部回路モジュールＩＣＡ、ＩＣＢ、ＩＣＣには、その入出力を規定することにより、いわゆるＩＰマクロ等を用いることができる。

回路モジュール（Ｄ ｍｏｄｕｌｅ）ＣＭＤは、第２〜第４の電源回路ＰＳＡ、ＰＳＢ、ＰＳＣ、及び後述する論理回路を統括的に制御する制御回路である。回路モジュールＣＭＤは、外部からの制御信号ＳＤが入力されるとともに、第２〜第４の電源回路ＰＳＡ、ＰＳＢ、ＰＳＣを制御する制御信号ＳＡ１、ＳＢ１、ＳＣ１、及び論理回路を制御する出力制御信号ＳＡ３、ＳＢ３、ＳＣ３を出力する。なお、制御信号ＳＤは、半導体集積回路ＬＳＩ１の外部からの制御を可能とするための信号であり、この制御信号ＳＤに基づいて、回路モジュールＣＭＤは、制御信号ＳＡ１、ＳＢ１、ＳＣ１及び出力制御信号ＳＡ３、ＳＢ３、ＳＣ３を生成又は制御する。

回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣを除く半導体集積回路ＬＳＩ１内の他の回路は、第１の電源回路ＰＳＬに接続され、第１の電源回路ＰＳＬから電源電圧Ｓ０が供給される。第１の電源回路ＰＳＬは、一度電源が入れられると半導体集積回路ＬＳＩ１全体の電源が切られるまで、常時電源電圧Ｓ０を供給する。一方、第２〜第４の電源回路ＰＳＡ、ＰＳＢ、ＰＳＣは、回路モジュールＣＭＤから供給される制御信号ＳＡ１、ＳＢ１、ＳＣ１によりそれぞれ独立して制御され、必要に応じて電源をオン／オフして各電源電圧ＳＡ２、ＳＢ２、ＳＣ２の供給、遮断を行う。

すなわち、半導体集積回路ＬＳＩ１において、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣは、電源電圧の供給が遮断される場合がある回路（電源がオン／オフされる回路）であり、これらを除く半導体集積回路ＬＳＩ１内の他の回路は、電源電圧が常時供給される回路である。

ここで、従来技術による半導体集積回路ＬＳＩ１では、電源がオン／オフされる回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣから出力される各信号については、その受け先（出力先）にＡＮＤゲートをそれぞれ設ける。そのＡＮＤゲートの一方の入力に回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣから出力される信号を入力し、他方の入力に出力制御信号ＳＡ３、ＳＢ３、ＳＣ３を入力し、出力を回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣから出力される信号の受け先に供給する。

言い換えれば、電源がオン／オフされる回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣの出力端と、その出力端より出力される信号を受ける回路の入力端との間にＡＮＤゲートを設ける。そして、ＡＮＤゲートの一方の入力端に回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣの出力端を接続し、他方の入力端に出力制御信号ＳＡ３、ＳＢ３、ＳＣ３に係る信号線を接続する。さらに、ＡＮＤゲートの出力端に回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣからの出力信号を受ける回路の入力端を接続する。

例えば、図８に示すように、電源がオン／オフされる回路モジュールＣＭＡ内の内部回路モジュールＩＣＡからの出力信号ＳＡ４については、出力信号ＳＡ４の受け先に、出力信号ＳＡ４及び出力制御信号ＳＡ３が入力され、出力を出力信号ＳＡ４の受け先に供給するＡＮＤゲートＤ１１が設けられる。また、内部回路モジュールＩＣＡからの出力信号ＳＡ５については、出力信号ＳＡ５の受け先には、出力信号ＳＡ５及び出力制御信号ＳＡ３が入力され、出力を出力信号ＳＡ５の受け先である回路モジュールＣＭＢ内の内部回路モジュールＩＣＢに供給するＡＮＤゲートＢ１１が設けられる。

同様に、回路モジュールＣＭＢ内の内部回路モジュールＩＣＢからの出力信号ＳＢ４については、出力信号ＳＢ４の受け先に、出力信号ＳＢ４及び出力制御信号ＳＢ３が入力され、出力を出力信号ＳＢ４の受け先に供給するＡＮＤゲートＤ１２が設けられる。また、内部回路モジュールＩＣＢからの出力信号ＳＢ５の受け先には、出力信号ＳＢ５及び出力制御信号ＳＢ３が入力され、出力を出力信号ＳＢ５の受け先である回路モジュールＣＭＣ内の内部回路モジュールＩＣＣに供給するＡＮＤゲートＣ１１が設けられる。さらに、内部回路モジュールＩＣＢからの出力信号ＳＢ６の受け先には、出力信号ＳＢ６及び出力制御信号ＳＢ３が入力され、出力を出力信号ＳＢ６の受け先である回路モジュールＣＭＡ内の内部回路モジュールＩＣＡに供給するＡＮＤゲートＡ１１が設けられる。

また同様に、回路モジュールＣＭＣ内の内部回路モジュールＩＣＣからの出力信号ＳＣ４については、出力信号ＳＣ４の受け先に、出力信号ＳＣ４及び出力制御信号ＳＣ３が入力され、出力を出力信号ＳＣ４の受け先に供給するＡＮＤゲートＤ１３が設けられる。また、内部回路モジュールＩＣＣからの出力信号ＳＣ５の受け先には、出力信号ＳＣ５及び出力制御信号ＳＣ３が入力され、出力を出力信号ＳＣ５の受け先である回路モジュールＣＭＢ内の内部回路モジュールＩＣＢに供給するＡＮＤゲートＢ１２が設けられる。

また、従来技術による半導体集積回路ＬＳＩ１では、電源が常時オンとなる回路から電源がオン／オフされる回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣに入力される各信号（ただし、回路モジュールＣＭＤから入力される出力制御信号ＳＡ３、ＳＢ３、ＳＣ３は除く。）については、バッファ回路をそれぞれ設け、各信号が入力される内部回路モジュールＩＣＡ、ＩＣＢ、ＩＣＣの入力端子に接続する。すなわち、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣに入力される各信号は、その内部回路モジュールＩＣＡ、ＩＣＢ、ＩＣＣの入力端にバッファ回路を介して供給される。

次に動作について説明する。図９は、従来技術による半導体集積回路ＬＳＩ１の電源制御シーケンスの一例を示すタイミングチャートである。なお、図９においては、電源を第１の電源回路ＰＳＬ→第２の電源回路ＰＳＡ→第３の電源回路ＰＳＢ→第４の電源回路ＰＳＣの順序で投入し、第４の電源回路ＰＳＣ→第３の電源回路ＰＳＢ→第２の電源回路ＰＳＡ→第１の電源回路ＰＳＬの順序で切断（電源遮断）する場合を示している。

まず、第１の電源回路ＰＳＬがオフ状態である、すなわち半導体集積回路ＬＳＩ１に電源電圧Ｓ０が供給されていない場合には、回路モジュールＣＭＤから出力される制御信号ＳＡ１、ＳＢ１、ＳＣ１、及び出力制御信号ＳＡ３、ＳＢ３、ＳＣ３は不定である。そして、第１の電源回路ＰＳＬがオンされると、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣを除く半導体集積回路ＬＳＩ１の他の回路に、電源電圧Ｓ０が供給される。これにより、ロウレベル（"Ｌ"）の制御信号ＳＡ１、ＳＢ１、ＳＣ１、及び出力制御信号ＳＡ３、ＳＢ３、ＳＣ３が回路モジュールＣＭＤから出力される。したがって、第２〜第４の電源回路ＰＳＡ、ＰＳＢ、ＰＳＣからの電源電圧ＳＡ２、ＳＢ２、ＳＣ２は供給されない。

このとき、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣから出力される信号ＳＡ４、ＳＡ５、ＳＢ４、ＳＢ５、ＳＢ６、ＳＣ４、ＳＣ５の電位はハイ・インピーダンス状態に相当する。これらの出力信号のうち、電源がオンとなっている回路が受け先となる出力信号はＳＡ４、ＳＢ４、ＳＣ４であるが、出力信号ＳＡ４、ＳＢ４、ＳＣ４が入力されるＡＮＤゲートＤ１１、Ｄ１２、Ｄ１３には、出力制御信号ＳＡ３、ＳＢ３、ＳＣ３がそれぞれ"Ｌ"で入力されている。したがって、ＡＮＤゲートＤ１１、Ｄ１２、Ｄ１３により"Ｌ"の信号が出力信号ＳＡ４、ＳＢ４、ＳＣ４の受け先となる回路に供給され、その入力がフローティング状態になることを防止し、貫通電流が流れることを防止できる。

その後、第２の電源回路ＰＳＡをオンにする場合には、回路モジュールＣＭＤは、第２の電源回路ＰＳＡに対応する制御信号ＳＡ１をハイレベル（"Ｈ"）にする。制御信号ＳＡ１が"Ｈ"になることにより第２の電源回路ＰＳＡがオンされ、第２の電源回路ＰＳＡから回路モジュールＣＭＡに電源電圧ＳＡ２が供給される。これにより、回路モジュールＣＭＡからの出力信号ＳＡ４、ＳＡ５の電位が、ある論理レベル（"Ｈ"又は"Ｌ"）の電位となる。

また、このとき回路モジュールＣＭＢからの出力信号ＳＢ６の電位はハイ・インピーダンス状態であるが、それが入力されるＡＮＤゲートＡ１１には、出力制御信号ＳＢ３が"Ｌ"で入力されている。したがって、ＡＮＤゲートＡ１１の出力は"Ｌ"であり、出力信号ＳＢ６の受け先である回路モジュールＣＭＡにて出力信号ＳＢ６がハイ・インピーダンス状態であることに起因した貫通電流が流れることはない。

制御信号ＳＡ１を"Ｈ"にしてから所定期間が経過した後、回路モジュールＣＭＤは、回路モジュールＣＭＡに係る出力制御信号ＳＡ３を"Ｈ"にする。これにより、ＡＮＤゲートＤ１１、Ｂ１１を介して、回路モジュールＣＭＡからの出力信号ＳＡ４、ＳＡ５がその受け先となる回路に供給されるようになる。

なお、制御信号ＳＡ１を"Ｈ"にしてから出力制御信号ＳＡ３を"Ｈ"にするまでの所定期間は、予め規定されている第２の電源回路ＰＳＡの立ち上がり時間を参照し、第２の電源回路ＰＳＡから電源電圧ＳＡ２の出力が開始される時間と同一又はそれより長い時間とすれば良い。

このように、第２の電源回路ＰＳＡをオンにして、回路モジュールＣＭＡに電源電圧ＳＡ２の供給を開始する場合には、制御信号ＳＡ１により第２の電源回路ＰＳＡを制御して回路モジュールＣＭＡに電源電圧ＳＡ２が供給された後、出力制御信号ＳＡ３によりＡＮＤゲートＤ１１、Ｂ１１の出力として、回路モジュールＣＭＡからの出力信号ＳＡ４、ＳＡ５が出力されるようにする。これにより、回路モジュールＣＭＡからの出力信号ＳＡ４、ＳＡ５がどのような状態であっても、その受け先となる回路の入力がフローティング状態になることを防止して、貫通電流が流れることを防止できる。

続いて、第３電源回路ＰＳＢをオンにする場合には、第２の電源回路ＰＳＡをオンする場合と同様に、まず第３電源回路ＰＳＢに対応する制御信号ＳＢ１を"Ｈ"にして第３電源回路ＰＳＢをオンにし、第３電源回路ＰＳＢから回路モジュールＣＭＢに電源電圧ＳＢ２を供給する。そして、回路モジュールＣＭＢに電源電圧ＳＢ２が供給された後に、ＡＮＤゲートＤ１２、Ｃ１１、Ａ１１の出力として、回路モジュールＣＭＢからの出力信号ＳＢ４、ＳＢ５、ＳＢ６が出力されるよう出力制御信号ＳＢ３を"Ｈ"にする。

同様に、第４電源回路ＰＳＣをオンにする場合には、第４電源回路ＰＳＣに対応する制御信号ＳＣ１により第４電源回路ＰＳＣを制御して回路モジュールＣＭＣに電源電圧ＳＣ２が供給された後、ＡＮＤゲートＤ１３、Ｂ１２の出力として、回路モジュールＣＭＣからの出力信号ＳＣ４、ＳＣ５が出力されるよう出力制御信号ＳＣ３を"Ｈ"にする。

また、逆に第４電源回路ＰＳＣをオフにする場合には、回路モジュールＣＭＤは、出力制御信号ＳＣ３を"Ｌ"にして、回路モジュールＣＭＣからの出力信号ＳＣ４、ＳＣ５が入力されるＡＮＤゲートＤ１３、Ｂ１２の出力を"Ｌ"に固定する。その後、回路モジュールＣＭＤは、制御信号ＳＣ１を"Ｌ"にして第４電源回路ＰＳＣをオフし、第４電源回路ＰＳＣから回路モジュールＣＭＣへの電源電圧ＳＣ２の供給を遮断する。

このように、回路モジュールＣＭＣへの電源電圧ＳＣ２の供給を遮断する場合には、出力制御信号ＳＣ３によりＡＮＤゲートＤ１３、Ｂ１２の出力電位を"Ｌ"に固定した後、制御信号ＳＣ１により第４電源回路ＰＳＣを制御して回路モジュールＣＭＣへの電源電圧ＳＣ２の供給を遮断する。これにより、回路モジュールＣＭＣからの出力信号ＳＣ４、ＳＣ５の受け先となる回路の入力がフローティング状態になることを防止して、貫通電流が流れることを防止できる。

同様に、回路モジュールＣＭＢへの電源電圧ＳＢ２の供給を遮断する場合には、出力制御信号ＳＢ３によりＡＮＤゲートＤ１２、Ｃ１１、Ａ１１の出力電位を"Ｌ"に固定した後、制御信号ＳＢ１により第３電源回路ＰＳＢを制御して回路モジュールＣＭＢへの電源電圧ＳＢ２の供給を遮断する。回路モジュールＣＭＡへの電源電圧ＳＡ２の供給を遮断する場合も同様である。

また、上記以外にも一部の回路の電源電圧を遮断して消費電力を低減させることのできる半導体集積回路の技術が提案されている（例えば特許文献２）。
特許文献２に開示された技術では、一部の回路からの出力制御信号レベルの観測に基づいて、他の回路への信号の制御を行っている。

特開２００６−１４８５６２号公報 特開２００３−９２３５９号公報

上述のように従来技術では、貫通電流を防止するために主電源から電源分離された回路モジュールの出力信号を制御する出力制御信号のタイミングと、回路モジュールに対する供給電源のオン／オフのタイミングを合わせるために、電源回路の立ち上がり時間を予め規定していた。しかしながら、電源回路の立ち上がり時間を予め規定し備えるには、事前にＴＥＧなどを試作して立ち上がり時間に関するデータを収集、解析して求めた時間に、製造ばらつき、動作環境などのマージンも考慮して求める必要があるという問題点があった。その上、その立ち上がり時間を精度良く規定するのは非常に困難であり、多くの時間がかかるという問題点もあった。

本発明にかかる半導体集積回路は、半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、前記回路モジュールからの出力信号の出力を制御する出力制御回路と、前記電源による電源供給及び前記出力制御回路を制御するシーケンス制御回路を備え、前記電源から前記回路モジュールに対して電源供給を開始する場合に、前記シーケンス制御回路から出力された電源制御信号に応じて、前記電源から前記回路モジュールに対する電源供給を開始するとともに、この電源供給開始時以降に前記シーケンス制御回路に対して第１のフィードバック信号を出力し、当該シーケンス制御回路は、当該第１のフィードバック信号に応じて前記回路モジュールからの出力信号を出力させる制御信号を前記出力制御回路に対して出力する半導体集積回路である。このような構成により、回路モジュールから他の回路に対して出力された信号が、フローティング状態になることなく、必要な回路モジュールにのみ電源を供給することができる。そのため半導体集積回路の消費電力を低下させることができる。特に本発明では、電源回路の立ち上がり時間を予め規定する必要がないため、設計に要する労力を軽減できる。

他方、本発明にかかる半導体集積回路は、半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、前記回路モジュールからの出力信号の出力を制御する出力制御回路と、前記電源による電源供給及び前記出力制御回路を制御するシーケンス制御回路を備え、前記電源から前記回路モジュールに対して電源供給を停止する場合に、前記シーケンス制御回路は、前記回路モジュールからの出力信号の出力を禁止する制御信号を前記出力制御回路に対して出力するとともに、この制御信号を第２のフィードバック信号として前記シーケンス制御回路にフィードバックし、さらに、この第２のフィードバック信号に応じて前記電源に対して前記回路モジュールに対する電源供給を停止させる電源制御信号を出力し、前記電源は、当該電源制御信号に応じて前記電源から前記回路モジュールに対する電源供給を停止する半導体集積回路である。このような構成により、回路モジュールから他の回路に対して出力された信号が、フローティング状態になることなく、不要な回路モジュールの電源供給を停止し、必要な回路モジュールにのみ電源を供給することができる。そのため半導体集積回路の消費電力を低下させることができる。

また、本発明にかかる電源制御方法は、半導体集積回路の主電源から電源分離された回路モジュールに対する電源供給の制御方法であって、前記電源から前記回路モジュールに対して電源供給を開始する場合に、前記電源が前記回路モジュールに対する電源供給を開始するステップと、前記電源がこの電源供給開始時以降にシーケンス制御回路に対してフィードバック信号を出力するステップと、前記シーケンス制御回路が当該フィードバック信号に応じて前記回路モジュールからの出力信号を出力させる制御信号を前記回路モジュールの出力制御回路に対して出力するステップとを備えた電源制御方法である。これにより、回路モジュールから他の回路に対して出力された信号が、フローティング状態になることなく、必要な回路モジュールにのみ電源を供給することができる。そのため半導体集積回路の消費電力を低下させることができる。特に本発明では、電源回路の立ち上がり時間を予め規定する必要がないため、設計に要する労力を軽減できる。

他方、本発明にかかる電源制御方法は、半導体集積回路の主電源から電源分離された回路モジュールに対する電源供給の制御方法であって、前記電源から前記回路モジュールに対して電源供給を停止する場合に、前記回路モジュールからの出力信号の出力を禁止する制御信号を出力制御回路に出力するステップと、当該制御信号の出力をフィードバックして、前記電源に対して前記回路モジュールに対する電源供給を停止させる電源制御信号を出力するステップとを備えた電源制御方法である。このような構成により、回路モジュールから他の回路に対して出力された信号が、フローティング状態になることなく、不要な回路モジュールの電源供給を停止し、必要な回路モジュールにのみ電源を供給することができる。そのため半導体集積回路の消費電力を低下させることができる。

本発明により、回路モジュールから他の回路に対して出力した信号がフローティング状態になるのを防止しつつ、必要な回路モジュールにのみ電源を供給して、消費電力を低下させることのできる半導体集積回路と電源制御方法を提供することができる。

発明の実施の形態１．
図1は、本実施の形態１にかかる半導体集積回路の構成図である。半導体集積回路ＬＳＩ２は、ロジック回路網ＬＧ、回路モジュールＣＭＡ、ＣＭＢ、ＣＭＣ、シーケンス制御回路ＴＣＡ、ＴＣＢ、ＴＣＣ、出力制御回路Ｄ２１、Ｄ２２、Ｄ２３を有する。また、半導体集積回路ＬＳＩ２には、電源回路ＰＳＬ、ＰＣＡ、ＰＣＢ、ＰＣＣが接続されている。

電源回路ＰＳＬは、電源供給ラインＳ１を介して、ロジック回路網ＬＧ、出力制御回路Ｄ２１、Ｄ２２、Ｄ２３、シーケンス制御回路ＴＣＡ、ＴＣＢ、ＴＣＣへ電源供給する。電源回路ＰＣＡは、電源供給ラインＣＡ２を介して回路モジュールＣＭＡへ電源供給する。同様に、電源回路ＰＣＢは、電源供給ラインＣＢ２を介して回路モジュールＣＭＢへ電源供給する。また同様に、電源回路ＰＣＣは、電源供給ラインＣＣ２を介して回路モジュールＣＭＣへ電源供給する。

回路モジュールＣＭＡは、内部回路モジュールＩＣＡ、バッファ回路Ａ１２、出力制御回路Ａ２１を有する。内部回路モジュールＩＣＡには、出力制御回路Ａ２１の出力信号と、バッファ回路Ａ１２を介して入力信号ＳＡ６が入力される。内部回路モジュールＩＣＡの出力信号ＳＡ４、ＳＡ５は、出力制御回路Ｄ２１、Ｂ２１にそれぞれ入力される。

同様に、回路モジュールＣＭＢは、内部回路モジュールＩＣＢ、バッファ回路Ｂ１３、出力制御回路Ｂ２１、Ｂ２２を有する。内部回路モジュールＩＣＢには、出力制御回路Ｂ２１、Ｂ２２の出力信号と、バッファ回路Ｂ１３を介して入力信号ＳＢ７が入力される。内部回路モジュールＩＣＢの出力信号ＳＢ４、ＳＢ５、ＳＢ６は、出力制御回路Ｄ２２、Ｃ２１、Ａ２１にそれぞれ入力される。

また同様に、回路モジュールＣＭＣは、内部回路モジュールＩＣＣ、バッファ回路Ｃ１２、出力制御回路Ｃ２１を有する。内部回路モジュールＩＣＣには、出力制御回路Ｃ２１の出力信号と、バッファ回路Ｃ１２を介して入力信号ＳＣ６が入力される。内部回路モジュールＩＣＣの出力信号ＳＣ４、ＳＣ５は、出力制御回路Ｄ２３、Ｂ２２にそれぞれ入力される。

シーケンス制御回路ＴＣＡはシーケンス制御信号ＣＤＡが入力端子ＳＬに入力される。電源回路ＰＣＡからの第１のフィードバック信号ＦＢＡは入力端子Ｄ１に入力される。シーケンス制御回路ＴＣＡの出力端子Ｙ１は、第２のフィードバック信号として入力端子Ｄ０に入力される。シーケンス制御回路ＴＣＡの出力端子Ｙ０は、電源回路ＰＣＡに接続される。シーケンス制御回路ＴＣＢ、ＴＣＣも同様に接続されている。

図２は、図１の半導体集積回路ＬＳＩ２に備えられるシーケンス制御回路ＴＣＡ、ＴＣＢ、ＴＣＣの具体的構成例を示すブロック図である。このシーケンス制御回路は、第１のマルチプレクサＭＰ１と第２のマルチプレクサＭＰ２を有し、入力端子ＳＬ、Ｄ０、Ｄ１、出力端子Ｙ０、Ｙ１を備える。マルチプレクサＭＰ１、ＭＰ２は、入力端子０、１と選択端子Ｓと出力端子Ｙを備える。

入力端子ＳＬは、第１のマルチプレクサＭＰ１の入力端子１と選択端子Ｓと第２のマルチプレクサＭＰ２の入力端子０と選択端子Ｓに接続される。入力端子Ｄ０は、第１のマルチプレクサＭＰ１の入力端子０に接続される。入力端子Ｄ１は、第１のマルチプレクサＭＰ２の入力端子１に接続される。出力端子Ｙ０は、第１のマルチプレクサＭＰ１の出力端子Ｙに接続される。出力端子Ｙ１は、第２のマルチプレクサＭＰ２の出力端子Ｙに接続される。

マルチプレクサＭＰ１、ＭＰ２は、選択端子Ｓに"Ｌ"が入力されると、入力端子０の論理値を出力端子Ｙに出力する。一方、選択端子Ｓに"Ｈ"が入力されると、入力端子１の論理値を出力端子Ｙに出力する。

図３は、図１に示す半導体集積回路ＬＳＩ２の電源回路ＰＳＬが常時オン状態で、回路モジュールＣＭＡの電源をオンする場合の電源制御シーケンスを示すタイミングチャートである。図１及び図２を参照して説明する。

外部からのシーケンス制御信号ＣＤＡを"Ｌ"から"Ｈ"にすると、シーケンス制御回路ＴＣＡは、入力端子ＳＬが"Ｌ"から"Ｈ"となる。シーケンス制御回路の動作より、シーケンス制御回路ＴＣＡの出力端子Ｙ０は"Ｌ"から"Ｈ"となり、図１の電源制御信号ＣＡ１は"Ｌ"から"Ｈ"となる。

電源制御信号ＣＡ１が"Ｌ"から"Ｈ"となると、電源回路ＰＣＡがこの変化を感知して、電源供給ラインＣＡ２を"Ｌ"から"Ｈ"にさせる。これにより、回路モジュールＣＭＡの電源がオン状態になる。さらに電源回路ＰＣＡは、電源供給ラインＣＡ２のこの"Ｌ"から"Ｈ"への変化を感知して、第１のフィードバック信号ＦＢＡを"Ｌ"から"Ｈ"にさせる。これにより、シーケンス制御回路ＴＣＡの入力端子Ｄ１が"Ｌ"から"Ｈ"となる。シーケンス制御回路の動作より、出力端子Ｙ１が"Ｌ"から"Ｈ"となることにより、図１の出力制御信号ＣＡ３は"Ｌ"から"Ｈ"となる。

出力制御回路は、一方に"Ｌ"を入力すると不活性化し出力は"Ｌ"または"Ｈ"固定となり、一方に"Ｈ"を入力すると活性化してもう一方の入力論理値を出力する。そのため、出力制御信号ＣＡ３が"Ｌ"から"Ｈ"になると、出力制御回路Ｂ２１、Ｄ２１は活性化して、回路モジュールＣＭＡの出力信号を外部へ伝達する。この第２のフィードバック信号である出力制御信号ＣＡ３が、シーケンス制御回路ＴＣＡの入力端子Ｄ０に入力されると、シーケンス制御回路ＴＣＡの出力端子Ｙ０、Ｙ１は"Ｈ"固定で安定する。

図４は、図１に示す半導体集積回路ＬＳＩ２の電源回路ＰＳＬが常時オン状態で、回路モジュールＣＭＡの電源をオフする場合の電源制御シーケンスを示すタイミングチャートである。図１及び図２を参照して説明する。

外部からのシーケンス制御信号ＣＤＡを"Ｈ"から"Ｌ"にすると、シーケンス制御回路ＴＣＡは、入力端子ＳＬが"Ｈ"から"Ｌ"となる。シーケンス制御回路の動作より、出力端子Ｙ１は"Ｈ"から"Ｌ"となり、図１の出力制御信号ＣＡ３は"Ｈ"から"Ｌ"となる。

出力制御信号ＣＡ３が"Ｈ"から"Ｌ"になると、出力制御回路Ｂ２１、Ｄ２１は不活性化され、回路モジュールＣＭＡの出力信号の外部への伝達を遮断する。この第２のフィードバック信号である出力制御信号ＣＡ３がフィードバックされると、シーケンス制御回路ＴＣＡの入力端子Ｄ０が"Ｈ"から"Ｌ"となる。シーケンス制御回路の動作より、出力端子Ｙ０は"Ｈ"から"Ｌ"となり、図１の電源制御信号ＣＡ１は"Ｈ"から"Ｌ"となる。電源制御信号ＣＡ１が"Ｈ"から"Ｌ"となると、電源回路ＰＣＡがこの変化を感知して、電源供給ラインＣＡ２を"Ｈ"から"Ｌ"にさせる。これにより、電源供給ラインＣＡ２は給電が遮断されて、回路モジュールＣＭＡは電源オフ状態になる。

さらに電源回路ＰＣＡは、電源供給ラインＣＡ２のこの"Ｈ"から"Ｌ"への変化を感知して、第１のフィードバック信号ＦＢＡを"Ｈ"から"Ｌ"にさせる。これにより、シーケンス制御回路ＴＣＡの入力端子Ｄ１への入力信号が"Ｈ"から"Ｌ"となり、シーケンス制御回路ＴＣＡの入力端子Ｄ１に入力される。シーケンス制御回路ＴＣＡの出力端子Ｙ０、Ｙ１は"Ｌ"固定で安定する。

以上、説明したように、本実施の形態１にかかる半導体集積回路では、従来技術のように、電源がオンしてから立ち上がるまでの時間を予め規定して制御する必要がない。また、予め規定するための準備も不要であるため、設計が容易となる。

また、シーケンス制御回路は、第１のフィードバック信号と第２のフィードバック信号を感知して制御するものであり、電源オン／オフ制御する各回路モジュールの回路規模に合わせて回路構成を変える必要がない。そのため汎用性が高く、設計が容易となる。

発明の実施の形態２．
図５は、本実施の形態２にかかる半導体集積回路の構成例を示す図である。図５において、半導体集積回路ＬＳＩ３は、図１の第１のフィードバック信号ＦＢＡ、ＦＢＢ、ＦＢＣを電源制御フィードバック信号生成回路ＣＰＡ、ＣＰＢ、ＣＰＣから出力する信号に置き換えた構成を有する。他の構成部分は同一の記号で示し、説明を省略する。

電源制御フィードバック信号生成回路ＣＰＡは、シーケンス制御回路ＴＣＡ出力の電源制御信号ＣＡ１と第２の電源回路ＰＳＡの電源供給ラインＣＡ２を入力とし、第１のフィードバック信号ＦＢＡを出力するように接続されている。電源制御フィードバック信号生成回路ＣＰＢ、ＣＰＣは同様に接続されている。

図５の本実施の形態２において、電源制御フィードバック信号生成回路ＣＰＡ、ＣＰＢ、ＣＰＣ以外の動作は図１に示す実施の形態１と同じ動作をすることから説明を省略する。また、半導体集積回路ＬＳＩ３が、電源オンの状態で、回路モジュールＣＭＡが電源オンの状態の時、外部からのシーケンス制御信号ＣＤＡを"Ｈ" から"Ｌ"にする場合の動作も、実施の形態１と同じ動作をすることから説明を省略する。

次に、図５の本実施の形態２にかかる電源制御フィードバック信号生成回路ＣＰＡ、ＣＰＢ、ＣＰＣの動作について説明する。半導体集積回路ＬＳＩ３が、電源オンの状態で、回路モジュールＣＭＡが電源オフの状態の時、外部からのシーケンス制御信号ＣＤＡを"Ｌ" から"Ｈ"にすると、シーケンス制御回路ＴＣＡ出力の電源制御信号ＣＡ１は"Ｌ" から"Ｈ"になる。これにより、第２の電源回路の電源供給ラインＣＡ２に給電が開始され、回路モジュールＣＭＡの電源は電源付加容量に応じた時間で立ち上がり電源オンとなる。

電源制御フィードバック信号生成回路ＣＰＡは、電源制御信号ＣＡ１が"Ｌ" から"Ｈ"になると、もう一方の入力端に接続する電源供給ラインＣＡ２の電位レベルを内部で比較する。電源供給電位レベルを第２の電源回路の電源供給ラインＣＡ２の電位が越えるまで第１のフィードバック信号ＦＢＡは"Ｌ"に保持する。第２の電源回路の電源供給ラインＣＡ２の電位が電源供給電位レベルを越えると"Ｈ"となる。

シーケンス制御回路ＴＣＡに第１のフィードバック信号ＦＢＡが入力されると、シーケンス制御回路ＴＣＡの出力制御信号ＣＡ３は、第１のフィードバック信号ＦＢＡに連動して"Ｌ" から"Ｈ"となる。これにより、出力制御回路Ｄ２１、Ｂ２１が活性化して、回路モジュールＣＭＡの出力信号を外部へ伝達する。回路モジュールＣＭＢ、ＣＭＣにおいても同様の動作をする。

以上、説明したように、本実施の形態２にかかる半導体集積回路では、第２の電源回路から供給する電源電位を観測する。このため各回路モジュールの電源オフ時は、出力信号の外部伝達遮断を動作停止前に実行することができる。さらに、各回路モジュールの電源オン時は、出力信号の外部伝達を動作開始後に実行することができる。

発明の実施の形態３．
図６は、本発明の実施形態３にかかる半導体集積回路の構成例を示す図である。図６において、半導体集積回路ＬＳＩ４は実施の形態２にかかる図５の電源制御フィードバック信号生成回路ＣＰＡ、ＣＰＢ、ＣＰＣに、外部から電源電位観測レベルを設定する信号を追加した構成を有する。他の構成部分は同一の記号で示し、説明を省略する。

図７は、図６の電源制御フィードバック信号生成回路ＣＴＡ、ＣＴＢ、ＣＴＣの構成を示す。図７において、電源制御フィードバック信号生成回路は、ＡＮＤ回路ＡＤ１と比較回路ＣＭＰを有する。電源供給ラインＣＡ２と電源電位観測レベルＣＶＡは比較回路ＣＭＰに入力され、比較回路ＣＭＰの出力信号ＶＯＡは、ＡＮＤ回路ＡＤ１へ入力される。ＡＮＤ回路ＡＤ１のもう一方の入力は、電源制御信号ＣＡ１に接続され、ＡＮＤ回路ＡＤ１の出力は、出力端子Ｚに接続する構成である。電源制御フィードバック信号生成回路は、これ以外の回路構成であってもよい。

図６において、電源制御フィードバック信号生成回路ＣＴＡ、ＣＴＢ、ＣＴＣ以外の動作は図１に示す実施の形態１と同じ動作をするため説明を省略する。また、半導体集積回路ＬＳＩ４が、電源オンの状態で、回路モジュールＣＭＡが電源オンの状態の時、外部からのシーケンス制御信号ＣＤＡを"Ｈ" から"Ｌ"にする場合の動作も実施の形態１と同じ動作をすることから説明を省略する。

次に、図６の電源制御フィードバック信号生成回路ＣＴＡ、ＣＴＢ、ＣＴＣの動作について説明する。半導体集積回路ＬＳＩ４が、電源オンの状態で、回路モジュールＣＭＡが電源オフの状態の時、予め外部から電源電位観測レベルＣＶＡを設定しておき、外部からのシーケンス制御信号ＣＤＡを"Ｌ" から"Ｈ"にすると、シーケンス制御回路ＴＣＡ出力の電源制御信号ＣＡ１は"Ｌ" から"Ｈ"になる。これにより、第２の電源回路の電源供給ラインＣＡ２に給電が開始され、回路モジュールＣＭＡの電源は電源付加容量に応じた時間で立ち上がり電源オンとなる。

電源制御フィードバック信号生成回路ＣＴＡは、電源制御信号ＣＡ１が"Ｌ" から"Ｈ"になると、もう一方の入力端に接続する電源供給ラインＣＡ２の電位レベルを予め外部から設定された電源電位観測レベルＣＶＡと比較する。電源電位観測レベルＣＶＡを第２の電源回路の電源供給ラインＣＡ２の電位が越えるまで第１のフィードバック信号ＦＢＡは"Ｌ"に保持する。第２の電源回路の電源供給ラインＣＡ２の電位が、電源電位観測レベルＣＶＡを越えると"Ｈ"となる。

シーケンス制御回路ＴＣＡに第１のフィードバック信号ＦＢＡが入力されると、シーケンス制御回路ＴＣＡの出力制御信号ＣＡ３は、第１のフィードバック信号ＦＢＡに連動して"Ｌ" から"Ｈ"となる。これによって、出力制御回路Ｄ２１、Ｂ２１が活性化して回路モジュールＣＭＡの出力信号を外部へ伝達する。回路モジュールＣＭＢ、ＣＭＣにおいても同様の動作をする。

以上、説明したように、本実施の形態３にかかる半導体集積回路では、電源電位観測レベルを予め設定することにより、各回路モジュール毎に電源オン／オフ時の出力信号の外部への伝達及び遮断する時間を調整することができる。

発明の実施の形態１にかかる半導体集積回路の構成図である。 発明の実施の形態１にかかるシーケンス制御回路の具体的構成例を示すブロック図である。 発明の実施の形態１にかかる電源オン時の電源制御動作を示すタイミングチャートである。 発明の実施の形態１にかかる電源オフ時の電源制御動作を示すタイミングチャートである。 発明の実施の形態２にかかる半導体集積回路の構成図である。 発明の実施の形態３にかかる半導体集積回路の構成図である。 発明の実施の形態３にかかる電源制御フィードバック信号生成回路の例である。 背景技術による半導体集積回路の構成図である。 背景技術による電源制御動作を示すタイミングチャートである。

符号の説明

ＬＳＩ１、ＬＳＩ２、ＬＳＩ３、ＬＳＩ４：半導体集積回路
ＰＳＬ、ＰＳＡ、ＰＳＢ、ＰＳＣ、ＰＣＡ、ＰＣＢ、ＰＣＣ：電源回路
ＳＡ１、ＳＢ１、ＳＣ１、ＳＤ：制御信号
ＳＡ２、ＳＢ２、ＳＣ２、Ｓ０：電源電圧
ＣＡ１、ＣＢ１、ＣＣ１：電源制御信号
ＣＡ２、ＣＢ２、ＣＣ２、Ｓ１：電源供給ライン
ＣＡ３、ＣＢ３、ＣＣ３、ＳＡ３、ＳＢ３、ＳＣ３：出力制御信号
ＦＢＡ、ＦＢＢ、ＦＢＣ：フィードバック信号
ＴＣＡ、ＴＣＢ、ＴＣＣ：シーケンス制御回路
ＣＤＡ、ＣＤＢ、ＣＤＣ：シーケンス制御信号
ＳＬ、Ｄ０、Ｄ１、０、１、Ａ、Ｂ、ＣＶ：入力端子
Ｙ、Ｙ０、Ｙ１：出力端子
Ｓ：選択端子
ＬＧ：ロジック回路網
Ｄ１１、Ｄ１２、Ｄ１３、Ａ１１、Ｂ１１、Ｂ１２、Ｃ１１：ＡＮＤゲート
Ｄ２１、Ｄ２２、Ｄ２３、Ａ２１、Ｂ２１、Ｂ２２、Ｃ２１：出力制御回路
ＣＭＡ、ＣＭＢ、ＣＭＣ、ＣＭＤ：回路モジュール
ＩＣＡ、ＩＣＢ、ＩＣＣ：内部回路モジュール
ＳＡ４、ＳＡ５、ＳＢ４、ＳＢ５、ＳＢ６、ＳＣ４、ＳＣ５、ＶＯＡ：出力信号
ＣＰＡ、ＣＰＢ、ＣＰＣ、ＣＴＡ、ＣＴＢ、ＣＴＣ：電源制御フィードバック信号生成回路
ＡＤ１：ＡＮＤ回路
ＣＭＰ：比較回路
ＣＶＡ、ＣＶＢ、ＣＶＣ：電源電位観測レベル
ＭＰ１、ＭＰ２：マルチプレクサ
ＳＡ６、ＳＢ７、ＳＣ６：回路モジュール入力信号
Ａ１２、Ｂ１３、Ｃ１２：バッファ

Claims (9)

1. 半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、
   前記回路モジュールからの出力信号の出力を制御する出力制御回路と、
   前記電源による電源供給及び前記出力制御回路を制御するシーケンス制御回路を備え、
   前記電源から前記回路モジュールに対して電源供給を開始する場合に、
   前記シーケンス制御回路から出力された電源制御信号に応じて、前記電源から前記回路モジュールに対する電源供給を開始するとともに、この電源供給開始時以降に前記シーケンス制御回路に対して第１のフィードバック信号を出力し、
   当該シーケンス制御回路は、当該第１のフィードバック信号に応じて前記回路モジュールからの出力信号を出力させる制御信号を前記出力制御回路に対して出力する半導体集積回路。
2. 前記電源から前記回路モジュールに対して電源供給を停止する場合に、
   前記シーケンス制御回路は、前記回路モジュールからの出力信号の出力を禁止する制御信号を前記出力制御回路に対して出力するとともに、この制御信号を第２のフィードバック信号として前記シーケンス制御回路にフィードバックし、さらに、この第２のフィードバック信号に応じて前記電源に対して前記回路モジュールに対する電源供給を停止させる電源制御信号を出力し、
   前記電源は、当該電源制御信号に応じて前記電源から前記回路モジュールに対する電源供給を停止することを特徴とする請求項１記載の半導体集積回路。
3. 半導体集積回路の主電源から電源分離された回路モジュールに対して電源供給を行う電源と、
   前記回路モジュールからの出力信号の出力を制御する出力制御回路と、
   前記電源による電源供給及び前記出力制御回路を制御するシーケンス制御回路を備え、
   前記電源から前記回路モジュールに対して電源供給を停止する場合に、
   前記シーケンス制御回路は、前記回路モジュールからの出力信号の出力を禁止する制御信号を前記出力制御回路に対して出力するとともに、この制御信号を第２のフィードバック信号として前記シーケンス制御回路にフィードバックし、さらに、この第２のフィードバック信号に応じて前記電源に対して前記回路モジュールに対する電源供給を停止させる電源制御信号を出力し、
   前記電源は、当該電源制御信号に応じて前記電源から前記回路モジュールに対する電源供給を停止する半導体集積回路。
4. 前記シーケンス制御回路は、
   前記電源に対する電源制御信号を出力する第１のマルチプレクサと、
   前記出力制御回路に対する制御信号を出力する第２のマルチプレクサを有し、
   前記電源から前記回路モジュールに対する電源供給を制御するシーケンス制御信号を前記第１のマルチプレクサの第１の入力端子と選択端子及び前記第２のマルチプレクサの第２の入力端子と選択端子に入力し、
   前記第１のフィードバック信号を前記第２のマルチプレクサの第１の入力端子に入力し、
   前記第２のフィードバック信号を前記第１のマルチプレクサの第２の入力端子に入力することを特徴とする請求項２記載の半導体集積回路。
5. 前記シーケンス制御回路からの電源制御信号と前記電源の電源電圧を入力し、両者の電位を比較した結果に基づいた出力信号を前記シーケンス制御回路に対して第１のフィードバック信号として出力する電源制御フィードバック信号生成回路をさらに備えたことを特徴とする請求項１、２又は４に記載の半導体集積回路。
6. 前記電源制御フィードバック信号生成回路は、前記電源の電源電圧における電源電位を観測するための電源電位観測レベルを外部から設定できることを特徴とする請求項５に記載の半導体集積回路。
7. 前記電源制御フィードバック信号生成回路は、比較回路とＡＮＤ回路を有し、
   前記比較回路は、前記電源の電源電圧と前記電源電位観測レベルを入力し、
   前記ＡＮＤ回路は、前記比較回路の出力信号と前記シーケンス制御回路からの電源制御信号を入力し、
   前記ＡＮＤ回路は、前記シーケンス制御回路に対して前記第２のフィードバック信号を出力することを特徴とする請求項６記載の半導体集積回路。
8. 半導体集積回路の主電源から電源分離された回路モジュールに対する電源供給の制御方法であって、
   前記電源から前記回路モジュールに対して電源供給を開始する場合に、前記電源が前記回路モジュールに対する電源供給を開始するステップと、
   前記電源がこの電源供給開始時以降にシーケンス制御回路に対してフィードバック信号を出力するステップと、
   前記シーケンス制御回路が当該フィードバック信号に応じて前記回路モジュールからの出力信号を出力させる制御信号を前記回路モジュールの出力制御回路に対して出力するステップとを備えた電源制御方法。
9. 半導体集積回路の主電源から電源分離された回路モジュールに対する電源供給の制御方法であって、
   前記電源から前記回路モジュールに対して電源供給を停止する場合に、前記回路モジュールからの出力信号の出力を禁止する制御信号を出力制御回路に出力するステップと、
   当該制御信号の出力をフィードバックして、前記電源に対して前記回路モジュールに対する電源供給を停止させる電源制御信号を出力するステップとを備えた電源制御方法。

Images