JP2010092561A - 記憶装置のデータリード方法及び記憶装置 - Google Patents

記憶装置のデータリード方法及び記憶装置 Download PDF

Info

Publication number
JP2010092561A
JP2010092561A JP2008263881A JP2008263881A JP2010092561A JP 2010092561 A JP2010092561 A JP 2010092561A JP 2008263881 A JP2008263881 A JP 2008263881A JP 2008263881 A JP2008263881 A JP 2008263881A JP 2010092561 A JP2010092561 A JP 2010092561A
Authority
JP
Japan
Prior art keywords
data
read
buffer
circuit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008263881A
Other languages
English (en)
Inventor
Dai Kanaya
大 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Storage Device Corp
Original Assignee
Toshiba Storage Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Storage Device Corp filed Critical Toshiba Storage Device Corp
Priority to JP2008263881A priority Critical patent/JP2010092561A/ja
Priority to US12/562,699 priority patent/US20100095190A1/en
Publication of JP2010092561A publication Critical patent/JP2010092561A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B2020/183—Testing wherein at least one additional attempt is made to read or write the data when a first attempt is unsuccessful

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】記憶装置のリードエラー時の救済を行う記憶装置に関し、リトライデータからデータエラー訂正能力を向上する。
【解決手段】記憶ユニット（１２）から、同一データを複数回リードし、多数決判定又は平均化処理前に、各リードデータの相関性（類似性）判定を行う制御回路（２８−２）を設け、制御回路（２８−２）が、類似性の高いデータを選択して、相関性の低いデータを排除して、多数決判定又は平均化処理する。振動や電磁界外乱がある頻度で発生する環境下でも、データエラーの訂正能力を向上できる。
【選択図】図２

Description

本発明は、リードエラーを救済するためのリトライシーケンスを行う記憶装置のデータリード方法及び記憶装置に関する。
近年の記憶装置の高密度化に伴い、記憶装置から読み出され信号から正確なデータを得るに、種々の技術が適用されている。この方法として、誤り検出及び訂正処理や、リードエラーを検出した際に、リード動作のリトライを行うリトライシーケンスが、一般に利用されている。
特に、ディスク記憶装置では、ディスク記憶媒体のトラックピッチが狭くなっており、クロストークや振動、外部磁界の影響で、リードエラーが生じやすい。このリトライ処理において、更なるデータ救済を行うため、複数回のリードを行い、複数回のリードにおいて、得たリードデータを多数決論理で、データを判定する方法が、提案されている（例えば、特許文献1参照）。
図１７は、従来の多数決論理を用いたリード処理の説明図である。リードエラーを検出した場合に、この多数決リード処理を開始する。リード回数ｎ（ｎ＞１）を設定し、読み込みデータを格納するバッファ番号ｂｕｆｆを、「０」に初期化する（Ｓ１００）。記憶媒体（ディスク）からデータを読み出し、ＤＲＡＭ（Dynamic Random Access Memory）のバッファ番号ｂｕｆｆで示す領域に、読み出したデータを格納する（Ｓ１０２）。
次に、バッファ番号ｂｕｆｆを「１」インクリメントする（Ｓ１０４）。ｎ回リードが終了したかを、バッファ番号ｂｕｆｆから判定し、終了していないと、ステップＳ１０２に戻る（Ｓ１０６）。ｎ回リードが終了すると、バッファのｎ回分のデータの各ビットの値の多数決を取り、１つのリードデータを作成し、このリードデータに対し、ＥＣＣ訂正して、出力する（Ｓ１０８）。
特開２００７−２００５５２号公報
一方、記憶装置が置かれる環境は、様々であり、振動環境下や電磁界環境下に置かれる場合がある。外部振動環境下としては、例えば、磁気ディスク記憶装置では、スピーカ等の音響機器の近くに設けられた場合等であり、電磁界環境下としては、携帯電話等の無線通信機器が、装置に近接した場合等である。
このような環境下では、外部振動によるヘッドのポジションずれや、強力な電磁界環境下によるノイズの影響で、磁気ディスクのリード時にデータエラーが発生しやすい。同様に、フラッシュメモリ等の記憶装置においても、データの多値化により、強力な電磁界環境下によるノイズの影響で、リードエラーが生じやすい。
従来技術の多数決論理を用いたリトライ処理は、各リード動作のデータを均等評価するため、外部振動やノイズがある頻度で発生している環境下においては、エラーの程度が、変化し、それらが多数決判定結果に悪影響を与えて、エラー訂正能力を弱めてしまう可能性があった。
従って、本発明の目的は、外部振動やノイズが発生している環境下でも、データ訂正能力を向上するための記憶装置のデータリード方法及び記憶装置を提供することにある。
この目的の達成のため、記憶装置のデータリード方法は、記憶ユニットからデータを読み出すステップと、前記読み出したデータのエラーを検出するステップと、前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータをバッファに格納するステップと、前記バッファに格納された各リードデータ間の相関度を計算するステップと、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択するステップと、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を読み出しデータとして、出力するステップとを有する。
又、この目的の達成のため、記憶装置は、記憶ユニットと、前記記憶ユニットから読み出したデータを再生する再生回路と、前記再生回路の出力から、前記読み出したデータのエラーを検出するエラー検出回路と、前記再生回路の出力を格納するバッファと、前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータを前記バッファに格納し、前記バッファに格納された各リードデータ間の相関度を計算し、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択する制御回路とを有し、前記制御回路は、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を前記エラー検出回路に、出力する。
同一データを複数回リードし、多数決判定又は平均化処理前に、各リードデータの相関性（類似性）判定を行い、類似性の高いデータを選択して、相関性の低いデータを排除して、多数決判定又は平均化処理するため、振動や電磁界外乱がある頻度で発生する環境下でも、データエラーの訂正能力を向上できる。
以下、本発明の実施の形態を、記憶装置、第１の実施の形態のリード回路、第１の実施の形態のリード処理、第１の実施の形態の複数回リードリトライ処理、第２の実施の形態、他の実施の形態の順で説明するが、本発明は、この実施の形態に限られない。
（記憶装置）
図１は、本発明の一実施の形態の記憶装置の構成図であり、記憶装置として、磁気ディスク装置を例に示す。図１に示すように、磁気記憶媒体である磁気ディスク１２が、スピンドルモータ３６の回転軸に設けられている。スピンドルモータ３６は、磁気ディスク１２を回転する。アクチュエータ１６は、先端に磁気ヘッド１８を備え、磁気ヘッド１８を磁気ディスク１２の半径方向に移動する。
アクチュエータ１６は、回転軸を中心に回転するアームと、アームの後端に設けられた駆動コイルと、アームの先端に設けられたサスペンション（ジンバル）からなるＶＣＭ（Voice Coil Motor）で構成され、このサスペンションに磁気ヘッド１８が設けられる。
アクチュエータ１６には、磁気ヘッド１８と電気的に接続されたライトドライバを含むヘッドＩＣ（プリアンプ）３４が設けられる。これらは、ディスクエンクロージャ１０内に収容される。
磁気ヘッド１８は、スライダと、リード素子（ＭＲ素子）と、ライト素子とからなる。磁気ヘッド１８は、スライダに、磁気抵抗素子を含むリード素子を積層し、その上にライトコイルを含むライト素子を積層して、構成される。この磁気抵抗素子のコア幅は、磁気ディスク１２のトラックの幅に対応し、例えば、０．３〜０．４マイクロメータである。
ディスクエンクロージャ１０と別に、プリント回路アセンブリー(ＰＣＡ)２０が設けられる。プリント回路アセンブリー２０は、磁気ディスク装置の制御回路を搭載する。この制御回路は、サーボコントローラ２４と、リードチャネル２６と、ハードディスクコントローラ(ＨＤＣ)／マイクロコントローラ(ＭＣＵ)２８と、データバッファ３０と、フラッシュＲＯＭ３２とを有する。
更に、プリント回路アセンブリー２０には、装置に付与されるショックを検出するショックセンサ２２と、発振器３８とが設けられる。サーボコントローラ２４は、ハードディスクコントローラ／マイクロコントローラ２８の指示された位置に磁気ヘッドを位置付けるように、アクチュエータ１６をサーボ制御する。
リードチャネル２６は、ハードディスクコントローラ２８のライトゲートＷＧとライト(ユーザー)データとを受け、プリアンブル、同期マークを含むライトデータＷＤを作成し、ヘッドＩＣ３４を介し、磁気ヘッド１８に出力する。又、リードチャネル２６は、磁気ヘッド１８からのリードデータＲＤを、ヘッドＩＣ３４を介し、受け、ハードディスクコントローラ／マイクロコントローラ２８に出力する。
ハードディスクコントローラ／マイクロコントローラ２８は、フラッシュＲＯＭ２４に格納されたパラメータを含むプログラムを、データバッファ３０を使用して実行する。
ハードディスクコントローラ／マイクロコントローラ２８は、サーボコントローラ２４にヘッド位置指令を発し、サーボコントローラ２４は、これに従いアクチュエータ１６をサーボ制御し、磁気ヘッド１８を所望のトラック位置に位置つける。
又、ハードディスクコントローラ／マイクロコントローラ２８は、ＡＴＡ（ＡＴ
Ａｔｔａｃｈｅｄ）インターフェース等のインターフェースで、図示しないホストと接続され、ライト時に、ライトデータをリードチャネル２６に転送し、ヘッドＩＣ３４を介し磁気ヘッド１８で書込みを行わせる。
同様に、リード時に、リードチャネル２６にリード指示を与え、リードチャネル２６は、これに従い、磁気ヘッド１８からのリードデータＲＤを、ヘッドＩＣ３４を介し受け、ハードディスクコントローラ／マイクロコントローラ２８に転送する。
このハードディスクコントローラ／マイクロコントローラ２８が、後述するリトライを含むリード処理を実行する。又、リードチャネル２６と、ハードディスクコントローラ／マイクロコントローラ２８は、図２等で詳細に説明する。
（第１の実施の形態のリード系回路の構成）
図２は、本発明の第１の実施の形態のリード系回路の構成図であり、図１のリードチャネル２６とハードディスクコントローラ／マイクロコントローラ２８のブロック図である。
図２に示すように、磁気ヘッド１８の再生ヘッド(リード素子）１８−１からの読み取り信号は、プリアンプ３４を介し、リードチャネル２６のＰＲチャネル回路４０に入力される。ＰＲチャネル回路４０は、可変ゲインアンプ(ＶＧＡ)と、非対称特性補正回路（ＡＳＣ）と、制御フィルタ（ＣＴＦ：Continuous Time Filter）と、アナログ／デジタル変換器（ＡＤＣ）と、フィニットインパルスレスポンスフィルタ（ＦＩＲ）と、ＡＧＣ回路等を有する。
ＰＲチャネル回路４０は、読み取り信号の振幅と非対称特性を調整した後、制御フィルタで波形等化し、ＡＤ変換し、ＦＩＲで、ＰＲ（パーシャルレスポンス）信号の整形を行う。
同期(Ｓｙｎｃ)マーク検出回路４６は、ＰＲチャネル回路４０の出力から所定のパターンの同期マークＳＭを検出し、同期マーク検出信号を、ビタビ復号器４２、ＲＬＬ（Run Length Limited）デコーダ４４に通知する。
ビタビ復号器４２は、同期マーク検出信号を受け、ＰＲチャネル回路４０のＦＩＲの出力（同期マーク以降のユーザーデータ）から、周知の最尤復号を行う。即ち、ビタビ復号器４２は、データの前後の関係を利用して、尤もらしいデータ系列を選択する。ＲＬＬデコーダ４４は、書込み側で、ＲＬＬ符号化されたデータをデコードし、ＮＲＺデータを、ハードディスクコントローラ２８−１に出力する。
ハードディスクコントローラ（以下、ＨＤＣという）２８−１は、ホスト(コンピュータ)１からのコマンドを受け、リードゲートＲＧ，リードモード信号Ｒを生成するコントロールロジック回路５０と、バッファメモリ３０のリード／ライト制御を行うバッファマネージャ回路（ＤＲＡＭコントローラ）５４と、ＥＣＣ（エラー訂正コード）によりエラー検出及び訂正を行うＥＣＣ回路５６とを有する。
ＲＬＬデコーダ４４からのＮＲＺデータは、バッファマネージャ回路５４に入力する。バッファマネージャ回路５４は、後述するＭＰＵ（マイクロコントローラ）２８−２の指示により、ＤＲＡＭ（バッファメモリ）３０に、バッファ領域を作成し、ＮＲＺデータ(リードデータ)を、格納する。又、ＭＰＵ２８−２の指示により、バッファのデータ又はＭＰＵ２８−２で、多数決リード処理されたデータを、ＥＣＣ回路５６に出力する。
ＥＣＣ回路５６は、送られたデータのエラー検出及び訂正を行い、訂正不可と判定すると、ＭＰＵ２８−２に通知する。一方、訂正可能なら、訂正行い、ホスト１へ転送する。
ＭＰＵ２８−２は、図３以下で説明するリード処理を実行し、ＨＤＣ２８−１を制御する。後述するように、ＭＰＵ２８−２は、ＤＲＡＭ３０のバッファ間のデータの一致数を検出する処理と、この一致数に基づいて、バッファを選択する処理と、選択されたバッファのデータの多数決をとる多数決判定処理とを実行する。
本実施の形態では、ＭＰＵ２８−２が、リードエラーを救済するために、リトライシーケンス動作において、複数のリードリトライを行い、リードデータをバッファ３０に保存する。次に、ＭＰＵ２８−２が、複数のリードリトライのデータを保存したバッファ間の相関度を判定して、多数決判定もしくは平均化処理に用いて、データを作成する。バッファ（リトライデータ）を限定して、後段の処理を実施することにより、データエラーの救済を行う。
（第１の実施の形態のリード処理）
図３及び図４は、本発明の実施の形態のリード処理フロー図である。以下、ＭＰＵ２８−２が、実行する図３及び図４のリード処理を説明する。
（Ｓ１０）ＭＰＵ２８−２は、ＨＤＣ２８−１が受けたホストからのコマンドを解析して、リードコマンドであると判断すると、リード処理を開始し、リードコマンドに付随する対象ＬＢＡ（論理ブロックアドレス）で指定するセクタのリード処理を実行する。即ち、ＨＤＣ２８−１に対象セクタのリード処理を指示し、ＨＤＣ２８−１は、ＶＣＭ３４を制御し、磁気ヘッド１８を対象トラックに位置付け、リードチャネル２６に、プリアンプ３４からの再生ヘッド１８−１からの信号の処理を指示する。
リードチャネル２６では、図２で説明したように、ＰＲチャネル４０で波形整形した後、シンクマーク検出回路４６でシンクマークを検出して、ビタビ復号器４２、ＲＬＬデコーダ４４を、動作する。ビタビ復号器４２は、最尤復号を行い、ＲＬＬデコーダ４４は、復号データを、ＲＬＬデコードする。ＲＬＬデコードされたデータ（ＮＲＺデータ）は、バッファマネージャ５４をバイパスし、ＥＣＣ回路５６に入力する。この時、リトライ動作でないため、ＭＰＵ２８−２は、バッファマネージャ５４に、バイパスを指示する。
（Ｓ１２) ＥＣＣ回路５６は、ＮＲＺデータのＥＣＣ符号を用いて、エラー検出及び訂正を行う。ＥＣＣ回路５６は、ＥＣＣ符号でエラー訂正可能であれば、ＥＣＣ符号でエラー訂正し、ＭＰＵ２８−２にこれを通知した後、ホストコンピュータ１に出力する。
(Ｓ１４)一方、ＥＣＣ回路５６は、ＥＣＣ符号でエラー訂正不可と判定すると、エラー訂正不可を、ＭＰＵ２８−２に通知する。これにより、ＭＰＵ２８−２は、リトライ処理に移行する。ＭＰＵ２８−２は、ＥＣＣ回路５６からの訂正不可結果から、エラー範囲が、所定の閾値より大きいか否かを判定する。エラー範囲が、所定の閾値より大きい場合（即ち、エラー範囲が、広い場合）には、単純なリトライを行っても、エラー訂正できないため、図４のステップＳ１８に進む。
(Ｓ１６)一方、ＭＰＵ２８−２は、ＥＣＣ回路５６からの訂正不可結果から、エラー範囲が、所定の閾値より大きくないと判定すると、単純リトライ処理を行う。即ち、ステップＳ１０と同様に、ＭＰＵ２８−２は、ＨＤＣ２８−１に対象セクタのリード処理を指示し、ステップＳ１２と同様に、ＥＣＣ回路５６は、ＥＣＣ符号でエラー訂正可能であれば、ＥＣＣ符号でエラー訂正し、ＭＰＵ２８−２にこれを通知した後、ホストコンピュータ１に出力する。ＭＰＵ２８−２は、ＥＣＣ回路５６からのエラー訂正不可の結果を受けると、図４のステップＳ１８に進む。
(Ｓ１８)ＭＰＵ２８−２は、各種のパラメータを、変更して、ステップＳ１６と同様に、リトライ処理を行う。各種のパラメータを変更して、リトライ処理することは、周知であり、例えば、ビタビ復号器４２の２値判定レベルを変更することや、ＰＲチャネル４０の特性（非対称補正特性等）を変更する。そして、ステップＳ１６と同様に、ＭＰＵ２８−２は、ＨＤＣ２８−１に対象セクタのリード処理を指示する。
（Ｓ２０)ＥＣＣ回路５６は、ＥＣＣ符号でエラー訂正可能であれば、ＥＣＣ符号でエラー訂正し、ＭＰＵ２８−２にこれを通知した後、ホストコンピュータ１に出力する。ＭＰＵ２８−２は、ＥＣＣ回路５６からのエラー訂正不可の結果を受けると、ステップＳ２２以下の複数回リードリトライ処理に進む。
（Ｓ２２)ＭＰＵ２８−２は、ＥＣＣ回路５６で判明したエラー範囲に応じて、複数回リードリトライ処理におけるリード回数ｎと、多数決判定に使用するバッファ領域数ｍを決定する。エラー範囲が、広い場合には、リード回数を増やした方が、多数決による訂正可能性が大きいため、エラー範囲が広ければ、リード回数ｎ，バッファ領域数ｍ（ｎに比例）を大きくし、エラー範囲が狭ければ、リード回数ｎ，バッファ領域数ｍ（ｎに比例）を小さくする。そして、ＭＰＵ２８−２は、バッファマネージャ５４に複数回リードリトライを指示し、図５以下で説明する複数回リードリトライ処理を実行する。
(Ｓ２４)ＭＰＵ２８−２の多数決処理で訂正されたデータは、ＥＣＣ回路５６に入力する。ステップＳ１２，１６，２０と同様に、ＥＣＣ回路５６は、ＥＣＣ符号でエラー訂正可能であれば、ＥＣＣ符号でエラー訂正し、ＭＰＵ２８−２にこれを通知した後、ホストコンピュータ１に出力する。ＭＰＵ２８−２は、ＥＣＣ回路５６からのエラー訂正不可の結果を受けると、異常と判定し、異常終了する。
（第１の実施の形態の複数回リードリトライ処理）
図５は、本発明の一実施の形態の複数回リードリトライ処理のフロー図、図６は、図５のデータ一致数集計テーブルの説明図、図７は、図５のデータ一致数の合計値計算処理の説明図、図８は、図５のバッファ選択処理の説明図である。
以下、図６乃至図８を参照して、図５のリードリトライ処理を説明する。
（Ｓ３０）図４のステップＳ２２で、リトライ回数が、ｎ回（ｎ≧４）、多数決判定に使用するバッファ数ｍ（３≦ｍ≦ｎ−１)を指定し、ｎ回リトライ動作を行う。バッファ番号ｉを初期値「０」に設定する。
（Ｓ３２)ＭＰＵ２８−２は、ＨＤＣ２８−１に対象セクタのリード処理を指示し、ＨＤＣ２８−１は、リードチャネル２６に、プリアンプ３４からの再生ヘッド１８−１からの信号の処理を指示する。リードチャネル２６では、図２で説明したように、ＰＲチャネル４０で波形整形した後、シンクマーク検出回路４６でシンクマークを検出して、ビタビ復号器４２、ＲＬＬデコーダ４４を、動作する。ビタビ復号器４２は、最尤復号を行い、ＲＬＬデコーダ４４は、復号データを、ＲＬＬデコードする。ＲＬＬデコードされたデータ（ＮＲＺデータ）を、バッファマネージャ５４は、バッファ番号ｉで示されるバッファ（ＤＲＡＭ）３０の領域に格納する。この時、複数回リトライ動作であるため、ＭＰＵ２８−２は、バッファマネージャ５４に、データ格納を指示する。
（Ｓ３４）ＭＰＵ２８−２は、バッファ番号ｉを、「１」インクリメントし、バッファ番号ｉが、指定リード回数ｎ以上であるかを判定する。バッファ番号ｉが、指定リード回数ｎ以上でない場合には、ステップＳ３２に戻る。
（Ｓ３６)ステップＳ３４で、バッファ番号ｉが、指定リード回数ｎ以上であると判定すると、指定した回数のリトライ毎のセクタデータは、それぞれのバッファ領域に格納されていることになる。ＭＰＵ２８−２は、各バッファ間のデータ一致数Ｃ＿ｘｙ（Ｃ＿ｙｘ）を計算する。図６に示すように、各バッファ領域０〜ｎ−１のデータを比較して、データが一致する数（ビット数）Ｃ＿ｘｙ（Ｃ＿ｙｘ）を計算する。この計算値を、図６のテーブルの対応する欄に格納する。
例えば、バッファ領域０（ｘ＝０）と、バッファ領域１（ｙ＝１）とのデータ一致数Ｃ０１が計算され、テーブルに格納される。同様に、バッファ領域０（ｘ＝０）と、バッファ領域２〜ｎ−１（ｙ＝２〜ｎ−１）とのデータ一致数Ｃ０２〜Ｃ０ｎ−１がそれぞれ計算され、テーブルに格納される。又、バッファ領域１（ｘ＝１）についても同様であり、バッファ領域０，２〜ｎ−１（ｙ＝０，２〜ｎ−１）とのデータ一致数Ｃ１０，Ｃ１２〜Ｃ１ｎ−１がそれぞれ計算され、テーブルに格納される。以下、同様に、バッファ領域２〜ｎ−１（ｘ＝２〜ｎ−１）についても、他のバッファ領域とのデータ一致数が計算され、テーブルに格納される。
ここで、Ｃ＿ｘｙが小さい（一致数が少ない）と、同一信号成分が少ない。即ち、ノイズ同士に相関性がないランダムノイズが大きいと言える。逆に、Ｃ＿ｘｙが大きい（一致数が多い）と、共通の信号成分が多い。即ち、ランダムノイズ成分が小さいと言える。
（Ｓ３８）次に、ＭＰＵ２８−２は、テーブルのＣ＿ｘｙから、各バッファ領域のデータ一致数Ｄｘを計算する。図７に示すように、各バッファ領域の一致数Ｄｘは、Ｃｘｙの和である。例えば、バッファ領域０のデータ一致数Ｄ０は、図６のＣ０１、Ｃ０２，・・・・、Ｃ０ｎ−１の和である。
（Ｓ４０）次に、ＭＰＵ２８−２は、図８に示すように、データ一致数Ｄｘの値が、大きい順に、バッファ番号をソートする。そして、ＭＰＵ２８−２は、ソートしたバッファ番号の上位から前述の指定したｍ個（ｍ≧３）を、多数決に使用するバッファ領域として、選択する。
（Ｓ４２）ＭＰＵ２８−２は、選択したｍ個のバッファ領域のデータのみを使用して、多数決判定を行い最終的なリードデータを推測する。即ち、ｍ個のバッファ領域の同じ位置のビット値の多数決をとり、その位置のビット値を決定する。
（Ｓ４４）ＭＰＵ２８−２は、推測したリードデータを、バッファ３０に格納し、バッファマネージャ５４に対して、ＥＣＣ回路５６への出力を指示する。これにより、ＥＣＣ回路５６が、ＥＣＣ訂正を実施する。
このように、多数決判定前に、相関性（類似性）判定を行い、類似性の高いデータを選択して、相関性の低いデータを排除して、多数決判定するため、データエラーの訂正能力を向上できる。
次に、実施例を説明する。図９は、５回のリトライのエラーレート例の説明図、図１０は、従来の多数決論理での正しいデータが得られる確率の説明図、図１１は、本実施の形態によるデータ一致数の説明図、図１２は、本実施の形態による各バッファのデータ一致数の説明図、図１３は、図１１、図１２の本実施の形態による多数決論理での正しいデータが得られる確率の説明図である。
先ず、５回のリトライを行い、各リトライにおける、元の記録データ（正しいデータ）に対して、正しいデータが含まれている割合を、図９のように、仮定する。ここでは、リトライ４（５回目のリトライ）で、振動や電磁界により、極端にエラーレートが悪化しているデータが生じた場合を、仮定する。
図１０は、上記条件で、従来の多数決論理により、１ビットのデータを判定した時の、正しいデータが得られる確率を示す。図１０に示すように、リトライ０〜３までは、正しいデータの割合が、７０％であり、リトライ４は、５％であるから、５回のリトライの遷移における、多数決判定結果（正、誤）と、パスの確率を計算すると、図１０の如くなる。１ビットのデータの判定結果が正しい確率は、図１０の判定結果が、正のパスの確率の和であるから、「０．６６４」である。
一方、本実施の形態では、図１１のように、リトライ０〜４のリードデータは、バッファ０〜４に格納されているため、図６で説明したように、リトライｘとリトライｙとのデータが一致するビット数の値Ｃ＿ｘｙは、前記条件では、図１１の範囲と想定される。尚、Ｂｓは、１セクタの含まれるビット数を示す。
図７で説明したように、図１１のテーブルのＣ＿ｘｙから、各バッファに対応するデータ一致数の合計値を計算すると、図１２のようになる。
図１２から、リトライ４（バッファ４）のリードデータは、いかなる場合でも、最下位となり、多数決判定のデータから除外される。ここでは、多数決に使用するバッファのデータを上位３個とすると、多数決判定には、リトライ０〜３の内、３つが選択される。ここでは、リトライ０〜３は、いずれも確率が同じため、リトライ０〜２のデータを選択し、図１０と同様に、多数決判定結果（正、誤）と、パスの確率を計算すると、図１３の如くなる。１ビットのデータの判定結果が正しい確率は、図１３の判定結果が、正のパスの確率の和であるから、「０．７８４」である。
このように、リトライを５回行う場合を仮定し、かつ５回目のリトライ時のエラーレートが極端に悪い場合であっても、１ビットのデータの判定結果が正しい確率を計算すると、「０．７８４」となり、従来の多数決リトライを用いた場合(図１０)の「０．６６４」より改善することができる。
（第２の実施の形態）
図１４は、本発明の第２の実施の形態のリード系回路の構成図であり、図１のリードチャネル２６とハードディスクコントローラ／マイクロコントローラ２８のブロック図である。この実施の形態は、バッファに波形等化後の再生信号を格納し、これを平均化処理する例である。
図１４において、図２で示したものと同一のものは、同一の記号で示してある。即ち、磁気ヘッド１８の再生ヘッド(リード素子）１８−１からの読み取り信号は、プリアンプ３４を介し、リードチャネル２６のＰＲチャネル回路４０に入力される。ＰＲチャネル回路４０は、可変ゲインアンプ(ＶＧＡ)と、非対称特性補正回路（ＡＳＣ）と、制御フィルタ（ＣＴＦ：Continuous Time Filter）と、アナログ／デジタル変換器（ＡＤＣ）と、フィニットインパルスレスポンスフィルタ（ＦＩＲ）と、ＡＧＣ回路等を有する。
ＰＲチャネル回路４０は、読み取り信号の振幅と非対称特性を調整した後、制御フィルタで波形等化し、ＡＤ変換し、ＦＩＲで、ＰＲ（パーシャルレスポンス）信号の整形を行う。
同期(Ｓｙｎｃ)マーク検出回路４６は、ＰＲチャネル回路４０の出力から所定のパターンの同期マークＳＭを検出し、同期マーク検出信号を、バッファマネージャ回路４８、ＲＬＬ（Run Length Limited）デコーダ４４に通知する。
バッファマネージャ回路４８は、後述するＭＰＵ（マイクロコントローラ）２８−２の指示により、ＤＲＡＭ（バッファメモリ）３０に、バッファ領域を作成し、ＰＲチャネル回路４０からの再生信号を、格納する。又、ＭＰＵ２８−２の指示により、バッファの再生信号又はＭＰＵ２８−２で、選択したバッファを平均化処理した再生信号を、ビタビ復号器４２に出力する。
ビタビ復号器４２は、同期マーク検出信号を受け、バッファマネージャ回路４８からの出力から、周知の最尤復号を行う。即ち、ビタビ復号器４２は、データの前後の関係を利用して、尤もらしいデータ系列を選択する。ＲＬＬデコーダ４４は、書込み側で、ＲＬＬ符号化されたデータをデコードし、ＮＲＺデータを、ハードディスクコントローラ２８−１に出力する。
ハードディスクコントローラ（以下、ＨＤＣという）２８−１は、ホスト(コンピュータ)１からのコマンドを受け、リードゲートＲＧ，リードモード信号Ｒを生成するコントロールロジック回路５０と、ＥＣＣ（エラー訂正コード）によりエラー検出及び訂正を行うＥＣＣ回路５６とを有する。
ＥＣＣ回路５６は、送られたデータのエラー検出及び訂正を行い、訂正不可と判定すると、ＭＰＵ２８−２に通知する。一方、訂正可能なら、訂正を行い、ホスト１へ転送する。
ＭＰＵ２８−２は、図１５以下で説明する複数回リードリトライを含むリード処理を実行し、ＨＤＣ２８−１を制御する。後述するように、ＭＰＵ２８−２は、ＤＲＡＭ３０のバッファ間の再生信号の相関度を検出する処理と、この相関度に基づいて、バッファを選択する処理と、選択されたバッファのデータの平均をとる平均化処理とを実行する。
本実施の形態では、ＭＰＵ２８−２が、リードエラーを救済するために、リトライシーケンス動作において、複数のリードリトライを行い、リードした再生信号をバッファ３０に保存する。次に、ＭＰＵ２８−２が、複数のリードリトライの再生信号を保存したバッファ間の相関度を判定して、後段の平均化に使用するバッファを選択し、選択したバッファのみを用いて、平均化処理を行い、データを作成する。バッファ（リトライデータ）を限定して、後段の処理を実施することにより、データエラーの救済を行う。
図１５は、本発明の第２の実施の形態の複数回リードリトライ処理のフロー図、図１６は、図１５の相関係数集計テーブルの説明図である。ここでは、リード処理は、図３、図４の実施の形態を利用し、図４の複数回リードリトライ処理のみ説明する。
以下、図７、図８、図１６を参照して、図１５のリードリトライ処理を説明する。
（Ｓ５０）図４のステップＳ２２で、リトライ回数が、ｎ回（ｎ≧３）、平均化処理に使用するバッファ数ｍ（２≦ｍ≦ｎ−１)を指定し、ｎ回リトライ動作を行う。バッファ番号ｉを初期値「０」に設定する。
（Ｓ５２)ＭＰＵ２８−２は、ＨＤＣ２８−１に対象セクタのリード処理を指示し、ＨＤＣ２８−１は、リードチャネル２６に、プリアンプ３４からの再生ヘッド１８−１からの信号の処理を指示する。リードチャネル２６では、図１４で説明したように、ＰＲチャネル４０で波形整形した後、シンクマーク検出回路４６でシンクマークを検出して、バッファマネージャ回路４８、ＲＬＬデコーダ４４を、動作する。バッファマネージャ５４は、バッファ番号ｉで示されるバッファ（ＤＲＡＭ）３０の領域に、ＰＲチェネル回路４０からの再生信号を、格納する。この時、複数回リトライ動作であるため、ＭＰＵ２８−２は、バッファマネージャ５４に、データ格納を指示する。
（Ｓ５４）ＭＰＵ２８−２は、バッファ番号ｉを、「１」インクリメントし、バッファ番号ｉが、指定リード回数ｎ以上であるかを判定する。バッファ番号ｉが、指定リード回数ｎ以上でない場合には、ステップＳ５２に戻る。
（Ｓ５６)ステップＳ５４で、バッファ番号ｉが、指定リード回数ｎ以上であると判定すると、指定した回数のリトライ毎のセクタの再生信号は、それぞれのバッファ領域に格納されていることになる。ＭＰＵ２８−２は、各バッファ間のデータ相関係数Ｃ＿ｘｙ（＝Ｃ＿ｙｘ）を計算する。相関係数Ｃ＿ｘｙは、下記式（１）を用いて、計算する。
Figure 2010092561
即ち、バッファ領域ｘ、ｙ内の分散を計算するものである。各バッファ内のデータ数ｉをｎ個とすると、バッファｘのｉ番目のデータＢｕｆｆｅｒ＿ｘ（ｉ）と、バッファｘの全データの平均値Ｂｕｆｆｅｒ＿ｘとの差と、バッファｙのｉ番目のデータＢｕｆｆｅｒ＿ｙ（ｉ）と、バッファｙの全データの平均値Ｂｕｆｆｅｒ＿ｙとの差との積を、ｎ個分加算して値を分子とする。そして、バッファｘのｉ番目のデータＢｕｆｆｅｒ＿ｘ（ｉ）と、バッファｘの全データの平均値Ｂｕｆｆｅｒ＿ｘとの差を二乗して、ｎ個加算した値の平方根と、バッファｙのｉ番目のデータＢｕｆｆｅｒ＿ｙ（ｉ）と、バッファｙの全データの平均値Ｂｕｆｆｅｒ＿ｙとの差を２乗して、ｎ個分加算した値の平方根との積を、分母とする。
この計算値を、図１５のテーブルの対応する欄に格納する。例えば、バッファ領域０（ｘ＝０）と、バッファ領域１（ｙ＝１）との相関係数Ｃ０１が計算され、テーブルに格納される。同様に、バッファ領域０（ｘ＝０）と、バッファ領域２〜ｎ−１（ｙ＝２〜ｎ−１）との相関係数Ｃ０２〜Ｃ０ｎ−１がそれぞれ計算され、テーブルに格納される。又、バッファ領域１（ｘ＝１）についても同様であり、バッファ領域０，２〜ｎ−１（ｙ＝０，２〜ｎ−１）との相関係数Ｃ１０，Ｃ１２〜Ｃ１ｎ−１がそれぞれ計算され、テーブルに格納される。以下、同様に、バッファ領域２〜ｎ−１（ｘ＝２〜ｎ−１）についても、他のバッファ領域との相関係数が計算され、テーブルに格納される。
ここで、Ｃ＿ｘｙは、−１〜＋１の範囲の値をとり、＋１に近いと、正の相関性があり、共通の信号成分が多く、ランダムノイズ成分が小さいと言える。逆に、−１に近いと、相関がない、即ち、ノイズ同士に相関性がないランダムノイズが大きいと言える。
（Ｓ５８）次に、ＭＰＵ２８−２は、テーブルのＣ＿ｘｙから、各バッファ領域の相関係数の合計値Ｄｘを計算する。図７に示したように、各バッファ領域の相関係数の合計値Ｄｘは、Ｃｘｙの和である。例えば、バッファ領域０の相関係数の合計値Ｄ０は、図１６のＣ０１、Ｃ０２，・・・・、Ｃ０ｎ−１の和である。
（Ｓ６０）次に、ＭＰＵ２８−２は、図８に示したように、相関係数の合計値Ｄｘの値が、大きい順に、バッファ番号をソートする。そして、ＭＰＵ２８−２は、ソートしたバッファ番号の上位から前述の指定したｍ個（ｍ≧２）を、平均化に使用するバッファ領域として、選択する。
（Ｓ６２）ＭＰＵ２８−２は、選択したｍ個のバッファ領域のデータのみを使用して、平均化処理を行い、最終的な再生信号を推測する。即ち、ｍ個のバッファ領域の同じ位置の再生信号の値の平均を計算し、その位置の再生信号の値を決定する。
（Ｓ６４）ＭＰＵ２８−２は、推測した再生信号の値を、バッファ３０に格納し、バッファマネージャ５４に対して、ビタビ復号器４２への出力を指示する。これにより、ビタビ復号器４２は、最尤復号を行い、ＲＬＬデコーダ４４は、復号データを、ＲＬＬデコードする。ＲＬＬデコードされたデータ（ＮＲＺデータ）を、ＥＣＣ回路５６が、ＥＣＣ訂正を実施する。
このように、平均化処理前に、相関性（類似性）判定を行い、類似性の高い再生信号を選択して、相関性の低い再生信号を排除して、平均化処理するため、データエラーの訂正能力を向上できる。
以上を要約すると、以下のようである。
（１）記憶ユニットからデータをリードするデータリード方法において、前記記憶ユニットからデータを読み出すステップと、前記読み出したデータのエラーを検出するステップと、前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータをバッファに格納するステップと、前記バッファに格納された各リードデータ間の相関度を計算するステップと、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択するステップと、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を読み出しデータとして、出力するステップとを有する。
（２）前記出力ステップは、前記多数決判定又は平均化処理結果を、ＥＣＣ回路でエラー訂正するステップを更に有する。
（３）前記バッファに格納するステップは、前記記憶ユニットから読み出した信号をデータに変換した後、前記バッファに格納するステップを有し、前記出力ステップは、前記バッファに格納された変換されたデータを、前記多数決判定するステップを有する。
（４）前記バッファに格納するステップは、前記記憶ユニットから読み出した信号を波形等化した後の再生信号を、前記バッファに格納するステップを有し、前記出力ステップは、前記バッファに格納された再生信号を、前記平均化処理するステップを有する。
（５）前記エラー検出ステップは、前記読み出したデータを前記ＥＣＣ回路で、エラー検出するステップを有する。
（６）前記エラー検出ステップは、前記読み出したデータのエラーを検出するステップと、前記エラー範囲が、予め決められた範囲より大きいかを判定するステップと、前記エラー範囲が、予め決められた範囲より大きくない場合に、前記同一の前記データをリードし、エラー検出するステップとを有する。
（７）前記エラー検出ステップは、前記読み出したデータのエラーを検出するステップと、前記エラーの検出に応じて、前記読み出しのパラメータを変更するステップと、前記変更後、同一の前記データをリードし、エラー検出するステップとを有する。
（８）前記バッファに格納するステップは、前記検出したエラー範囲に応じて、同一データをリードする回数を決定するステップを有する。
（９）読み出すステップは、記憶媒体からヘッドによりデータを読み出すステップと、前記読み出し出力を波形等化して、再生信号を得るステップとを有する。
（１０）前記読み出しステップは、前記再生信号からデータを復調するステップを更に有する。
（１１）記憶ユニットと、前記記憶ユニットから読み出したデータを再生する再生回路と、前記再生回路の出力から、前記読み出したデータのエラーを検出するエラー検出回路と、前記再生回路の出力を格納するバッファと、前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータを前記バッファに格納し、前記バッファに格納された各リードデータ間の相関度を計算し、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択する制御回路とを有し、前記制御回路は、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を前記エラー検出回路に、出力する。
（１２）前記エラー検出回路は、前記多数決判定又は平均化処理結果を、エラー訂正するＥＣＣ回路を有する。
（１３）前記再生回路は、前記記憶ユニットから読み出した信号をデータに復調する回路を有し、前記制御回路は、前記バッファに格納された復調されたデータを、前記多数決判定する。
（１４）前記再生回路は、前記記憶ユニットから読み出した信号を波形等化する回路を有し、前記制御回路は、前記バッファに格納された波形等化後の再生信号を、前記平均化処理する。
（１５）前記制御回路は、前記読み出したデータを前記ＥＣＣ回路が、エラー検出したことに応じて、前記同一の前記データの複数回リード処理を開始する。
（１６）前記制御回路は、前記読み出したデータのエラーを検出したことに応じて、前記エラー範囲が、予め決められた範囲より大きいかを判定し、前記エラー範囲が、予め決められた範囲より大きくない場合に、前記同一の前記データをリードする。
（１７）前記制御回路は、前記読み出したデータのエラーを検出したことに応じて、前記再生回路の読み出しパラメータを変更し、前記変更後、同一の前記データをリード処理する。
（１８）前記制御回路は、前記検出したエラー範囲に応じて、同一データをリードする回数を決定する。
（１９）記憶ユニットは、記憶媒体と、前記記憶媒体からデータを読み出すヘッドとを有し、前記再生回路は、前記読み出し出力を波形等化して、再生信号を出力する回路を有する。
（２０）前記再生回路は、前記再生信号からデータを復調する復調回路を更に有する。
（他の実施の形態）
前述の実施の形態では、記憶装置を、磁気ディスク装置の例で説明したが、熱アシスト形ディスク装置や、光ディスク装置等の他の媒体記憶装置にも適用できる。
又、多値記録されたメモリ（例えば、フラッシュメモリ等）においても、同様に、電磁界の影響で、エラーレートが変化するため、かかるメモリに適用しても、有効である。
以上、本発明を、実施の形態で説明したが、本発明は、その趣旨の範囲内で種々の変形が可能であり、これを本発明の範囲から排除するものではない。
尚、本発明は、以下の実施の形態を包含する。
（付記１）記憶ユニットからデータをリードするデータリード方法において、前記記憶ユニットからデータを読み出すステップと、前記読み出したデータのエラーを検出するステップと、前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータをバッファに格納するステップと、前記バッファに格納された各リードデータ間の相関度を計算するステップと、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択するステップと、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を読み出しデータとして、出力するステップとを有することを特徴とする記憶装置のデータリード方法。
（付記２）前記出力ステップは、前記多数決判定又は平均化処理結果を、ＥＣＣ回路でエラー訂正するステップを更に有することを特徴とする付記１の記憶装置のデータリード方法。
（付記３）前記バッファに格納するステップは、前記記憶ユニットから読み出した信号をデータに変換した後、前記バッファに格納するステップを有し、前記出力ステップは、前記バッファに格納された変換されたデータを、前記多数決判定するステップを有することを特徴とする付記１の記憶装置のデータリード方法。
（付記４）前記バッファに格納するステップは、前記記憶ユニットから読み出した信号を波形等化した後の再生信号を、前記バッファに格納するステップを有し、前記出力ステップは、前記バッファに格納された再生信号を、前記平均化処理するステップを有することを特徴とする付記１の記憶装置のデータリード方法。
（付記５）前記エラー検出ステップは、前記読み出したデータを前記ＥＣＣ回路で、エラー検出するステップを有することを特徴とする付記２の記憶装置のデータリード方法。
（付記６）前記エラー検出ステップは、前記読み出したデータのエラーを検出するステップと、前記エラー範囲が、予め決められた範囲より大きいかを判定するステップと、前記エラー範囲が、予め決められた範囲より大きくない場合に、前記同一の前記データをリードし、エラー検出するステップとを有することを特徴とする付記１の記憶装置のデータリード方法。
（付記７）前記エラー検出ステップは、前記読み出したデータのエラーを検出するステップと、前記エラーの検出に応じて、前記読み出しのパラメータを変更するステップと、前記変更後、同一の前記データをリードし、エラー検出するステップとを有することを特徴とする付記１の記憶装置のデータリード方法。
（付記８）前記バッファに格納するステップは、前記検出したエラー範囲に応じて、同一データをリードする回数を決定するステップを有することを特徴とする付記１の記憶装置のデータリード方法。
（付記９）読み出すステップは、記憶媒体からヘッドによりデータを読み出すステップと、前記読み出し出力を波形等化して、再生信号を得るステップとを有することを特徴とする付記１の記憶装置のデータリード方法。
（付記１０）前記読み出しステップは、前記再生信号からデータを復調するステップを更に有することを特徴とする付記９の記憶装置のデータリード方法。
（付記１１）記憶ユニットと、前記記憶ユニットから読み出したデータを再生する再生回路と、前記再生回路の出力から、前記読み出したデータのエラーを検出するエラー検出回路と、前記再生回路の出力を格納するバッファと、前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータを前記バッファに格納し、前記バッファに格納された各リードデータ間の相関度を計算し、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択する制御回路とを有し、前記制御回路は、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を前記エラー検出回路に、出力することを特徴とする記憶装置。
（付記１２）前記エラー検出回路は、前記多数決判定又は平均化処理結果を、エラー訂正するＥＣＣ回路を有することを特徴とする付記１１の記憶装置。
（付記１３）前記再生回路は、前記記憶ユニットから読み出した信号をデータに復調する回路を有し、前記制御回路は、前記バッファに格納された復調されたデータを、前記多数決判定することを特徴とする付記１１の記憶装置。
（付記１４）前記再生回路は、前記記憶ユニットから読み出した信号を波形等化する回路を有し、前記制御回路は、前記バッファに格納された波形等化後の再生信号を、前記平均化処理することを特徴とする付記１１の記憶装置。
（付記１５）前記制御回路は、前記読み出したデータを前記ＥＣＣ回路が、エラー検出したことに応じて、前記同一の前記データの複数回リード処理を開始することを特徴とする付記１２の記憶装置。
（付記１６）前記制御回路は、前記読み出したデータのエラーを検出したことに応じて、前記エラー範囲が、予め決められた範囲より大きいかを判定し、前記エラー範囲が、予め決められた範囲より大きくない場合に、前記同一の前記データをリードすることを特徴とする付記１１の記憶装置。
（付記１７）前記制御回路は、前記読み出したデータのエラーを検出したことに応じて、前記再生回路の読み出しパラメータを変更し、前記変更後、同一の前記データをリード処理することを特徴とする付記１１の記憶装置。
（付記１８）前記制御回路は、前記検出したエラー範囲に応じて、同一データをリードする回数を決定することを特徴とする付記１１の記憶装置。
（付記１９）記憶ユニットは、記憶媒体と、前記記憶媒体からデータを読み出すヘッドとを有し、前記再生回路は、前記読み出し出力を波形等化して、再生信号を出力する回路を有することを特徴とする付記１１の記憶装置。
（付記２０）前記再生回路は、前記再生信号からデータを復調する復調回路を更に有することを特徴とする付記１９の記憶装置。
同一データを複数回リードし、多数決判定又は平均化処理前に、各リードデータの相関性（類似性）判定を行い、類似性の高いデータを選択して、相関性の低いデータを排除して、多数決判定又は平均化処理するため、振動や電磁界外乱がある頻度で発生する環境下でも、データエラーの訂正能力を向上できる。
本発明の一実施の形態の記憶装置の構成図である。 本発明の第１の実施の形態のリード回路のブロック図である。 本発明の実施の形態のリード処理フロー図(その１)である。 本発明の実施の形態のリード処理フロー図(その２)である。 本発明の第１の実施の形態のリードリトライ処理フロー図である。 図５のデータ一致数テーブルの説明図である。 図５の合計値計算処理の説明図である。 図５の相関度の高いバッファ選択処理の説明図である。 本発明の実施例を説明するためのリトライ回数とデータエラーの割合の仮定条件の説明図である。 図９の条件における従来の多数決処理によるデータ正解確率の説明図である。 図９の条件における本発明の実施の形態によるデータ一致数テーブルの説明図である。 図１１のデータ一致数テーブルから得た各バッファの合計値の説明図である。 図９の条件における本発明の実施の形態によるデータ正解確率の説明図である。 本発明の第２の実施の形態のリード回路のブロック図である。 本発明の第２の実施の形態のリードリトライ処理フロー図である。 図１５の相関係数テーブルの説明図である。 従来のデータの多数決判定の説明図である。
符号の説明
１０ 磁気ディスクエンクロージャ
１２ 磁気ディスク
１６ ＶＣＭ（アクチュエータ）
１８ 磁気ヘッド
２０ プリント板アッセンブリー
２４ サーボコントローラ
２６ リードチャネル
２８ ＨＤＣ・ＭＣＵ
２８−１ ＨＤＣ
２８−２ ＭＰＵ
３０ バッファ
３２ ＲＯＭ
３４ プリアンプ
３６ スピンドルモータ
４０ ＰＲチャネル回路
４２ ビタビ復号器
４４ ＲＬＬデコーダ
４６ 同期マーク検出器
４８，５４ バッファマネージャ回路
５６ ＥＣＣ回路

Claims (5)

  1. 記憶ユニットからデータをリードするデータリード方法において、
    前記記憶ユニットからデータを読み出すステップと、
    前記読み出したデータのエラーを検出するステップと、
    前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータをバッファに格納するステップと、
    前記バッファに格納された各リードデータ間の相関度を計算するステップと、
    前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択するステップと、
    前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を読み出しデータとして、出力するステップとを有する
    ことを特徴とする記憶装置のデータリード方法。
  2. 前記出力ステップは、前記多数決判定又は平均化処理結果を、ＥＣＣ回路でエラー訂正するステップを更に有する
    ことを特徴とする請求項１の記憶装置のデータリード方法。
  3. 記憶ユニットと、
    前記記憶ユニットから読み出したデータを再生する再生回路と、
    前記再生回路の出力から、前記読み出したデータのエラーを検出するエラー検出回路と、
    前記再生回路の出力を格納するバッファと、
    前記エラーを検出したことに応じて、同一の前記データを複数回リードし、各回のリードデータを前記バッファに格納し、前記バッファに格納された各リードデータ間の相関度を計算し、前記計算された相関度から、相関の低いリードデータは除外し、前記相関の高いリードデータを選択する制御回路とを有し、
    前記制御回路は、前記選択したリードデータの多数決判定又は平均化処理を行い、その結果を前記エラー検出回路に、出力する
    ことを特徴とする記憶装置。
  4. 前記再生回路は、前記記憶ユニットから読み出した信号をデータに復調する回路を有し、
    前記制御回路は、前記バッファに格納された復調されたデータを、前記多数決判定する
    ことを特徴とする請求項３の記憶装置。
  5. 前記再生回路は、前記記憶ユニットから読み出した信号を波形等化する回路を有し、
    前記制御回路は、前記バッファに格納された波形等化後の再生信号を、前記平均化処理する
    ことを特徴とする請求項３の記憶装置。
JP2008263881A 2008-10-10 2008-10-10 記憶装置のデータリード方法及び記憶装置 Pending JP2010092561A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008263881A JP2010092561A (ja) 2008-10-10 2008-10-10 記憶装置のデータリード方法及び記憶装置
US12/562,699 US20100095190A1 (en) 2008-10-10 2009-09-18 Storage device and data reading method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008263881A JP2010092561A (ja) 2008-10-10 2008-10-10 記憶装置のデータリード方法及び記憶装置

Publications (1)

Publication Number Publication Date
JP2010092561A true JP2010092561A (ja) 2010-04-22

Family

ID=42099999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008263881A Pending JP2010092561A (ja) 2008-10-10 2008-10-10 記憶装置のデータリード方法及び記憶装置

Country Status (2)

Country Link
US (1) US20100095190A1 (ja)
JP (1) JP2010092561A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093118B2 (en) 2013-03-18 2015-07-28 Kabushiki Kaisha Toshiba Information reproducing apparatus and information reproducing method
WO2017141351A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 受信装置および誤り訂正方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576969B1 (en) * 2010-06-16 2013-11-05 Marvell International Ltd. Method and apparatus for detecting sync mark
US9792928B2 (en) 2012-11-02 2017-10-17 Hewlett Packard Enterprise Development Lp Tape storage device having at least one redundant read data element
CN106201333B (zh) 2015-06-01 2019-04-12 株式会社东芝 存储装置、控制器以及数据再读出方法
CN109857330B (zh) * 2017-11-30 2022-02-15 宜鼎国际股份有限公司 数据存取效率的预估方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319433A (ja) * 2000-05-01 2001-11-16 Fujitsu Ltd データ再生装置
JP2002093068A (ja) * 2000-09-20 2002-03-29 Fujitsu Ltd データリード方法及び記憶装置
JP2004241060A (ja) * 2003-02-07 2004-08-26 Hitachi-Lg Data Storage Inc 光ディスク装置及びリードリトライ回数制御方法
JP2006352594A (ja) * 2005-06-17 2006-12-28 Sony Corp 映像コンテンツ処理方法、映像コンテンツ処理プログラム、映像コンテンツ処理プログラムを記録した記録媒体及び映像コンテンツ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766151B2 (ja) * 1993-01-22 1998-06-18 株式会社日立製作所 磁気記録再生装置
US6718275B2 (en) * 2001-03-19 2004-04-06 Denso Corporation Trimming circuit for a physical quantity sensor
JP3663377B2 (ja) * 2001-10-23 2005-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
JP2003316599A (ja) * 2002-02-22 2003-11-07 Seiko Epson Corp 集積回路
US7900125B1 (en) * 2004-05-24 2011-03-01 Seagate Technology Llc Majority detection in error recovery
JP4602246B2 (ja) * 2005-12-28 2010-12-22 株式会社東芝 半導体集積回路
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319433A (ja) * 2000-05-01 2001-11-16 Fujitsu Ltd データ再生装置
JP2002093068A (ja) * 2000-09-20 2002-03-29 Fujitsu Ltd データリード方法及び記憶装置
JP2004241060A (ja) * 2003-02-07 2004-08-26 Hitachi-Lg Data Storage Inc 光ディスク装置及びリードリトライ回数制御方法
JP2006352594A (ja) * 2005-06-17 2006-12-28 Sony Corp 映像コンテンツ処理方法、映像コンテンツ処理プログラム、映像コンテンツ処理プログラムを記録した記録媒体及び映像コンテンツ処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093118B2 (en) 2013-03-18 2015-07-28 Kabushiki Kaisha Toshiba Information reproducing apparatus and information reproducing method
WO2017141351A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 受信装置および誤り訂正方法
AU2016392919B2 (en) * 2016-02-16 2020-02-27 Mitsubishi Electric Corporation Receiving device and error correcting method

Also Published As

Publication number Publication date
US20100095190A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
CN1941138B (zh) 信号处理装置、信号处理方法及存储系统
JP4095504B2 (ja) ディスク記憶装置及びシンクマーク書込み方法
US7936655B2 (en) Read circuit of a disk drive system and method of signal processing thereof
US7136244B1 (en) Disk drive employing data averaging techniques during retry operations to facilitate data recovery
US5610776A (en) Method of optimizing read channel of disk drive recording apparatus by using error rate
CN1941136B (zh) 信号处理装置、信号处理方法及存储系统
US7948699B2 (en) Systems and methods for equalizer optimization in a storage access retry
CN1941139B (zh) 信号处理装置、信号处理方法及存储系统
US8773792B1 (en) Systems and methods for inter-track interference cancellation in magnetic recording channels
CN1941137B (zh) 信号处理装置、信号处理方法及存储系统
JP2010092561A (ja) 記憶装置のデータリード方法及び記憶装置
JP2007042178A (ja) ディスク記憶装置のセクタフォーマット設定処理方法及びディスク記憶装置
US20100290151A1 (en) Disk controller, disk drive device, and disk control method
US8291304B2 (en) Signal processing device, signal processing method, and signal reproducing apparatus
JP2006172590A (ja) 磁気ディスク装置の製造方法
US20130215528A1 (en) Information reproducing apparatus and information reproducing method
US7694205B2 (en) Method and apparatus for providing a read channel having combined parity and non-parity post processing
US7924522B2 (en) Apparatus and method of detecting error symbol, and disk drive apparatus using the same
US8717697B1 (en) Controller, disk drive, and read-back signal processing method
US20070211833A1 (en) Method and apparatus to detect data and disk drive using the same
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
US9202514B1 (en) Gated noise-predictive filter calibration
US10482918B1 (en) Changing bit spacing for selected symbols written to a magnetic recording medium
JP4443518B2 (ja) 復号装置および復号方法
JP3878644B2 (ja) 信号処理装置及び磁気ディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124