JP3878644B2 - 信号処理装置及び磁気ディスク装置 - Google Patents

Description

本発明は、信号処理技術および磁気ディスク装置に係り、特に、データ同期信号部に
データ弁別誤りが有ってもデータ同期信号が検出できる様に、データ同期信号検出率を向
上させた、データ同期信号検出技術およびそれを用いた磁気ディスク装置等に関する。

本発明の参考技術であるデータ同期信号検出装置の一例として、以下、図を用いて説明
する。

参考技術の方法について、磁気ディスク装置を例にして説明する。図２０は、磁気ディスク装置の記録フォーマットの一例である。データは、単位記憶領域であるセクタ毎にＩＤ部とＤＡＴＡ部がある。ＩＤ部とＤＡＴＡ部には、それぞれＰＬＬ（Phase Locked Loop ）の引き込みのためのＰＬＯ ＳＹＮＣ領域９１、ＩＤ（アドレス情報）またはＤＡＴＡの開始位置を検出して変調されたコードの復調タイミング信号を得るためのデータ同期信号９２、実際にＩＤ情報を記録再生するＩＤまたはデータを記録再生するＤＡＴＡ領域９３、さらに、エラー検出や訂正のためのＣＲＣ部またはＥＣＣ部９４がある。また、ＩＤ部とＤＡＴＡ部の間、あるいはセクタとセクタの間には、各種の遅延時間を吸収するためのパターンであるＧＡＰ部９５がある。

ここで、上記したデータ同期信号９２の正確な検出は、その後のＩＤやＤＡＴＡ領域９３のコード復調のために非常に重要であることは、良く知られている。つまり、ＩＤやＤＡＴＡ領域９３でコード復調されたデータが非常に良いエラー率でも、通常数バイト程度であるデータ同期信号９２の検出を誤ると、その後の数十から数百バイトのＩＤやＤＡＴＡ領域９３のコード復調が正しく行われない。具体的には、図２１に示すような構成のデータ同期信号検出では、入力データ５１１をデータ弁別手段５０１によりデータ弁別し、そのデータ弁別出力５１２をポストコード手段５０２によって所定のポストコード処理（ビット演算）を行う。このポストコード処理は、一般に図示していない記録時のプリコード処理に対応した処理を行う。これは、記録時のデータの符号化と再生時の符号復調を対応させるためである。また、特開平９−２２３３６５号公報に開示された方法によれば、データ弁別手段５０１の内部の状態遷移の結果出力の際にポストコード処理を施すのと等価な処理をすることが可能であり、ポストコード手段５０２が構成上必ず必要とするものではないが、前記方法の場合にも機能的には、データ弁別手段からポストコード処理の作用を分離してポストコード手段５０２が有るとする、あるいは符号を通過させるポストコード処理が有ると考えることもできる。ポストコード出力５１３は、符号復調手段５０４に入力される。また、同じポストコード出力５１３をデータ同期信号検出手段５０３に入力し、あらかじめ定めた同期パターン５１４と照合し、それらが一致することによりデータ同期信号検出を行い、同期信号検出出力５１６として符号復調手段５０４に入力し、符号復調手段５０４は、これを復調タイミング信号として符号復調動作を行うことで出力データ５１７を得る処理が行われていた。

データ同期信号検出手段５０３の構成としては、特開平１０−１２５００２号公報に示された構成のように、データ弁別された符号列を奇数系列と偶数系列に分けてグループ化し、グループ毎に同期パターンとの一致を取り、一致したグループの数が所定のしきい値５１５を越えた場合にデータ同期信号を検出したと判定するデータ同期信号検出処理を行うことで、高いデータ同期信号検出能力を得ることが知られている。また、特開平８−０９６３１２号公報には、データ反転が連続しないパターンをデータ同期信号とする方法が開示されている。

さらに、再生性能を向上させるため、J.Moon、B.Bricknerによって書かれた文献「Maximum Transition Run Codes for Data Storage Systems 」（IEEE. Trans. Mag. vol.32,No.5 Sep. 1996 ）により磁化反転の連続数を制限したＭＴＲ（Maximum Transition Run）コードが提案されている。このコードは、記録データが１で反転するコードなので、このようなコードを使用するときのプリコード処理は、（１／（１＋Ｄ））処理（入力値と所定時間遅延させた出力値とをモジュロ２加算して出力値とする処理）であり、それに対応するポストコード処理は、（１＋Ｄ）処理（入力値とその入力値を所定時間遅延させた値とをモジュロ２加算して出力値とする処理）である。ＭＴＲコードの使用により、データ再生性能は向上し、エラー長も短くなる。しかし、例えば、データ弁別手段５０１でのエラーが１ビットであるような場合にもポストコード手段５０２の（１＋Ｄ）処理後では、２ビット連続のエラーとなり、符号列を奇数系列と偶数系列に分けても、上手くデータ同期信号検出ができなくなる。

従って、このような構成において、データ同期信号９２に１ビットのデータ誤りが生じると、データ同期信号検出を誤り、その後のＩＤやＤＡＴＡ領域９３の全てが誤ることになる。（データ同期信号部に媒体の欠陥等により恒久的に生じるビット欠けが発生すれば、１セクタ分のデータを正しく再生することができなくなる。）
特開平９−２２３３６５号公報 特開平１０−１２５００２号公報 Maximum Transition Run Codes for Data Storage Systems （IEEE. Trans. Mag. vol.32,No.5 Sep. 1996）

上述のように、データの先頭にあるデータ同期信号の検出を誤る（正しい位置で検出できない、あるいは誤った位置で検出する）と、データ同期信号の検出誤りだけではなく、その後の数百バイトの符号復調の全てが誤り、全体のエラー率を著しく劣化させる、という技術的課題がある。

本発明の目的は、データ同期信号検出において、検出誤りを少なくすることが可能な信号処理技術を提供することにある。

本発明の他の目的は、データ部の再生性能の向上に対応して、データ同期信号検出手段のデータ同期信号検出性能も向上させることが可能な信号処理技術を提供することにある。

本発明の他の目的は、データ同期信号検出手段の構成が容易で、その回路規模を小さくすることが可能な信号処理技術を提供することにある。

本発明の他の目的は、最尤復号等の信号処理系の採用による記録密度の向上と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能な磁気ディスク装置を提供することにある。

本発明の他の目的は、データ同期信号の検出を行う信号処理系の回路規模の縮小による製造原価低減と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能な磁気ディスク装置を提供することにある。

本発明は、データ弁別手段から出力されたデータ同期信号を含むデータのビット列に対し、所定のポストコード処理（ビット演算処理）を施した符号を、前記データ同期信号の検出を契機として符号復調手段により符号復調してデータを再生する信号処理装置であって、
前記符号復調手段に入力される符号のビット列に対して、その入力値とその入力値を所定時間遅延させた値とをモジュロ２加算して出力値とする（１＋Ｄ）処理を実行する（１＋Ｄ）処理手段と、
データ同期信号を含む前記符号のビット列を奇数番目ビット列と偶数番目ビット列に分離し、さらに前記奇数番目ビット列と偶数番目ビット列をそれぞれのビット列の中で１個のグループ、または０ビット以上の任意のパターンのビット列によって区切られる２個以上のグループに分けて出力するデータ分離手段と、
前記分離したビット列のグループに対して各々誤りを検出し、訂正する誤り検出訂正手段と、
前記誤り検出訂正されたビット列を用いて前記データ同期信号の検出を実施するデータ同期信号検出手段を備え、
前記誤り検出訂正手段の毎に設けられ、個々の前記誤り検出訂正手段出力のグループをそれぞれ対応する所定の同期パターンと照合して一致するか否かを判定する照合手段と、
個々の前記照合手段の判定出力を所定時間遅延させる遅延手段と、
個々の前記遅延手段の出力を入力し、前記同期パターンと一致した前記グループの個数が所定のしきい値以上の場合に前記データ同期信号の検出信号を前記符号復調手段に出力する多数決手段と、を備えたことを特徴とする信号処理装置及び磁気ディスク装置を提供する。

本発明によれば、データ同期信号検出において、検出誤りを少なくすることができる、という効果が得られる。

また、本発明によれば、データ部の再生性能の向上に対応して、データ同期信号検出手段のデータ同期信号検出性能も向上させることができる、という効果が得られる。

また、データ同期信号検出手段の構成が容易で、その回路規模を小さくすることができる、という効果が得られる。

また、本発明によれば、最尤復号等の信号処理系の採用による記録密度の向上と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることができる、という効果が得られる。

また、本発明によれば、データ同期信号の検出を行う信号処理系の回路規模の縮小による製造原価低減と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることができる、という効果が得られる。

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。

図１を用い、本発明の信号処理装置の第１の構成の一例について説明する。

図１の第１の構成では、入力データ１１をデータ弁別手段１に入力し、データ弁別手段１で弁別された符号ビット出力であるデータ弁別出力１２がポストコード手段２に入力され、所定のポストコード処理がされる。さらに、ポストコード出力１３が、符号復調手段４と（１＋Ｄ）処理手段５に入力される。（１＋Ｄ）処理出力１８は、データ同期信号検出手段３に入力され、所定の方法で同期パターン１４とパターン照合され、パターン一致数がしきい値１５の値以上のときに同期信号検出出力１６が出力される。該同期信号検出出力１６は、符号復調手段４に入力され、ポストコード出力１３の符号列の復調タイミングを与え、それにより符号復調手段４からは、復調された出力データ１７が出力される。

データ再生系とは別に、データ弁別出力１２に対してポストコード処理および（１＋Ｄ）処理を施した符号列に対してデータ同期信号検出をする構成も可能である。つまり、符号復調手段４の入力になる符号列を使わないものである。しかし、これは単にポストコード処理を並列に設けることであり、上記の図１の構成に等価であることは、明らかである。

図２を用い、本発明の信号処理装置の第２の構成の一例について説明する。

図２の第２の構成では、入力データ１１をデータ弁別手段１に入力し、データ弁別手段１で弁別された符号ビット出力であるデータ弁別出力１２がポストコード手段２に入力され、所定のポストコード処理がされる。さらに、ポストコード手段２のポストコード出力１３が、符号復調手段４と（１＋Ｄ）処理手段５に入力される。（１＋Ｄ）処理手段５の（１＋Ｄ）処理出力１８は、誤り検出訂正手段６に入力される。誤り検出訂正手段６では、（１＋Ｄ）処理出力１８を奇数系列と偶数系列に分離し、所定の方法によりグループ化されたビット列に対して、誤り検出をして誤りを訂正する。その誤り訂正された誤り検出訂正出力１９は、データ同期信号検出手段３に入力され、所定の方法で同期パターン１４とパターン照合され、パターン一致数がしきい値１５以上のときに同期信号検出出力１６が出力される。同期信号検出出力１６は、符号復調手段４に入力され、ポストコード出力１３の符号列の復調タイミングを与え、それにより符号復調手段４からは、復調された出力データ１７が出力される。

前記のように、データ同期信号検出の前に（１＋Ｄ）処理を実施し、さらに奇数系列と偶数系列に分けることで、エラーパターンの種類を少なく、しかもエラーパターン長を短くすることができる。そのため、誤り検出訂正が、容易に実現できる。その結果、さらに正確なデータ同期信号検出ができる。

図３により、上述の図１の第１の構成に対応した第１の実施の形態について、詳細で具体的に説明する。使用する同期パターンは、１８ビットである。

図３おいて、符号復調手段４は、１の連続数が３以下に制限されたＭＴＲコードの復調手段である。

データ弁別手段１は、ＥＥＰＲＭＬ（Extended Extended Partial Response with Maximum Likelihood detection ）方式の最尤復号器である。このチャネルレスポンスは、（１−Ｄ）（１＋Ｄ）³ である。また、上記ＭＴＲコードに最適化してあるものとする。データ弁別出力１２での同期パターンは、“００１１１１１１１１０００１１０００”または、“１１００００００００１１１００１１１”の２通りが可能である。

ポストコード手段２は、（１＋Ｄ）の特性を持つ。ポストコード出力１３での同期パターンは、“００１０００００００１００１０１００”の１通りの１８ビットパターンとなる。また、データ弁別手段１の状態遷移の出力の際にポストコード手段２の作用（（１＋Ｄ）処理）を含めた構成とし、ポストコード手段２を設けず、データ弁別出力１２として、“００１０００００００１００１０１００”を出力することも可能であるが、この様な場合にもポストコード手段２の機能を持つと考えることが可能である。

データ同期信号検出手段３の前に設けられる（１＋Ｄ）処理手段５は、単位時間遅延手段３１と排他的論理和回路３２で構成される。ポストコード出力１３が単位時間遅延手段３１と排他的論理和回路３２に入力される。また、単位時間遅延手段３１の出力は、排他的論理和回路３２の別の残りの入力端子に入力される。排他的論理和回路３２の出力が、（１＋Ｄ）処理出力１８となる。（１＋Ｄ）処理出力１８での同期パターンは、“００１１００００００１１０１１１１０”の１８ビットパターンとなる。

（１＋Ｄ）処理出力１８は、データ同期信号検出手段３の中のシフトレジスタ２１に入力される。ここでのシフトレジスタ２１は、１７ビットの構成となっている。これは、同期パターンとして９ビットのパターンを選択し使用するためである。シフトレジスタ２１の１ビットおきの９ビットをシフトレジスタ出力２２として出力する。シフトレジスタ２１の１ビットおきの値を使用することで、図示していない動作クロック毎に奇数系列と偶数系列に分けることが可能である。シフトレジスタ出力２２での同期パターンは、“０１０００１０１１”と“０１０００１１１０”の２通りの９ビットパターンとなる。

シフトレジスタ出力２２は、パターン照合手段２７ｉとパターン照合手段２７ｊに入力され、同期パターン保持手段２６ｉと同期パターン保持手段２６ｊの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン１４として与えられ、同期パターン保持手段２６ｉが“０１０００１０１１”、同期パターン保持手段２６ｊが“０１０００１１１０”の各９ビットのパターンを保持する。パターン照合手段２７ｉとパターン照合手段２７ｊの各出力のタイミングを揃えるため、パターン照合手段２７ｉの出力を単位時間遅延手段２８ｂを通して遅らせて、多数決手段２９に入力する。

多数決手段２９では、得られた２個のパターン照合結果の一致数としきい値１５の値を比較して、パターン照合結果の一致数がしきい値１５で与えられる値以上の場合に同期信号検出出力１６を符号復調手段４に出力する。ここでは、しきい値１５の値として１を与えるので、２入力の論理和回路により実現可能である。同期信号検出出力１６は、ＭＴＲコードの符号復調手段４にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ１７を得る。

ここで図４を用いて、図３の第１の実施の形態の場合に発生するエラーパターンについて説明する。図４において、左端の欄はデータ弁別手段１（ＥＥＰＲＭＬ）のデータ弁別出力１２でのエラーパターンである。ここで、ｘはエラーしたビットを表し、０はエラーしていないビットを表す。ここでは、ｘ、ｘｘ、ｘｘｘ、ｘ０ｘ、ｘ００ｘ、ｘ０００ｘの６個のパターンがあるが、誤りとして発生するのは、ｘｘｘを除く５個のパターンである。ここでのエラーパターンは、最尤復号器内の状態遷移のパスが、誤りによって本来のパスから外れてしまった後、もう一度正しいパスに一致する（戻る）までの間に生じ得るエラーパターンを１回のエラーパターン（エラーイベント）としている。

左から２番目の欄は、各エラーパターンの符号の距離を表し、エラーの発生しやすさを表すものである。距離の値が小さい方がよりエラーが発生し易い。

左から３番目の欄は、後述の第４の実施の形態に使用した同期パターンとその前のＰＬＯ ＳＹＮＣパターン、具体的にはポストコード出力１３で“１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０００１００１０００００１０１００１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０００１０００００００１００１０１００１０００１０１０１０１０１０１０１０”という１２８ビットのパターンでの各エラーパターンの発生比率を表している。前記パターンの４３ビット目と９３ビット目からの各１８ビット（下線を付した部分）が同期パターンである。本来は、ｘｘｘのパターンが最もエラー発生頻度が高いが、選択したパターンには、データ反転が連続する部分（つまり“１１”という１の連続する部分）がないので、データ反転を３ビット以下に制限したＭＴＲコードに最適化したＥＥＰＲＭＬにより、ｘｘｘのエラーパターンは発生しない。従って、ここではｘのエラーパターンの発生が、９割近くを占めることになる。なお、この時のビットエラーレート（再生する総ビット数に対するエラーイベントの発生率）は、０．０００４である。ビットエラーレートがもっと低い、例えば１０^-6〜１０^-8といったところでは、ｘ０００ｘのような長いエラーパターンの発生率は、さらに低くなり、無視できる程度になる。また、他の第１の実施の形態〜第３の実施の形態で使用した同期パターンについても同様の傾向がある。後述の第２の実施の形態〜第４の実施の形態についても図４を参照されたい。

左から４番目の欄は、ポストコード出力１３での各エラーパターンを示す。

左から５番目の欄は、データ同期信号検出用の（１＋Ｄ）処理出力１８での各エラーパターンを示す。

左から６番目の欄は、データ同期信号検出のために奇数系列と偶数系列に分けた後、つまり、シフトレジスタ出力２２での各エラーパターンを示す。データ弁別出力１２でｘのエラーパターンは、シフトレジスタ出力２２では、奇数系列かあるいは偶数系列のどちらか一方に２ビット連続のエラー（ｘｘ）として現れることを示す。

これらのことから、データ同期信号検出のために新たに（１＋Ｄ）処理手段５を設けることで、９割近くを占めるエラーパターンである１ビットのエラー（ｘ）が発生しても、奇数系列と偶数系列に別けた後では、どちらか一方はエラーを含まないので、データ同期信号９２の検出率が飛躍的に向上することが理解できる。

その具体的な性能について、図１７により説明する。図１７は、第１の実施の形態の性能を表すグラフであり、計算機シミュレーションによるものである。

図１７（ａ）は、横軸が最尤復号器入力での信号対雑音比であり、縦軸はビットエラーレートとデータ同期信号検出エラーレートを表す。特性曲線１７５は、データ弁別出力１２でのデータのビットエラーレートを表す。これは、データがランダムなものと見做したときの特性である。特性曲線１７１は、同期パターンの１８ビット全てが一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１７２は、データ同期信号検出用の（１＋Ｄ）処理手段５を含まない参考技術の方法によるもので、奇数系列と偶数系列に分けた各９ビットパターンの何れか一方が一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１７３は、本発明の第１の実施の形態の条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。参考技術の方法に比べて信号対雑音比で約２［ｄＢ］の改善があることがわかる。

図１７（ｂ）は、横軸がデータ弁別出力１２でのビットエラーレートであり、縦軸はデータ同期信号検出エラーレートを表す。これは、図１７（ａ）のグラフを特性曲線１７５を横軸として変換して書き換えたものである。特性曲線１７６は特性曲線１７１に対応し、特性曲線１７７は特性曲線１７２に対応し、特性曲線１７８は特性曲線１７３に対応する。データ弁別手段１の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅ（横軸）とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をＳｅ（縦軸）としたとき、Ｂｅが0.１以下の範囲について特性曲線１７８は式１によって近似される。

図９を用いて、図２に例示された本発明の第２の構成に対応する第２の実施の形態について説明する。

図９のデータ弁別手段１、ポストコード手段２、符号復調手段４、（１＋Ｄ）処理手段５の構成は、図３の第１の実施の形態の構成と同じである。また、使用する同期パターンも第１の実施の形態と同じ１８ビットパターンである。従って、（１＋Ｄ）処理出力１８までの各部での同期パターンも同じである。

（１＋Ｄ）処理出力１８は、誤り検出訂正手段６の中のシフトレジスタ２１に入力される。シフトレジスタ２１の構成は、第１の実施の形態と同じである。従って、シフトレジスタ出力２２での同期パターンは、“０１０００１０１１”と“０１０００１１１０”の２通りの９ビットパターンとなる。シフトレジスタ出力２２は、シンドローム計算手段２３ａ、シンドローム計算手段２３ｂ、誤り訂正手段２４ａ、及び誤り訂正手段２４ｂに入力される。

ここでの９ビットの同期パターンの構成は、図６に示すように、４ビットコードとそれに対応する５ビットのＣＲＣＣ（Cyclic Redundancy Check Code）から構成される。ＣＲＣＣは、コードを生成多項式で割ったときの余りとなる５ビットを付ける。従って、誤りが無ければこの９ビットの同期パターンの生成多項式による剰余は常に０であり、誤りが有ればこの９ビットの同期パターンの生成多項式による剰余は対応する値を示すことになる。この剰余の値をシンドローム値と呼ぶ。そして、そのシンドローム値が０でなければ、誤りが有ることがわかり、誤り検出ができる。そのシンドローム値によって、誤り位置を検出し、誤りを訂正（１は０に、０は１に）することができる。

ここで使用している同期パターンの“０１０００１０１１”について見てみると、先頭から４ビットの“０１００”が元のコードであり、それを５ビット左シフトした“０１０００００００”を５次の生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）で除算した余りが、ＣＲＣＣの“０１０１１”の５ビットとなる。同期パターンの“０１０００１０１１”を５次の生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）で除算した余りは、０である。この生成多項式は、図５のｅに対応している。

シンドローム計算手段２３ａは、図５のｅに表される５次の多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）を生成多項式としている。シンドローム計算手段２３ａでは、生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）による割り算が行なわれ、その余りをシンドローム値２０ａとして５ビットで出力する。シンドローム計算手段２３ａの詳細の構成例を図１２に示す。ここでは、シフトレジスタ出力２２の９ビットの入力に対して、生成多項式の除算を１１個の排他的論理和回路３０１〜３１１により一気に演算し、５ビットのシンドローム値２０ａを出力している。この演算は、筆算による算術演算の手法で求めることができる。これにより、図示していない動作クロック毎に奇数系列と偶数系列にグループ化されて出力されるシフトレジスタ出力２２に対して、毎回、シンドローム値２０ａを出力できる。

また、シンドローム計算手段２３ｂも同様にして、同期パターン“０１０００１１１０”に対応する図５のｈ（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）を生成多項式として構成が可能である。

次に、図７により、エラーパターンに対するシンドローム値２０ａの値について説明する。図７には、１〜２ビットの１０個のエラーパターンが示されている。これは、シフトレジスタ出力２２に現れる頻度の高い２ビット連続のエラーパターンであり、９ビットグループの端部では、１ビットのパターンとなるものを表している。この１０個のエラーパターンに対するシンドローム値は、図５の多項式ｅに対応する図７の生成多項式ｅの欄のように２２、２９、２０、１０、５、２４、１２、６、３、１の１０個の異なる値を示す。図５の多項式ａ〜ｈは、図７の生成多項式ａ〜ｈの欄におのおの対応する。従って、他の生成多項式ａ〜ｄ、ｆ〜ｈにおいても、１０個のエラーパターンに対するシンドローム値は、同様にそれぞれに異なる１０個の値を示すことから、図５の８個の生成多項式について、誤り検出訂正の生成多項式として有効であることがわかる。

図９のシンドローム値２０ａとシンドローム値２０ｂは、それぞれ誤り訂正手段２４ａと誤り訂正手段２４ｂに入力される。誤り訂正手段２４ａでは、シンドローム値２０ａの値によって、また、誤り訂正手段２４ｂでは、シンドローム値２０ｂの値によってシフトレジスタ出力２２の対応する誤りを訂正する。それぞれ、図５のｅの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）と図５のｈの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）に対応する誤り検出を実施し、誤りが検出されたならば、それに対応する訂正を実施する。その結果を誤り検出訂正出力１９ａ、誤り検出訂正出力１９ｂとして出力する。

誤り訂正手段２４ａのより詳細な構成の一例を図１３に示す。シンドローム値２０ａは、比較手段３１２〜比較手段３２１により、２２、２９、２０、１０、５、２４、１２、６、３、１の１０個の値と比較される。誤りが有って何れかの比較手段が一致すれば、その結果は論理和回路３２２〜論理和回路３３０の対応する回路を通って排他的論理和回路３３１〜排他的論理和回路３３９の対応する回路に来る。排他的論理和回路３３１〜排他的論理和回路３３９には、その誤り位置の情報とシフトレジスタ出力２２が入力されるので、誤りに対応するビットを反転し、誤りを訂正する。その結果は、誤り検出訂正出力１９ａとして出力される。

誤り訂正の動作を詳しく見てみる。例えば、同期パターンの“０１０００１０１１”の先頭から２ビットが誤り、“１００００１０１１”という値がシフトレジスタ出力２２に現れれたとする。図７のエラーパターン２の誤りである。この時のシンドローム値２０ａは、図７から２９となる。このとき図１３では、比較手段３１３の比較結果が一致し、１（真値）を出力する。その値は、論理和回路３２２と論理和回路３２３に入力され、その出力も１（真値）となる。その結果、排他的論理和回路３３１と排他的論理和回路３３２の一方の入力に１が入力されているので、シフトレジスタ出力２２のＭＳＢ側（同期パターンの先頭に相当）の２ビットがビット反転され、“１００００１０１１”が“０１０００１０１１”と正しく訂正される。この正しく訂正されたパターンが、誤り検出訂正出力１９ａとして出力される。

誤り検出訂正出力１９ａと誤り検出訂正出力１９ｂは、データ同期信号検出手段３のパターン照合手段２７ａとパターン照合手段２７ｂに入力され、同期パターン保持手段２６ａと同期パターン保持手段２６ｂの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン１４として与えられ、同期パターン保持手段２６ａが“０１０００１０１１”、同期パターン保持手段２６ｂが“０１０００１１１０”の各９ビットのパターンを保持する。パターン照合手段２７ａとパターン照合手段２７ｂの各出力のタイミングを揃えるため、パターン照合手段２７ａの出力を単位時間遅延手段２８ａを通して遅らせて、多数決手段２９に入力する。

多数決手段２９では、得られた２個のパターン照合結果の一致数としきい値１５を比較して、パターン照合結果の一致数がしきい値１５で与えられる値以上の場合に同期信号検出出力１６を出力する。ここでは、しきい値１５の値として２を与えるので、２入力の論理積回路により実現可能である。誤り検出訂正手段６により誤り検出訂正を行なうとき、データ開始位置が未知であるため、同期パターンに誤って訂正する可能性が高くなる。従って、しきい値を２以上とする必要がある。

同期信号検出出力１６は、ＭＴＲコードの符号復調手段４にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ１７を得る。

ここでまた図４を用いて、図９の第２の実施の形態の構成の場合の性能について述べる。図３の第１の実施の形態では、エラーパターンｘのみが救済できた。しかし、この第２の実施の形態では、さらに２ビット連続誤りについて誤り検出訂正が可能であるため、エラーパターンｘｘ、ｘ００ｘについても救済可能であることがわかる。つまり、（１＋Ｄ）処理手段５を設け、奇数系列と偶数系列に分けた後の２ビット連続誤りを検出訂正することで、発生する誤りの９8.８［％
］程度が救済できることになり、さらにデータ同期信号９２の検出率が向上することが理解できる。

その性能について、既に一部参照した図１７により説明する。ここで、特性曲線１７４、特性曲線１７９は、本発明の第２の実施の形態での条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図１７（ａ）からは、第１の実施の形態に比べて最尤復号器入力の信号対雑音比で約0.５［ｄＢ］の改善があることがわかる。また、データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅ（横軸）とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をＳｅ（縦軸）としたとき、Ｂｅが0.１以下の範囲について特性曲線１７９は、式２によって近似される。

図１０を用いて、本発明の信号処理装置の第３の実施の形態について説明する。図１０の基本的な構成は、図９の第２の実施の形態の構成と同じである。異なる点についてのみ、詳しく説明する。異なる点は、使用する同期パターン１４、誤り検出訂正手段６、及びそれらで使われる生成多項式である。

ここで使用する同期パターンは、ポストコード出力１３で“００００００１００１０１０１００１０”の１８ビットパターンである。（１＋Ｄ）処理出力１８では、“００００００１１０１１１１１１０１１”の１８ビットパターンとなる。シフトレジスタ出力２２では、“０００１０１１１１”と“０００１１１１０１”になる。これらのパターンの誤り検出訂正のための生成多項式は、図５のｄ（Ｘ⁵ ＋Ｘ³ ＋Ｘ² ＋Ｘ¹ ＋１）とｈ（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）である。

シンドローム計算手段２３ｃ、シンドローム計算手段２３ｄは、第２の実施の形態のときと同様に排他的論理和回路で構成することができる。シンドローム計算手段２３ｃは、生成多項式（Ｘ⁵ ＋Ｘ³ ＋Ｘ² ＋Ｘ¹ ＋１）に対応し、シンドローム計算手段２３ｄは、生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）に対応する。

次に、図８により、エラーパターンに対するシンドローム値２０ｃの値について説明する。図８には、１〜２ビットの１９個のエラーパターンが示されている。これは、シフトレジスタ出力２２に現れるエラーパターンで、第２の実施の形態でも説明した頻度の高い２ビット連続のエラーのパターンと、それが９ビットグループの端部で１ビットエラーパターンとなるもの、さらにその次に頻度の高いｘ０ｘのエラーパターンであり、それが９ビットグループの端部で端から２ビット目の１ビットエラーパターンとなるものを表している。これら１９個のエラーパターンに対するシンドローム値は、図５の多項式ｄに対応する図８の生成多項式ｄの欄のように９、２６、１３、１７、３１、２４、１２、６、３、１、１９、２３、２８、１４、７、２０、１０、５、２の１９個の異なる値を示す。また、他の生成多項式ｈにおいても、１９個のエラーパターンに対するシンドローム値は、同様にそれぞれに異なる１９個の値を示すことから、図５のｄとｈの２個の生成多項式について、２種類の誤り検出訂正の生成多項式として有効である
ことがわかる。

図１０のシンドローム値２０ｃとシンドローム値２０ｄは、それぞれ誤り訂正手段２５ｃと誤り訂正手段２５ｄに入力される。誤り訂正手段２５ｃでは、シンドローム値２０ｃの値によって、また、誤り訂正手段２５ｄでは、シンドローム値２０ｄの値によってシフトレジスタ出力２２の対応する誤りを訂正する。それぞれ、図５のｄの生成多項式（Ｘ⁵ ＋Ｘ³ ＋Ｘ² ＋Ｘ¹ ＋１）と図５のｈの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）に対応する誤り検出を実施し、誤りが検出されたならば、それに対応する訂正を実施する。その結果を誤り検出訂正出力
１９ｃ、誤り検出訂正出力１９ｄとして出力する。

誤り訂正手段２５ｃの詳細の構成例を図１４に示す。シンドローム値２０ｃは、比較手段３４０〜比較手段３５８により、１９、９、２３、２６、２８、１３、１４、１７、７、３１、２０、２４、１０、１２、５、６、２、３、１の１９個の値と比較される。誤りが有って何れかの比較手段が一致すれば、その結果は論理和回路３５９〜論理和回路３８３の対応する回路を通って排他的論理和回路３８４〜排他的論理和回路３９２の対応する回路に来る。排他的論理和回路３８４〜排他的論理和回路３９２には、その誤り位置の情報とシフトレジスタ出力２２が入力されるので、誤りに対応するビットを反転し、誤りを訂正する。その結果は、誤り検出訂正出力１９ｃとして出力される。

誤り訂正の動作を詳しく見てみる。例えば、同期パターンの“０００１０１１１１”の先頭から２ビット目と４ビット目が誤り、“０１０００１１１１”という値がシフトレジスタ出力２２に現れれたとする。図８のエラーパターン１３の誤りである。このときのシンドローム値２０ｃは、図８から２８となる。このとき図１４では、比較手段３４４の比較結果が一致し、１（真値）を出力する。その値は、論理和回路３６２と論理和回路３６７に入力され、さらに論理和回路３６３と論理和回路３６９を通って出力され、その出力も１（真値）となる。その結果、排他的論理和回路３８５と排他的論理和回路３８７の一方の入力に１が入力されるので、シフトレジスタ出力２２のＭＳＢ側（同期パターンの先頭に相当）から２ビット目と４ビット目がビット反転され、“０１０００１１１１”が“０００１０１１１１”と正しく訂正される。この正しく訂正されたパターンが、誤り検出訂正出力１９ｃとして出力される。

誤り検出訂正出力１９ｃと誤り検出訂正出力１９ｄは、データ同期信号検出手段３のパターン照合手段２７ｃとパターン照合手段２７ｄに入力され、同期パターン保持手段２６ｃと同期パターン保持手段２６ｄの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン１４として与えられ、同期パターン保持手段２６ｃが“０００１０１１１１”、同期パターン保持手段２６ｄが“０００１１１１０１”の各９ビットのパターンを保持する。パターン照合手段２７ｃとパターン照合手段２７ｄの各出力のタイミングを揃えるため、パターン照合手段２７ｃの出力を単位時間遅延手段２８ｃを通して遅らせて、多数決手段２９に入力する。

多数決手段２９では、得られた２個のパターン照合結果の一致数としきい値１５を比較して、パターン照合結果の一致数がしきい値１５で与えられる値以上の場合に同期信号検出出力１６を出力する。ここでも第２の実施の形態と同様にしきい値１５の値として２を与えるので、２入力の論理積回路により実現可能である。

同期信号検出出力１６は、ＭＴＲコードの符号復調手段４にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ１７を得る。

ここで再度、図４を用いて、図１０の第３の実施の形態の構成の場合の性能について述べる。図９の第２の実施の形態では、エラーパターンｘ、エラーパターンｘｘ、エラーパターンｘ００ｘが救済できた。この第３の実施の形態では、さらにエラーパターンｘ０ｘについても救済可能であることがわかる。つまり、（１＋Ｄ）処理手段５を設け、奇数系列と偶数系列に分けた後の２ビット連続誤りとｘ０ｘの３ビット長の誤りを検出訂正することで、発生する誤りの９9.９［％］程度が救済できることになり、さらにデータ同期信号９２の検出率が向上することが理解できる。

その性能について、図１８により説明する。図１８は、おもに第３の実施の形態の性能を表すグラフであり、計算機シミュレーションによるものである。

図１８（ａ）は、横軸が最尤復号器入力での信号対雑音比であり、縦軸はビットエラーレートとデータ同期信号検出エラーレートを表す。特性曲線１８５は、データ弁別出力１２でのデータのビットエラーレートを表す。これは、データがランダムなものと見做したときの特性である。特性曲線１８１は、同期パターンの１８ビット全てが一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１８２は、データ同期信号検出用の（１＋Ｄ）処理手段を含まない参考技術の方法によるもので、奇数系列と偶数系列に分けた各９ビットパターンの何れか一方が一致する条件におい
てデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１８３は、本発明の第１の実施の形態の条件（（１＋Ｄ）処理手段５を含み、誤り検出訂正をしない）におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１８４は、本発明の第３の実施の形態の条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図１８（ａ）からは、第１の実施の形態に比べて最尤復号器の入力での信号対雑音比で約１［ｄＢ］（これは第２の実施の形態に比べて信号対雑音比で約0.５［ｄＢ］）の改善があることがわかる。

図１８（ｂ）は、横軸がデータ弁別出力１２でのビットエラーレートであり、
を特性曲線１８５を横軸として変換して書き換えたものである。特性曲線１８６は特性曲線１８１に対応し、特性曲線１８７は特性曲線１８２に対応し、特性曲線１８８は特性曲線１８３に対応し、特性曲線１８９は特性曲線１８４に対応する。データ弁別手段１の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅ（横軸）とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をＳｅ（縦軸）としたとき、Ｂｅが0.１以下の範囲について特性曲線１８９は式３によって近似される。

図１１を用いて、本発明の信号処理装置の第４の実施の形態について説明する。図１１の基本的な構成は、図９の第２の実施の形態の構成と同じである。異なる点は、同期パターン１４として９ビットの４個のパターンを使用することである。誤り検出訂正の方法は、第２の実施の形態と同じく、各同期パターンについて１０個のエラーパターン訂正に対応している。

ここで使用する同期パターンは、ポストコード出力１３で“１０００１００１０００００１０１００”の１８ビットパターンと“００１０００００００１００１０１００”の１８ビットパターンで、全部で３６ビットのパターンを照合する。さらに、前記２個のパターンの間に誤り伝播防止用の“１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０”という３２ビットパターンを挿入している。以上のパターンは、（１＋Ｄ）処理出力１８では、それぞれ“１１００１１０１１００００１１１１０”、“００１１００００００１１０１１１１０”、“１１１１１１１１１１１１１１１１１１１１１１１１１１１１１１１１”となる。シフトレジスタ出力２２での照合するパターンとしては、“１０１０１００１１”と“１０１１００１１０”と“０１０００１０１１”と“０１０００１１１０”になる。これらのパターンの誤り検出訂正のための生成多項式は、順に図５のｆ（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋Ｘ¹ ＋１）とｈ（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）とｅ（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）とｈ（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）である。

シンドローム計算手段２３ｅ〜シンドローム計算手段２３ｈは、第２の実施の形態のときと同様に排他的論理和回路で構成することができる。シンドローム計算手段２３ｅは、生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋Ｘ¹ ＋１）に対応し、シンドローム計算手段２３ｆは、生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）に対応し、シンドローム計算手段２３ｇは、生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）に対応し、シンドローム計算手段２３ｈは、生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）に対応する。ここで、シンドローム計算手段２３ｆとシンドローム計算手段２３ｈは、同じ生成多項式に対する計算を行うので、１個のシンドローム計算手段を共用してもよい。

各照合パターンの１０個のエラーパターンに対するシンドローム値は、図７のシンドローム値の欄の対応する生成多項式のところの値となる。つまり、シンドローム値２０ｅは生成多項式ｆの欄、シンドローム値２０ｆは生成多項式ｈの欄、シンドローム値２０ｇは生成多項式ｅの欄、シンドローム値２０ｈは生成多項式ｈの欄となる。

図１１のシンドローム値２０ｅ〜シンドローム値２０ｈは、それぞれ誤り訂正手段２４ｅ〜誤り訂正手段２４ｈに入力される。誤り訂正手段２４ｅでは、シンドローム値２０ｅの値によって、また、誤り訂正手段２４ｆでは、シンドローム値２０ｆの値によって、また、誤り訂正手段２４ｇでは、シンドローム値２０ｇの値によって、また、誤り訂正手段２４ｈでは、シンドローム値２０ｈの値によって、シフトレジスタ出力２２の対応する誤りを訂正する。それぞれ、図５のｆの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋Ｘ¹ ＋１）と図５のｈの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）と図５のｅの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）と図５のｈの生成多項式（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）に対応する誤り検出を実施し、誤りが検出されたならば、それに対応する訂正を実施する。その結果を誤り検出訂正出力１９ｅ〜誤り検出訂正出力１９ｈとして出力する。誤り訂正手段２
４ｅ〜誤り訂正手段２４ｈの詳細な構成は、図１３と同様な形で実現できる。ここでも、誤り訂正手段２４ｆと誤り訂正手段２４ｈは、同じ処理をするので共用してもよい。

誤り検出訂正出力１９ｅ〜誤り検出訂正出力１９ｈは、データ同期信号検出手段３のパターン照合手段２７ｅ〜パターン照合手段２７ｈに入力され、同期パターン保持手段２６ｅ〜同期パターン保持手段２６ｈの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン１４として与えられ、同期パターン保持手段２６ｅが“１０１０１００１１”、同期パターン保持手段２６ｆが“１０１１００１１０”、同期パターン保持手段２６ｇが“０１０００１０１１”、同期パターン保持手段２６ｈが“０１０００１１１０”の各９ビットのパターンを保持する。パターン照合手段２７ｅ〜パターン照合手段２７ｈの各出力のタイミングを揃えるため、パターン照合手段２７ｅの出力を遅延手段２８ｅにより５１［Ｔ］（１［Ｔ］は１単位時間）、パターン照合手段２７ｆの出力を遅延手段２８ｆにより５０［Ｔ］、パターン照合手段２７ｇの出力を単位時間遅延手段２８ｇにより１［Ｔ］をそれぞれ遅らせて、多数決手段２９に入力する。

多数決手段２９では、得られた４個のパターン照合結果の一致数としきい値１５を比較して、パターン照合結果の一致数がしきい値１５で与えられる値以上の場合に同期信号検出出力１６を出力する。ここでも第２の実施の形態と同様にしきい値１５の値として２を与える。

同期信号検出出力１６は、ＭＴＲコードの符号復調手段４にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ１７を得る。

図１１の第４の実施の形態の構成の場合の性能について述べる。図９の第２の実施の形態では、エラーパターンｘ０ｘやエラーパターンｘ０００ｘが１個発生すると検出できなかった。しかしこの構成では、図４に示した全てのエラーパターンについて、少なくともどのような２個以下の誤り発生に対してもデータ同期信号検出が可能である。エラーパターンｘのみの発生であれば、５個以下の誤り発生に対してデータ同期信号検出が可能である。従って、飛躍的にデータ同期信号９２の検出率が向上することが理解できる。

その性能について、図１９により説明する。図１９は、第４の実施の形態の性能を表すグラフであり、計算機シミュレーションによるものである。

図１９（ａ）は、横軸が最尤復号器入力での信号対雑音比であり、縦軸はビットエラーレートとデータ同期信号検出エラーレートを表す。特性曲線１９５は、データ弁別出力１２でのデータのビットエラーレートを表す。これは、データがランダムなものと見做したときの特性である。特性曲線１９１は、同期パターンの３６ビット全てが一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図１７の特性曲線１７１や図１８の特性曲線１８１に比較すると照合パターンのビット数が増加した分、検出性能が幾らか劣化していることがわかる。特性曲線１９２は、データ同期信号検出用の（１＋Ｄ）処理手段５を含まない参考技術の方法によるもので、奇数系列と偶数系列に分けた４個の９ビットパターンの何れか１個が一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１９３は、本発明の第１の実施の形態の条件（（１＋Ｄ）処理手段５を含み、誤り検出訂正をしない）におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線１９４は、本発明の第４の実施の形態の条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図１９（ａ）からは、参考技術の構成に比べて信号対雑音比で約２〜３［ｄＢ］の改善があることがわかる。

図１９（ｂ）は、横軸がデータ弁別出力１２でのビットエラーレートであり、縦軸はデータ同期信号検出エラーレートを表す。これは、図１９（ａ）のグラフを特性曲線１９５を横軸として変換して書き換えたものである。特性曲線１９６は特性曲線１９１に対応し、特性曲線１９７は特性曲線１９２に対応し、特性曲線１９８は特性曲線１９３に対応し、特性曲線１９９は特性曲線１９４に対応する。データ弁別手段１の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅ（横軸）とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をＳｅ（縦軸）としたとき、Ｂｅが0.１以下の範囲について特性曲線１９８は式４によって近似され、Ｂｅが0.１以下の範囲について特性曲線１９９は式５によって近似される。

以上の第１の実施の形態〜第４の実施の形態で説明したように、同期パターンとして使用するパターンは、図４に示した生成多項式による除算の余りが０になることが必要であり、またそれらは、容易に他のパターンに誤らないことが必要である。そのような９ビットパターンを列挙したものが図１６である。ここには４４種類のパターンがある。第１の実施の形態、第２の実施の形態で使用したパターンは、図１６のＮｏ．１５、Ｎｏ．１７であり、第３の実施の形態で使用したパターンは、図１６のＮｏ．３、Ｎｏ．７であり、第４の実施の形態で使用したパターンは、図１６のＮｏ．１５、Ｎｏ．１７、Ｎｏ．３３、Ｎｏ．３７である。

本発明の信号処理装置におけるデータ同期検出手段を集積回路で実現しようとするとき、回路規模としては、２入力ＮＡＮＤゲートを１ゲートとして換算すると、各実施の形態について、第１の実施の形態が１０ゲート程度、第２の実施の形態が２００ゲート程度、第３の実施の形態が３５０ゲート程度、第４の実施の形態が４００ゲート程度の回路が参考技術の方法より増加となる。これは、近年の集積回路技術の進歩を考えれば、容易に実現可能な範囲である。

また、本発明のデータ同期信号検出手段をソフトウェアとして構成し、実現することも可能である。

以上説明したように、本発明の信号処理装置では、データ同期信号検出の前に（１＋Ｄ）処理を実施し、さらに奇数系列と偶数系列に分けることで、エラーパターンの種類を少なく、しかもエラーパターン長を短くすることができる。そのため、誤り検出訂正が、容易に実現できる。その結果、さらに正確なデータ同期信号検出ができる。

図１７〜図１９に示したように、参考技術の方法に比べ本発明の信号処理装置におけるデータ同期信号の検出方法では、最尤復号器入力での信号対雑音比で、約２〜３［ｄＢ］の改善効果があり、従って、高精度のデータ同期情報を得ることが可能である。また、それを用いた信号処理回路、情報記録再生装置、情報伝送装置等のデータ同期情報が誤ることによるデータ誤りを、減少させることも可能となる。

図１５は、本発明の一実施の形態である磁気ディスク装置の構成の一例を示す概念図である。この図１５の磁気ディスク装置では、上述のような本発明の信号処理装置を使用した磁気ディスク装置の例が示されている。

磁気ディスク装置２０１は、データの記録媒体である磁気ディスク２１１と、この磁気ディスク２１１に対するデータの記録／再生動作を行う磁気ヘッド２１２と、記録／再生されるデータ信号の増幅を行うＲ／Ｗ ＡＭＰ２１３と、上位１４と、上位装置２０２との間で授受されるデータが一時的に格納されるデータバッファ２１５と、磁気ディスク２１１に記録されているサーボ制御信号を処理するサーボ処理回路２１６と、サーボ処理回路２１６からの指令に基づいて磁気ヘッド２１２の位置決め動作を行うＶＣＭ２１８や磁気ディスク２１１を回転駆動するモーター２１９の制御を行う機構系ドライバ２１７と、磁気ディスク２１１に対して記録されるデータの符号化や変調処理および磁気ディスク２１１から読出されるデータの符号復調処理等の信号処理を行う信号処理手段２２０等を持つ。

信号処理手段２２０は、前述した第１の実施の形態〜第４の実施の形態あるいは本発明による他の構成の信号処理装置で構成され、データ同期信号検出手段２２１（データ同期信号検出手段３、（１＋Ｄ）処理手段５、誤り検出訂正手段６）を含む。この構成の磁気ディスク装置２０１は、データ同期信号検出誤りの少ない磁気ディスク装置を実現することができる。

すなわち、最尤復号器等からなるデータ弁別手段１等の信号処理系の採用による磁気ディスク２１１における記録密度の向上と、データ同期信号検出手段２２１の採用によるデータ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能となる。

また、データ同期信号検出手段２２１等のデータ同期信号の検出を行う信号処理系の回路規模の縮小による製造原価低減と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能となる。

以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば上述の説明では、磁気ディスク装置を例にして、本発明の信号処理装置におけるデータ同期信号検出系について説明してきたが、他にも情報処理用の信号処理回路、集積回路、光磁気ディスク装置、光ディスク装置、フロッピー（登録商標）ディスク装置等にも用いることも可能である。

特許請求の範囲に記載した以外の本発明の特徴を列挙すれば以下の通りである。

（１）．請求項１記載の信号処理装置において、前記データ弁別手段が最尤復号器（ビタビ復号器）であること、前記符号復調手段が、１の連続数が所定の数Ｋ（Ｋ＝１、２、3 ）以下に制限された符号の符号復調手段であることを特徴とした信号処理装置。

（２）．請求項１または請求項２記載の信号処理装置において、所定のしきい値を１とし、一致したグループの個数が１個以上の場合にデータ同期信号を検出する信号処理装置。

（３）．請求項２記載の信号処理装置において、前記照合手段で所定の同期パターンと照合する前に、前記各グループに対応して設けられ、前記グループの出力についてそれぞれ対応する所定の誤り検出と誤り訂正をする誤り検出訂正手段を備えることを特徴とする信号処理装置。

（４）．（３）項記載の信号処理装置において、前記誤り検出訂正手段により、２ビット連続の誤りと、前記グループの両端の１ビット誤りについて誤り検出訂正することを特徴とする信号処理装置。

（５）．（４）項記載の信号処理装置において、前記誤り検出訂正手段により、誤りパターンが「ｘ０ｘ」（ｘは誤りビットであり、０は誤っていないビットを表す）である２ビットの誤りと、前記グループの両端から２番目のビットの１ビット誤りについて、誤り検出訂正することを特徴とする信号処理装置。

（６）．（３）〜（５）項記載の信号処理装置において、所定のしきい値を２とし、一致したグループの個数が２個以上の場合にデータ同期信号を検出する信号処理装置。

（７）．請求項１〜請求項２および（１）〜（６）項に記載された信号処理装置を集積化した集積回路。

（８）．請求項１〜請求項２および（１）〜（６）項に記載された信号処理装置を信号処理系に用いた、磁気ディスク装置、光磁気ディスク装置、または、光ディスク装置。

本発明の信号処理装置の第１の構成の一例を説明する概念図である。 本発明の信号処理装置の第２の構成の一例を説明する概念図である。 図１に例示された第１の構成に対応する本発明の信号処理装置の第１の実施の形態を説明する概念図である。 データ弁別手段の出力でのエラーパターンを説明する説明図である。 シンドローム計算手段にて用いられる５次の多項式を表す説明図である。 ９ビットの同期パターンの構成例を説明する説明図である。 エラー位置とシンドローム値の関係を表す説明図である。 エラー位置とシンドローム値の関係を表す説明図である。 図２に例示された第２の構成に対応する本発明の第２の実施の形態を説明する概念図である。 図２に例示された第２の構成に対応する本発明の第３の実施の形態を説明する概念図である。 図２に例示された第２の構成に対応する本発明の第４の実施の形態を説明する概念図である。 シンドローム計算手段の構成例を説明する概念図である。 エラー訂正手段の構成例を説明する概念図である。 エラー訂正手段の構成例を説明する概念図である。 本発明の一実施の形態である磁気ディスク装置の構成の一例を示す概念図である。 本発明の信号処理装置にて用いられる同期パターンの一例を示す説明図である。 （ａ）および（ｂ）は、本発明の第１の実施の形態および第２の実施の形態のデータ同期信号検出手段の特性の一例を表す線図である。 （ａ）および（ｂ）は、本発明の第３の実施の形態のデータ同期信号検出手段の特性の一例を表す線図である。 （ａ）および（ｂ）は、本発明の第４の実施の形態のデータ同期信号検出手段の特性の一例を表す線図である。 磁気ディスク装置における記録データのフォーマットの一例を説明する説明図である。 参考技術の信号処理装置の構成を説明する概念図である。

符号の説明

１…データ弁別手段、２…ポストコード手段、３…データ同期信号検出手段、４…符号復調手段、５…（１＋Ｄ）処理手段、６…誤り検出訂正手段、１１…入力データ、１２…データ弁別出力、１３…ポストコード出力、１４…同期パターン、１５…しきい値、１６…同期信号検出出力、１７…出力データ、１８…（１＋Ｄ）処理出力、１９ａ〜１９ｈ…誤り検出訂正出力、２０ａ〜２０ｈ…シンドロー値、２１…１７ビットシフトレジスタ、２２…シフトレジスタの１ビットおきの９ビット出力、２３ａ〜２３ｈ…シンドローム計算手段、２４ａ，２４ｂ，２４ｅ〜２４ｈ…誤り訂正手段（１エラーパターン対応）、２５ｃ，２５ｄ…誤り訂正手段（２エラーパターン対応）、２６ａ〜２６ｊ…同期パターン保持手段、２７ａ〜２７ｊ…パターン照合手段、２８ａ〜２８ｃ，２８ｇ，３１…単位時間遅延手段、２８ｅ〜２８ｆ…遅延手段、２９…多数決手段、９１…ＰＬＯ ＳＹＮＣ、９２…データ同期信号、９３…ＩＤ領域またはデータ領域、９４…ＣＲＣ部またはＥＣＣ部、９５…ＧＡＰ部、３２２〜３３０，３５９〜３８３…論理和回路、３２，３０１〜３１１，３３１〜３３９，３８４〜３９２…排他的論理和回路、３１２〜３２１，３４０〜３５８…比較手段、１７１，１７２，１７３，１７４，１７５，１７６，１７７，１７８，１７９，１８１，１８２，１８３，１８４，１８５，１８６，１８７，１８８，１８９，１９１，１９２，１９３，１９４，１９５，１９６，１９７，１９８，１９９…特性曲線、２０１…磁気ディスク装置、２１１…磁気ディスク、２１２…磁気ヘッド、２１３…Ｒ／Ｗ ＡＭＰ、２１４…ＨＤＣマイコン、２１５…データバッファ、２１６…サーボ処理回路、２１７…機構系ドライバ、２１８…ＶＣＭ、２１９…モーター、２２０…信号処理手段、２２１…データ同期信号検出手段、５０１…データ弁別手段、５０２…ポストコード手段、５０３…データ同期信号検出手段、５０４…符号復調手段、５１１…入力データ、５１２…データ弁別出力、５１３…ポストコード出力、５１４…同期パターン、５１５…しきい値、５１６…同期信号検出出力、５１７…出力データ。

Claims (8)

1. データ弁別手段から出力されたデータ同期信号を含むデータのビット列に対し、所定のポストコード処理（ビット演算処理）を施した符号を、前記データ同期信号の検出を契機として符号復調手段により符号復調してデータを再生する信号処理装置であって、
   前記符号復調手段に入力される符号のビット列に対して、その入力値とその入力値を所定時間遅延させた値とをモジュロ２加算して出力値とする（１＋Ｄ）処理を実行する（１＋Ｄ）処理手段と、
   データ同期信号を含む前記符号のビット列を奇数番目ビット列と偶数番目ビット列に分離し、さらに前記奇数番目ビット列と偶数番目ビット列をそれぞれのビット列の中で１個のグループ、または０ビット以上の任意のパターンのビット列によって区切られる２個以上のグループに分けて出力するデータ分離手段と、
   前記分離したビット列のグループに対して各々誤りを検出し、訂正する誤り検出訂正手段と、
   前記誤り検出訂正されたビット列を用いて前記データ同期信号の検出を実施するデータ同期信号検出手段を備え、
   前記誤り検出訂正手段の毎に設けられ、個々の前記誤り検出訂正手段出力のグループをそれぞれ対応する所定の同期パターンと照合して一致するか否かを判定する照合手段と、
   個々の前記照合手段の判定出力を所定時間遅延させる遅延手段と、
   個々の前記遅延手段の出力を入力し、前記同期パターンと一致した前記グループの個数が所定のしきい値以上の場合に前記データ同期信号の検出信号を前記符号復調手段に出力する多数決手段と、を備えたことを特徴とする信号処理装置。
2. 磁気ディスクと、前記磁気ディスクに対するデータの記録および再生を行う磁気ヘッドと、前記磁気ヘッドを介して前記磁気ディスクに記録される前記データの符号変調処理および前記磁気ディスクから再生される前記データの符号復調処理を実施する信号処理装置とを含み、前記信号処理装置は、請求項１に記載の信号処理装置からなることを特徴とする磁気ディスク装置。
3. 請求項１に記載の信号処理装置において、照合する９ビットの同期パターンとして、０００１０１００１、０００１０１０１１、０００１０１１１１、０００１１０１０１、０００１１０１１１、０００１１１０１１、０００１１１１０１、００１０００１１１、００１００１１０１、００１０１１１１０、００１１０１１１０、００１１１０１１０、０１００００１０１、０１００００１１１、０１０００１０１１、０１０００１１０１、０１０００１１１０、０１０１１０００１、０１０１１００１０、０１０１１００１１、０１０１１１１００、０１１０１０００１、０１１１００００１、０１１１０１０１１、０１１１０１１００、１００００１１０１、１０００１０１１０、１０００１１０１０、１０００１１１００、１００１０００１１、１０１０００１１１、１０１００１００１、１０１０１００１１、１０１０１０１１１、１０１０１１０００、１０１０１１０１１、１０１１００１１０、１０１１１００１１、１１００１０１１１、１１０１０１１１０、１１０１１１０００、１１０１１１１００、１１１０１００１１、１１１０１０１１０、の４４個のパターンの何れかを含み、偶数系列と奇数系列に分ける前の符号系列のパターンにおいて、データ反転が連続しないパターンを使用したことを特徴とする信号処理装置。
4. 請求項３に記載の信号処理装置において、照合する９ビットの同期パターンが４ビットのコードワード部と５ビットの誤り検出訂正符号から構成される誤り検出訂正符号であることを特徴とする信号処理装置。
5. 請求項４に記載の信号処理装置において、誤り検出訂正のための５次の生成多項式として、（Ｘ⁵ ＋Ｘ² ＋１）、（Ｘ⁵ ＋Ｘ³ ＋１）、（Ｘ⁵ ＋Ｘ³ ＋Ｘ＋１）、（Ｘ⁵ ＋＋Ｘ³ ＋Ｘ² ＋Ｘ＋１）、（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋１）、（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ² ＋Ｘ＋１）、（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ＋１）、（Ｘ⁵ ＋Ｘ⁴ ＋Ｘ³ ＋Ｘ² ＋１）のいずれかの生成多項式を使用したことを特徴とする信号処理装置。
6. 請求項５に記載の信号処理装置において、前記照合する９ビットのパターン総数が２（照合するビット数が１８ビット）であり、前記誤り検出訂正手段は前記９ビットの照合パターン内の２ビット連続誤りを検出訂正し、前記データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅとして、データ同期信号要求回数に対するデータ同期信号検出の検出誤りの発生比率をＳｅとした場合、Ｂｅが０．１以下の範囲において前記Ｓｅは、
   Ｓｅ＝１２Ｂｅ^１．４２
   で表される特性で近似できることを特徴とする信号処理装置。
7. 請求項５に記載の信号処理装置において、前記照合する９ビットのパターン総数が２（照合するビット数が１８ビット）であり、前記誤り検出訂正手段は前記９ビットの照合パターン内の２ビット連続誤り（ｘｘ）および１ビット置きの２ビット誤り（ｘ０ｘ）を検出訂正し、前記データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅとし、データ同期信号検出要求回数に対するデータ同期信号検出の検出誤りの発生比率をＳｅとした場合、Ｂｅが０．１以下の範囲において前記Ｓｅは、
   Ｓｅ＝２０Ｂｅ^１．６４
   で表される特性で近似できることを特徴とする信号処理装置。
8. 請求項５に記載の信号処理装置において、前記照合する９ビットのパターン総数が４（照合するビット数が３６ビット）であり、前記誤り検出訂正手段は前記９ビットの照合パターン内の２ビット連続誤りを検出訂正し、前記データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をＢｅとし、データ同期信号検出要求回数に対するデータ同期信号検出の検出誤りの発生比率をＳｅとした場合、Ｂｅが０．１以下の範囲において前記Ｓｅは、
   Ｓｅ＝１６０Ｂｅ^３．１５
   で表される特性で近似できることを特徴とする信号処理装置。