JP3878644B2 - 信号処理装置及び磁気ディスク装置 - Google Patents

信号処理装置及び磁気ディスク装置 Download PDF

Info

Publication number
JP3878644B2
JP3878644B2 JP2005072872A JP2005072872A JP3878644B2 JP 3878644 B2 JP3878644 B2 JP 3878644B2 JP 2005072872 A JP2005072872 A JP 2005072872A JP 2005072872 A JP2005072872 A JP 2005072872A JP 3878644 B2 JP3878644 B2 JP 3878644B2
Authority
JP
Japan
Prior art keywords
error
data
bit
output
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005072872A
Other languages
English (en)
Other versions
JP2005243231A (ja
Inventor
善寿 渡部
昌晴 近藤
Original Assignee
株式会社日立グローバルストレージテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立グローバルストレージテクノロジーズ filed Critical 株式会社日立グローバルストレージテクノロジーズ
Priority to JP2005072872A priority Critical patent/JP3878644B2/ja
Publication of JP2005243231A publication Critical patent/JP2005243231A/ja
Application granted granted Critical
Publication of JP3878644B2 publication Critical patent/JP3878644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、信号処理技術および磁気ディスク装置に係り、特に、データ同期信号部に
データ弁別誤りが有ってもデータ同期信号が検出できる様に、データ同期信号検出率を向
上させた、データ同期信号検出技術およびそれを用いた磁気ディスク装置等に関する。
本発明の参考技術であるデータ同期信号検出装置の一例として、以下、図を用いて説明
する。
参考技術の方法について、磁気ディスク装置を例にして説明する。図20は、磁気ディスク装置の記録フォーマットの一例である。データは、単位記憶領域であるセクタ毎にID部とDATA部がある。ID部とDATA部には、それぞれPLL(Phase Locked Loop )の引き込みのためのPLO SYNC領域91、ID(アドレス情報)またはDATAの開始位置を検出して変調されたコードの復調タイミング信号を得るためのデータ同期信号92、実際にID情報を記録再生するIDまたはデータを記録再生するDATA領域93、さらに、エラー検出や訂正のためのCRC部またはECC部94がある。また、ID部とDATA部の間、あるいはセクタとセクタの間には、各種の遅延時間を吸収するためのパターンであるGAP部95がある。
ここで、上記したデータ同期信号92の正確な検出は、その後のIDやDATA領域93のコード復調のために非常に重要であることは、良く知られている。つまり、IDやDATA領域93でコード復調されたデータが非常に良いエラー率でも、通常数バイト程度であるデータ同期信号92の検出を誤ると、その後の数十から数百バイトのIDやDATA領域93のコード復調が正しく行われない。具体的には、図21に示すような構成のデータ同期信号検出では、入力データ511をデータ弁別手段501によりデータ弁別し、そのデータ弁別出力512をポストコード手段502によって所定のポストコード処理(ビット演算)を行う。このポストコード処理は、一般に図示していない記録時のプリコード処理に対応した処理を行う。これは、記録時のデータの符号化と再生時の符号復調を対応させるためである。また、特開平9−223365号公報に開示された方法によれば、データ弁別手段501の内部の状態遷移の結果出力の際にポストコード処理を施すのと等価な処理をすることが可能であり、ポストコード手段502が構成上必ず必要とするものではないが、前記方法の場合にも機能的には、データ弁別手段からポストコード処理の作用を分離してポストコード手段502が有るとする、あるいは符号を通過させるポストコード処理が有ると考えることもできる。ポストコード出力513は、符号復調手段504に入力される。また、同じポストコード出力513をデータ同期信号検出手段503に入力し、あらかじめ定めた同期パターン514と照合し、それらが一致することによりデータ同期信号検出を行い、同期信号検出出力516として符号復調手段504に入力し、符号復調手段504は、これを復調タイミング信号として符号復調動作を行うことで出力データ517を得る処理が行われていた。
データ同期信号検出手段503の構成としては、特開平10−125002号公報に示された構成のように、データ弁別された符号列を奇数系列と偶数系列に分けてグループ化し、グループ毎に同期パターンとの一致を取り、一致したグループの数が所定のしきい値515を越えた場合にデータ同期信号を検出したと判定するデータ同期信号検出処理を行うことで、高いデータ同期信号検出能力を得ることが知られている。また、特開平8−096312号公報には、データ反転が連続しないパターンをデータ同期信号とする方法が開示されている。
さらに、再生性能を向上させるため、J.Moon、B.Bricknerによって書かれた文献「Maximum Transition Run Codes for Data Storage Systems 」(IEEE. Trans. Mag. vol.32,No.5 Sep. 1996 )により磁化反転の連続数を制限したMTR(Maximum Transition Run)コードが提案されている。このコードは、記録データが1で反転するコードなので、このようなコードを使用するときのプリコード処理は、(1/(1+D))処理(入力値と所定時間遅延させた出力値とをモジュロ2加算して出力値とする処理)であり、それに対応するポストコード処理は、(1+D)処理(入力値とその入力値を所定時間遅延させた値とをモジュロ2加算して出力値とする処理)である。MTRコードの使用により、データ再生性能は向上し、エラー長も短くなる。しかし、例えば、データ弁別手段501でのエラーが1ビットであるような場合にもポストコード手段502の(1+D)処理後では、2ビット連続のエラーとなり、符号列を奇数系列と偶数系列に分けても、上手くデータ同期信号検出ができなくなる。
従って、このような構成において、データ同期信号92に1ビットのデータ誤りが生じると、データ同期信号検出を誤り、その後のIDやDATA領域93の全てが誤ることになる。(データ同期信号部に媒体の欠陥等により恒久的に生じるビット欠けが発生すれば、1セクタ分のデータを正しく再生することができなくなる。)
特開平9−223365号公報 特開平10−125002号公報 Maximum Transition Run Codes for Data Storage Systems (IEEE. Trans. Mag. vol.32,No.5 Sep. 1996)
上述のように、データの先頭にあるデータ同期信号の検出を誤る(正しい位置で検出できない、あるいは誤った位置で検出する)と、データ同期信号の検出誤りだけではなく、その後の数百バイトの符号復調の全てが誤り、全体のエラー率を著しく劣化させる、という技術的課題がある。
本発明の目的は、データ同期信号検出において、検出誤りを少なくすることが可能な信号処理技術を提供することにある。
本発明の他の目的は、データ部の再生性能の向上に対応して、データ同期信号検出手段のデータ同期信号検出性能も向上させることが可能な信号処理技術を提供することにある。
本発明の他の目的は、データ同期信号検出手段の構成が容易で、その回路規模を小さくすることが可能な信号処理技術を提供することにある。
本発明の他の目的は、最尤復号等の信号処理系の採用による記録密度の向上と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能な磁気ディスク装置を提供することにある。
本発明の他の目的は、データ同期信号の検出を行う信号処理系の回路規模の縮小による製造原価低減と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能な磁気ディスク装置を提供することにある。
本発明は、データ弁別手段から出力されたデータ同期信号を含むデータのビット列に対し、所定のポストコード処理(ビット演算処理)を施した符号を、前記データ同期信号の検出を契機として符号復調手段により符号復調してデータを再生する信号処理装置であって、
前記符号復調手段に入力される符号のビット列に対して、その入力値とその入力値を所定時間遅延させた値とをモジュロ2加算して出力値とする(1+D)処理を実行する(1+D)処理手段と、
データ同期信号を含む前記符号のビット列を奇数番目ビット列と偶数番目ビット列に分離し、さらに前記奇数番目ビット列と偶数番目ビット列をそれぞれのビット列の中で1個のグループ、または0ビット以上の任意のパターンのビット列によって区切られる2個以上のグループに分けて出力するデータ分離手段と、
前記分離したビット列のグループに対して各々誤りを検出し、訂正する誤り検出訂正手段と、
前記誤り検出訂正されたビット列を用いて前記データ同期信号の検出を実施するデータ同期信号検出手段を備え、
前記誤り検出訂正手段の毎に設けられ、個々の前記誤り検出訂正手段出力のグループをそれぞれ対応する所定の同期パターンと照合して一致するか否かを判定する照合手段と、
個々の前記照合手段の判定出力を所定時間遅延させる遅延手段と、
個々の前記遅延手段の出力を入力し、前記同期パターンと一致した前記グループの個数が所定のしきい値以上の場合に前記データ同期信号の検出信号を前記符号復調手段に出力する多数決手段と、を備えたことを特徴とする信号処理装置及び磁気ディスク装置を提供する。
本発明によれば、データ同期信号検出において、検出誤りを少なくすることができる、という効果が得られる。
また、本発明によれば、データ部の再生性能の向上に対応して、データ同期信号検出手段のデータ同期信号検出性能も向上させることができる、という効果が得られる。
また、データ同期信号検出手段の構成が容易で、その回路規模を小さくすることができる、という効果が得られる。
また、本発明によれば、最尤復号等の信号処理系の採用による記録密度の向上と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることができる、という効果が得られる。
また、本発明によれば、データ同期信号の検出を行う信号処理系の回路規模の縮小による製造原価低減と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることができる、という効果が得られる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
図1を用い、本発明の信号処理装置の第1の構成の一例について説明する。
図1の第1の構成では、入力データ11をデータ弁別手段1に入力し、データ弁別手段1で弁別された符号ビット出力であるデータ弁別出力12がポストコード手段2に入力され、所定のポストコード処理がされる。さらに、ポストコード出力13が、符号復調手段4と(1+D)処理手段5に入力される。(1+D)処理出力18は、データ同期信号検出手段3に入力され、所定の方法で同期パターン14とパターン照合され、パターン一致数がしきい値15の値以上のときに同期信号検出出力16が出力される。該同期信号検出出力16は、符号復調手段4に入力され、ポストコード出力13の符号列の復調タイミングを与え、それにより符号復調手段4からは、復調された出力データ17が出力される。
データ再生系とは別に、データ弁別出力12に対してポストコード処理および(1+D)処理を施した符号列に対してデータ同期信号検出をする構成も可能である。つまり、符号復調手段4の入力になる符号列を使わないものである。しかし、これは単にポストコード処理を並列に設けることであり、上記の図1の構成に等価であることは、明らかである。
図2を用い、本発明の信号処理装置の第2の構成の一例について説明する。
図2の第2の構成では、入力データ11をデータ弁別手段1に入力し、データ弁別手段1で弁別された符号ビット出力であるデータ弁別出力12がポストコード手段2に入力され、所定のポストコード処理がされる。さらに、ポストコード手段2のポストコード出力13が、符号復調手段4と(1+D)処理手段5に入力される。(1+D)処理手段5の(1+D)処理出力18は、誤り検出訂正手段6に入力される。誤り検出訂正手段6では、(1+D)処理出力18を奇数系列と偶数系列に分離し、所定の方法によりグループ化されたビット列に対して、誤り検出をして誤りを訂正する。その誤り訂正された誤り検出訂正出力19は、データ同期信号検出手段3に入力され、所定の方法で同期パターン14とパターン照合され、パターン一致数がしきい値15以上のときに同期信号検出出力16が出力される。同期信号検出出力16は、符号復調手段4に入力され、ポストコード出力13の符号列の復調タイミングを与え、それにより符号復調手段4からは、復調された出力データ17が出力される。
前記のように、データ同期信号検出の前に(1+D)処理を実施し、さらに奇数系列と偶数系列に分けることで、エラーパターンの種類を少なく、しかもエラーパターン長を短くすることができる。そのため、誤り検出訂正が、容易に実現できる。その結果、さらに正確なデータ同期信号検出ができる。
図3により、上述の図1の第1の構成に対応した第1の実施の形態について、詳細で具体的に説明する。使用する同期パターンは、18ビットである。
図3おいて、符号復調手段4は、1の連続数が3以下に制限されたMTRコードの復調手段である。
データ弁別手段1は、EEPRML(Extended Extended Partial Response with Maximum Likelihood detection )方式の最尤復号器である。このチャネルレスポンスは、(1−D)(1+D)3 である。また、上記MTRコードに最適化してあるものとする。データ弁別出力12での同期パターンは、“001111111100011000”または、“110000000011100111”の2通りが可能である。
ポストコード手段2は、(1+D)の特性を持つ。ポストコード出力13での同期パターンは、“001000000010010100”の1通りの18ビットパターンとなる。また、データ弁別手段1の状態遷移の出力の際にポストコード手段2の作用((1+D)処理)を含めた構成とし、ポストコード手段2を設けず、データ弁別出力12として、“001000000010010100”を出力することも可能であるが、この様な場合にもポストコード手段2の機能を持つと考えることが可能である。
データ同期信号検出手段3の前に設けられる(1+D)処理手段5は、単位時間遅延手段31と排他的論理和回路32で構成される。ポストコード出力13が単位時間遅延手段31と排他的論理和回路32に入力される。また、単位時間遅延手段31の出力は、排他的論理和回路32の別の残りの入力端子に入力される。排他的論理和回路32の出力が、(1+D)処理出力18となる。(1+D)処理出力18での同期パターンは、“001100000011011110”の18ビットパターンとなる。
(1+D)処理出力18は、データ同期信号検出手段3の中のシフトレジスタ21に入力される。ここでのシフトレジスタ21は、17ビットの構成となっている。これは、同期パターンとして9ビットのパターンを選択し使用するためである。シフトレジスタ21の1ビットおきの9ビットをシフトレジスタ出力22として出力する。シフトレジスタ21の1ビットおきの値を使用することで、図示していない動作クロック毎に奇数系列と偶数系列に分けることが可能である。シフトレジスタ出力22での同期パターンは、“010001011”と“010001110”の2通りの9ビットパターンとなる。
シフトレジスタ出力22は、パターン照合手段27iとパターン照合手段27jに入力され、同期パターン保持手段26iと同期パターン保持手段26jの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン14として与えられ、同期パターン保持手段26iが“010001011”、同期パターン保持手段26jが“010001110”の各9ビットのパターンを保持する。パターン照合手段27iとパターン照合手段27jの各出力のタイミングを揃えるため、パターン照合手段27iの出力を単位時間遅延手段28bを通して遅らせて、多数決手段29に入力する。
多数決手段29では、得られた2個のパターン照合結果の一致数としきい値15の値を比較して、パターン照合結果の一致数がしきい値15で与えられる値以上の場合に同期信号検出出力16を符号復調手段4に出力する。ここでは、しきい値15の値として1を与えるので、2入力の論理和回路により実現可能である。同期信号検出出力16は、MTRコードの符号復調手段4にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ17を得る。
ここで図4を用いて、図3の第1の実施の形態の場合に発生するエラーパターンについて説明する。図4において、左端の欄はデータ弁別手段1(EEPRML)のデータ弁別出力12でのエラーパターンである。ここで、xはエラーしたビットを表し、0はエラーしていないビットを表す。ここでは、x、xx、xxx、x0x、x00x、x000xの6個のパターンがあるが、誤りとして発生するのは、xxxを除く5個のパターンである。ここでのエラーパターンは、最尤復号器内の状態遷移のパスが、誤りによって本来のパスから外れてしまった後、もう一度正しいパスに一致する(戻る)までの間に生じ得るエラーパターンを1回のエラーパターン(エラーイベント)としている。
左から2番目の欄は、各エラーパターンの符号の距離を表し、エラーの発生しやすさを表すものである。距離の値が小さい方がよりエラーが発生し易い。
左から3番目の欄は、後述の第4の実施の形態に使用した同期パターンとその前のPLO SYNCパターン、具体的にはポストコード出力13で“10101010101010101010101010101010101010101010001001000001010010101010101010101010101010101010001000000010010100100010101010101010”という128ビットのパターンでの各エラーパターンの発生比率を表している。前記パターンの43ビット目と93ビット目からの各18ビット(下線を付した部分)が同期パターンである。本来は、xxxのパターンが最もエラー発生頻度が高いが、選択したパターンには、データ反転が連続する部分(つまり“11”という1の連続する部分)がないので、データ反転を3ビット以下に制限したMTRコードに最適化したEEPRMLにより、xxxのエラーパターンは発生しない。従って、ここではxのエラーパターンの発生が、9割近くを占めることになる。なお、この時のビットエラーレート(再生する総ビット数に対するエラーイベントの発生率)は、0.0004である。ビットエラーレートがもっと低い、例えば10-6〜10-8といったところでは、x000xのような長いエラーパターンの発生率は、さらに低くなり、無視できる程度になる。また、他の第1の実施の形態〜第3の実施の形態で使用した同期パターンについても同様の傾向がある。後述の第2の実施の形態〜第4の実施の形態についても図4を参照されたい。
左から4番目の欄は、ポストコード出力13での各エラーパターンを示す。
左から5番目の欄は、データ同期信号検出用の(1+D)処理出力18での各エラーパターンを示す。
左から6番目の欄は、データ同期信号検出のために奇数系列と偶数系列に分けた後、つまり、シフトレジスタ出力22での各エラーパターンを示す。データ弁別出力12でxのエラーパターンは、シフトレジスタ出力22では、奇数系列かあるいは偶数系列のどちらか一方に2ビット連続のエラー(xx)として現れることを示す。
これらのことから、データ同期信号検出のために新たに(1+D)処理手段5を設けることで、9割近くを占めるエラーパターンである1ビットのエラー(x)が発生しても、奇数系列と偶数系列に別けた後では、どちらか一方はエラーを含まないので、データ同期信号92の検出率が飛躍的に向上することが理解できる。
その具体的な性能について、図17により説明する。図17は、第1の実施の形態の性能を表すグラフであり、計算機シミュレーションによるものである。
図17(a)は、横軸が最尤復号器入力での信号対雑音比であり、縦軸はビットエラーレートとデータ同期信号検出エラーレートを表す。特性曲線175は、データ弁別出力12でのデータのビットエラーレートを表す。これは、データがランダムなものと見做したときの特性である。特性曲線171は、同期パターンの18ビット全てが一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線172は、データ同期信号検出用の(1+D)処理手段5を含まない参考技術の方法によるもので、奇数系列と偶数系列に分けた各9ビットパターンの何れか一方が一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線173は、本発明の第1の実施の形態の条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。参考技術の方法に比べて信号対雑音比で約2[dB]の改善があることがわかる。
図17(b)は、横軸がデータ弁別出力12でのビットエラーレートであり、縦軸はデータ同期信号検出エラーレートを表す。これは、図17(a)のグラフを特性曲線175を横軸として変換して書き換えたものである。特性曲線176は特性曲線171に対応し、特性曲線177は特性曲線172に対応し、特性曲線178は特性曲線173に対応する。データ弁別手段1の出力での出力ビット総数に対するエラーイベントの発生比率をBe(横軸)とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をSe(縦軸)としたとき、Beが0.1以下の範囲について特性曲線178は式1によって近似される。
図9を用いて、図2に例示された本発明の第2の構成に対応する第2の実施の形態について説明する。
図9のデータ弁別手段1、ポストコード手段2、符号復調手段4、(1+D)処理手段5の構成は、図3の第1の実施の形態の構成と同じである。また、使用する同期パターンも第1の実施の形態と同じ18ビットパターンである。従って、(1+D)処理出力18までの各部での同期パターンも同じである。
(1+D)処理出力18は、誤り検出訂正手段6の中のシフトレジスタ21に入力される。シフトレジスタ21の構成は、第1の実施の形態と同じである。従って、シフトレジスタ出力22での同期パターンは、“010001011”と“010001110”の2通りの9ビットパターンとなる。シフトレジスタ出力22は、シンドローム計算手段23a、シンドローム計算手段23b、誤り訂正手段24a、及び誤り訂正手段24bに入力される。
ここでの9ビットの同期パターンの構成は、図6に示すように、4ビットコードとそれに対応する5ビットのCRCC(Cyclic Redundancy Check Code)から構成される。CRCCは、コードを生成多項式で割ったときの余りとなる5ビットを付ける。従って、誤りが無ければこの9ビットの同期パターンの生成多項式による剰余は常に0であり、誤りが有ればこの9ビットの同期パターンの生成多項式による剰余は対応する値を示すことになる。この剰余の値をシンドローム値と呼ぶ。そして、そのシンドローム値が0でなければ、誤りが有ることがわかり、誤り検出ができる。そのシンドローム値によって、誤り位置を検出し、誤りを訂正(1は0に、0は1に)することができる。
ここで使用している同期パターンの“010001011”について見てみると、先頭から4ビットの“0100”が元のコードであり、それを5ビット左シフトした“010000000”を5次の生成多項式(X5 +X4 +X2 +1)で除算した余りが、CRCCの“01011”の5ビットとなる。同期パターンの“010001011”を5次の生成多項式(X5 +X4 +X2 +1)で除算した余りは、0である。この生成多項式は、図5のeに対応している。
シンドローム計算手段23aは、図5のeに表される5次の多項式(X5 +X4 +X2 +1)を生成多項式としている。シンドローム計算手段23aでは、生成多項式(X5 +X4 +X2 +1)による割り算が行なわれ、その余りをシンドローム値20aとして5ビットで出力する。シンドローム計算手段23aの詳細の構成例を図12に示す。ここでは、シフトレジスタ出力22の9ビットの入力に対して、生成多項式の除算を11個の排他的論理和回路301〜311により一気に演算し、5ビットのシンドローム値20aを出力している。この演算は、筆算による算術演算の手法で求めることができる。これにより、図示していない動作クロック毎に奇数系列と偶数系列にグループ化されて出力されるシフトレジスタ出力22に対して、毎回、シンドローム値20aを出力できる。
また、シンドローム計算手段23bも同様にして、同期パターン“010001110”に対応する図5のh(X5 +X4 +X3 +X2 +1)を生成多項式として構成が可能である。
次に、図7により、エラーパターンに対するシンドローム値20aの値について説明する。図7には、1〜2ビットの10個のエラーパターンが示されている。これは、シフトレジスタ出力22に現れる頻度の高い2ビット連続のエラーパターンであり、9ビットグループの端部では、1ビットのパターンとなるものを表している。この10個のエラーパターンに対するシンドローム値は、図5の多項式eに対応する図7の生成多項式eの欄のように22、29、20、10、5、24、12、6、3、1の10個の異なる値を示す。図5の多項式a〜hは、図7の生成多項式a〜hの欄におのおの対応する。従って、他の生成多項式a〜d、f〜hにおいても、10個のエラーパターンに対するシンドローム値は、同様にそれぞれに異なる10個の値を示すことから、図5の8個の生成多項式について、誤り検出訂正の生成多項式として有効であることがわかる。
図9のシンドローム値20aとシンドローム値20bは、それぞれ誤り訂正手段24aと誤り訂正手段24bに入力される。誤り訂正手段24aでは、シンドローム値20aの値によって、また、誤り訂正手段24bでは、シンドローム値20bの値によってシフトレジスタ出力22の対応する誤りを訂正する。それぞれ、図5のeの生成多項式(X5 +X4 +X2 +1)と図5のhの生成多項式(X5 +X4 +X3 +X2 +1)に対応する誤り検出を実施し、誤りが検出されたならば、それに対応する訂正を実施する。その結果を誤り検出訂正出力19a、誤り検出訂正出力19bとして出力する。
誤り訂正手段24aのより詳細な構成の一例を図13に示す。シンドローム値20aは、比較手段312〜比較手段321により、22、29、20、10、5、24、12、6、3、1の10個の値と比較される。誤りが有って何れかの比較手段が一致すれば、その結果は論理和回路322〜論理和回路330の対応する回路を通って排他的論理和回路331〜排他的論理和回路339の対応する回路に来る。排他的論理和回路331〜排他的論理和回路339には、その誤り位置の情報とシフトレジスタ出力22が入力されるので、誤りに対応するビットを反転し、誤りを訂正する。その結果は、誤り検出訂正出力19aとして出力される。
誤り訂正の動作を詳しく見てみる。例えば、同期パターンの“010001011”の先頭から2ビットが誤り、“100001011”という値がシフトレジスタ出力22に現れれたとする。図7のエラーパターン2の誤りである。この時のシンドローム値20aは、図7から29となる。このとき図13では、比較手段313の比較結果が一致し、1(真値)を出力する。その値は、論理和回路322と論理和回路323に入力され、その出力も1(真値)となる。その結果、排他的論理和回路331と排他的論理和回路332の一方の入力に1が入力されているので、シフトレジスタ出力22のMSB側(同期パターンの先頭に相当)の2ビットがビット反転され、“100001011”が“010001011”と正しく訂正される。この正しく訂正されたパターンが、誤り検出訂正出力19aとして出力される。
誤り検出訂正出力19aと誤り検出訂正出力19bは、データ同期信号検出手段3のパターン照合手段27aとパターン照合手段27bに入力され、同期パターン保持手段26aと同期パターン保持手段26bの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン14として与えられ、同期パターン保持手段26aが“010001011”、同期パターン保持手段26bが“010001110”の各9ビットのパターンを保持する。パターン照合手段27aとパターン照合手段27bの各出力のタイミングを揃えるため、パターン照合手段27aの出力を単位時間遅延手段28aを通して遅らせて、多数決手段29に入力する。
多数決手段29では、得られた2個のパターン照合結果の一致数としきい値15を比較して、パターン照合結果の一致数がしきい値15で与えられる値以上の場合に同期信号検出出力16を出力する。ここでは、しきい値15の値として2を与えるので、2入力の論理積回路により実現可能である。誤り検出訂正手段6により誤り検出訂正を行なうとき、データ開始位置が未知であるため、同期パターンに誤って訂正する可能性が高くなる。従って、しきい値を2以上とする必要がある。
同期信号検出出力16は、MTRコードの符号復調手段4にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ17を得る。
ここでまた図4を用いて、図9の第2の実施の形態の構成の場合の性能について述べる。図3の第1の実施の形態では、エラーパターンxのみが救済できた。しかし、この第2の実施の形態では、さらに2ビット連続誤りについて誤り検出訂正が可能であるため、エラーパターンxx、x00xについても救済可能であることがわかる。つまり、(1+D)処理手段5を設け、奇数系列と偶数系列に分けた後の2ビット連続誤りを検出訂正することで、発生する誤りの98.8[%
]程度が救済できることになり、さらにデータ同期信号92の検出率が向上することが理解できる。
その性能について、既に一部参照した図17により説明する。ここで、特性曲線174、特性曲線179は、本発明の第2の実施の形態での条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図17(a)からは、第1の実施の形態に比べて最尤復号器入力の信号対雑音比で約0.5[dB]の改善があることがわかる。また、データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をBe(横軸)とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をSe(縦軸)としたとき、Beが0.1以下の範囲について特性曲線179は、式2によって近似される。
図10を用いて、本発明の信号処理装置の第3の実施の形態について説明する。図10の基本的な構成は、図9の第2の実施の形態の構成と同じである。異なる点についてのみ、詳しく説明する。異なる点は、使用する同期パターン14、誤り検出訂正手段6、及びそれらで使われる生成多項式である。
ここで使用する同期パターンは、ポストコード出力13で“000000100101010010”の18ビットパターンである。(1+D)処理出力18では、“000000110111111011”の18ビットパターンとなる。シフトレジスタ出力22では、“000101111”と“000111101”になる。これらのパターンの誤り検出訂正のための生成多項式は、図5のd(X5 +X3 +X2 +X1 +1)とh(X5 +X4 +X3 +X2 +1)である。
シンドローム計算手段23c、シンドローム計算手段23dは、第2の実施の形態のときと同様に排他的論理和回路で構成することができる。シンドローム計算手段23cは、生成多項式(X5 +X3 +X2 +X1 +1)に対応し、シンドローム計算手段23dは、生成多項式(X5 +X4 +X3 +X2 +1)に対応する。
次に、図8により、エラーパターンに対するシンドローム値20cの値について説明する。図8には、1〜2ビットの19個のエラーパターンが示されている。これは、シフトレジスタ出力22に現れるエラーパターンで、第2の実施の形態でも説明した頻度の高い2ビット連続のエラーのパターンと、それが9ビットグループの端部で1ビットエラーパターンとなるもの、さらにその次に頻度の高いx0xのエラーパターンであり、それが9ビットグループの端部で端から2ビット目の1ビットエラーパターンとなるものを表している。これら19個のエラーパターンに対するシンドローム値は、図5の多項式dに対応する図8の生成多項式dの欄のように9、26、13、17、31、24、12、6、3、1、19、23、28、14、7、20、10、5、2の19個の異なる値を示す。また、他の生成多項式hにおいても、19個のエラーパターンに対するシンドローム値は、同様にそれぞれに異なる19個の値を示すことから、図5のdとhの2個の生成多項式について、2種類の誤り検出訂正の生成多項式として有効である
ことがわかる。
図10のシンドローム値20cとシンドローム値20dは、それぞれ誤り訂正手段25cと誤り訂正手段25dに入力される。誤り訂正手段25cでは、シンドローム値20cの値によって、また、誤り訂正手段25dでは、シンドローム値20dの値によってシフトレジスタ出力22の対応する誤りを訂正する。それぞれ、図5のdの生成多項式(X5 +X3 +X2 +X1 +1)と図5のhの生成多項式(X5 +X4 +X3 +X2 +1)に対応する誤り検出を実施し、誤りが検出されたならば、それに対応する訂正を実施する。その結果を誤り検出訂正出力
19c、誤り検出訂正出力19dとして出力する。
誤り訂正手段25cの詳細の構成例を図14に示す。シンドローム値20cは、比較手段340〜比較手段358により、19、9、23、26、28、13、14、17、7、31、20、24、10、12、5、6、2、3、1の19個の値と比較される。誤りが有って何れかの比較手段が一致すれば、その結果は論理和回路359〜論理和回路383の対応する回路を通って排他的論理和回路384〜排他的論理和回路392の対応する回路に来る。排他的論理和回路384〜排他的論理和回路392には、その誤り位置の情報とシフトレジスタ出力22が入力されるので、誤りに対応するビットを反転し、誤りを訂正する。その結果は、誤り検出訂正出力19cとして出力される。
誤り訂正の動作を詳しく見てみる。例えば、同期パターンの“000101111”の先頭から2ビット目と4ビット目が誤り、“010001111”という値がシフトレジスタ出力22に現れれたとする。図8のエラーパターン13の誤りである。このときのシンドローム値20cは、図8から28となる。このとき図14では、比較手段344の比較結果が一致し、1(真値)を出力する。その値は、論理和回路362と論理和回路367に入力され、さらに論理和回路363と論理和回路369を通って出力され、その出力も1(真値)となる。その結果、排他的論理和回路385と排他的論理和回路387の一方の入力に1が入力されるので、シフトレジスタ出力22のMSB側(同期パターンの先頭に相当)から2ビット目と4ビット目がビット反転され、“010001111”が“000101111”と正しく訂正される。この正しく訂正されたパターンが、誤り検出訂正出力19cとして出力される。
誤り検出訂正出力19cと誤り検出訂正出力19dは、データ同期信号検出手段3のパターン照合手段27cとパターン照合手段27dに入力され、同期パターン保持手段26cと同期パターン保持手段26dの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン14として与えられ、同期パターン保持手段26cが“000101111”、同期パターン保持手段26dが“000111101”の各9ビットのパターンを保持する。パターン照合手段27cとパターン照合手段27dの各出力のタイミングを揃えるため、パターン照合手段27cの出力を単位時間遅延手段28cを通して遅らせて、多数決手段29に入力する。
多数決手段29では、得られた2個のパターン照合結果の一致数としきい値15を比較して、パターン照合結果の一致数がしきい値15で与えられる値以上の場合に同期信号検出出力16を出力する。ここでも第2の実施の形態と同様にしきい値15の値として2を与えるので、2入力の論理積回路により実現可能である。
同期信号検出出力16は、MTRコードの符号復調手段4にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ17を得る。
ここで再度、図4を用いて、図10の第3の実施の形態の構成の場合の性能について述べる。図9の第2の実施の形態では、エラーパターンx、エラーパターンxx、エラーパターンx00xが救済できた。この第3の実施の形態では、さらにエラーパターンx0xについても救済可能であることがわかる。つまり、(1+D)処理手段5を設け、奇数系列と偶数系列に分けた後の2ビット連続誤りとx0xの3ビット長の誤りを検出訂正することで、発生する誤りの99.9[%]程度が救済できることになり、さらにデータ同期信号92の検出率が向上することが理解できる。
その性能について、図18により説明する。図18は、おもに第3の実施の形態の性能を表すグラフであり、計算機シミュレーションによるものである。
図18(a)は、横軸が最尤復号器入力での信号対雑音比であり、縦軸はビットエラーレートとデータ同期信号検出エラーレートを表す。特性曲線185は、データ弁別出力12でのデータのビットエラーレートを表す。これは、データがランダムなものと見做したときの特性である。特性曲線181は、同期パターンの18ビット全てが一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線182は、データ同期信号検出用の(1+D)処理手段を含まない参考技術の方法によるもので、奇数系列と偶数系列に分けた各9ビットパターンの何れか一方が一致する条件におい
てデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線183は、本発明の第1の実施の形態の条件((1+D)処理手段5を含み、誤り検出訂正をしない)におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線184は、本発明の第3の実施の形態の条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図18(a)からは、第1の実施の形態に比べて最尤復号器の入力での信号対雑音比で約1[dB](これは第2の実施の形態に比べて信号対雑音比で約0.5[dB])の改善があることがわかる。
図18(b)は、横軸がデータ弁別出力12でのビットエラーレートであり、
を特性曲線185を横軸として変換して書き換えたものである。特性曲線186は特性曲線181に対応し、特性曲線187は特性曲線182に対応し、特性曲線188は特性曲線183に対応し、特性曲線189は特性曲線184に対応する。データ弁別手段1の出力での出力ビット総数に対するエラーイベントの発生比率をBe(横軸)とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をSe(縦軸)としたとき、Beが0.1以下の範囲について特性曲線189は式3によって近似される。
図11を用いて、本発明の信号処理装置の第4の実施の形態について説明する。図11の基本的な構成は、図9の第2の実施の形態の構成と同じである。異なる点は、同期パターン14として9ビットの4個のパターンを使用することである。誤り検出訂正の方法は、第2の実施の形態と同じく、各同期パターンについて10個のエラーパターン訂正に対応している。
ここで使用する同期パターンは、ポストコード出力13で“100010010000010100”の18ビットパターンと“001000000010010100”の18ビットパターンで、全部で36ビットのパターンを照合する。さらに、前記2個のパターンの間に誤り伝播防止用の“10101010101010101010101010101010”という32ビットパターンを挿入している。以上のパターンは、(1+D)処理出力18では、それぞれ“110011011000011110”、“001100000011011110”、“11111111111111111111111111111111”となる。シフトレジスタ出力22での照合するパターンとしては、“101010011”と“101100110”と“010001011”と“010001110”になる。これらのパターンの誤り検出訂正のための生成多項式は、順に図5のf(X5 +X4 +X2 +X1 +1)とh(X5 +X4 +X3 +X2 +1)とe(X5 +X4 +X2 +1)とh(X5 +X4 +X3 +X2 +1)である。
シンドローム計算手段23e〜シンドローム計算手段23hは、第2の実施の形態のときと同様に排他的論理和回路で構成することができる。シンドローム計算手段23eは、生成多項式(X5 +X4 +X2 +X1 +1)に対応し、シンドローム計算手段23fは、生成多項式(X5 +X4 +X3 +X2 +1)に対応し、シンドローム計算手段23gは、生成多項式(X5 +X4 +X2 +1)に対応し、シンドローム計算手段23hは、生成多項式(X5 +X4 +X3 +X2 +1)に対応する。ここで、シンドローム計算手段23fとシンドローム計算手段23hは、同じ生成多項式に対する計算を行うので、1個のシンドローム計算手段を共用してもよい。
各照合パターンの10個のエラーパターンに対するシンドローム値は、図7のシンドローム値の欄の対応する生成多項式のところの値となる。つまり、シンドローム値20eは生成多項式fの欄、シンドローム値20fは生成多項式hの欄、シンドローム値20gは生成多項式eの欄、シンドローム値20hは生成多項式hの欄となる。
図11のシンドローム値20e〜シンドローム値20hは、それぞれ誤り訂正手段24e〜誤り訂正手段24hに入力される。誤り訂正手段24eでは、シンドローム値20eの値によって、また、誤り訂正手段24fでは、シンドローム値20fの値によって、また、誤り訂正手段24gでは、シンドローム値20gの値によって、また、誤り訂正手段24hでは、シンドローム値20hの値によって、シフトレジスタ出力22の対応する誤りを訂正する。それぞれ、図5のfの生成多項式(X5 +X4 +X2 +X1 +1)と図5のhの生成多項式(X5 +X4 +X3 +X2 +1)と図5のeの生成多項式(X5 +X4 +X2 +1)と図5のhの生成多項式(X5 +X4 +X3 +X2 +1)に対応する誤り検出を実施し、誤りが検出されたならば、それに対応する訂正を実施する。その結果を誤り検出訂正出力19e〜誤り検出訂正出力19hとして出力する。誤り訂正手段2
4e〜誤り訂正手段24hの詳細な構成は、図13と同様な形で実現できる。ここでも、誤り訂正手段24fと誤り訂正手段24hは、同じ処理をするので共用してもよい。
誤り検出訂正出力19e〜誤り検出訂正出力19hは、データ同期信号検出手段3のパターン照合手段27e〜パターン照合手段27hに入力され、同期パターン保持手段26e〜同期パターン保持手段26hの同期パターンとそれぞれ照合される。各同期パターンは、同期パターン14として与えられ、同期パターン保持手段26eが“101010011”、同期パターン保持手段26fが“101100110”、同期パターン保持手段26gが“010001011”、同期パターン保持手段26hが“010001110”の各9ビットのパターンを保持する。パターン照合手段27e〜パターン照合手段27hの各出力のタイミングを揃えるため、パターン照合手段27eの出力を遅延手段28eにより51[T](1[T]は1単位時間)、パターン照合手段27fの出力を遅延手段28fにより50[T]、パターン照合手段27gの出力を単位時間遅延手段28gにより1[T]をそれぞれ遅らせて、多数決手段29に入力する。
多数決手段29では、得られた4個のパターン照合結果の一致数としきい値15を比較して、パターン照合結果の一致数がしきい値15で与えられる値以上の場合に同期信号検出出力16を出力する。ここでも第2の実施の形態と同様にしきい値15の値として2を与える。
同期信号検出出力16は、MTRコードの符号復調手段4にコードの復調のタイミグを与える。これにより、正しいコード復調を実現し、出力データ17を得る。
図11の第4の実施の形態の構成の場合の性能について述べる。図9の第2の実施の形態では、エラーパターンx0xやエラーパターンx000xが1個発生すると検出できなかった。しかしこの構成では、図4に示した全てのエラーパターンについて、少なくともどのような2個以下の誤り発生に対してもデータ同期信号検出が可能である。エラーパターンxのみの発生であれば、5個以下の誤り発生に対してデータ同期信号検出が可能である。従って、飛躍的にデータ同期信号92の検出率が向上することが理解できる。
その性能について、図19により説明する。図19は、第4の実施の形態の性能を表すグラフであり、計算機シミュレーションによるものである。
図19(a)は、横軸が最尤復号器入力での信号対雑音比であり、縦軸はビットエラーレートとデータ同期信号検出エラーレートを表す。特性曲線195は、データ弁別出力12でのデータのビットエラーレートを表す。これは、データがランダムなものと見做したときの特性である。特性曲線191は、同期パターンの36ビット全てが一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図17の特性曲線171や図18の特性曲線181に比較すると照合パターンのビット数が増加した分、検出性能が幾らか劣化していることがわかる。特性曲線192は、データ同期信号検出用の(1+D)処理手段5を含まない参考技術の方法によるもので、奇数系列と偶数系列に分けた4個の9ビットパターンの何れか1個が一致する条件においてデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線193は、本発明の第1の実施の形態の条件((1+D)処理手段5を含み、誤り検出訂正をしない)におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。特性曲線194は、本発明の第4の実施の形態の条件におけるデータ同期信号検出を実施した場合のデータ同期信号検出エラーレートの特性である。図19(a)からは、参考技術の構成に比べて信号対雑音比で約2〜3[dB]の改善があることがわかる。
図19(b)は、横軸がデータ弁別出力12でのビットエラーレートであり、縦軸はデータ同期信号検出エラーレートを表す。これは、図19(a)のグラフを特性曲線195を横軸として変換して書き換えたものである。特性曲線196は特性曲線191に対応し、特性曲線197は特性曲線192に対応し、特性曲線198は特性曲線193に対応し、特性曲線199は特性曲線194に対応する。データ弁別手段1の出力での出力ビット総数に対するエラーイベントの発生比率をBe(横軸)とし、データ同期信号検出要求回数に対するデータ同期信号検出検出誤りの発生比率をSe(縦軸)としたとき、Beが0.1以下の範囲について特性曲線198は式4によって近似され、Beが0.1以下の範囲について特性曲線199は式5によって近似される。
以上の第1の実施の形態〜第4の実施の形態で説明したように、同期パターンとして使用するパターンは、図4に示した生成多項式による除算の余りが0になることが必要であり、またそれらは、容易に他のパターンに誤らないことが必要である。そのような9ビットパターンを列挙したものが図16である。ここには44種類のパターンがある。第1の実施の形態、第2の実施の形態で使用したパターンは、図16のNo.15、No.17であり、第3の実施の形態で使用したパターンは、図16のNo.3、No.7であり、第4の実施の形態で使用したパターンは、図16のNo.15、No.17、No.33、No.37である。
本発明の信号処理装置におけるデータ同期検出手段を集積回路で実現しようとするとき、回路規模としては、2入力NANDゲートを1ゲートとして換算すると、各実施の形態について、第1の実施の形態が10ゲート程度、第2の実施の形態が200ゲート程度、第3の実施の形態が350ゲート程度、第4の実施の形態が400ゲート程度の回路が参考技術の方法より増加となる。これは、近年の集積回路技術の進歩を考えれば、容易に実現可能な範囲である。
また、本発明のデータ同期信号検出手段をソフトウェアとして構成し、実現することも可能である。
以上説明したように、本発明の信号処理装置では、データ同期信号検出の前に(1+D)処理を実施し、さらに奇数系列と偶数系列に分けることで、エラーパターンの種類を少なく、しかもエラーパターン長を短くすることができる。そのため、誤り検出訂正が、容易に実現できる。その結果、さらに正確なデータ同期信号検出ができる。
図17〜図19に示したように、参考技術の方法に比べ本発明の信号処理装置におけるデータ同期信号の検出方法では、最尤復号器入力での信号対雑音比で、約2〜3[dB]の改善効果があり、従って、高精度のデータ同期情報を得ることが可能である。また、それを用いた信号処理回路、情報記録再生装置、情報伝送装置等のデータ同期情報が誤ることによるデータ誤りを、減少させることも可能となる。
図15は、本発明の一実施の形態である磁気ディスク装置の構成の一例を示す概念図である。この図15の磁気ディスク装置では、上述のような本発明の信号処理装置を使用した磁気ディスク装置の例が示されている。
磁気ディスク装置201は、データの記録媒体である磁気ディスク211と、この磁気ディスク211に対するデータの記録/再生動作を行う磁気ヘッド212と、記録/再生されるデータ信号の増幅を行うR/W AMP213と、上位14と、上位装置202との間で授受されるデータが一時的に格納されるデータバッファ215と、磁気ディスク211に記録されているサーボ制御信号を処理するサーボ処理回路216と、サーボ処理回路216からの指令に基づいて磁気ヘッド212の位置決め動作を行うVCM218や磁気ディスク211を回転駆動するモーター219の制御を行う機構系ドライバ217と、磁気ディスク211に対して記録されるデータの符号化や変調処理および磁気ディスク211から読出されるデータの符号復調処理等の信号処理を行う信号処理手段220等を持つ。
信号処理手段220は、前述した第1の実施の形態〜第4の実施の形態あるいは本発明による他の構成の信号処理装置で構成され、データ同期信号検出手段221(データ同期信号検出手段3、(1+D)処理手段5、誤り検出訂正手段6)を含む。この構成の磁気ディスク装置201は、データ同期信号検出誤りの少ない磁気ディスク装置を実現することができる。
すなわち、最尤復号器等からなるデータ弁別手段1等の信号処理系の採用による磁気ディスク211における記録密度の向上と、データ同期信号検出手段221の採用によるデータ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能となる。
また、データ同期信号検出手段221等のデータ同期信号の検出を行う信号処理系の回路規模の縮小による製造原価低減と、データ同期信号検出性能の向上によるエラーレートの低減とを両立させることが可能となる。
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば上述の説明では、磁気ディスク装置を例にして、本発明の信号処理装置におけるデータ同期信号検出系について説明してきたが、他にも情報処理用の信号処理回路、集積回路、光磁気ディスク装置、光ディスク装置、フロッピー(登録商標)ディスク装置等にも用いることも可能である。
特許請求の範囲に記載した以外の本発明の特徴を列挙すれば以下の通りである。
(1).請求項1記載の信号処理装置において、前記データ弁別手段が最尤復号器(ビタビ復号器)であること、前記符号復調手段が、1の連続数が所定の数K(K=1、2、3 )以下に制限された符号の符号復調手段であることを特徴とした信号処理装置。
(2).請求項1または請求項2記載の信号処理装置において、所定のしきい値を1とし、一致したグループの個数が1個以上の場合にデータ同期信号を検出する信号処理装置。
(3).請求項2記載の信号処理装置において、前記照合手段で所定の同期パターンと照合する前に、前記各グループに対応して設けられ、前記グループの出力についてそれぞれ対応する所定の誤り検出と誤り訂正をする誤り検出訂正手段を備えることを特徴とする信号処理装置。
(4).(3)項記載の信号処理装置において、前記誤り検出訂正手段により、2ビット連続の誤りと、前記グループの両端の1ビット誤りについて誤り検出訂正することを特徴とする信号処理装置。
(5).(4)項記載の信号処理装置において、前記誤り検出訂正手段により、誤りパターンが「x0x」(xは誤りビットであり、0は誤っていないビットを表す)である2ビットの誤りと、前記グループの両端から2番目のビットの1ビット誤りについて、誤り検出訂正することを特徴とする信号処理装置。
(6).(3)〜(5)項記載の信号処理装置において、所定のしきい値を2とし、一致したグループの個数が2個以上の場合にデータ同期信号を検出する信号処理装置。
(7).請求項1〜請求項2および(1)〜(6)項に記載された信号処理装置を集積化した集積回路。
(8).請求項1〜請求項2および(1)〜(6)項に記載された信号処理装置を信号処理系に用いた、磁気ディスク装置、光磁気ディスク装置、または、光ディスク装置。
本発明の信号処理装置の第1の構成の一例を説明する概念図である。 本発明の信号処理装置の第2の構成の一例を説明する概念図である。 図1に例示された第1の構成に対応する本発明の信号処理装置の第1の実施の形態を説明する概念図である。 データ弁別手段の出力でのエラーパターンを説明する説明図である。 シンドローム計算手段にて用いられる5次の多項式を表す説明図である。 9ビットの同期パターンの構成例を説明する説明図である。 エラー位置とシンドローム値の関係を表す説明図である。 エラー位置とシンドローム値の関係を表す説明図である。 図2に例示された第2の構成に対応する本発明の第2の実施の形態を説明する概念図である。 図2に例示された第2の構成に対応する本発明の第3の実施の形態を説明する概念図である。 図2に例示された第2の構成に対応する本発明の第4の実施の形態を説明する概念図である。 シンドローム計算手段の構成例を説明する概念図である。 エラー訂正手段の構成例を説明する概念図である。 エラー訂正手段の構成例を説明する概念図である。 本発明の一実施の形態である磁気ディスク装置の構成の一例を示す概念図である。 本発明の信号処理装置にて用いられる同期パターンの一例を示す説明図である。 (a)および(b)は、本発明の第1の実施の形態および第2の実施の形態のデータ同期信号検出手段の特性の一例を表す線図である。 (a)および(b)は、本発明の第3の実施の形態のデータ同期信号検出手段の特性の一例を表す線図である。 (a)および(b)は、本発明の第4の実施の形態のデータ同期信号検出手段の特性の一例を表す線図である。 磁気ディスク装置における記録データのフォーマットの一例を説明する説明図である。 参考技術の信号処理装置の構成を説明する概念図である。
符号の説明
1…データ弁別手段、2…ポストコード手段、3…データ同期信号検出手段、4…符号復調手段、5…(1+D)処理手段、6…誤り検出訂正手段、11…入力データ、12…データ弁別出力、13…ポストコード出力、14…同期パターン、15…しきい値、16…同期信号検出出力、17…出力データ、18…(1+D)処理出力、19a〜19h…誤り検出訂正出力、20a〜20h…シンドロー値、21…17ビットシフトレジスタ、22…シフトレジスタの1ビットおきの9ビット出力、23a〜23h…シンドローム計算手段、24a,24b,24e〜24h…誤り訂正手段(1エラーパターン対応)、25c,25d…誤り訂正手段(2エラーパターン対応)、26a〜26j…同期パターン保持手段、27a〜27j…パターン照合手段、28a〜28c,28g,31…単位時間遅延手段、28e〜28f…遅延手段、29…多数決手段、91…PLO SYNC、92…データ同期信号、93…ID領域またはデータ領域、94…CRC部またはECC部、95…GAP部、322〜330,359〜383…論理和回路、32,301〜311,331〜339,384〜392…排他的論理和回路、312〜321,340〜358…比較手段、171,172,173,174,175,176,177,178,179,181,182,183,184,185,186,187,188,189,191,192,193,194,195,196,197,198,199…特性曲線、201…磁気ディスク装置、211…磁気ディスク、212…磁気ヘッド、213…R/W AMP、214…HDCマイコン、215…データバッファ、216…サーボ処理回路、217…機構系ドライバ、218…VCM、219…モーター、220…信号処理手段、221…データ同期信号検出手段、501…データ弁別手段、502…ポストコード手段、503…データ同期信号検出手段、504…符号復調手段、511…入力データ、512…データ弁別出力、513…ポストコード出力、514…同期パターン、515…しきい値、516…同期信号検出出力、517…出力データ。

Claims (8)

  1. データ弁別手段から出力されたデータ同期信号を含むデータのビット列に対し、所定のポストコード処理(ビット演算処理)を施した符号を、前記データ同期信号の検出を契機として符号復調手段により符号復調してデータを再生する信号処理装置であって、
    前記符号復調手段に入力される符号のビット列に対して、その入力値とその入力値を所定時間遅延させた値とをモジュロ2加算して出力値とする(1+D)処理を実行する(1+D)処理手段と、
    データ同期信号を含む前記符号のビット列を奇数番目ビット列と偶数番目ビット列に分離し、さらに前記奇数番目ビット列と偶数番目ビット列をそれぞれのビット列の中で1個のグループ、または0ビット以上の任意のパターンのビット列によって区切られる2個以上のグループに分けて出力するデータ分離手段と、
    前記分離したビット列のグループに対して各々誤りを検出し、訂正する誤り検出訂正手段と、
    前記誤り検出訂正されたビット列を用いて前記データ同期信号の検出を実施するデータ同期信号検出手段を備え、
    前記誤り検出訂正手段の毎に設けられ、個々の前記誤り検出訂正手段出力のグループをそれぞれ対応する所定の同期パターンと照合して一致するか否かを判定する照合手段と、
    個々の前記照合手段の判定出力を所定時間遅延させる遅延手段と、
    個々の前記遅延手段の出力を入力し、前記同期パターンと一致した前記グループの個数が所定のしきい値以上の場合に前記データ同期信号の検出信号を前記符号復調手段に出力する多数決手段と、を備えたことを特徴とする信号処理装置。
  2. 磁気ディスクと、前記磁気ディスクに対するデータの記録および再生を行う磁気ヘッドと、前記磁気ヘッドを介して前記磁気ディスクに記録される前記データの符号変調処理および前記磁気ディスクから再生される前記データの符号復調処理を実施する信号処理装置とを含み、前記信号処理装置は、請求項1に記載の信号処理装置からなることを特徴とする磁気ディスク装置。
  3. 請求項1に記載の信号処理装置において、照合する9ビットの同期パターンとして、000101001、000101011、000101111、000110101、000110111、000111011、000111101、001000111、001001101、001011110、001101110、001110110、010000101、010000111、010001011、010001101、010001110、010110001、010110010、010110011、010111100、011010001、011100001、011101011、011101100、100001101、100010110、100011010、100011100、100100011、101000111、101001001、101010011、101010111、101011000、101011011、101100110、101110011、110010111、110101110、110111000、110111100、111010011、111010110、の44個のパターンの何れかを含み、偶数系列と奇数系列に分ける前の符号系列のパターンにおいて、データ反転が連続しないパターンを使用したことを特徴とする信号処理装置。
  4. 請求項3に記載の信号処理装置において、照合する9ビットの同期パターンが4ビットのコードワード部と5ビットの誤り検出訂正符号から構成される誤り検出訂正符号であることを特徴とする信号処理装置。
  5. 請求項4に記載の信号処理装置において、誤り検出訂正のための5次の生成多項式として、(X5 +X2 +1)、(X5 +X3 +1)、(X5 +X3 +X+1)、(X5 ++X3 +X2 +X+1)、(X5 +X4 +X2 +1)、(X5 +X4 +X2 +X+1)、(X5 +X4 +X3 +X+1)、(X5 +X4 +X3 +X2 +1)のいずれかの生成多項式を使用したことを特徴とする信号処理装置。
  6. 請求項5に記載の信号処理装置において、前記照合する9ビットのパターン総数が2(照合するビット数が18ビット)であり、前記誤り検出訂正手段は前記9ビットの照合パターン内の2ビット連続誤りを検出訂正し、前記データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をBeとして、データ同期信号要求回数に対するデータ同期信号検出の検出誤りの発生比率をSeとした場合、Beが0.1以下の範囲において前記Seは、
    Se=12Be1.42
    で表される特性で近似できることを特徴とする信号処理装置。
  7. 請求項5に記載の信号処理装置において、前記照合する9ビットのパターン総数が2(照合するビット数が18ビット)であり、前記誤り検出訂正手段は前記9ビットの照合パターン内の2ビット連続誤り(xx)および1ビット置きの2ビット誤り(x0x)を検出訂正し、前記データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をBeとし、データ同期信号検出要求回数に対するデータ同期信号検出の検出誤りの発生比率をSeとした場合、Beが0.1以下の範囲において前記Seは、
    Se=20Be1.64
    で表される特性で近似できることを特徴とする信号処理装置。
  8. 請求項5に記載の信号処理装置において、前記照合する9ビットのパターン総数が4(照合するビット数が36ビット)であり、前記誤り検出訂正手段は前記9ビットの照合パターン内の2ビット連続誤りを検出訂正し、前記データ弁別手段の出力での出力ビット総数に対するエラーイベントの発生比率をBeとし、データ同期信号検出要求回数に対するデータ同期信号検出の検出誤りの発生比率をSeとした場合、Beが0.1以下の範囲において前記Seは、
    Se=160Be3.15
    で表される特性で近似できることを特徴とする信号処理装置。
JP2005072872A 2005-03-15 2005-03-15 信号処理装置及び磁気ディスク装置 Expired - Fee Related JP3878644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005072872A JP3878644B2 (ja) 2005-03-15 2005-03-15 信号処理装置及び磁気ディスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005072872A JP3878644B2 (ja) 2005-03-15 2005-03-15 信号処理装置及び磁気ディスク装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10265896A Division JP2000100084A (ja) 1996-10-11 1998-09-21 信号処理装置および磁気ディスク装置

Publications (2)

Publication Number Publication Date
JP2005243231A JP2005243231A (ja) 2005-09-08
JP3878644B2 true JP3878644B2 (ja) 2007-02-07

Family

ID=35024763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005072872A Expired - Fee Related JP3878644B2 (ja) 2005-03-15 2005-03-15 信号処理装置及び磁気ディスク装置

Country Status (1)

Country Link
JP (1) JP3878644B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183199B2 (ja) 2005-12-28 2008-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP2005243231A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
US20070061687A1 (en) Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus
JP5251000B2 (ja) 誤り訂正回路及び媒体記憶装置
US6125156A (en) Data synchronizing signal detecting device
US9143168B1 (en) Method and system for removing interference caused by servo data from user data
US7256953B2 (en) Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method
US6581184B1 (en) Method and circuit for including parity bits in write data of a mass data storage device, or the like, using a 48/54 mtr (3:k) code constraint, and post-processing circuit and method for processing read back data that includes said code constraint
JP4171171B2 (ja) データ同期検出方法およびデータ同期検出装置、情報記録方法および情報記録装置、情報再生方法および情報再生装置、情報記録フォーマット、信号処理装置、情報記録再生装置、情報記録媒体
US20100306617A1 (en) Decoder device, decoding method and magnetic disk device
JP2010092561A (ja) 記憶装置のデータリード方法及び記憶装置
EP2843662A1 (en) Systems and methods for multi-level encoding and decoding
WO2007083525A1 (ja) 符号化装置、復号装置、振幅調整装置、記録情報読取装置、信号処理装置および記憶システム
JP2001024519A (ja) 検出誤り抑制回路および方法
US20080025178A1 (en) Data recording apparatus, recording medium and error detection method
JP3878644B2 (ja) 信号処理装置及び磁気ディスク装置
JP2003109328A (ja) 記憶装置及びそのエラー訂正方法
US20120198304A1 (en) Information reproduction apparatus and information reproduction method
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
US8413014B2 (en) Cycle slip detection and correction
JP2000100084A (ja) 信号処理装置および磁気ディスク装置
JP2000134114A (ja) 軟判定ml復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置
JP4443518B2 (ja) 復号装置および復号方法
US10109314B1 (en) Storage device and control method
US9786320B2 (en) Systems and methods for missed media sector alignment
US9196297B2 (en) Systems and methods for enhanced sync mark mis-detection protection
JP2002343037A (ja) ディジタル信号記録再生システム、ディジタル信号記録装置、ディジタル信号再生装置及びそのディジタル信号記録再生方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees