JP2010088128A - Dtvデータ処理装置 - Google Patents
Dtvデータ処理装置 Download PDFInfo
- Publication number
- JP2010088128A JP2010088128A JP2009289580A JP2009289580A JP2010088128A JP 2010088128 A JP2010088128 A JP 2010088128A JP 2009289580 A JP2009289580 A JP 2009289580A JP 2009289580 A JP2009289580 A JP 2009289580A JP 2010088128 A JP2010088128 A JP 2010088128A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pes
- decoder
- data processing
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
【解決手段】受信したTSフォーマットのデータ内に含まれるPESフォーマット形式のデータ列をTSヘッダ及びTSデータからPESヘッダを検出することでトランスポートデコーダ(TD)にて認識し、PESモードでは、PESデータ中において検出されたPESヘッダが存在するデータ列の場所を示す情報をPESヘッダとともにTDがAVデコーダ(AVD)に渡す。またESモードでは、TDにて、前記検出されたPESヘッダを除去し、受信したTSデータをESフォーマットに変換し、ESフォーマットに変換されたデータをAVDに渡す。
【選択図】図5
Description
図1は、本発明の第1の実施形態に係るDTVデータ処理装置の概略構成例を示している。図1のDTV用システムLSI100において、TSはアンテナから前処理を経て受信されたデータ入力、AOUT及びVOUTはそれぞれAVデコードされたオーディオ出力及びビデオ出力である。101はTDとAVDとをシステム的に統合したブロック(TD&ADVブロック)であり、102はCPU、103はタイマ、シリアル通信などのペリフェラル、105は当該システムLSI100に対して外付けのメモリである。
図9は、本発明の第2の実施形態に係るDTVデータ処理装置の概略構成例を示している。図9において、400はシステムLSI、401はTD、402はAVD、403は外付けのメモリ、404はTD側のDMAコントローラ、405はAVD側のDMAコントローラ、406はビデオ出力回路である。
101 TD&AVD
102 CPU
103 ペリフェラル
105 メモリ
201 メモリインターフェイス
202 トランスポートデコーダ(TD)
203 AVデコーダ(AVD)
301 TSヘッダ検出器
302 PESヘッダ検出器
303 DMAコントローラ
304 アドレスバッファ
305 AVデコーダ(AVD)
400 システムLSI
401 トランスポートデコーダ(TD)
402 AVデコーダ(AVD)
403 メモリ
404 DMAコントローラ
405 DMAコントローラ
406 ビデオ出力回路
407 DSP/CPU
410 バッファメモリ
411 レジスタ群
412 VBIパルス発生回路
413 VBI重畳用セレクタ(SEL)
420 バッファメモリ
421 要求検出回路
430 バッファメモリ
431 VBIパルス発生回路
440 エンコーダ
441 デコーダ
Claims (8)
- トランスポートデコーダと、AVデコーダと、前記トランスポートデコーダと前記AVデコーダとからそれぞれ読み書きされるメモリとを備えたDTVデータ処理装置であって、
前記トランスポートデコーダは、
受信したトランスポートストリーム(TS)データ中に含まれるTSヘッダ及びデータからパケタイズドエレメンタリストリーム(PES)ヘッダを検出するPESヘッダ検出機構と、
検出された前記PESヘッダを元に、前記PESヘッダ中に含まれるPESデータのレングス情報によらず、前記PESヘッダを除去する機構と、
TSフォーマットで入力されたデータをエレメンタリストリーム(ES)フォーマットに変換する機構とを備え、変換されたESデータを前記AVデコーダに渡し、
前記トランスポートデコーダは、
TSフォーマットで受信した入力データをPESデータに変換して出力する機構と、
前記PESヘッダ検出機構から得られた情報を前記PESデータとともに前記AVデコーダに送出する機能とを更に備え、
前記AVデコーダは、前記PESヘッダを示す情報を受信することで、PESヘッダが持つPESデータの情報によらず、PESヘッダを検出し、
前記AVデコーダは、更に前記トランスポートデコーダから送出された情報を参照し、前記メモリからESフォーマットに変換されたデータを受け取ることを特徴とするDTVデータ処理装置。 - 請求項1記載のDTVデータ処理装置において、
前記メモリは、外部メモリであることを特徴とするDTVデータ処理装置。 - 請求項1又は2に記載のDTVデータ処理装置において、
前記メモリは、前記トランスポートデコーダから書かれ、かつ前記AVデコーダから読まれる共有領域を持つことを特徴とするDTVデータ処理装置。 - 請求項3記載のDTVデータ処理装置において、
前記メモリは、前記トランスポートデコーダのみから読み書きできる専用領域と、前記AVデコーダのみから読み書きできる専用領域とを更に持つことを特徴とするDTVデータ処理装置。 - 請求項1又は2に記載のDTVデータ処理装置において、
前記メモリへの読み書きはポインタにより行うことを特徴とするDTVデータ処理装置。 - 請求項5記載のDTVデータ処理装置において、
前記ポインタは、リードポインタとライトポインタとを含むことを特徴とするDTVデータ処理装置。 - 請求項6記載のDTVデータ処理装置において、
前記リードポインタは前記AVデコーダで管理され、かつ前記ライトポインタは前記トランスポートデコーダで管理されることを特徴とするDTVデータ処理装置。 - 請求項3記載のDTVデータ処理装置において、
前記共有領域は、オーディオデータのみが格納されるオーディオ領域と、ビデオデータのみが格納されるビデオ領域とを持つことを特徴とするDTVデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009289580A JP4999915B2 (ja) | 2009-12-21 | 2009-12-21 | Dtvデータ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009289580A JP4999915B2 (ja) | 2009-12-21 | 2009-12-21 | Dtvデータ処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003351590A Division JP4459590B2 (ja) | 2003-10-10 | 2003-10-10 | Dtvデータ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010088128A true JP2010088128A (ja) | 2010-04-15 |
JP4999915B2 JP4999915B2 (ja) | 2012-08-15 |
Family
ID=42251544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009289580A Expired - Fee Related JP4999915B2 (ja) | 2009-12-21 | 2009-12-21 | Dtvデータ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4999915B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0937252A (ja) * | 1995-02-28 | 1997-02-07 | General Instr Corp Of Delaware | パケット化されたデータストリームからの所望データの取り込み及び同期化方法 |
JPH1093960A (ja) * | 1996-03-29 | 1998-04-10 | Matsushita Electric Ind Co Ltd | プログラムカウンタ基準の受け取りを操作する方法、ならびに不連続性指標の受け取りを操作する装置および方法 |
WO2002023776A1 (en) * | 2000-09-11 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Stream decoder |
-
2009
- 2009-12-21 JP JP2009289580A patent/JP4999915B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0937252A (ja) * | 1995-02-28 | 1997-02-07 | General Instr Corp Of Delaware | パケット化されたデータストリームからの所望データの取り込み及び同期化方法 |
JPH1093960A (ja) * | 1996-03-29 | 1998-04-10 | Matsushita Electric Ind Co Ltd | プログラムカウンタ基準の受け取りを操作する方法、ならびに不連続性指標の受け取りを操作する装置および方法 |
WO2002023776A1 (en) * | 2000-09-11 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Stream decoder |
Also Published As
Publication number | Publication date |
---|---|
JP4999915B2 (ja) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9026790B2 (en) | Processing packet streams | |
US7889864B2 (en) | Data processing system and method | |
JP2008544390A (ja) | アドレスベースのプロデューサ回路及びコンシューマ回路間の自己同期型データストリーミング | |
US20060212612A1 (en) | I/O controller, signal processing system, and method of transferring data | |
EP2204996B1 (en) | Processing packet streams | |
US20100172599A1 (en) | Image signal scaler and image signal processor including the same | |
JP4459590B2 (ja) | Dtvデータ処理装置 | |
JP2010134743A (ja) | 画像処理装置 | |
JP4999915B2 (ja) | Dtvデータ処理装置 | |
JP2004179854A (ja) | フォーマット変換回路 | |
US8436915B2 (en) | Image processing apparatus | |
JP2010035183A (ja) | Dtvデータ処理装置 | |
JP2007274449A (ja) | 両面イメージスキャナ装置 | |
JP2009521055A (ja) | 交互割り込みのための二重割り込みラインを有するavレンダリング周辺装置 | |
CN112449137A (zh) | 基于移动产业处理器接口的数据传输系统及数据传输方法 | |
JP2008135133A (ja) | ビットストリーム再生装置 | |
JP2010098539A (ja) | ビデオデータ送受信装置 | |
JP2018182551A (ja) | 撮像装置 | |
JP2012247974A (ja) | 半導体装置及び地上波デジタル放送受信装置 | |
JP2008262024A (ja) | 画像処理装置 | |
JP4387488B2 (ja) | オーバフロー保護回路及びこれを用いた画像伝送装置 | |
JP2007329858A (ja) | 動画像表示装置、動画像表示方法及びプログラム | |
JP2002252852A (ja) | 符号供給装置および半導体集積回路 | |
JP2007329670A (ja) | データ受信装置およびデータ受信方法 | |
TWM591646U (zh) | 基於行動產業處理器介面的資料傳輸系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4999915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |