JP2010086344A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2010086344A
JP2010086344A JP2008255614A JP2008255614A JP2010086344A JP 2010086344 A JP2010086344 A JP 2010086344A JP 2008255614 A JP2008255614 A JP 2008255614A JP 2008255614 A JP2008255614 A JP 2008255614A JP 2010086344 A JP2010086344 A JP 2010086344A
Authority
JP
Japan
Prior art keywords
boot
storage device
operating system
processing apparatus
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008255614A
Other languages
English (en)
Other versions
JP5085493B2 (ja
Inventor
Kazuki Kimura
一城 木村
Toru Hanada
徹 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008255614A priority Critical patent/JP5085493B2/ja
Publication of JP2010086344A publication Critical patent/JP2010086344A/ja
Application granted granted Critical
Publication of JP5085493B2 publication Critical patent/JP5085493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】 ユーザがブートプライオリティを意識せず外部デバイスからオペレーティングシステムをより簡単に起動することが可能な情報処理装置を提供することを目的とする。
【解決手段】 ユーザは、例えばUSBメモリやSDカードなどのリムーバブルメディアを接続する操作のみで、ブートプライオリティを意識することなくコンピュータをブートすることが可能となる。前回使用したリムーバブルメディアのブートプライオリティを自動的に1位にすることで、再起動時や一度電源オフした際にも、リムーバブルメディアを一度外して接続し直すといった操作を行なわなくとも、リムーバブルメディアを接続したままで、再度自動的にリムーバブルメディアからコンピュータをブートすることができるようになる。
【選択図】 図3

Description

本発明は情報処理装置に関し、特にリムーバブルメディアを使用したブート制御方法に関する。
一般にノート型パーソナルコンピュータ(PC)等の携帯可能な情報処理装置では、各アプリケーションに共通で必要とされる基本的な機能を提供するオペレーティングシステムと呼ばれるソフトウェアによってコンピュータを管理している。通常、コンピュータに電源を投入してから、ハードディスク等に記憶されたオペレーティングシステムがメモリに読み込まれることでユーザが操作可能な状態となる。
このときに読み込まれるオペレーティングシステムは、コンピュータに電源を投入した後のユーザのキー操作により、あるいは事前の設定によって、選択することができる。例えば、ユーザがキー操作によって、どのデバイスに記憶されているオペレーティングシステムを起動するかを選択したり、あるいは同じデバイスに記憶されている複数のオペレーティングシステムの中からどのオペレーティングシステムを起動するかを選択したりすることも可能である。
特許文献1には、オペレーティングシステムを記録したフロッピーディスク(「フロッピー」登録商標)を、装置内に挿入するだけで、装置の電源投入とオペレーティングシステムによるシステム立ち上げとを自動的に実行できるデータ処理装置が開示されている。
特開平4−165525号公報
近年フラッシュメモリの大容量化に伴いUSBメモリやSDカードなどがフロッピーディスクに替わって普及し、なかにはハードディスク並みの容量を持ったものもでてきている。そのため、USBメモリやSDカードに代表されるリムーバブルメディアにオペレーティングシステムを格納しておき、ユーザ自身のコンピュータ環境を持ち歩き、リムーバブルメディアから起動し使用する機会が増えてきた。そのためコンピュータに予め内蔵するハードディスクのようなデバイスの他にも、任意のリムーバブルメディアから簡単な操作でブートする機能を使用できる仕組みが望まれる。
一方、上記の方式では、フロッピーディスクが挿入されたことを検知して単に自動的にブートできることを目的としており、複数のデバイス間のブートプライオリティについては考えられていない。
そこで本発明の目的は、ユーザがブートプライオリティを意識せず外部デバイスからオペレーティングシステムをより簡単に起動することが可能な情報処理装置を提供することにある。
上記目的を達成するために本発明に係る情報処理装置は、第1のオペレーティングシステムが記憶される第1の記憶デバイスを有する情報処理装置であって、第2のオペレーティングシステムが記憶された第2の記憶デバイスの情報処理装置への接続に伴って、前記情報処理装置の電源オン処理を行うとともに、前記第2のオペレーティングシステムを読み込んでブート処理を行う手段と、前記第2のオペレーティングシステムの記憶された前記第2の記憶デバイスのブートプライオリティを前記第1の記憶デバイスよりも上位に設定する手段と、を備えることを特徴とする。
本発明によれば、ユーザがブートプライオリティを意識せず外部デバイスからオペレーティングシステムをより簡単に起動することが可能な情報処理装を提供することができる。
以下本発明に係る実施の形態を、図面を参照して説明する。本実施形態では情報処理装置としてノート型のコンピュータを例に説明する。図1は本発明の実施形態に係るコンピュータを示す外観斜視図である。コンピュータ1は本体筐体2を備え、本体筐体2には表示筐体3がヒンジ部4を介して回動可能に取り付けられている。表示筐体3は本体筐体2の上面2aが開放される開き位置と、筐体2の上面2aが覆われる閉じ位置とで回動可能である。表示筐体3内にはLCD(Liquid Crystal Display)3aから構成される表示装置が組み込まれる。
本体筐体2内には複数の電子部品を搭載した図示しない回路基板が収容されている。本体筐体2の上面2aには、ユーザによる入力操作を行うためのタッチパッド5およびキーボード6が取り付けられる。本体筐体2の上面2aにはコンピュータ1の電源をオン/オフするための電源スイッチ7も設けられる。また本体筐体2の側面2bには、USBデバイスを接続するためのUSBコネクタ8およびSDカードが挿入されるSDカードスロット9が設けられる。
図2は本発明の実施形態に係るコンピュータの構成を示すブロック図である。コンピュータ1には、CPU10、ノースブリッジ11、主メモリ(RAM)12、グラフィックスコントローラ13、サウスブリッジ14、ハードディスクドライブ(HDD)15、光ディスクドライブ(ODD)16、BIOS−ROM17、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)20、およびLCD3a、タッチパッド5、キーボード6、電源スイッチ7等が設けられている。
CPU10は、コンピュータ1の各コンポーネントの動作を制御するプロセッサである。このCPU10は、HDD16から主メモリ(RAM)12にロードされるオペレーティングシステムおよび各種アプリケーションプログラム/ユーティリティプログラムを実行する。主メモリ(RAM)12は、各種データバッファの格納にも用いられる。
また、CPU10は、BIOS−ROM17に格納されたBIOS(Basic Input Output System)も実行する。BIOSはハードウェア制御のためのプログラムである。BIOSにはBIOSドライバ群が含まれ、各BIOSドライバは、ハードウェア制御のための複数の機能をオペレーティングシステムやアプリケーションプログラムに提供するために、それらの機能に対応する複数のファンクション実行ルーチン群を含んでいる。
ノースブリッジ11は、CPU10のローカルバスとサウスブリッジ14との間を接続するブリッジデバイスである。また、ノースブリッジ11は、PCI Expressバスなどを介してグラフィックスコントローラ13との通信を実行する機能も有している。さらに、ノースブリッジ11には、主メモリ(RAM)12を制御するメモリコントローラも内蔵されている。
グラフィクスコントローラ13は本コンピュータ10のディスプレイモニタとして使用されるLCD3aを制御する表示コントローラである。このグラフィクスコントローラ13は、OSまたはアプリケーションプログラムによってビデオメモリ(VRAM)131に書き込まれた表示データに対応する映像信号をLCD3aに送出する。
サウスブリッジ14は、PCI(Peripheral Component Interconnect)バスおよびLPC(Low Pin Count)バスにそれぞれ接続されており、PCIデバイス、LPCデバイス等の制御を行う。HDD(Hard Disc Drive)15は、OSや各種のアプリケーションプログラム/ユーティリティプログラムおよびデータファイルを格納する。ODD(Optical Disc Drive)16は光ディスクから読み出したデータの再生を行ない、光ディスクにデータを書き込む。
サウスブリッジ14は、コンピュータ1のUSBコネクタ8に接続されたUSBメモリ18やSDカードスロット9に接続されたSDカード19を制御するためのコントローラも内蔵している。本実施形態では、USBメモリ18やSDカード19を総称して記憶デバイス、あるいは外部デバイス、外部記憶デバイスなどと呼ぶ。
コンピュータ1にはCMOSメモリ141が設けられる。CMOSメモリ141には、本コンピュータ1の起動時に必要な各種の設定情報が保持される。BIOS−ROM17内の不揮発性メモリ142には、ブートプライオリティ等の情報が保存されている。
エンベデッドコントローラ/キーボードコントローラ(EC/KBC)20は、電源管理のためのエンベデッドコントローラと、タッチパッド6およびキーボード7などを制御するキーボードコントローラとが集積された1チップマイクロコンピュータである。EC/KBC20は、電源コントローラ21と共同して、ユーザによる電源スイッチ7の操作に応答してコンピュータ1をパワーオン/パワーオフする処理を実行する。電源コントローラ21は、コンピュータ1に内蔵されたバッテリ22からの電力、またはACアダプタ23を介して外部から供給される電力を用いて、コンピュータ1内の各コンポーネントに電力を供給する。
図3は本発明の実施形態に係るブートプライオリティ制御動作の一例を示すフローチャートである。図4は本発明の実施形態に係るブートプライオリティの変更を模式的に示す図である。
コンピュータ1は、ユーザによる電源スイッチ7の押下や外部記憶デバイスの接続によって電源投入される(ステップ1−1)。ここでは、外部記憶デバイスとしてUSBメモリ18を例に説明する。USBウェイクアップと呼ばれる機能を使用すると、USBメモリ18の接続によってコンピュータ1の電源がオンされ、BIOSのPOST処理を含む起動のために必要な各種の処理が行われる。この動作は、例えば、USBメモリ18のような外部記憶デバイスが接続されると回路基板上のハードウェアスイッチ等を通じてEC/KBC20に外部記憶デバイスが接続された旨の通知がされ、この通知を受けたEC/KBC20が電源投入処理を実行することで実現することができる。
コンピュータ1の電源がオンされると、BIOSが起動し、不揮発性メモリ142に保存されているブートプライオリティを読み出す(ステップ1−2)。ブートプライオリティを読み出した後、BIOSは、コンピュータ1が外部記憶デバイスの接続で起動したか否かを示すレジスタの値を読むことで、コンピュータ1の電源投入がUSBメモリ18の接続によるものであるか否かを判断する(ステップ1−3)。USBメモリ18の接続によって電源投入された場合は(ステップ1−3のYes)、不揮発性メモリ142から読み出したブートプライオリティをBIOSによって変更し、USBメモリ18のブートプライオリティを1位にする(ステップ1−4)。BIOSは、変更したブートプライオリティを再度不揮発性メモリ142に書き込む。
USBメモリ18のブートプライオリティを1位にしたら、BIOSがUSBメモリ18内を検索してオペレーティングシステムが保存されているか否かを調べ、USBメモリ18からコンピュータ1をブートできるか否かを判断する(ステップ1−5)。USBメモリ18からブートが可能である場合は(ステップ1−5のYes)、USBメモリ18によってブートを行なう(ステップ1−6)。USBメモリ18によってブート処理を行うことを決めたら、ブートプライオリティを保存する(ステップ1−7)。
このとき、図4において(a)に示すように、当初、HDD、FDD、CD−ROM、LANの順であったブートプライオリティは、(b)に示すようにUSBメモリが1位となった状態で保存されることとなる。ブートプライオリティの保存は、ブート処理の最中あるいはブート処理後に、行われる。
一方、USBメモリ18に適切なオペレーティングシステムが保存されておらず、USBメモリ18によってブートすることができない場合は(ステップ1−5のNo)、他にブートできるデバイスが存在するかをブートプライオリティに従って順番に一通り調べていき(ステップ1−8)、最終的にブートできるデバイスが見つかった場合に、そのデバイスによってブート処理を行うとともに、ブート処理を行ったデバイスのブートプライオリティを1位として保存する(ステップ1−7)。
なお、外部記憶デバイスであるUSBメモリ18およびSDカード19のいずれにもオペレーティングシステムが記憶されており、かつ、USBメモリ18およびSDカード19のいずれもがコンピュータ1に接続されているような場合は、コンピュータ1をブートできる外部記憶デバイスが複数存在することとなる。このような場合は、USBメモリ18またはSDカード19のいずれのデバイスによってブート処理を行なうかを、ユーザに選択させても良い。
以上の説明のように、本発明の実施形態によれば、ユーザは、例えばUSBメモリやSDカードなどのリムーバブルメディアを接続する操作のみで、ブートプライオリティを意識することなくコンピュータをブートすることが可能となる。前回使用したリムーバブルメディアのブートプライオリティを自動的に1位にすることで、再起動時や一度電源オフした際にも、リムーバブルメディアを一度外して接続し直すといった操作を行なわなくとも、リムーバブルメディアを接続したままで、再度自動的にリムーバブルメディアからコンピュータをブートすることができるようになる。
また、リムーバブルメディアが接続されていない場合は、残ったブートデバイスの中からブートすることができるデバイスをブートプライオリティ1位として保存するため、ユーザが敢えてブートプライオリティを設定することなくブートさせることができる。
ブート可能なリムーバブルメディアが複数ある場合には、当然、複数のリムーバブルメディアから選択してブートさせることができる。
以上の説明のように、本発明の一実施形態によれば、ユーザがブートプライオリティを意識せず外部デバイスからオペレーティングシステムをより簡単に起動することが可能な情報処理装置を提供することができる。
本発明ではその主旨を逸脱しない範囲であれば、上記の実施形態に限定されるものではなく種々の変形が可能である。
本発明の実施形態に係るコンピュータを示す外観斜視図。 本発明の実施形態に係るコンピュータの構成を示すブロック図。 本発明の実施形態に係るブートプライオリティ制御動作の一例を示すフローチャート。 本発明の実施形態に係るブートプライオリティの変更を模式的に示す図。
符号の説明
1…コンピュータ、2…本体筐体、3…表示筐体、5…タッチパッド、6…キーボード、7…電源スイッチ、8…USBコネクタ、9…SDカードスロット、10…CPU、11…ノースブリッジ、12…主メモリ、13…グラフィクスコントローラ、14…サウスブリッジ、15…HDD、16…ODD、17…BIOS−ROM、18…USBメモリ、19…SDカード、20…EC/KBC、21…電源コントローラ、22…バッテリ、23…ACアダプタ

Claims (7)

  1. 第1のオペレーティングシステムが記憶される第1の記憶デバイスを有する情報処理装置であって、
    第2のオペレーティングシステムが記憶された第2の記憶デバイスの情報処理装置への接続に伴って、前記情報処理装置の電源オン処理を行うとともに、前記第2のオペレーティングシステムを読み込んでブート処理を行う手段と、
    前記第2のオペレーティングシステムの記憶された前記第2の記憶デバイスのブートプライオリティを前記第1の記憶デバイスよりも上位に設定する手段と、
    を備えることを特徴とする情報処理装置。
  2. 前記第2のオペレーティングシステムを読み込んでブート処理を行った後に、前記第2の記憶デバイスのブートプライオリティを最上位にすることを特徴とする請求項1記載の情報処理装置。
  3. 前記第1のオペレーティングシステムが記憶される第1の記憶デバイスは、前記本体に内蔵されるハードディスクドライブであることを特徴とする請求項1記載の情報処理装置。
  4. ブート処理を開始した後からブート処理が完了するまでの間に、ブートプライオリティが最上位となっている前記第2の記憶デバイス接続が接続されているか否かを判断し、前記第2の記憶デバイスが接続されていないと判断された時は、予め設定されたブートプライオリティに従いブート処理を行うことを特徴とする請求項2記載の情報処理装置。
  5. 情報処理装置に電源を投入するための電源スイッチと、外部デバイスを接続するコネクタとが設けられる本体筐体と、
    前記本体筐体内に収容されるとともに、前記電源スイッチの押下に伴って起動される第1のオペレーティングシステムが記憶される第1の記憶デバイスと、
    第2のオペレーティングシステムが記憶された第2の記憶デバイスの前記コネクタへの接続に伴って、前記情報処理装置の電源オン処理を行うとともに、前記第2のオペレーティングシステムを読み込んでブート処理を行い、前記第2のオペレーティングシステムの記憶された前記第2の記憶デバイスのブートプライオリティを前記第1の記憶デバイスよりも上位に設定する手段と、を備えることを特徴とする情報処理装置。
  6. 前記第2のオペレーティングシステムを読み込んでブート処理を行った後に、前記第2の記憶デバイスのブートプライオリティを最上位にすることを特徴とする請求項5記載の情報処理装置。
  7. ブート処理を開始した後からブート処理が完了するまでの間に、ブートプライオリティが最上位となっている前記第2の記憶デバイス接続が接続されているか否かを判断し、前記第2の記憶デバイスが接続されていないと判断された時は、予め設定されたブートプライオリティに従いブート処理を行うことを特徴とする請求項6記載の情報処理装置。
JP2008255614A 2008-09-30 2008-09-30 情報処理装置及びそのブート制御方法 Active JP5085493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008255614A JP5085493B2 (ja) 2008-09-30 2008-09-30 情報処理装置及びそのブート制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008255614A JP5085493B2 (ja) 2008-09-30 2008-09-30 情報処理装置及びそのブート制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012191877A Division JP2012256364A (ja) 2012-08-31 2012-08-31 情報処理装置及びそのブート制御方法

Publications (2)

Publication Number Publication Date
JP2010086344A true JP2010086344A (ja) 2010-04-15
JP5085493B2 JP5085493B2 (ja) 2012-11-28

Family

ID=42250229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008255614A Active JP5085493B2 (ja) 2008-09-30 2008-09-30 情報処理装置及びそのブート制御方法

Country Status (1)

Country Link
JP (1) JP5085493B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323516B2 (en) 2011-12-26 2016-04-26 Sharp Kabushiki Kaisha Electronic device system and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165525A (ja) * 1990-10-30 1992-06-11 Toshiba Corp フロッピーディスク装置を備えたデータ処理装置
JP2002215399A (ja) * 2001-01-22 2002-08-02 Pfu Ltd コンピュータシステム
JP2002229800A (ja) * 1990-03-09 2002-08-16 Seiko Epson Corp 情報処理装置
JP2008071066A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 情報処理装置及び復帰制御方法
WO2008117446A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Limited 情報処理装置およびシステム、並びに、起動制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
JP2009037467A (ja) * 2007-08-02 2009-02-19 Konica Minolta Business Technologies Inc 起動制御方法及び起動制御プログラム並びに画像形成装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229800A (ja) * 1990-03-09 2002-08-16 Seiko Epson Corp 情報処理装置
JPH04165525A (ja) * 1990-10-30 1992-06-11 Toshiba Corp フロッピーディスク装置を備えたデータ処理装置
JP2002215399A (ja) * 2001-01-22 2002-08-02 Pfu Ltd コンピュータシステム
JP2008071066A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 情報処理装置及び復帰制御方法
WO2008117446A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Limited 情報処理装置およびシステム、並びに、起動制御プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
JP2009037467A (ja) * 2007-08-02 2009-02-19 Konica Minolta Business Technologies Inc 起動制御方法及び起動制御プログラム並びに画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323516B2 (en) 2011-12-26 2016-04-26 Sharp Kabushiki Kaisha Electronic device system and electronic device

Also Published As

Publication number Publication date
JP5085493B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
CN100359434C (zh) 信息处理设备及其启动方法
JP2009110428A (ja) 情報処理装置および制御方法
US20080288766A1 (en) Information processing apparatus and method for abortting legacy emulation process
JP2007052728A (ja) 情報処理装置およびアクセス方法
JP2015102889A (ja) ファームウェアの更新方法、電子機器、コンピュータおよびコンピュータ・プログラム
JP4635092B2 (ja) 情報処理装置および記憶装置制御方法
CN113703799A (zh) 计算设备及其bios更新方法和介质
JP4764144B2 (ja) 情報処理装置およびプロセッサ制御方法
JP2006252329A (ja) 情報処理装置および起動制御方法
US20050223209A1 (en) Apparatus for fast booting computer and method for the same
JP2006259903A (ja) 情報処理装置および起動方法
US20070150661A1 (en) Information processing apparatus, information processing apparatus, and access control method
US8713222B2 (en) Information processing apparatus and power supply controlling method
JP5085493B2 (ja) 情報処理装置及びそのブート制御方法
EP1712993A2 (en) Information processing apparatus
JP2009080568A (ja) 情報処理装置
JP2012194675A (ja) 情報機器及び情報機器への非常アクセス方法
JP2012256364A (ja) 情報処理装置及びそのブート制御方法
JP4410294B1 (ja) 情報処理装置およびエミュレーション方法
KR100568246B1 (ko) 컴퓨터 시스템 및 그 제어방법
JP2007328534A (ja) 情報処理装置および情報処理装置の制御方法
JP2006285674A (ja) 情報処理装置および該情報処理装置におけるブート処理制御方法
JP2008059387A (ja) 情報処理装置、外部記憶装置および制御方法
JP2007206839A (ja) 電子機器及び動作制御方法
JP2008159003A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

R151 Written notification of patent or utility model registration

Ref document number: 5085493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350